CN102224677B - 电路的内部电荷转移 - Google Patents

电路的内部电荷转移 Download PDF

Info

Publication number
CN102224677B
CN102224677B CN200980146312.0A CN200980146312A CN102224677B CN 102224677 B CN102224677 B CN 102224677B CN 200980146312 A CN200980146312 A CN 200980146312A CN 102224677 B CN102224677 B CN 102224677B
Authority
CN
China
Prior art keywords
voltage node
back gate
group
switch
gate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980146312.0A
Other languages
English (en)
Other versions
CN102224677A (zh
Inventor
M·J·金
D·金
C·肖
E·K·科尔宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102224677A publication Critical patent/CN102224677A/zh
Application granted granted Critical
Publication of CN102224677B publication Critical patent/CN102224677B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明使诸如数字电路之类的电路能够在睡眠模式及正常模式之间快速转变。本发明利用芯片内部电荷转移操作来使电路进入快速睡眠。本发明减少了外部功率的涉入，而且本发明通过将电荷转移限于电路内来加速睡眠模式转变时间。快速睡眠及快速唤醒使系统的功率管理更有效。此功能性还最大化了功率性能并提供了能量效率更高的计算架构。

Description

电路的内部电荷转移
相关申请的交叉引用
本申请在某些方面涉及共同持有及共同待审中的案号END920080396US1，其标题为“多核处理器(MCP)中安装的高速缓冲存储器(Mounted Cache Memory in a Multi-Core Processor(MCP))”，2008年11月21日申请，其全部内容在此引入作为参考。本申请在某些方面还涉及共同持有及共同待审中的案号END920080397US1，其标题为“多核处理器(MCP)中的高速缓冲存储器共享(Cache Memory Sharing in aMulti-Core Processor(MCP))”，2008年11月21日申请，其全部内容在此引入作为参考。本申请在某些方面还涉及共同持有及共同待审中的案号END920080398US1，其标题为“多核处理器(MCP)中的伪高速缓冲存储器(Pseudo Cache Memory in a Multi-Core Processor(MCP))”，2008年11月21日申请，其全部内容在此引入作为参考。本申请在某些方面还涉及共同持有及共同待审中的案号END920080399US1，其标题为“多核处理器(MCP)中的高速缓冲存储器旁通(Cache Memory Bypass in aMulti-Core Processor(MCP))”，2008年11月21日申请，其全部内容在此引入作为参考。
技术领域
本发明总体上涉及电路。更具体地说，本发明涉及(例如，数字)电路的电荷转移。
背景技术
在信息技术(IT)产业中，近来朝向能量效率更高的数据中心设计的趋势成为重要课题，省电在电路学中也成为发展中的课题。省电中一个受到关注的领域是电路模式的改变，如，从正常模式改变到睡眠模式，反之亦然。具体地说，现在已经有子系统级别的待机(睡眠模式)设计可供使用，但是目前的电路设计方法并不允许在电路级别上控制待机操作。此外，为了提高数字系统中的功率使用效率，必须能够在睡眠模式及正常模式之间进行快速切换。目前用于睡眠及唤醒的方法被实施为长期静态策略。
发明内容
除了其他功能以外，本发明使诸如数字电路之类的电路能够在睡眠模式及正常模式之间快速转变。本发明利用芯片内部电荷转移操作来使电路进入快速睡眠。本发明减少了外部功率的涉入，而且本发明通过将电荷转移限于电路内来加速睡眠模式转变时间。本文陈述的本发明使用高级电路块支持，且因此本发明适用于所有诸如数字电路之类的电路。快速睡眠及快速唤醒使系统的功率管理更敏捷。此功能性还最大化了功率性能并提供了能量效率更高的计算架构。根据本发明的电路可包括：电源电压节点；接地电压节点；一组背栅电压节点；以及电荷转移机构，其与所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点耦合，所述电荷转移机构配置为在所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点之间转移电荷。这允许电路的迅速唤醒和/或睡眠及较低的功耗。
本发明的第一方面提供了一种电路，包含：电源电压节点；接地电压节点；一组背栅电压节点；以及电荷转移机构，其与所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点耦合，所述电荷转移机构配置为在所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点之间转移电荷。
本发明的第二方面提供了一种数字电路，包含：电源电压节点；接地电压节点；PFET背栅电压节点；NFET背栅电压节点；以及一组开关，其与所述一组背栅电压节点、所述电源电压节点以及所述接地电压节点耦合，所述一组开关配置为：在所述电源电压节点与所述接地电压节点之间转移电荷；在所述PFET背栅电压节点与所述电源电压节点之间转移电荷，及在所述NFET背栅电压节点与所述接地电压节点之间转移电荷。
本发明的第三方面提供了一种转移电路中的电荷的方法，包含：将电源电压电荷从电源电压节点转移至接地电压节点以使所述电路进入睡眠模式；以及将背栅电压电荷从一组背栅电压节点转移至所述电源电压节点和所述接地电压节点以使所述电路退出睡眠模式。
本发明的第四方面提供了一种改变数字电路的模式的方法，包含：闭合所述数字电路中的第一开关；使用所述第一开关将电源电压电荷从电源电压节点转移至接地电压节点以使所述数字电路进入睡眠模式；断开所述第一开关；闭合所述数字电路中的第二开关及第三开关；以及使用所述第二开关及所述第三开关将背栅电压电荷从一组背栅电压节点转移至所述电源电压节点及所述接地电压节点以使所述数字电路退出睡眠模式。
附图说明
结合附图参考本发明各种方面的详细说明，可容易地理解本发明的这些及其他特性，其中：
图1示出了一种电路；
图2示出了一种使电路进入及退出睡眠模式的方法；
图3示出了根据本发明的电荷转移机构的示意图；
图4示出了一种使用图3中根据本发明的示意图使电路进入睡眠模式的方法；
图5示出了一种使用图3中根据本发明的示意图使电路退出睡眠模式的方法；以及
图6示出了常规方法与本发明的方法相对照的结果。
附图无需成比例。附图只是示意性的表示，并非旨在描绘本发明的特定参数。附图旨在只是示出本发明的典型实施例，因此不应被看作限制本发明的范围。在附图中，相同的标号表示相同的元素。
具体实施方式
如上文所指出的(除了其他功能以外)，本发明使诸如数字电路之类的电路能够在睡眠模式及正常模式之间快速转变。本发明利用芯片内部电荷转移操作来使电路进入快速睡眠。本发明减少了外部功率的涉入，而且本发明通过将电荷转移限于电路内来加速睡眠模式转变时间。本文陈述的本发明使用高级电路块支持，且因此本发明适用于所有诸如数字电路之类的电路。快速睡眠及快速唤醒使系统的功率管理更敏捷。此功能性还最大化了功率性能并提供了能量效率更高的计算架构。除了其他项目以外，根据本发明的电路可包括：电源电压节点；接地电压节点；一组背栅电压节点；以及电荷转移机构，其与所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点耦合，所述电荷转移机构配置为在所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点之间转移电荷。这允许电路的迅速唤醒和/或睡眠及较低的功耗。
现在参考图1，其中示出了电路10。如所示出的，电路10包含芯片12、电压漏极(VDD)14、接地漏极(GND)16、电压源18、逻辑系统20、电感器22A-D、电阻器24A-D及电源26和28。图2示出了一种使电路10进入及退出睡眠模式的方法。如图所示，所述方法示出了电压控制节点30、接地控制节点32、PFET背栅控制节点34、NFET背栅控制节点36及CMOS反相器38。在此方法下，所有电压电平控件均由外部供电。因此，在睡眠及唤醒之间的转变涉及外部功率尖波(spike)。
本发明通过提供内部电荷转移机构来解决这些问题，使得电压电平控制由内部供电。参考图3，详细示出了内部电荷转移机构。应理解，本发明的电路可包括图1的部分或全部组件(连同附加和/或改变的特性)。另外，图1及3通常涉及数字电路，尽管并非必然如此。在任何情况下，如所示出的，电路40包括电源电压节点42、接地电压节点44、PFET背栅电压节点46、NFET背栅电压节点48以及反相器(数字逻辑系统50)。还示出了一组(至少一个)开关52A-C，其将这些组件耦合在一起，用作电路40的内部电荷转移机构。开关52A置于电源电压节点42与接地电压节点44之间。开关52B-C分别置于PFET背栅电压控制节点46与电源电压节点42之间及置于NFET背栅电压控制节点48及接地电压节点44之间。因此，一组开关使以下组件直接耦合在一起：电源电压节点42及接地电压节点44；PFET背栅电压节点46及电源电压节点42；以及NFET背栅电压节点48及接地电压节点44。
所述一组开关52A-C的功能将具体参考图4-5来说明。首先参考图4，当需要使电路40进入睡眠模式时，闭合开关52A。此时，在电源电压节点42中的电荷在内部被转移至接地电压节点44，直到节点44达到为低功率电路操作预先定义或适应性定义的VDD-GND差。VDD-GND缩减减少待机功率，并且其余背栅反向偏压增强甚至更低的泄漏功率。图5示出了涉及从睡眠模式进入正常模式的机构。如所示出的，开关52A敞开，而开关52B-C闭合。开关52B-C的闭合致使电荷：从PFET背栅电压节点46转移至电源电压节点42；及从NFET背栅电压节点48转移至接地电压节点44。此内部电荷转移在若干纳秒内即可提供50％的性能。
图6示出了图2的常规方法的结果以及图1、3至5的本发明方法的结果。如所示出的，常规方法在转变模式时历时超过150纳秒，而本发明的方法则历时不到20纳秒。除了其他优点，本发明还提供以下优点：
-快速及高效率的睡眠/活动模式转变管理方法
-最小电流尖波
-快速睡眠模式转变-没有电流尖波，完全在内部进行
-快速唤醒
-50％内部，无电流尖波
-50％外部，逐渐供电的最小尖波
-对器件损坏较小
-避免存储器内容污染
-在20纳秒内快7倍以上的睡眠模式
-适用于一般的数字电路
-展现优化高性能/功率高效数字系统的方式。
出于示例和说明目的给出了对本发明的各方面的以上描述。所述描述并非旨在是穷举的或是将本发明限于所公开的精确形式，显而易见的是，可以做出许多修改和变化。对本领域技术人员显而易见的此类修改和变化旨在被包括在如所附权利要求限定的本发明的范围之内。

Claims (5)

1.一种电路，包含：
电源电压节点；
接地电压节点；
一组背栅电压节点；以及
电荷转移机构，其与所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点耦合，所述电荷转移机构配置为在所述电源电压节点、所述接地电压节点以及所述一组背栅电压节点之间转移电荷；
所述电荷转移机构配置为将电荷从所述电源电压节点转移至所述接地电压节点以使所述电路进入睡眠模式；
所述电荷转移机构配置为将电荷从所述一组背栅电压节点转移至所述接地电压节点和所述电源电压节点以使所述电路退出睡眠模式；
所述电荷转移机构包含一组开关，所述一组开关在闭合时将所述一组背栅电压节点、所述电源电压节点以及所述接地电压节点耦合在一起；
所述一组背栅电压节点包含PFET背栅电压节点和NFET背栅电压节点；
所述一组开关包含：置于所述电源电压节点与所述接地电压节点之间的第一开关、置于所述PFET背栅电压节点与所述电源电压节点之间的第二开关以及置于所述NFET背栅电压节点与所述接地电压节点之间的第三开关。
2.如权利要求1中所述的电路，还包含与所述一组背栅电压节点、所述电源电压节点以及所述接地电压节点通信的逻辑系统。
3.如权利要求1中所述的电路，所述一组开关转移电荷以使所述电路进入和退出睡眠模式。
4.一种转移电路中的电荷的方法，包含：
将电源电压电荷从电源电压节点转移至接地电压节点以使所述电路进入睡眠模式；以及
将背栅电压电荷从一组背栅电压节点转移至所述电源电压节点和所述接地电压节点以使所述电路退出睡眠模式；
经由所述电路中的一组开关实现所述电源电压电荷和所述背栅电压电荷的转移，所述一组开关将所述一组背栅电压节点、所述电源电压节点以及所述接地电压节点耦合在一起；
所述一组背栅电压节点包含PFET背栅电压节点和NFET背栅电压节点；
所述一组开关包含：置于所述电源电压节点与所述接地电压节点之间的第一开关、置于所述PFET背栅电压节点与所述电源电压节点之间的第二开关以及置于所述NFET背栅电压节点与所述接地电压节点之间的第三开关；
所述电源电压电荷的转移包含闭合所述第一开关，所述背栅电压电荷的转移包含闭合所述第二开关和所述第三开关。
5.如权利要求4中所述的方法，还包含与所述一组背栅电压节点、所述电源电压节点以及所述接地电压节点通信的逻辑系统。
CN200980146312.0A 2008-11-21 2009-09-09 电路的内部电荷转移 Expired - Fee Related CN102224677B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/275,521 2008-11-21
US12/275,521 US7804329B2 (en) 2008-11-21 2008-11-21 Internal charge transfer for circuits
PCT/EP2009/061686 WO2010057694A1 (en) 2008-11-21 2009-09-09 Internal charge transfer for circuits

Publications (2)

Publication Number Publication Date
CN102224677A CN102224677A (zh) 2011-10-19
CN102224677B true CN102224677B (zh) 2014-05-21

Family

ID=41394414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980146312.0A Expired - Fee Related CN102224677B (zh) 2008-11-21 2009-09-09 电路的内部电荷转移

Country Status (8)

Country Link
US (1) US7804329B2 (zh)
EP (1) EP2297854B1 (zh)
JP (1) JP5363586B2 (zh)
KR (1) KR20110091006A (zh)
CN (1) CN102224677B (zh)
AT (1) ATE532264T1 (zh)
TW (1) TW201033801A (zh)
WO (1) WO2010057694A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9886389B2 (en) 2008-11-21 2018-02-06 International Business Machines Corporation Cache memory bypass in a multi-core processor (MCP)
US9824008B2 (en) 2008-11-21 2017-11-21 International Business Machines Corporation Cache memory sharing in a multi-core processor (MCP)
US8566620B2 (en) * 2010-07-29 2013-10-22 Freescale Semiconductor, Inc. Data processing having multiple low power modes and method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090264A (zh) * 2006-05-31 2007-12-19 富士通株式会社 用于降低mtcmos电路中模式转变期间的能量消耗的电荷再循环

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205259B1 (en) * 1992-04-09 2001-03-20 Olympus Optical Co., Ltd. Image processing apparatus
US5614847A (en) * 1992-04-14 1997-03-25 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
DE69533020T2 (de) * 1994-03-28 2005-04-07 Sony Corp. Verfahren und apparat zur kompilierung paralleler bildverarbeitungsprogramme
DE69632098T2 (de) * 1995-04-21 2005-03-24 Nippon Telegraph And Telephone Corp. MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
JP3641511B2 (ja) * 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
US6215898B1 (en) * 1997-04-15 2001-04-10 Interval Research Corporation Data processing system and method
JP3560447B2 (ja) * 1997-07-28 2004-09-02 シャープ株式会社 画像処理装置
US6289438B1 (en) * 1998-07-29 2001-09-11 Kabushiki Kaisha Toshiba Microprocessor cache redundancy scheme using store buffer
JP4030213B2 (ja) * 1999-02-22 2008-01-09 株式会社ルネサステクノロジ 半導体回路装置
JP4484288B2 (ja) * 1999-12-03 2010-06-16 富士機械製造株式会社 画像処理方法および画像処理システム
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
US6651145B1 (en) * 2000-09-29 2003-11-18 Intel Corporation Method and apparatus for scalable disambiguated coherence in shared storage hierarchies
JP2002158862A (ja) * 2000-11-22 2002-05-31 Fuji Photo Film Co Ltd 医用画像処理方法及び医用画像処理装置
US20060250514A1 (en) * 2001-01-09 2006-11-09 Mitsubishi Denki Kabushiki Kaisha Imaging apparatus
US6829378B2 (en) * 2001-05-04 2004-12-07 Biomec, Inc. Remote medical image analysis
US6567622B2 (en) * 2001-10-22 2003-05-20 Hewlett-Packard Development Company, L.P. Image forming devices and image forming methods
US6624663B2 (en) * 2001-10-31 2003-09-23 Hewlett-Packard Development Company, L.P. Low threshold voltage silicon-on-insulator clock gates
JP2003186579A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 電子機器および電子機器の動作制御方法
US7102777B2 (en) * 2001-12-20 2006-09-05 Kabushiki Kaisha Toshiba Image processing service system
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
US7080267B2 (en) * 2002-08-01 2006-07-18 Texas Instruments Incorporated Methodology for managing power consumption in an application
US7076609B2 (en) * 2002-09-20 2006-07-11 Intel Corporation Cache sharing for a chip multiprocessor or multiprocessing system
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US7028196B2 (en) * 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US7039818B2 (en) * 2003-01-22 2006-05-02 Texas Instruments Incorporated Low leakage SRAM scheme
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
KR100503094B1 (ko) * 2003-08-25 2005-07-21 삼성전자주식회사 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법
US20050144223A1 (en) * 2003-10-20 2005-06-30 Rhode Island Board Of Governors For Higher Education Bottom-up cache structure for storage servers
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
US7168070B2 (en) * 2004-05-25 2007-01-23 International Business Machines Corporation Aggregate bandwidth through management using insertion of reset instructions for cache-to-cache data transfer
JP2005341136A (ja) * 2004-05-26 2005-12-08 Matsushita Electric Ind Co Ltd 画像処理装置
US7249268B2 (en) * 2004-06-29 2007-07-24 Intel Corporation Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition
US20060015772A1 (en) * 2004-07-16 2006-01-19 Ang Boon S Reconfigurable memory system
US7180363B2 (en) * 2004-07-28 2007-02-20 United Memories, Inc. Powergating method and apparatus
US20060268357A1 (en) * 2005-05-25 2006-11-30 Vook Dietrich W System and method for processing images using centralized image correction data
KR100817052B1 (ko) * 2006-01-10 2008-03-26 삼성전자주식회사 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법
JP4804156B2 (ja) * 2006-02-01 2011-11-02 株式会社リコー 定電圧回路
JP4911988B2 (ja) * 2006-02-24 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置
JP4763537B2 (ja) * 2006-07-13 2011-08-31 株式会社デンソー 運転支援情報報知装置
US7418368B2 (en) * 2007-01-18 2008-08-26 International Business Machines Corporation Method and system for testing processor cores
US7531944B2 (en) * 2007-02-09 2009-05-12 Delphi Technologies, Inc. Piezoelectric actuator and enclosure therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090264A (zh) * 2006-05-31 2007-12-19 富士通株式会社 用于降低mtcmos电路中模式转变期间的能量消耗的电荷再循环

Also Published As

Publication number Publication date
ATE532264T1 (de) 2011-11-15
EP2297854A1 (en) 2011-03-23
US20100127730A1 (en) 2010-05-27
TW201033801A (en) 2010-09-16
EP2297854B1 (en) 2011-11-02
JP5363586B2 (ja) 2013-12-11
CN102224677A (zh) 2011-10-19
WO2010057694A1 (en) 2010-05-27
KR20110091006A (ko) 2011-08-10
US7804329B2 (en) 2010-09-28
JP2012509629A (ja) 2012-04-19

Similar Documents

Publication Publication Date Title
US7911855B2 (en) Semiconductor device with voltage interconnections
US7979724B2 (en) System and method for dynamically managing power consumption of integrated circuitry
US10205440B2 (en) Retention flip-flop circuits for low power applications
US10536139B2 (en) Charge-saving power-gate apparatus and method
CN102692948B (zh) 片上系统实现的实时时钟低功耗控制电路
US8816741B2 (en) State retention power gated cell
CN102902350A (zh) 一种具有极低待机功耗的芯片
CN104158516B (zh) 电压比较器
CN104067345A (zh) 经改善低电压写入速度位单元
US20220302943A1 (en) Low power high sensitivity sense amplifier latch with complimentary outputs in reset mode
CN116700412A (zh) 低功耗系统、微控制器、芯片及控制方法
CN102224677B (zh) 电路的内部电荷转移
US10996709B2 (en) Low power clock gate circuit
CN202916787U (zh) 一种具有极低待机功耗的芯片
CN219574672U (zh) 低功耗系统、微控制器及芯片
Su et al. Design of nonvolatile processors and applications
Inoue Design constraint of fine grain supply voltage control LSI
Bezzam et al. Low power SoCs with resonant dynamic logic using inductors for energy recovery
Macko et al. Self-managing power management unit
US9772668B1 (en) Power shutdown with isolation logic in I/O power domain
Kim et al. A 250mV sub-threshold asynchronous 8051microcontroller with a novel 16T SRAM cell for improved reliability in 40nm CMOS
Miyazaki Low-power circuit technologies
SWETHA et al. Efficient Topologically Compressed Transistor Flip-Flop with Power Saving
CN109888879A (zh) 一种移动电源电路唤醒装置
CN103701451A (zh) 一种输入驱动的多米诺电路设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171025

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

Effective date of registration: 20171025

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20210909

CF01 Termination of patent right due to non-payment of annual fee