CN116930723B - 芯片及其测试电路 - Google Patents

芯片及其测试电路 Download PDF

Info

Publication number
CN116930723B
CN116930723B CN202311187533.0A CN202311187533A CN116930723B CN 116930723 B CN116930723 B CN 116930723B CN 202311187533 A CN202311187533 A CN 202311187533A CN 116930723 B CN116930723 B CN 116930723B
Authority
CN
China
Prior art keywords
test
power supply
voltage
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311187533.0A
Other languages
English (en)
Other versions
CN116930723A (zh
Inventor
陈岗
章伟
陈诗卓
何学文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Smart Chip Semiconductor Co ltd
Shanghai Sasha Mai Semiconductor Co ltd
Tianjin Smart Core Semiconductor Technology Co ltd
Suzhou Sasama Semiconductor Co ltd
Original Assignee
Hefei Smart Chip Semiconductor Co ltd
Shanghai Sasha Mai Semiconductor Co ltd
Tianjin Smart Core Semiconductor Technology Co ltd
Suzhou Sasama Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Smart Chip Semiconductor Co ltd, Shanghai Sasha Mai Semiconductor Co ltd, Tianjin Smart Core Semiconductor Technology Co ltd, Suzhou Sasama Semiconductor Co ltd filed Critical Hefei Smart Chip Semiconductor Co ltd
Priority to CN202311187533.0A priority Critical patent/CN116930723B/zh
Publication of CN116930723A publication Critical patent/CN116930723A/zh
Application granted granted Critical
Publication of CN116930723B publication Critical patent/CN116930723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片及其测试电路，其中，芯片包括电压常开区域和电压可关断区域，测试电路包括：第一供电单元，第一供电单元适于连接芯片的系统电源，以给电压可关断区域供电，其中，系统电源还适于给电压常开区域供电；位于电压常开区域的第一测试单元，第一测试单元被配置为在芯片需进入测试模式的情况下，控制第一供电单元停止工作，以便外部PMIC电源给电压可关断区域供电。该测试电路在芯片需要进入测试模式时，控制内部的第一供电单元停止供电，然后外部PMIC电源才给电压可关断区域供电，避免了内部电源和外部PMIC电源同时驱动对拉的情况发生，从而避免对芯片内部造成损害。

Description

芯片及其测试电路
技术领域
本申请涉及芯片测试技术领域，特别涉及一种芯片及其测试电路。
背景技术
目前，MCU（Micro-controller Unit，微控制单元）一般通过内置的LDO（LowDropout Regulator，低压差线性稳压器）为整个芯片提供稳定的电源。当芯片进入ATE（Auto-Test-Equipment，自动试验设备）测试的时候，为了节约测试时间和成本，需要将内部的LDO关断,直接通过外部PMIC电源供电，以进行有效快速的测试。但是，相关技术中是在外部PMIC电源输入后，再关断内部的LDO，这种方式无法避免内部LDO和外部PMIC电源同时驱动对拉的情况，可能会对芯片造成意外的伤害。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种芯片的测试电路，在芯片需要进入测试模式时，控制内部的第一供电单元停止供电，然后外部PMIC电源才给电压可关断区域供电，避免了内部电源和外部PMIC电源同时驱动对拉的情况发生，从而避免对芯片内部造成损害。
本发明的第二个目的在于提出一种芯片。
为达上述目的，根据本发明第一方面实施例提出了一种芯片的测试电路，芯片包括电压常开区域和电压可关断区域，测试电路包括：第一供电单元，第一供电单元适于连接芯片的系统电源，以给电压可关断区域供电，其中，系统电源还适于给电压常开区域供电；位于电压常开区域的第一测试单元，第一测试单元被配置为在芯片需进入测试模式的情况下，控制第一供电单元停止工作，以便外部PMIC电源给电压可关断区域供电。
根据本发明实施例的芯片的测试电路，包括第一供电单元和第一测试单元，第一供电单元适于连接芯片的系统电源，以给电压可关断区域供电，其中，系统电源还适于给电压常开区域供电，因此，第一供电单元是芯片的内部电源，第一测试单元被配置为在芯片需进入测试模式的情况下，控制第一供电单元停止工作，以便外部PMIC电源给电压可关断区域供电，因此，在外部PMIC电源输入前，芯片内部的第一供电单元已经停止工作，所以不存在内部电源和外部PMIC电源同时驱动对拉的情况，从而避免对芯片内部造成损害。
根据本发明的一个实施例，测试电路还包括：位于电压可关断区域的第二测试单元，第二测试单元配置为生成电源关断信号，以使第一测试单元根据电源关断信号控制第一供电单元停止工作，并在外部PMIC电源输入后，根据预先配置的测试需求生成测试模式。
根据本发明的一个实施例，测试电路还包括：电压比较单元，电压比较单元的第一输入端分别与第一供电单元的输出端和外部PMIC电源相连，电压比较单元的第二输入端适于输入预设阈值电压，电压比较单元的输出端与第一测试单元相连，电压比较器被配置为根据预设阈值电压、第一供电单元输出的电压和外部PMIC电源生成电压检测信号，其中，电压检测信号用于第一测试单元和第二测试单元之间进行信号隔离传输。
根据本发明的一个实施例，在系统电源直接给电压常开区域供电的情况下，第二测试单元包括：测试模式预设寄存器堆，被配置为根据测试需求生成测试数值；测试模式控制状态机，测试模式控制状态机与测试模式预设寄存器堆相连，测试模式控制状态机被配置为根据测试数值生成测试模式、电源关断信号和测试使能信号；第一与门，第一与门的第一输入端与测试模式控制状态机的第二输出端相连。
根据本发明的一个实施例，第一测试单元包括：上升沿产生模块，上升沿产生模块的输入端与测试模式控制状态机的第一输出端相连，上升沿产生模块被配置为根据测试使能信号生成脉冲信号；DFF，DFF的控制端与上升沿产生模块的输出端相连，DFF的输入端与第一与门的输出端相连，DFF的第二输出端与第一与门的第二输入端相连；第一电平转换器，第一电平转换器的输入端与DFF的第二输出端相连；第一锁存器，第一锁存器的第一输入端与第一电平转换器的输出端相连，第一锁存器的第二输入端适于输入电压检测信号，第一锁存器的输出端与第一供电单元的使能端相连；第二电平转换器，第二电平转换器的输入端与DFF的第一输出端相连；第二锁存器，第二锁存器的第一输入端与第二电平转换器的输出端相连，第二锁存器的第二输入端与电压比较单元的输出端相连，第二锁存器的输出端与电压比较单元的使能端相连。
根据本发明的一个实施例，测试电路还包括：第二供电单元，第二供电单元适于连接系统电源，以给电压常开区域供电。
根据本发明的一个实施例，第二测试单元包括：测试模式预设寄存器堆，被配置为根据测试需求生成测试数值；测试模式控制状态机，测试模式控制状态机与测试模式预设寄存器堆相连，测试模式控制状态机被配置为根据测试数值生成测试模式、电源关断信号和测试使能信号。
根据本发明的一个实施例，第一测试单元包括：第一隔离缓存模块，第一隔离缓存模块的第一输入端与测试模式控制状态机的第一输出端相连，第一隔离缓存模块被配置为对测试使能信号进行隔离传输和电平转换，生成隔离测试使能信号；上升沿产生模块，上升沿产生模块的输入端与第一隔离缓存模块的输出端相连，上升沿产生模块被配置为根据隔离测试使能信号生成脉冲信号；第二隔离缓存模块，第二隔离缓存模块的第一输入端与测试模式控制状态机的第二输出端相连，第二隔离缓存模块被配置为对电源关断信号进行隔离传输和电平转换，生成隔离电源关断信号；第一与门，第一与门的第一输入端与第二隔离缓存模块的输出端相连；DFF，DFF的控制端与上升沿产生模块的输出端相连，DFF的输入端与第一与门的输出端相连，DFF的第一输出端与电压比较单元的使能端相连，DFF的第二输出端分别与第一供电单元的使能端和第一与门的第二输入端相连；第二与门，第二与门的第一输入端与DFF的第一输出端相连，第二与门的第二输入端与电压比较器的输出端相连，第二与门的输出端分别与第一隔离缓存模块的第二输入端相连和第二隔离缓存模块的第二输入端相连，第二与门被配置为根据DFF的第一输出端输出的信号和电压检测信号生成隔离信号和复位信号，其中，复位信号用于对测试模式预设寄存器堆和测试模式控制状态机进行复位。
根据本发明的一个实施例，第二测试单元适于连接调试器，第二测试单元还被配置为接收调试器发送的解锁保护序列，并在接收调试器发送的解锁保护序列之后，接收调试器发送的测试需求。
根据本发明的一个实施例，第二测试单元适于连接系统时钟，以接收系统时钟输出的时钟信号。
为达上述目的，根据本发明第二方面实施例提出了一种芯片，包括前述任一实施例的芯片的测试电路。
根据本发明实施例的芯片，通过采用上述的芯片的测试电路，在芯片需要进入测试模式时，控制内部的第一供电单元停止供电，然后外部PMIC电源才给电压可关断区域供电，避免了内部电源和外部PMIC电源同时驱动对拉的情况发生，从而避免对芯片内部造成损害。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是根据本发明一个实施例的芯片的测试电路的结构示意图；
图2是根据本发明一个实施例的系统电源直接给电压可关断区域供电的测试电路的结构示意图；
图3是根据本发明一个实施例的系统电源直接给电压可关断区域供电的测试电路的电路图；
图4是根据本发明一个实施例的系统电源直接给电压可关断区域供电的测试电路的时序图；
图5是根据本发明一个实施例的第二供电单元给电压可关断区域供电的测试电路的结构示意图；
图6是根据本发明一个实施例的第二供电单元给电压可关断区域供电的测试电路的电路图；
图7是根据本发明另一个实施例的第二供电单元给电压可关断区域供电的测试电路的电路图；
图8是根据本发明一个实施例的第二供电单元给电压可关断区域供电的测试电路的时序图；
图9是根据本发明一个实施例的测试电路的工作流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的芯片及其测试电路。
图1是根据本发明一个实施例的芯片的测试电路的结构示意图。如图1所示，芯片1000包括电压常开区域200和电压可关断区域300，测试电路100包括：第一供电单元10和位于电压常开区域200的第一测试单元20。
其中，第一供电单元10适于连接芯片1000的系统电源Vsupply，以给电压可关断区域300供电，其中，系统电源Vsupply还适于给电压常开区域200供电；第一测试单元20被配置为在芯片1000需进入测试模式的情况下，控制第一供电单元10停止工作，以便外部PMIC电源给电压可关断区域300供电。
具体地，第一供电单元10为第一LDO，适于对系统电源Vsupply进行稳压，生成第一稳压电源VDD_LDO给电压可关断区域300供电。因为电压常开区域200需要保持工作状态，所以通过系统电源Vsupply一直给电压常开区域200供电，从而避免在切换外部PMIC电源输入的过程中导致电压常开区域200供电。在芯片1000需要进入测试模式的情况下，为了加快测试速度，需要输入外部PMIC电源，因此，第一测试单元20控制第一供电单元10停止工作，第一供电单元10停止输出第一稳压电源VDD_LDO，然后外部PMIC电源给电压可关断区域300供电，以对芯片1000进行有效快速的测试。
需要说明的是，第一供电单元10和外部PMIC电源使用同一个电压接口VDD_LDO_PAD为电压可关断区域300供电。
在上述实施例中，在芯片需要进入测试模式时，控制内部的第一供电单元停止给电压可关断区域供电，然后外部PMIC电源才给电压可关断区域供电，避免了内部电源和外部PMIC电源同时驱动对拉的情况发生，从而避免对芯片内部造成损害；并且，通过系统电源给电压常开区域一直供电，可以避免电压常开区域掉电导致芯片不能正常工作的情况发生。
在一些实施例中，如图2所示，测试电路100还包括：位于电压可关断区域300的第二测试单元30，第二测试单元30配置为生成电源关断信号test_ldo_bypass，以使第一测试单元20根据电源关断信号test_ldo_bypass控制第一供电单元10停止工作，并在外部PMIC电源输入后，根据预先配置的测试需求生成测试模式test_mode。
也就是说，第二测试单元30用于生成控制第一供电单元10的电源关断信号test_ldo_bypass，第一测试单元20根据电源关断信号test_ldo_bypass控制第一供电单元10停止工作。在外部PMIC电源输入后，可以对芯片1000进行测试，因此，根据预先配置的测试需求生成测试模式test_mode，以使芯片1000进入相应的测试模式test_mode。
在一些实施例中，如图2所示，测试电路100还包括：电压比较单元40，电压比较单元40的第一输入端分别与第一供电单元10的输出端和外部PMIC电源相连，电压比较单元40的第二输入端适于输入预设阈值电压Vref，电压比较单元40的输出端与第一测试单元20相连，电压比较单元40被配置为根据预设阈值电压Vref、第一供电单元10输出的电压VDD_LDO和外部PMIC电源生成电压检测信号flag_uv，其中，电压检测信号flag_uv用于第一测试单元20和第二测试单元30之间进行信号隔离传输。
具体地，第一测试单元20位于电压常开区域200，第二测试单元30位于电压可关断区域300，当第一供电单元10停止对电压可关断区域300供电时，此时外部PMIC电源还没有输入，电压可关断区域300掉电，如果不对第一测试单元20和第二测试单元30进行隔离，则电压可关断区域300会漏电到电压常开区域200，从而对电压常开区域200产生干扰，因此，第一测试单元20和第二测试单元30之间需要隔离，第二测试单元30产生的信号需要根据电压检测信号flag_uv隔离传输到第一测试单元20。
在一种可选的实施方式中，电压比较单元40为电压比较器，在第一供电单元10输出的电压小于预设阈值电压Vref，或外部PMIC电源小于预设阈值电压Vref时，电压比较单元40输出高电平；在第一供电单元10输出的电压大于等于预设阈值电压Vref，或外部PMIC电源大于等于预设阈值电压Vref时，电压比较单元40输出低电平。
在上述实施例中，电压可关断区域掉电可能会对电压常开区域产生干扰，因此，第一测试单元和第二测试单元需要隔离，第二测试单元产生的信号需要根据电压检测信号隔离传输到第一测试单元，从而提升了测试电路的可靠性。
在一些实施例中，如图3所示，在系统电源Vsupply直接给电压常开区域200供电的情况下，第二测试单元30包括：测试模式预设寄存器堆31、测试模式控制状态机32和第一与门AND1，其中，测试模式预设寄存器堆31被配置为根据测试需求生成测试数值val；测试模式控制状态机32与测试模式预设寄存器堆31相连，测试模式控制状态机32被配置为根据测试数值val生成测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide；第一与门AND1的第一输入端与测试模式控制状态机32的第二输出端相连。
具体地，测试模式预设寄存器堆31是一组测试数字寄存器组，测试模式控制状态机32是一个数字状态机，根据测试模式预设寄存器堆31的测试数值val，通过不同的状态控制，产生芯片测试模式所需要的测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide，测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide均为高电平有效。
在一些实施例中，如图3所示，第一测试单元20包括：上升沿产生模块21、DFF22（D类型触发器）、第一电平转换器23、第一锁存器24、第二电平转换器25和第二锁存器26，其中，上升沿产生模块21的输入端与测试模式控制状态机32的第一输出端相连，上升沿产生模块21被配置为根据测试使能信号test_overide生成脉冲信号edge_pulse；DFF22的控制端SET与上升沿产生模块21的输出端相连，DFF22的输入端D与第一与门AND1的输出端相连，DFF22的第二输出端与第一与门AND1的第二输入端相连；第一电平转换器23的输入端与DFF22的第二输出端/>相连；第一锁存器24的第一输入端与第一电平转换器23的输出端相连，第一锁存器24的第二输入端适于输入电压检测信号flag_uv，第一锁存器24的输出端与第一供电单元10的使能端相连；第二电平转换器25的输入端与DFF22的第一输出端Q相连；第二锁存器26的第一输入端与第二电平转换器25的输出端相连，第二锁存器26的第二输入端与电压比较单元40的输出端相连，第二锁存器26的输出端与电压比较单元40的使能端相连。
具体地，上升沿产生模块21是一个通用的沿检测电路，输入是测试使能信号test_overide，输出是脉冲信号edge_pulse，然后将脉冲信号edge_pulse输入DFF22的控制端SET。DFF22是一个只写一次的D类型触发器，DFF22的输入端D是第一与门AND1的输出端，第一与门AND1的输入端分别是测试使能信号test_overide和DFF22的第二输出端输出的电信号test_bypass_b，DFF22的第一输出端Q和第二输出端/>的电平相反，DFF22的第一输出端Q是高电平有效，DFF22的第二输出端/>是低电平有效。因为第二测试单元30输出的电信号的电平不能满足第二测试单元30、第一供电单元10和电压比较单元40的工作需求，因此，需要通过第一电平转换器23和第二电平转换器25对DFF22的第一输出端Q和第二输出端输出/>的电平进行转换，并且，第一电平转换器23、第一锁存器24、第二电平转换器25和第二锁存器26还可以用于隔离第一测试单元20和第二测试单元30。当第一锁存器24输出的电信号ldo_en为低电平时，第一供电单元10的使能端为低电平，第一供电单元10停止工作；当第一锁存器24输出的电信号ldo_en为高电平时，第一供电单元10的使能端为高电平，第一供电单元10输出第一稳压电源VDD_LDO。当第二锁存器26输出的电信号UV_EN为低电平时，电压比较单元40的使能端为低电平，电压比较单元40停止工作，因此，电压比较单元40输出低电平；当第二锁存器26输出的电信号UV_EN为高电平时，电压比较单元40的使能端为高电平，电压比较单元40开始工作，电压比较单元40根据预设阈值电压Vref、第一供电单元10输出的电压VDD_LDO和外部PMIC电源生成电压检测信号flag_uv。
需要说明的是，在系统电源Vsupply直接给电压常开区域200供电的情况下，电压检测信号flag_uv不仅作为第一锁存器24和第二锁存器26的隔离信号iso，还作为测试模式预设寄存器堆31和测试模式控制状态机32的复位信号por1，以给测试模式预设寄存器堆31和测试模式控制状态机32进行复位。DFF22的复位信号por2是根据系统电源Vsupply产生的，因此，只有当系统电源Vsupply关断并重新上电，DFF22清掉之前保持的模式。
以图4所示的时序图为例，图4的时序图总共分为三个阶段，第一阶段是第一次配置测试序列，第二阶段是电压可关断区域300掉电，第三阶段是第二次仅配置测试模式test_mode。测试模式预设寄存器堆31配置测试数值val2，测试模式控制状态机32同时生成电源关断信号test_ldo_bypass，然后在下一个时钟周期生成测试使能信号test_overide。上升沿产生模块21根据测试使能信号test_overide生成脉冲信号edge_pulse。DFF22在未检测到脉冲信号edge_pulse时，DFF22的第一输出端Q输出的电信号test_bypass为低电平，因为DFF22的第一输出端Q和第二输出端的电平相反，所以DFF22的第二输出端/>输出的电信号test_bypass_b为高电平，所以在测试模式控制状态机32生成电源关断信号test_ldo_bypass后，第一与门AND1输出的电信号为高电平，在DFF22的控制端SET检测到脉冲信号edge_pulse时，DFF22的第一输出端Q输出的电信号test_bypass为高电平，DFF22的第二输出端/>输出的电信号test_bypass_b为低电平。第一电平转换器23和第一锁存器24对DFF22的第二输出端/>输出的电信号test_bypass_b进行电平转换和隔离，生成第一供电单元10的使能信号ldo_en，因此，第一供电单元10的使能信号ldo_en为低电平，第一供电单元10停止工作。第二电平转换器25和第二锁存器26对DFF22的第一输出端Q输出的电信号test_bypass进行电平转换和隔离，生成电压比较单元40的使能信号UV_EN，因此，电压比较单元40的使能信号UV_EN为高电平，电压比较单元40开启电压比较工作。第一供电单元10停止供电时，电压可关断区域300掉电，电压接口VDD_LDO_PAD的电压逐渐减小，当电压接口VDD_LDO_PAD的电压小于预设阈值电压Vref时，电压比较单元40输出的电压检测信号flag_uv为高电平，因为电压比较单元40的输出端直接与第一锁存器24和第二锁存器26相连，所以第一锁存器24和第二锁存器26的隔离信号iso与电压检测信号flag_uv的电平一致。电压接口VDD_LDO_PAD的电压继续减小，直至为0，然后外部PMIC电源输入电压接口VDD_LDO_PAD的电压逐渐增大，当电压接口VDD_LDO_PAD的电压大于预设阈值电压Vref时，电压比较单元40输出的电压检测信号flag_uv为低电平，电压可关断区域300上电。在第二次仅配置测试模式test_mode阶段，测试模式预设寄存器堆31配置测试数值val3，测试模式控制状态机32延时配置测试模式test_mode。
在上述实施例中，因为DFF是只写一次的D类型触发器，所以测试电路只需要配置一次关掉第一供电单元的序列，DFF可以保持输出信号不发生改变，因此，在等待外部PMIC电压重新驱动芯片以后，芯片可以保持第一供电单元关闭的模式，避免反复切换配置第二测试单元，从而减少了芯片的测试时间和测试成本。
在一些实施例中，如图5所示，测试电路100还包括：第二供电单元50，第二供电单元50适于连接系统电源Vsupply，以给电压常开区域200供电。
可以理解的是，电压常开区域200还可以采用单独的供电单元进行供电，第二供电单元50可以为第二LDO，第二LDO根据系统电源Vsupply生成第二稳压电源VDD_LDO_AON，以给电压常开区域200供电。
在一些实施例中，如图6所示，第二测试单元30包括：测试模式预设寄存器堆31和测试模式控制状态机32，其中，测试模式预设寄存器堆31被配置为根据测试需求生成测试数值val；测试模式控制状态机32与测试模式预设寄存器堆31相连，测试模式控制状态机32被配置为根据测试数值val生成测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide。
具体地，测试模式控制状态机32根据测试模式预设寄存器堆31配置的测试数值val，通过不同的状态控制，产生芯片测试模式所需要的测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide，测试模式test_mode、电源关断信号test_ldo_bypass和测试使能信号test_overide均为高电平有效。
在一些实施例中，如图6所示，第一测试单元20包括：第一隔离缓存模块27、上升沿产生模块21、第二隔离缓存模块28、第一与门AND1、DFF22和第二与门AND2，第一隔离缓存模块27的第一输入端与测试模式控制状态机32的第一输出端相连，第一隔离缓存模块27被配置为对测试使能信号test_overide进行隔离传输和电平转换，生成隔离测试使能信号iso_overide；上升沿产生模块21的输入端与第一隔离缓存模块27的输出端相连，上升沿产生模块21被配置为根据隔离测试使能信号iso_overide生成脉冲信号edge_pulse；第二隔离缓存模块28的第一输入端与测试模式控制状态机32的第二输出端相连，第二隔离缓存模块28被配置为对电源关断信号test_ldo_bypass进行隔离传输和电平转换，生成隔离电源关断信号iso_bypass；第一与门AND1的第一输入端与第二隔离缓存模块28的输出端相连；DFF22的控制端SET与上升沿产生模块21的输出端相连，DFF22的输入端D与第一与门AND1的输出端相连，DFF22的第一输出端Q与电压比较单元40的使能端相连，DFF22的第二输出端分别与第一供电单元10的使能端和第一与门AND1的第二输入端相连；第二与门AND2的第一输入端与DFF22的第一输出端Q相连，第二与门AND2的第二输入端与电压比较单元40的输出端相连，第二与门AND2的输出端分别与第一隔离缓存模块27的第二输入端相连和第二隔离缓存模块28的第二输入端相连，第二与门AND2被配置为根据DFF22的第一输出端Q输出的信号test_bypass和电压检测信号flag_uv生成隔离信号iso_sog和复位信号por1，其中，复位信号por1用于对测试模式预设寄存器堆31和测试模式控制状态机32进行复位。
具体地，因为第二测试单元30输出的电信号的电平不能满足第二测试单元30、第一供电单元10和电压比较单元40的工作需求，所以通过第一隔离缓存模块27和第二隔离缓存模块28对测试使能信号test_overide和电源关断信号test_ldo_bypass进行隔离传输和电平转换，生成隔离测试使能信号iso_overide和隔离电源关断信号iso_bypass。上升沿产生模块21的输入是隔离测试使能信号iso_overide，输出是脉冲信号edge_pulse，然后将脉冲信号edge_pulse输入DFF22的控制端SET。DFF22的输入端D是第一与门AND1的输出端，第一与门AND1的输入端分别是隔离测试使能信号iso_overide和DFF22的第二输出端输出的电信号test_bypass_b，DFF22的第一输出端Q和第二输出端/>的电平相反，DFF22的第一输出端Q是高电平有效，DFF22的第二输出端/>是低电平有效。当DFF22的第一输出端Q输出的电信号test_bypass为低电平时，电压比较单元40的使能端为低电平，电压比较单元40停止工作，因此，电压比较单元40输出低电平；当DFF22的第一输出端Q输出的电信号test_bypass为高电平时，电压比较单元40的使能端为高电平，电压比较单元40开始电压比较工作。当DFF22的第二输出端输出/>的电信号test_bypass_b为低电平时，第一供电单元10的使能端为低电平，第一供电单元10停止工作；当DFF22的第二输出端/>输出的电信号test_bypass_b为高电平时，第一供电单元10的使能端为高电平，第一供电单元10输出第一稳压电源VDD_LDO。第二与门AND2根据电压检测信号flag_uv和DFF22的第一输出端Q生成第一隔离缓存模块27和第二隔离缓存模块28的隔离信号iso_sog以及测试模式预设寄存器堆31和测试模式控制状态机32的复位信号por1。
需要说明的是，隔离信号iso_sog和复位信号por1为同一信号源。DFF22的复位信号por2是根据系统电源Vsupply产生的，因此，只有当系统电源Vsupply关断并重新上电，DFF22清掉之前保持的模式。
在一种可选的实施方式中，如图7所示，第一测试单元20还包括第三隔离缓存模块29，第三隔离缓存模块29的输入端与测试模式控制状态机32的第三输出端相连，第三隔离缓存模块29被配置为对测试模式test_mode进行隔离传输和电平转换，生成隔离测试模式iso_test_mode。
以图8所示的时序图为例，图8的时序图总共分为三个阶段，第一阶段是第一次配置测试序列，第二阶段是电压可关断区域300掉电，第三阶段是第二次仅配置测试模式test_mode。测试模式预设寄存器堆31配置测试数值val2，测试模式控制状态机32同时生成电源关断信号test_ldo_bypass，第二隔离缓存模块28同时生成隔离电源关断信号test_ldo_bypass，然后测试模式控制状态机32在下一个时钟周期生成测试使能信号test_overide，第二隔离缓存模块28同时生成隔离测试使能信号iso_overide。上升沿产生模块21根据隔离测试使能信号iso_overide生成脉冲信号edge_pulse。DFF22在未检测到脉冲信号edge_pulse时，DFF22的第一输出端Q输出的电信号test_bypass为低电平，因为DFF22的第一输出端Q和第二输出端的电平相反，所以DFF22的第二输出端/>输出的电信号test_bypass_b为高电平，所以在第二隔离缓存模块28生成隔离电源关断信号iso_bypass后，第一与门AND1输出的电信号为高电平，在DFF22的控制端SET检测到脉冲信号edge_pulse时，DFF22的第一输出端Q输出的电信号test_bypass为高电平，DFF22的第二输出端/>输出的电信号test_bypass_b为低电平。DFF22的第二输出端/>输出的电信号test_bypass_b为第一供电单元10的使能信号ldo_en，因此，第一供电单元10的使能信号ldo_en为低电平，第一供电单元10停止工作。DFF22的第一输出端Q输出的电信号test_bypass为电压比较单元40的使能信号UV_EN，因此，电压比较单元40的使能信号UV_EN为高电平，电压比较单元40开启电压比较工作。第一供电单元10停止供电时，电压可关断区域300掉电，电压接口VDD_LDO_PAD的电压逐渐减小，当电压接口VDD_LDO_PAD的电压小于预设阈值电压Vref时，电压比较单元40输出的电压检测信号flag_uv为高电平，因为第二与门AND2的输入端分别是电压检测信号flag_uv和DFF22的第一输出端Q输出的电信号test_bypass，此时第二与门AND2输出的电信号iso_sog为高电平。电压接口VDD_LDO_PAD的电压继续减小，直至为0，然后外部PMIC电源输入电压接口VDD_LDO_PAD的电压逐渐增大，当电压接口VDD_LDO_PAD的电压大于预设阈值电压Vref时，电压比较单元40输出的电压检测信号flag_uv为低电平，此时第二与门AND2输出的电信号iso_sog为低电平，电压可关断区域300上电。在第二次仅配置测试模式test_mode阶段，测试模式预设寄存器堆31配置测试数值val3，测试模式控制状态机32延时配置测试模式test_mode。
在上述实施例中，因为DFF是只写一次的D类型触发器，所以测试电路只需要配置一次关掉第一供电单元的序列，DFF可以保持输出信号不发生改变，因此，在等待外部PMIC电压重新驱动芯片以后，芯片可以保持第一供电单元关闭的模式，避免反复切换配置第二测试单元，从而减少了芯片的测试时间和测试成本。
在一些实施例中，如图2和图6所示，第二测试单元30适于连接调试器2000，第二测试单元30还被配置为接收调试器2000发送的解锁保护序列，并在接收调试器2000发送的解锁保护序列之后，接收调试器2000发送的测试需求。
具体地，在对第二测试单元30发送测试需求前，调试器2000需要先向第二测试单元30发送特定的解锁保护序列，第二测试单元30才会解锁，允许调试器2000向其发送测试需求。如图4和图8所示，解锁保护默认为高电平，表明第二测试单元30不允许外部设备访问，当调试器2000向第二测试单元30发送解锁保护序列后，解锁保护为低电平，第二测试单元30允许调试器2000访问。
在上述实施例中，在调试器访问第二测试单元前，调试器需要先向第二测试单元发送解锁保护序列，使得第二测试单元解锁，调试器才可以向测试单元发送测试需求，从而提升了芯片的安全性。
在一些实施例中，如图2和图5所示，第二测试单元30适于连接系统时钟400，以接收系统时钟400输出的时钟信号clk。
也就是说，系统时钟400为测试电路100提供时钟信号clk，以使测试电路100看可以正常工作。
需要说明的是，测试电路100、调试器2000和系统时钟400通过系统总线互连，以进行信号传输。
下面结合具体的实施方式进一步详述本申请的技术方案：
如图9所示，测试电路100的工作方式包括以下步骤：
S101，芯片1000正常上电后，开启代码执行功能，调试器2000将解锁保护序列写入芯片1000，芯片1000解锁，并允许调试器2000访问芯片1000内部。
S102，调试器2000配置测试模式预设寄存器堆31。
S103，测试模式控制状态机32根据测试模式预设寄存器堆31的测试数值val，先生成电源关断信号test_ldo_bypass，然后生成测试使能信号test_overide和测试模式test_mode。
S104，通过第一测试单元20和第二测试单元30中的元器件生成第一供电单元10的使能信号ldo_en和电压比较单元40的使能信号UV_EN。
S105，第一供电单元10停止工作，电压比较单元40开始电压比较工作，电压比较单元40根据电压接口VDD_LDO_PAD的电压和预设阈值电压Vref生成电压检测信号flag_uv，以便第一测试单元20根据电压检测信号flag_uv生成隔离信号iso和复位信号por。
S106，第一供电单元10停止输出电压，芯片1000处于保护状态并等待外部PMIC电源输入。
S107，随着外部PMIC电源的输入，电压接口VDD_LDO_PAD的电压升高，电压比较单元40输出的电压检测信号flag_uv变为低电平，第一测试单元20和第二测试单元30复位，芯片1000允许调试器2000再次对芯片1000内部进行配置。
S108，外部PMIC电源保持输入，并对测试模式预设寄存器堆31进行配置，第一供电单元10保持关闭状态。
S109，测试模式控制状态机32根据测试数值val配置不同的测试模式test_mode，以对芯片1000进行测试。
在上述实施例中，测试模式控制状态机根据测试模式预设寄存器堆的测试数值生成电源关断信号、测试使能信号和测试模式，然后通过第一测试单元和第二测试单元中的元器件进行隔离传输，控制第一供电单元停止工作，并控制电压比较单元开始工作，然后外部PMIC电源输入，因为第一供电单元在外部PMIC电源输入前已经停止工作，所以不存在内部电源和外部PMIC电源同时驱动对拉的情况，并且，第一测试单元和第二测试单元隔离，当第二测试单元掉电时，不会对第一测试单元产生影响，从而提升了测试电路的可靠性。
综上所述，根据本发明实施例的芯片的测试电路，包括第一供电单元和第一测试单元，第一供电单元适于连接芯片的系统电源，以给电压可关断区域供电，其中，系统电源还适于给电压常开区域供电，因此，第一供电单元是芯片的内部电源，第一测试单元被配置为在芯片需进入测试模式的情况下，控制第一供电单元停止工作，以便外部PMIC电源给电压可关断区域供电，因此，在外部PMIC电源输入前，芯片内部的第一供电单元已经停止工作，所以不存在内部电源和外部PMIC电源同时驱动对拉的情况，从而避免对芯片内部造成损害；并且，电压可关断区域掉电可能会对电压常开区域产生干扰，因此，将第一测试单元和第二测试单元隔离，从而提升了测试电路的可靠性。
对应上述实施例，本发明的实施例还提供了一种芯片。如图1所示，芯片1000包括前述任一实施例的芯片的测试电路100。
根据本发明实施例的芯片，通过采用上述的芯片的测试电路，在芯片需要进入测试模式时，控制内部的第一供电单元停止供电，然后外部PMIC电源才给电压可关断区域供电，避免了内部电源和外部PMIC电源同时驱动对拉的情况发生，从而避免对芯片内部造成损害。
需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外，本发明实施例中所使用的“第一”、“第二”等术语，仅用于描述目的，而不可以理解为指示或者暗示相对重要性，或者隐含指明本实施例中所指示的技术特征数量。由此，本发明实施例中限定有“第一”、“第二”等术语的特征，可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中，词语“多个”的含义是至少两个或者两个及以上，例如两个、三个、四个等，除非实施例中另有明确具体的限定。
在本发明中，除非实施例中另有明确的相关规定或者限定，否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或成一体，可以理解的，也可以是机械连接、电连接等；当然，还可以是直接相连，或者通过中间媒介进行间接连接，或者可以是两个元件内部的连通，或者两个元件的相互作用关系。对于本领域的普通技术人员而言，能够根据具体的实施情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (11)

1.一种芯片的测试电路，其特征在于，所述芯片包括电压常开区域和电压可关断区域，所述测试电路包括：
第一供电单元，所述第一供电单元适于连接所述芯片的系统电源，以给所述电压可关断区域供电，其中，所述系统电源还适于给所述电压常开区域供电；
位于所述电压常开区域的第一测试单元，所述第一测试单元被配置为在所述芯片需进入测试模式的情况下，控制所述第一供电单元停止工作，以便外部PMIC电源给所述电压可关断区域供电。
2.根据权利要求1所述的测试电路，其特征在于，还包括：位于所述电压可关断区域的第二测试单元，所述第二测试单元配置为生成电源关断信号，以使第一测试单元根据所述电源关断信号控制第一供电单元停止工作，并在所述外部PMIC电源输入后，根据预先配置的测试需求生成测试模式。
3.根据权利要求2所述的测试电路，其特征在于，还包括：电压比较单元，所述电压比较单元的第一输入端分别与所述第一供电单元的输出端和所述外部PMIC电源相连，所述电压比较单元的第二输入端适于输入预设阈值电压，所述电压比较单元的输出端与所述第一测试单元相连，所述电压比较单元被配置为根据所述预设阈值电压、第一供电单元输出的电压和所述外部PMIC电源的电压生成电压检测信号，其中，所述电压检测信号用于所述第一测试单元和所述第二测试单元之间进行信号隔离传输。
4.根据权利要求3所述的测试电路，其特征在于，在所述系统电源直接给所述电压常开区域供电的情况下，所述第二测试单元包括：
测试模式预设寄存器堆，被配置为根据所述测试需求生成测试数值；
测试模式控制状态机，所述测试模式控制状态机与所述测试模式预设寄存器堆相连，所述测试模式控制状态机被配置为根据所述测试数值生成所述测试模式、所述电源关断信号和测试使能信号；
第一与门，所述第一与门的第一输入端与所述测试模式控制状态机的第二输出端相连。
5.根据权利要求4所述的测试电路，其特征在于，所述第一测试单元包括：
上升沿产生模块，所述上升沿产生模块的输入端与所述测试模式控制状态机的第一输出端相连，所述上升沿产生模块被配置为根据所述测试使能信号生成脉冲信号；
DFF，所述DFF的控制端与所述上升沿产生模块的输出端相连，所述DFF的输入端与所述第一与门的输出端相连，所述DFF的第二输出端与所述第一与门的第二输入端相连；
第一电平转换器，所述第一电平转换器的输入端与所述DFF的第二输出端相连；
第一锁存器，所述第一锁存器的第一输入端与所述第一电平转换器的输出端相连，所述第一锁存器的第二输入端适于输入电压检测信号，所述第一锁存器的输出端与所述第一供电单元的使能端相连；
第二电平转换器，所述第二电平转换器的输入端与所述DFF的第一输出端相连；
第二锁存器，所述第二锁存器的第一输入端与所述第二电平转换器的输出端相连，所述第二锁存器的第二输入端与所述电压比较单元的输出端相连，所述第二锁存器的输出端与所述电压比较单元的使能端相连。
6.根据权利要求3所述的测试电路，其特征在于，还包括：第二供电单元，所述第二供电单元适于连接所述系统电源，以给所述电压常开区域供电。
7.根据权利要求6所述的测试电路，其特征在于，所述第二测试单元包括：
测试模式预设寄存器堆，被配置为根据所述测试需求生成测试数值；
测试模式控制状态机，所述测试模式控制状态机与所述测试模式预设寄存器堆相连，所述测试模式控制状态机被配置为根据所述测试数值生成所述测试模式、所述电源关断信号和测试使能信号。
8.根据权利要求7所述的测试电路，其特征在于，所述第一测试单元包括：
第一隔离缓存模块，所述第一隔离缓存模块的第一输入端与所述测试模式控制状态机的第一输出端相连，所述第一隔离缓存模块被配置为对所述测试使能信号进行隔离传输和电平转换，生成隔离测试使能信号；
上升沿产生模块，所述上升沿产生模块的输入端与所述第一隔离缓存模块的输出端相连，所述上升沿产生模块被配置为根据所述隔离测试使能信号生成脉冲信号；
第二隔离缓存模块，所述第二隔离缓存模块的第一输入端与所述测试模式控制状态机的第二输出端相连，所述第二隔离缓存模块被配置为对所述电源关断信号进行隔离传输和电平转换，生成隔离电源关断信号；
第一与门，所述第一与门的第一输入端与所述第二隔离缓存模块的输出端相连；
DFF，所述DFF的控制端与所述上升沿产生模块的输出端相连，所述DFF的输入端与所述第一与门的输出端相连，所述DFF的第一输出端与所述电压比较单元的使能端相连，所述DFF的第二输出端分别与所述第一供电单元的使能端和所述第一与门的第二输入端相连；
第二与门，所述第二与门的第一输入端与所述DFF的第一输出端相连，所述第二与门的第二输入端与所述电压比较单元的输出端相连，所述第二与门的输出端分别与所述第一隔离缓存模块的第二输入端相连和所述第二隔离缓存模块的第二输入端相连，所述第二与门被配置为根据所述DFF的第一输出端输出的信号和所述电压检测信号生成隔离信号和复位信号，其中，所述复位信号用于对所述测试模式预设寄存器堆和所述测试模式控制状态机进行复位。
9.根据权利要求2-8中任一项所述的测试电路，其特征在于，所述第二测试单元适于连接调试器，所述第二测试单元还被配置为接收所述调试器发送的解锁保护序列，并在接收所述调试器发送的解锁保护序列之后，接收所述调试器发送的测试需求。
10.根据权利要求2-8中任一项所述的测试电路，其特征在于，所述第二测试单元适于连接系统时钟，以接收所述系统时钟输出的时钟信号。
11.一种芯片，其特征在于，包括根据权利要求1-10中任一项所述的芯片的测试电路。
CN202311187533.0A 2023-09-14 2023-09-14 芯片及其测试电路 Active CN116930723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311187533.0A CN116930723B (zh) 2023-09-14 2023-09-14 芯片及其测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311187533.0A CN116930723B (zh) 2023-09-14 2023-09-14 芯片及其测试电路

Publications (2)

Publication Number Publication Date
CN116930723A CN116930723A (zh) 2023-10-24
CN116930723B true CN116930723B (zh) 2023-12-08

Family

ID=88386407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311187533.0A Active CN116930723B (zh) 2023-09-14 2023-09-14 芯片及其测试电路

Country Status (1)

Country Link
CN (1) CN116930723B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117492837A (zh) * 2024-01-02 2024-02-02 深圳鲲云信息科技有限公司 寄存器、寄存器配置方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682325A (zh) * 2008-02-27 2010-03-24 松下电器产业株式会社 半导体集成电路以及包括该半导体集成电路的各种装置
CN102545574A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种soc芯片的低功耗电源网络设计方法
CN114236230A (zh) * 2021-12-13 2022-03-25 广西电网有限责任公司电力科学研究院 一种电能质量芯片多电压域功耗优化与稳定供电设计方法
CN116559624A (zh) * 2023-05-11 2023-08-08 山东云海国创云计算装备产业创新中心有限公司 一种芯片测试方法、系统、设备及存储介质
CN116700412A (zh) * 2023-05-24 2023-09-05 芯思原微电子有限公司 低功耗系统、微控制器、芯片及控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682325A (zh) * 2008-02-27 2010-03-24 松下电器产业株式会社 半导体集成电路以及包括该半导体集成电路的各种装置
CN102545574A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种soc芯片的低功耗电源网络设计方法
CN114236230A (zh) * 2021-12-13 2022-03-25 广西电网有限责任公司电力科学研究院 一种电能质量芯片多电压域功耗优化与稳定供电设计方法
CN116559624A (zh) * 2023-05-11 2023-08-08 山东云海国创云计算装备产业创新中心有限公司 一种芯片测试方法、系统、设备及存储介质
CN116700412A (zh) * 2023-05-24 2023-09-05 芯思原微电子有限公司 低功耗系统、微控制器、芯片及控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CSP多核处理器芯片的低功耗设计;高军 等;上海交通大学学报;第47卷(第01期);第118-122、128页 *
采用电源关断技术芯片的设计实现;王殿超 等;中国集成电路(第03期);第63-68页 *

Also Published As

Publication number Publication date
CN116930723A (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
CN116930723B (zh) 芯片及其测试电路
KR100965198B1 (ko) 웨이크-업 리셋 회로
EP0898284B1 (en) Semiconductor memory having a test circuit
US7034587B2 (en) Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
US20100259106A1 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
US7203104B2 (en) Voltage detection circuit control device, memory control device with the same, and memory card with the same
EP2348634A1 (en) Low consumption flip-flop circuit with data retention and method thereof
US7467294B2 (en) Microcomputer with mode decoder operable upon receipt of either power-on or external reset signal
US20130132746A1 (en) Bridging device and power saving method thereof
US11726542B2 (en) Power management circuit and method
WO2021059795A1 (ja) 電子制御装置
CN108628792B (zh) 通信接口防电流泄漏系统及方法
US7847441B2 (en) Semiconductor integrated circuit
US7080299B2 (en) Resetting latch circuits within a functional circuit and a test wrapper circuit
EP2336844A1 (en) A method of choosing a functioning mode of an integrated circuit device and relative device
CN103873024A (zh) 小面积低电数据保持触发器
CN101771755B (zh) 一种移动终端基带芯片省电控制装置
TWI774320B (zh) 晶片結構及晶片功能控制方法
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
JP2010206382A (ja) 電源シーケンス回路
KR100849215B1 (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
JP2009060690A (ja) 電源制御装置
CN110231862B (zh) 具有掉电保护功能的服务器系统及其方法
CN109074338B (zh) 集成电路装置
CN117097107A (zh) 电力提供电路及其电力提供方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant