TWI774320B - 晶片結構及晶片功能控制方法 - Google Patents

晶片結構及晶片功能控制方法 Download PDF

Info

Publication number
TWI774320B
TWI774320B TW110113354A TW110113354A TWI774320B TW I774320 B TWI774320 B TW I774320B TW 110113354 A TW110113354 A TW 110113354A TW 110113354 A TW110113354 A TW 110113354A TW I774320 B TWI774320 B TW I774320B
Authority
TW
Taiwan
Prior art keywords
circuit
power
power domain
chip
voltage source
Prior art date
Application number
TW110113354A
Other languages
English (en)
Other versions
TW202240340A (zh
Inventor
張奕雄
盧巧玲
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110113354A priority Critical patent/TWI774320B/zh
Priority to CN202110762159.7A priority patent/CN115225069B/zh
Application granted granted Critical
Publication of TWI774320B publication Critical patent/TWI774320B/zh
Publication of TW202240340A publication Critical patent/TW202240340A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Saccharide Compounds (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

本發明揭露一種晶片結構及晶片功能控制方法，晶片結構包含可程式化暫存器電路、閂鎖電路、核心電路以及多工器電路。可程式化暫存器電路及閂鎖電路位於第一電源域，當第一電源域啟動時，驅動閂鎖電路讀取設定值以產生閂鎖訊號。核心電路及多工器電路位於第二電源域，第一電源域的啟動時序早於第二電源域的啟動時序。當第二電源域啟動時，多工器電路接收閂鎖訊號而由輸出端輸出功能訊號至核心電路。

Description

晶片結構及晶片功能控制方法
本發明是關於一種晶片結構及晶片功能控制方法，特別是關於一種以不同啟動時序的電源域驅動晶片電路，且可提前啟動晶片功能的晶片結構及晶片功能控制方法。
在現行的晶片結構設計當中，會設置塔接接腳(Strapping Pin)來設定晶片的功能，通過接腳連接上拉電阻或下拉電阻，控制晶片在不同功能之間進行切換，進而決定執行的晶片功能。然而，上述的設計需要占用晶片的接腳，在晶片功能設定時必須確認接腳的規格，增加晶片接腳使用上的限制。
若是考慮不以接腳連接的方式設定晶片功能，則會選擇以軟體控制的方式來決定晶片的功能，將功能設定的電路設置在晶片內部，藉此降低接腳使用數量。不過，晶片內部的操作須待晶片供電啟動後才能執行相關的設定，對於部分功能在啟動時間上會有所延遲，無法滿足相關功能的需求。因此，在晶片功能設定的議題上，現有的晶片結構與功能控制方法仍有相當的缺陷。
綜觀前所述，本發明之發明者思索並設計一種晶片結構及晶片功能控制方法，以期針對習知技術之問題加以改善，進而增進產業上之實施利用。
有鑑於先前技術所述之問題，本發明的目的在於提供一種晶片結構及晶片功能控制方法，避免晶片功能在啟動時有所延遲，產生晶片操作效率降低的問題。
基於上述目的，本發明提供一種晶片結構，其包含可程式化暫存器電路(One Time Programmer, OTP)、閂鎖電路、核心電路以及多工器電路。其中，可程式化暫存器電路位於第一電源域，用以儲存設定功能的設定值。閂鎖電路耦接於可程式化暫存器電路，且位於第一電源域，第一電源域啟動時，閂鎖電路從可程式化暫存器電路讀取設定值，產生閂鎖訊號。核心電路位於第二電源域，第一電源域的啟動時序早於第二電源域的啟動時序。多工器電路耦接於閂鎖電路及位於第二電源域，當第二電源域啟動時，多工器電路接收閂鎖訊號而由多工器電路的輸出端輸出設定功能的功能訊號至核心電路。
較佳地，晶片結構可進一步包含省電切換電路，省電切換電路耦接於第一電源域的第一電壓源及第二電壓源，第一電源域的供電藉由省電切換電路於第一電壓源與第二電壓源之間切換。
較佳地，省電切換電路可耦接於觸發電路及第二電壓源偵測電路，當該第二電壓源偵測電路偵測第二電壓源啟動時，觸發電路傳送切換訊號至省電切換電路，控制第一電源域的供電切換。
較佳地，第一電源域可包含電池電源，第二電源域可包含系統驅動電源。
較佳地，閂鎖電路可耦接於脈衝電路，脈衝電路耦接於第一電源域，脈衝電路提供脈衝訊號以控制閂鎖電路存取設定值。
較佳地，多工器電路可耦接於寄存器電路，寄存器電路耦接於第二電源域，寄存器電路提供寄存器訊號以控制多工器電路輸出功能訊號。
本發明提供一種晶片功能控制方法，其適用於控制晶片的操作功能，晶片功能控制方法包含：設置第一電源域，且設置晶片的可程式化暫存器電路及閂鎖電路於第一電源域中；設置第二電源域，設置晶片的多工器電路及核心電路於第二電源域中，第一電源域的啟動時序早於第二電源域的啟動時序；當第一電源域啟動時，驅動閂鎖電路讀取可程式化暫存器電路的設定值，產生閂鎖訊號；當第二電源域啟動時，控制該多工器電路接收閂鎖訊號，並由多工器電路的輸出端輸出功能訊號至核心電路。
較佳地，晶片功能控制方法更包含設置省電切換電路，耦接於第一電壓源及第二電壓源，當第二電壓源啟動後，使用省電切換電路將第一電源域的第一電壓源切換為第二電壓源。
較佳地，省電切換電路可藉由觸發電路傳送之切換訊號控制第一電源域的供電切換。
較佳地，第一電源域可包含電池電源，第二電源域可包含系統驅動電源。
承上所述，依本發明之晶片結構及晶片功能控制方法，其可具有一或多個下述優點：
(1) 此晶片結構及晶片功能控制方法能在不連接上拉電阻或下拉電阻的情況下，通過內部電路進行晶片功能設定，降低晶片接腳使用數量，提升晶片開發的效率及便利性。
(2) 此晶片結構及晶片功能控制方法能通過不同電源域的設計，讓功能設定電路能提早在晶片核心單元啟動前進行操作，提前功能設定的時序，提升晶片功能設計的彈性。
(3) 此晶片結構及晶片功能控制方法能通過省電切換電路的設置，降低電池電源的電能消耗，增加晶片的使用壽命。
為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
請參閱第1圖，第1圖係為本發明實施例之晶片結構之示意圖。如圖所示，晶片結構100包含可程式化暫存器電路11、閂鎖電路12、核心電路13、多工器電路14、脈衝電路15、寄存器電路16及選擇電路17。可程式化暫存器電路11及閂鎖電路12位於第一電源域P1，可程式化暫存器電路11儲存設定功能的設定值SV，即將晶片功能的設定值SV經由編程後儲存於此寄存器中，當讀取到此設定值SV後，使晶片能執行對應此設定值SV的功能操作。可程式化暫存器電路11對應設置閂鎖電路12，閂鎖電路12耦接於可程式化暫存器電路11，通過閂鎖電路12可對可程式化暫存器電路11進行設定值SV鎖定。在本實施例中，閂鎖電路12耦接於脈衝電路15，當第一電源域P1啟動時，脈衝電路15提供脈衝訊號PS至閂鎖電路12的控制閘極G，通過脈衝訊號PS控制閂鎖電路12讀取可程式化暫存器電路11的設定值SV。
在本實施例中，核心電路13及多工器電路14位於第二電源域P2，閂鎖電路12的輸出端耦接於多工器電路14，多工器電路14的輸出端偶接於核心電路13。多工器電路14包含第一輸入端I1及第二輸入端I2，閂鎖電路12的輸出端耦接於多工器電路14的第一輸入端I1，可程式化暫存器電路11的設定值SV藉由閂鎖電路12以閂鎖訊號LV傳送至多工器電路14。多工器電路14的第二輸入端I2耦接於寄存器電路16的輸出端，寄存器電路16傳送寄存訊號RV至多工器電路14，閂鎖訊號LV與寄存訊號RV的訊號值可對應於不同晶片功能。當第二電源域P2啟動時，通過選擇電路17所提供的高低電位訊號，多工器電路14可選擇將第一輸入端I1接收的閂鎖訊號LV或第二輸入端I2接收的寄存訊號RV由多工器電路14的輸出端O輸出至核心電路13，即通過輸出功能訊號FS來使得對應晶片功能生效，由核心電路13來執行設定功能的操作。
上述的可程式化暫存器電路11、閂鎖電路12、核心電路13、多工器電路14、脈衝電路15、寄存器電路16等，都需要電源供電來啟動，若是以相同的電源啟動時序來驅動，多工器電路14啟動時，必須等待電源驅動可程式化暫存器電路11及閂鎖電路12，才能讓多工器電路14接收到閂鎖訊號LV，並將功能訊號FS輸出至核心電路13以使得晶片功能生效，操作時效有所延遲。若是遇到晶片操作功能於啟動時有同時開啟的必要性時，例如將多功能接腳設定為多個預設功能中的一個，這樣的啟動方式將無法達到預期的啟動時間。為解決上述問題，本揭露將電源供電區分為第一電源域P1及第二電源域P2，第二電源域P2提供電壓以啟動晶片結構100的核心電路13、多工器電路14，即藉由第二電源域P2供電來驅動晶片系統的運作，而第一電源域P1則是於第二電源域P2的啟動之前即進行供電之供電來源，第一電源域P1的啟動時序早於第二電源域P2的啟動時序。
如圖所示，晶片結構100當中的可程式化暫存器電路11及閂鎖電路12位於第一電源域P1，核心電路13及多工器電路14則位於第二電源域P2。在第二電源域P2尚未進行供電前，即由第一電源域P1供電來使的閂鎖電路12讀取可程式化暫存器電路11的設定值SV，待第二電源域P2供電至多工器電路14時，可即時接收閂鎖電路12的閂鎖訊號LV，並由輸出端O輸出功能訊號FS至核心電路13，使得設定的功能即時啟動。在本實施例中，閂鎖電路12耦接於脈衝電路15，脈衝電路15同樣位於第一電源域P1，由第一電源域P1驅動脈衝電路15提供脈衝訊號PS至閂鎖電路12的控制閘極G，控制閂鎖電路12讀取可程式化暫存器電路11的設定值SV。另一方面，耦接於多工器電路14的寄存器電路16，則位於第二電源域P2，寄存器電路16可在第二電源域P2啟動後，提供不同晶片功能的寄存訊號RV，待多工器電路14進行切換後，改變輸出的功能訊號FS，讓輸出端O能輸出功能訊號FS至核心電路13，進而執行不同的晶片功能。
請同時參閱第2圖及第3圖，第2圖係為本發明實施例之晶片功能控制之時序圖，第3圖係為本發明實施例之省電切換電路之示意圖。如第2圖所示，在第一時間點t1時，晶片的第二電源域P2未啟動，而晶片的第一電源域P1由電池電源VBAT進行供電，電池電源VBAT可為水銀電池提供的電源，通常是做為即時時鐘(real-time clock)的電源。當進入第二時間點t2時，電池電源VBAT的供電電壓通過省電切換電路21切換，使得原本電池電源VBAT的供電能夠轉換為前驅電源AT5，驅動可程式化暫存器電路及閂鎖電路，前驅電源AT5為晶片系統提供的電壓源。由第二時間點t2開始，第一電源域P1以前驅電源AT5提供的電壓作為供電來源，同時驅動脈衝電路提供脈衝訊號PS來控制閂鎖電路讀取可程式化暫存器電路的設定值。在第二電源域P2尚未啟動時，閂鎖電路已擷取晶片功能對應的設定值。
當進入到第三時間點t3時，晶片系統的電源供應器提供待機模式電壓VSB，以此電壓作為第二電源域P2的供電電源，開始對晶片內的元件進行供電以啟動晶片結構的核心電路。電源供應器通常為電子裝置的主要大容量電池或是座機使用的電源供應器，前驅電源AT5與待機模式電壓VSB均為晶片系統的電源供應器提供之電壓源，前驅電源AT5的啟動時序早於待機模式電壓VSB。在本實施例中，多工器電路位於第二電源域P2，由於閂鎖電路在早於第三時間點t3的第一時間點t1已由第一電源域P1啟動，多工器電路在第三時間點t3時啟動時，可即時接收閂鎖電路提供的閂鎖訊號，使得輸出設定功能的功能訊號能提早輸出，無需等待供電時序的延遲，讓晶片的核心單元能在系統啟動的同時即可執行預設的功能操作，讓晶片系統運作更有效率。
另一方面，第二電源域P2也在第三時間點t3時驅動寄存器電路提供寄存器訊號至多工器電路，使得多工器電路能通過選擇電路切換不同的功能訊號輸出，進而達到切換晶片功能的效果。相較於在晶片接腳外連接上拉電阻及下拉電阻，由上拉電阻及下拉電阻來決定晶片功能，本實施例無須占用晶片接腳即可達成功能切換，降低晶片接腳在設置上的複雜度。
在本實施例中，第一電源域P1可由電池電源VBAT來提供啟動時序較早的供電電源，但晶片設置的水銀電池，能供電的電壓及電量均有所限制，無法持續作為第一電源域P1的供電來源。為了節省電池電源VBAT的消耗，晶片結構上通過省電切換電路21的設置，通過切換訊號RST切換第一電源域P1的供電來源，如第3圖所示，第一電源域P1的供電來源耦接於省電切換電路21，省電切換電路21可為多工器電路，其第一輸入端耦接於第一電壓源22，在本實施例中，第一電壓源22即為水銀電池提供的電池電源VBAT，多工器電路的第二輸入端則耦接於系統驅動電源的第二電壓源23，在本實施例中，第二電壓源23即為晶片系統的前驅電源AT5。
請同時參閱第2圖，當第二時間點t2時，第二電壓源偵測電路25偵測到系統驅動電源的前驅電源AT5啟動，此時晶片內已具有足夠的供電來源，無須持續耗費電池電源VBAT。因此，省電切換電路21通過觸發電路24傳送的切換訊號RST，將第一電源域P1的供電來源，由第一電壓源22切換為第二電壓源23，即通過前驅電源AT5作為第一電源域P1的供電來源，減少電池電源VBAT的電能消耗。在本實施例中，當切換訊號RST為低電位時，第一電源域P1由電池電源VBAT提供第一電源域P1的供電來源。當偵測到第二電壓源23時，切換訊號RST轉為高電位，第一電源域P1通過省電切換電路21將供電來源也切換至前驅電源AT5，節省電池電源VBAT消耗，達到省電的效果。然而，本揭露不侷限於此，在其他實施例中，晶片系統可能並未設置前驅電源AT5，省電切換電路21在偵測到系統驅動電源的待機模式電壓VSB後，省電切換電路21可將第一電源域P1的供電由電池電源VBAT直接切換至待機模式電壓VSB。
請參閱第4圖，第4圖係為本發明實施例之晶片功能控制方法之流程圖。如圖所示，晶片功能控制方法包含以下步驟(S1~S4)：
步驟S1：設置第一電源域，且設置晶片的可程式化暫存器電路及閂鎖電路於第一電源域中。請參閱第1圖的晶片結構，設置可程式化暫存器電路及閂鎖電路，閂鎖電路耦接於可程式化暫存器電路，可程式化暫存器電路及閂鎖電路均位於第一電源域中，由第一電源域驅動可程式化暫存器電路及閂鎖電路。在本實施例中，第一電源域可通過省電切換電路將電池電源的供電電壓轉換至晶片系統提供的預設驅動電壓，由前驅電源來做為第一電源域的供電電源。
步驟S2：設置第二電源域，且設置晶片的多工器電路及核心電路於第二電源域中，第一電源域的啟動時序早於第二電源域的啟動時序。設置與第一電源域不同的第二電源域，並設置多工器電路及晶片的核心電路於第二電源域中，第一電源域供電的啟動時序早於第二電源域供電的啟動時序，第二電源域可為啟動晶片系統的核心電路的供電電源，在晶片系統開啟時才會提供晶片內部元件所需電能。由於電池是裝載在裝置當中，持續提供電能，在晶片系統未啟動時即可提供電能，因此第一電源域的啟動時序可早於第二電源域的啟動時序。
步驟S3：當第一電源域啟動時，驅動閂鎖電路讀取可程式化暫存器電路的設定值，產生閂鎖訊號。當第一電源域啟動時，閂鎖電路可讀取可程式化暫存器電路的設定值，通過閂鎖訊號傳送以執行對應設定值的晶片功能，但如同前述實施例所述，若是可程式化暫存器電路及閂鎖電路必須等到晶片系統供電的第二電源域來啟動，其操作時序上的差異會使晶片功能生效時間有所延遲。在本實施例中，通過啟動時序較早的第一電源域來驅動脈衝電路產生脈衝訊號，控制閂鎖電路讀取可程式化暫存器電路，可在晶片系統啟動前即鎖定預設功能的設定值，提高操作效率。
步驟S4：當第二電源域啟動時，控制該多工器電路接收閂鎖訊號，由多工器電路的輸出端輸出功能訊號至核心電路。由於閂鎖電路已鎖定晶片功能的設定值，當第二電源域啟動多工器電路後，可即時接收閂鎖訊號，由多工器電路的輸出端輸出功能訊號至晶片的核心電路。另外，多工器電路可連接至寄存器電路來接收寄存器訊號，通過選擇電路在閂鎖訊號與寄存器訊號之間進行切換，使得晶片能在不同設定功能之間進行切換，達到選擇或綁定晶片功能的效果，也減少了晶片接腳需外接上拉電阻及下拉電阻以進行功能切換的問題。
接續在上述步驟後，當第二電源域啟動後，晶片結構可通過設置省電切換電路來節省電能消耗。省電切換電路耦接於第一電源域的第一電壓源及第二電壓源，由於第一電壓源為電池電源，其可提供的電能有限，當第二電壓源偵測電路偵測到第二電壓源的電壓啟動後，省電切換電路可藉由觸發電路傳送切換訊號，控制多工器切換電源輸入端，由第二電壓源取代第一電壓源作為第一電源域的供電來源，藉此降低電池電源的電能消耗，達到省電的效果。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
11:可程式化暫存器電路 12:閂鎖電路 13:核心電路 14:多工器電路 15:脈衝電路 16:寄存器電路 17:選擇電路 21:省電切換電路 22:第一電壓源 23:第二電壓源 24:觸發電路 25:第二電壓源偵測電路 100:晶片結構 AT5:前驅電源 FS:功能訊號 G:控制閘極 I1:第一輸入端 I2:第二輸入端 LV:閂鎖訊號 O:輸出端 P1:第一電源域 P2:第二電源域 PS:脈衝訊號 RST:切換訊號 RV:寄存訊號 SV:設定值 S1~S4:步驟 t1:第一時間點 t2:第二時間點 t3:第三時間點 VBAT:電池電源 VSB:待機模式電壓
為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見，茲將本發明配合以下附圖進行說明： 第1圖係為本發明實施例之晶片結構之示意圖。 第2圖係為本發明實施例之晶片功能控制之時序圖。 第3圖係為本發明實施例之省電切換電路之示意圖。 第4圖係為本發明實施例之晶片功能控制方法之流程圖。
11:可程式化暫存器電路
12:閂鎖電路
13:核心電路
14:多工器電路
15:脈衝電路
16:寄存器電路
17:選擇電路
100:晶片結構
FS:功能訊號
G:控制閘極
I1:第一輸入端
I2:第二輸入端
LV:閂鎖訊號
O:輸出端
P1:第一電源域
P2:第二電源域
PS:脈衝訊號
RV:寄存訊號
SV:設定值

Claims (10)

  1. 一種晶片結構，其包含： 一可程式化暫存器電路，位於一第一電源域，用以儲存一設定功能的一設定值； 一閂鎖電路，耦接於該可程式化暫存器電路，且位於該第一電源域，當該第一電源域啟動時，該閂鎖電路從該可程式化暫存器電路讀取該設定值，產生一閂鎖訊號； 一核心電路，位於一第二電源域，該第一電源域的啟動時序早於該第二電源域的啟動時序；以及 一多工器電路，耦接於該閂鎖電路及位於該第二電源域，當該第二電源域啟動時，該多工器電路接收該閂鎖訊號而該多工器電路之一輸出端輸出該設定功能的一功能訊號至該核心電路。
  2. 如請求項1所述之晶片結構，進一步包含一省電切換電路，該省電切換電路耦接於該第一電源域的一第一電壓源及一第二電壓源，該第一電源域的供電藉由該省電切換電路於該第一電壓源與該第二電壓源之間切換。
  3. 如請求項2所述之晶片結構，其中該省電切換電路耦接於一觸發電路及一第二電壓源偵測電路，當該第二電壓源偵測電路偵測該第二電壓源啟動時，該觸發電路傳送一切換訊號至該省電切換電路，控制該第一電源域的供電切換。
  4. 如請求項2所述之晶片結構，其中該第一電源域包含一電池電源，該第二電源域包含一系統驅動電源。
  5. 如請求項1所述之晶片結構，其中該閂鎖電路耦接於一脈衝電路，該脈衝電路耦接於該第一電源域，該脈衝電路提供一脈衝訊號以控制該閂鎖電路存取該設定值。
  6. 如請求項1所述之晶片結構，其中該多工器電路耦接於一寄存器電路，該寄存器電路耦接於該第二電源域，該寄存器電路提供一寄存器訊號以控制該多工器電路輸出該功能訊號。
  7. 一種晶片功能控制方法，其適用於控制一晶片的操作功能，該晶片功能控制方法包含： 設置一第一電源域，且設置該晶片的一可程式化暫存器電路及一閂鎖電路於該第一電源域中； 設置一第二電源域，設置該晶片的一多工器電路及一核心電路於該第二電源域中，該第一電源域的啟動時序早於該第二電源域的啟動時序； 當該第一電源域啟動時，驅動該閂鎖電路讀取該可程式化暫存器電路的一設定值，產生一閂鎖訊號； 當該第二電源域啟動時，控制該多工器電路接收該閂鎖訊號，並由該多工器電路的一輸出端輸出一功能訊號至該核心電路。
  8. 如請求項7所述之晶片功能控制方法，更包含： 設置一省電切換電路，耦接於一第一電壓源及一第二電壓源，當該第二電壓源啟動後，使用該省電切換電路將該第一電源域的該第一電壓源切換為該第二電壓源。
  9. 如請求項8所述之晶片功能控制方法，其中該省電切換電路藉由一觸發電路傳送之一切換訊號控制該第一電源域的供電切換。
  10. 如請求項8所述之晶片功能控制方法，其中該第一電壓源包含一電池電源，該第二電壓源包含一系統驅動電源。
TW110113354A 2021-04-14 2021-04-14 晶片結構及晶片功能控制方法 TWI774320B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110113354A TWI774320B (zh) 2021-04-14 2021-04-14 晶片結構及晶片功能控制方法
CN202110762159.7A CN115225069B (zh) 2021-04-14 2021-07-06 芯片结构及芯片功能控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110113354A TWI774320B (zh) 2021-04-14 2021-04-14 晶片結構及晶片功能控制方法

Publications (2)

Publication Number Publication Date
TWI774320B true TWI774320B (zh) 2022-08-11
TW202240340A TW202240340A (zh) 2022-10-16

Family

ID=83606399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113354A TWI774320B (zh) 2021-04-14 2021-04-14 晶片結構及晶片功能控制方法

Country Status (2)

Country Link
CN (1) CN115225069B (zh)
TW (1) TWI774320B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI913677B (zh) 2024-03-08 2026-02-01 敦泰電子股份有限公司 控制電路及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201626146A (zh) * 2014-08-15 2016-07-16 英特爾股份有限公司 處理器溫度之均衡控制
TW201723747A (zh) * 2015-12-16 2017-07-01 英特爾公司 控制在處理器中的遙測資料通訊
TW201800898A (zh) * 2016-01-14 2018-01-01 英特爾股份有限公司 動態更新處理器的電源管理政策
US20180173288A1 (en) * 2016-12-20 2018-06-21 Qualcomm Incorporated Multi power domains to reduce ocv using cpr infrastructure
TW201913290A (zh) * 2017-09-12 2019-04-01 美商恩倍科微電子股份有限公司 低功耗微控制器系統
TW201933087A (zh) * 2018-01-25 2019-08-16 南韓商三星電子股份有限公司 低電量操作用應用處理器以及包含該處理器的電子裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150089250A1 (en) * 2013-09-25 2015-03-26 Apple Inc. Contention Prevention for Sequenced Power Up of Electronic Systems
US11567516B2 (en) * 2019-07-05 2023-01-31 M31 Technology Corporation Power management circuit and method for integrated circuit having multiple power domains

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201626146A (zh) * 2014-08-15 2016-07-16 英特爾股份有限公司 處理器溫度之均衡控制
TW201723747A (zh) * 2015-12-16 2017-07-01 英特爾公司 控制在處理器中的遙測資料通訊
TW201800898A (zh) * 2016-01-14 2018-01-01 英特爾股份有限公司 動態更新處理器的電源管理政策
US20180173288A1 (en) * 2016-12-20 2018-06-21 Qualcomm Incorporated Multi power domains to reduce ocv using cpr infrastructure
TW201913290A (zh) * 2017-09-12 2019-04-01 美商恩倍科微電子股份有限公司 低功耗微控制器系統
TW201933087A (zh) * 2018-01-25 2019-08-16 南韓商三星電子股份有限公司 低電量操作用應用處理器以及包含該處理器的電子裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI913677B (zh) 2024-03-08 2026-02-01 敦泰電子股份有限公司 控制電路及其控制方法

Also Published As

Publication number Publication date
TW202240340A (zh) 2022-10-16
CN115225069B (zh) 2025-09-23
CN115225069A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US9582064B2 (en) Information processing apparatus capable of being instructed to power off by a command from external apparatus, method of controlling the same, and storage medium
JP2010529548A5 (zh)
TWI506396B (zh) 用於處理資料的資料處理電路系統、同步電路與資料處理裝置，以及偵測潛在時序錯誤的方法
US6163851A (en) Data processor
JP2001305180A (ja) スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法
JP2002312073A (ja) 省電力化集積回路および省電力化集積回路の制御方法
TWI774320B (zh) 晶片結構及晶片功能控制方法
US7847441B2 (en) Semiconductor integrated circuit
CN116930723B (zh) 芯片及其测试电路
CN102053687B (zh) 电子装置及其电源控制模块
US8022727B2 (en) Electronic clamps for integrated circuits and methods of use
TW201110093A (en) Display device and backlight control method thereof
US11175720B2 (en) Power control device, computer system, and power control method thereof
US10928872B2 (en) Electronic control device
CN104914967A (zh) 电源域的复位控制方法及装置
JP3711849B2 (ja) マイクロコンピュータ
JP5029161B2 (ja) 半導体集積装置
US20250219625A1 (en) Clock filter system and clock filter switching method
US20100162017A1 (en) Systems and methods for implementing standby functionality using field programmable gate arrays
CN109074338B (zh) 集成电路装置
JP2009060690A (ja) 電源制御装置
CN116221479A (zh) 一种电磁阀的控制电路及电子设备
JP2007525114A (ja) プログラマブルで一時停止可能なクロック発生ユニット
JP2008192036A (ja) マイクロコントローラ
JP2025171144A (ja) 表示装置