JP6210565B2 - チャージ・ポンプレギュレータおよびその制御方法 - Google Patents
チャージ・ポンプレギュレータおよびその制御方法 Download PDFInfo
- Publication number
- JP6210565B2 JP6210565B2 JP2015148685A JP2015148685A JP6210565B2 JP 6210565 B2 JP6210565 B2 JP 6210565B2 JP 2015148685 A JP2015148685 A JP 2015148685A JP 2015148685 A JP2015148685 A JP 2015148685A JP 6210565 B2 JP6210565 B2 JP 6210565B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- clock
- signal
- frequency
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
Vfb=(R2・Vout)/(R1+R2)
として表される。出力信号Voutの大きさが増加するにつれて、フィードバック信号Vfbの大きさは増加する。一方では、出力信号Voutの大きさが減少するにつれて、フィードバック信号Vfbの大きさは減少する。
本発明の教示の範囲内で、多数の修正および変更ができることに注意されたい。例えば、クロックジェネレータ630によって発生されるソースクロックはN個の可変周波数を有し、チャージ・ポンプモジュール610はN個のチャージ・ポンプ回路を含んでいてもよい。Nは、2もしくはそれより大きい整数である。
Claims (14)
- ソースクロックを受けるクロック入力端子と出力信号を提供する出力端子とを有するチャージ・ポンプモジュールと、
前記チャージ・ポンプモジュールの前記出力端子と接続され、出力信号を受信して許容信号を生成するフィードバック検出器と、
前記許容信号を受信しソースクロックを生成するクロックジェネレータであって、前記許容信号に従って、前記ソースクロックを一定レベルに維持し、または、前記ソースクロックを高レベル状態と低レベル状態との間で切り替えるクロックジェネレータ、とを有し、
前記チャージ・ポンプモジュールは、第1のフィルタ、第1のチャージ・ポンプ回路、第2のフィルタおよび第2のチャージ・ポンプ回路を備え、
前記第1のフィルタは、前記クロック入力端子から前記ソースクロックを受けて、第1のフィルタ処理されたクロックを生成し、
前記第1のチャージ・ポンプ回路は、前記第1のフィルタ処理されたクロックを受けて、前記チャージ・ポンプモジュールの出力端子に、前記出力信号を生成し、
前記第2のフィルタは、前記クロック入力端子から前記ソースクロックを受けて、第2のフィルタ処理されたクロックを生成し、
前記第2のチャージ・ポンプ回路は、前記第2のフィルタ処理されたクロックを受けて、前記チャージ・ポンプモジュールの出力端子に、前記出力信号を生成し、
前記クロックジェネレータからのソースクロックが高レベル状態と低レベル状態との間で切り替えられたときに、ソースクロックは第1の期間において第1の周波数を有し、ソースクロックは第2の期間において、前記第1の周波数と異なる第2の周波数を有し、
前記第1の期間に、前記第1のフィルタ処理されたクロックは前記第1の周波数を有し、前記第2のフィルタ処理されたクロックは一定レベルに維持され、前記第2の期間に、前記第1のフィルタ処理されたクロックおよび前記第2のフィルタ処理されたクロックのいずれも前記第2の周波数を有する、チャージ・ポンプレギュレータ。 - 前記第1のフィルタおよび前記第2のフィルタは低域通過フィルタであって、前記第1の周波数が前記第2の周波数より高く、前記第1のフィルタのバンド幅は、前記第2のフィルタのバンド幅より大きい、請求項1に記載のチャージ・ポンプレギュレータ、
- 前記第1のフィルタおよび前記第2のフィルタは、高域通過フィルタであって、前記第1の周波数が前記第2の周波数より低く、前記第1のフィルタのバンド幅は、前記第2のフィルタのバンド幅より大きい、請求項1に記載のチャージ・ポンプレギュレータ。
- 前記フィードバック検出器は、
出力信号を受信し、フィードバック信号を生成する分圧器と、
コンパレータの第1の入力端子でフィードバック信号を受信し、前記コンパレータの2本目の入力端子で基準電圧を受信する前記コンパレータと、
前記クロックジェネレータに許容信号を生成するコンパレータの出力端子とを備える、請求項1に記載のチャージ・ポンプレギュレータ。 - 前記分圧器は、チャージ・ポンプモジュールの出力端子とアース端子の間に直列的に接続された第1の抵抗器と、第2の抵抗器とを備え、
前記出力信号は、Vref・(1+R1/R2)に等しく、
Vrefは、基準電圧であり、
R1は第1の抵抗器の抵抗値であり、R2は第2の抵抗器の抵抗値である、請求項4に記載のチャージ・ポンプレギュレータ。 - 少なくとも2つのクロック入力端子で、第1のソースクロックおよび第2のソースクロックのそれぞれを受け、出力端子で、出力信号を生成するチャージ・ポンプモジュールであって、少なくとも第1のチャージ・ポンプ回路および第2のチャージ・ポンプ回路を備え、前記第1のチャージ・ポンプ回路は、前記第1のソースクロックを受けて、出力端子に出力信号を生成し、前記第2のポンプ回路は、前記第2のソースクロックを受けて、チャージ・ポンプモジュールの出力端子に、出力信号を生成する、チャージ・ポンプモジュールと、
前記チャージ・ポンプモジュールの出力端子に接続されたフィードバック検出器であって、前記出力信号を受信して、許容信号を生成する、フィードバック検出器と、
前記許容信号を受信し、動作可能期間において第1のソースクロックおよび第2のソースクロックを生成するクロックジェネレータとを有し、
前記動作可能期間の第1の期間に、前記クロックジェネレータからの第1のソースクロックは第1の周波数を有し、前記クロックジェネレータからの第2のソースクロックは一定レベルに維持され、前記動作可能期間の第2の期間に、前記クロックジェネレータからの第1のソースクロックは前記第1の周波数を有し、前記クロックジェネレータからの第2のソースクロックは第2の周波数を有し、前記第1の周波数および前記第2の周波数が互いに異なる、チャージ・ポンプレギュレータ。 - 前記クロックジェネレータは、少なくとも第1のリング発振器と、第2のリング発振器を備え、第1のリング発振器が第1の期間および第2の期間に前記第1の周波数を有する第1のソースクロックを生成し、第2のリング発振器は、第2の期間に前記第2の周波数を有する第2のソースクロックを生成する、請求項6に記載のチャージ・ポンプレギュレータ。
- 出力信号を受信し、フィードバック信号を生成する分圧器と、
第1の入力端子でフィードバック信号を受信し、第2の入力端子で基準電圧を受信し、そして、出力端子で、クロックジェネレータに許容信号を生成するコンパレータとを含むフィードバック検出器をさらに備える、請求項6に記載のチャージ・ポンプレギュレータ。 - 前記分圧器は、チャージ・ポンプモジュールの出力端子とアース端子の間に直列的に接続された、第1の抵抗器と第2の抵抗器を備え、前記出力信号は、Vref・(1+R1/R2)に等しく、Vrefは、基準電圧であり、R1は第1の抵抗器の抵抗値であり、R2は第2の抵抗器の抵抗値である、請求項8に記載のチャージ・ポンプレギュレータ。
- 少なくとも第1のチャージ・ポンプ回路および第2のチャージ・ポンプ回路を有するチャージ・ポンプレギュレータの制御方法であって、
前記第1のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第1のクロック信号を前記第1のチャージ・ポンプ回路に提供するステップと、
前記第2のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第2のクロック信号を前記第2のチャージ・ポンプ回路に提供するステップとを備え、
前記第1のクロック信号が第1の周波数を有し、前記第2のクロック信号は動作可能期間の第1の期間において一定レベルに維持され、第1のクロック信号と第2のクロックの両方は、動作可能期間の第2の期間に前記第1の周波数と異なる第2の周波数を有する、チャージ・ポンプレギュレータの制御方法。 - 動作しない期間に、前記第1のクロック信号および前記第2のクロック信号が一定レベルに維持される、請求項10に記載の制御方法。
- 第1の期間に前記第1の周波数を有し、第2の期間に前記第2の周波数を有するソースクロックを受けるステップと、
第1のフィルタが第1のクロックを生成するように、前記第1のフィルタにソースクロックを入力するステップと、
第2のフィルタが第2のクロック信号を生成するように、前記第2のフィルタにソースクロックを入力するステップとをさらに備える、請求項10に記載の制御方法。 - 少なくとも第1のチャージ・ポンプ回路および第2のチャージ・ポンプ回路を有するチャージ・ポンプレギュレータの制御方法であって、
前記第1のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第1のクロック信号を前記第1のチャージ・ポンプ回路に提供するステップと、
前記第2のチャージ・ポンプ回路が前記チャージ・ポンプレギュレータの出力端子に出力電圧を発生させるように、動作可能期間中に第2のクロック信号を前記第2のチャージ・ポンプ回路に提供するステップとを備え、
前記第1のクロック信号は、第1の周波数を有し、前記第2のクロック信号は動作可能期間中の第1の期間に一定レベルに維持され、前記第2のクロック信号は動作可能期間中の第2の期間に第2の周波数を有する、チャージ・ポンプレギュレータの制御方法。 - 第1のリング発振器に第1の期間および第2の期間で前記第1の周波数を有する第1のクロック信号を発生させるステップと、
第2のリング発振器に、第1の期間で一定レベルを有し、第2の期間で前記第2の周波数を有する第2のクロック信号を発生させるステップとをさらに備える、請求項13に記載の制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562141282P | 2015-04-01 | 2015-04-01 | |
US62/141,282 | 2015-04-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016195527A JP2016195527A (ja) | 2016-11-17 |
JP6210565B2 true JP6210565B2 (ja) | 2017-10-11 |
Family
ID=56027949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015148685A Active JP6210565B2 (ja) | 2015-04-01 | 2015-07-28 | チャージ・ポンプレギュレータおよびその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9356506B1 (ja) |
JP (1) | JP6210565B2 (ja) |
CN (1) | CN106059288B (ja) |
TW (1) | TWI574497B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108735248B (zh) * | 2017-04-24 | 2020-12-25 | 北京兆易创新科技股份有限公司 | 一种电压pump的控制方法和控制装置 |
US10250132B2 (en) * | 2017-06-09 | 2019-04-02 | Nanya Technology Corporation | Voltage system and operating method thereof |
US10249346B2 (en) | 2017-07-13 | 2019-04-02 | Winbond Electronics Corp. | Power supply and power supplying method thereof for data programming operation |
CN107464579B (zh) * | 2017-08-22 | 2023-06-02 | 珠海博雅科技股份有限公司 | 时钟信号产生电路和电荷泵系统 |
US10416242B2 (en) * | 2017-09-08 | 2019-09-17 | Invensense, Inc. | High voltage circuitry with drift mitigation |
US11443073B2 (en) * | 2018-12-17 | 2022-09-13 | Intel Corporation | Techniques for preventing voltage tampering of security control circuits |
JP2023072096A (ja) * | 2020-03-31 | 2023-05-24 | ソニーセミコンダクタソリューションズ株式会社 | チャージポンプ回路および昇圧方法 |
FR3119500B1 (fr) * | 2021-01-29 | 2022-12-23 | St Microelectronics Rousset | Synchronisation d'un dispositif électronique |
CN113364277B (zh) * | 2021-06-30 | 2022-07-08 | 芯天下技术股份有限公司 | 电荷泵电路及其控制方法、存储器 |
US11916476B2 (en) * | 2022-05-11 | 2024-02-27 | Nanya Technology Corporation | Voltage generator and voltage generating method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216588A (en) | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
JPH10312695A (ja) * | 1997-05-09 | 1998-11-24 | Nec Corp | 半導体装置 |
JP2000331489A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 半導体装置及びマイクロコンピュータ |
US6300839B1 (en) | 2000-08-22 | 2001-10-09 | Xilinx, Inc. | Frequency controlled system for positive voltage regulation |
JP2002091604A (ja) * | 2000-09-19 | 2002-03-29 | Mitsubishi Electric Corp | クロック発生回路 |
KR100390154B1 (ko) * | 2000-12-30 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 차지 펌프회로 |
KR100716661B1 (ko) * | 2005-03-31 | 2007-05-09 | 주식회사 하이닉스반도체 | 전압 부스터 회로 |
KR100877625B1 (ko) | 2007-02-12 | 2009-01-09 | 삼성전자주식회사 | 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법 |
TWI443492B (zh) * | 2010-05-17 | 2014-07-01 | Mstar Semiconductor Inc | 時脈產生電路與時脈產生方法 |
US8829980B2 (en) | 2011-03-21 | 2014-09-09 | Analog Devices, Inc. | Phased-array charge pump supply |
US8462578B2 (en) * | 2011-05-23 | 2013-06-11 | Freescale Semiconductor, Inc. | Charge pump circuit with fast start-up |
JP2013102119A (ja) * | 2011-11-07 | 2013-05-23 | Ememory Technology Inc | 不揮発性メモリーセル |
JP5738749B2 (ja) * | 2011-12-15 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | Pll回路 |
-
2015
- 2015-07-01 US US14/789,311 patent/US9356506B1/en active Active
- 2015-07-28 JP JP2015148685A patent/JP6210565B2/ja active Active
- 2015-08-26 TW TW104127891A patent/TWI574497B/zh active
- 2015-09-01 CN CN201510555222.4A patent/CN106059288B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI574497B (zh) | 2017-03-11 |
CN106059288A (zh) | 2016-10-26 |
US9356506B1 (en) | 2016-05-31 |
CN106059288B (zh) | 2019-08-16 |
JP2016195527A (ja) | 2016-11-17 |
TW201637336A (zh) | 2016-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6210565B2 (ja) | チャージ・ポンプレギュレータおよびその制御方法 | |
JP6368535B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法、ならびに電子機器 | |
US20180123440A1 (en) | Current Mode Hysteretic Buck Converter With Auto-Selectable Frequency Locking Circuit | |
US7714557B2 (en) | DC-DC converter, power supply system, and power supply method | |
US10277209B2 (en) | Switched-capacitor DC-DC convertor and control method thereof | |
US8598946B2 (en) | Digitally programmable high voltage charge pump | |
JP4666345B2 (ja) | チャージポンプ回路 | |
EP2424096A2 (en) | Switching regulator control circuit, switching regulator, and electronic instrument | |
WO2015186404A1 (ja) | マルチフェーズ型dc/dcコンバータ及びマルチフェーズ型dc/dcコンバータシステム | |
JP6023468B2 (ja) | スイッチング電源装置 | |
US8994350B2 (en) | Load transient detection and clock reset circuit | |
JP2009118563A (ja) | 昇降圧型スイッチングレギュレータ | |
JP2010252314A (ja) | 発振回路、周期信号の生成方法およびスイッチング電源 | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US20170310328A1 (en) | Signal generation circuit and signal generation method | |
US20080122544A1 (en) | Jitter smoothing filter | |
US10833665B2 (en) | Phase error correction for clock signals | |
US8310288B2 (en) | PLL circuit | |
JP7336270B2 (ja) | 電源回路および集積回路 | |
JP2006187056A (ja) | チャージポンプ方式dc/dcコンバータ | |
US11101807B2 (en) | Phase-locked loop (PLL) circuit | |
CN109256948B (zh) | 开关调节器 | |
JP2013198253A (ja) | Dc/dcコンバータ | |
US20190131875A1 (en) | Preserving phase interleaving in a hysteretic multiphase buck controller | |
CN115864790A (zh) | 开关电源的频率控制系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6210565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |