JP2002374149A

JP2002374149A - 可変周波数フィルタ回路

Info

Publication number: JP2002374149A
Application number: JP2001177683A
Authority: JP
Inventors: Hiroshi Isoda; 浩磯田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-06-12
Filing date: 2001-06-12
Publication date: 2002-12-26
Also published as: US20030048130A1; US6642780B2

Abstract

(57)【要約】【課題】ｇｍアンプから成るＬＰＦＦ１，Ｆ２を備
え、マイクロコントローラ２４が電流値変換回路Ｂ１，
Ｂ２を制御して前記ＬＰＦＦ１，Ｆ２の基準電流ＩＢ
１，ＩＢ２を変化することでカットオフ周波数を変化す
るようにしたＬＰＦＦ回路２１において、カットオフ周
波数を調整する構成による影響を無くす。【解決手段】調整モードを設けて、実際の信号をフィ
ルタリングするＬＰＦＦ１，Ｆ２のずれを検出し、補償
することで、別途にリファレンスフィルタ等を設けてず
れを検出し、補償する構成に比べて、回路レイアウト上
の回路素子の相対ばらつきによる影響を抑え、また消費
電流の低減および受信信号への妨害信号の回込みを防
ぐ。その場合に、リアルタイムで検出できない電源電圧
や周囲温度等のダイナミックな変化によるずれについて
は、シミュレーションによって予め正確に求めることが
できるので、データメモリ３９に格納しておく。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受信高周波信号を
直接ベースバンド信号に復調するダイレクトコンバージ
ョン方式のデジタル衛星放送受信装置のＲＦフロントエ
ンド部に備えられるべースバンドＬＰＦ回路として好適
に用いられる可変周波数フィルタ回路に関する。

【０００２】

【従来の技術】前記デジタル衛星放送受信装置をダイレ
クトコンバージョン方式で実現した場合には、ミキサか
らの出力は希望するＩおよびＱの直交変調信号に直接分
離されるので、ベースバンドに用いられるＬＰＦ（ロー
パスフィルタ）は、受信信号のデータレートを充分に通
過させる帯域を備えている必要がある。一方、放送信号
の帯域が圧縮され、かつ受信チャネル数が多くなるにつ
れて、隣接する信号に対する妨害特性を高めることが重
要になっている。このため、カットオフ周波数精度が高
い程、隣接チャネル妨害に対する減衰量を確保すること
ができ、受信品質（ビットエラーレート）を向上できる
ので、前記べースバンドＬＰＦ回路には、受信信号のデ
ータレートに応じた最適な帯域幅で、前記隣接する信号
に対して充分な減衰量を持たせるために、精度良くカッ
トオフ周波数を可変する必要がある。

【０００３】図１０は、そのようなカットオフ周波数可
変のＬＰＦ回路を集積回路上に実現した典型的な従来技
術のＬＰＦ回路１の電気的構成を示すブロック図であ
る。このＬＰＦ回路１は、３次のＬＰＦであり、入力端
子２から入力されたミキサからのべースバンド信号は、
シリーズに接続された１次のカットオフ周波数特性を持
つＬＰＦＦ１および２次のカットオフ周波数特性を持つ
ＬＰＦＦ２を通過した後に、出力端子３から出力され
る。ＬＰＦＦ１，ＬＰＦＦ２は、たとえば図１１に示さ
れるように、ｇｍアンプＡ１；Ａ２１，Ａ２２（総称す
るときには参照符Ａで示す）から成り、各ｇｍアンプＡ
１；Ａ２１，Ａ２２に関連して、Ｑを決定するコンデン
サＣ１；Ｃ２１，Ｃ２２がそれぞれ設けられる。

【０００４】１つのｇｍアンプＡは、図１２のような回
路で表すことができる。電源電圧Ｖｃｃを所定電圧だけ
降圧する電源１１と、ダイオード構成で前記電源１１か
ら定電流を供給するトランジスタＱ１、前記トランジス
タＱ１のエミッタ電流がコレクタに与えられ、ベースが
正転入力ＩＮとなって前記入力端子２からベースバンド
信号が与えられるトランジスタＱ２およびトランジスタ
Ｑ２のエミッタから定電流Ｉ_Aを引抜く定電流源１２か
ら成る直列回路と、その直列回路と同様に構成され、ト
ランジスタＱ３，Ｑ４および定電流源１３から成る直列
回路と、トランジスタＱ２，Ｑ４のエミッタ間を接続す
るエミッタ抵抗ＲＥと、前記トランジスタＱ２，Ｑ４の
コレクタ電圧がベースにそれぞれ与えられる一対のトラ
ンジスタＱ５，Ｑ６と、前記トランジスタＱ５，Ｑ６の
エミッタから共通に定電流Ｉ_Bを引抜く定電流源１４
と、前記トランジスタＱ５のコレクタへ定電流Ｉ_B／２
を供給する定電流源１５とを備えて構成され、トランジ
スタＱ５のコレクタから出力信号ｏｕｔが導出され、ト
ランジスタＱ４のベースが反転入力ＸＩＮとなって前記
出力信号ｏｕｔが負帰還される。

【０００５】このように構成されるｇｍアンプＡのゲイ
ンｇｍは、

【０００６】

【数１】

【０００７】で表すことができる。Ｉ_A，Ｉ_Bは定電流
源の電流値、ＲＥはエミッタ抵抗値、ｋはボルツマン定
数（１．３８×１０^-23）、Ｔは絶対温度（Ｋ）、ｑは
電子１個の電荷（１．６×１０^-19）である。

【０００８】このｇｍアンプＡを用いた前記ＬＰＦＦ
１，Ｆ２のカットオフ周波数ω１，ω２は、以下のよう
に示される。

【０００９】

【数２】

【００１０】ｇｍ１はｇｍアンプＡ１のｇｍ、ｇｍ２１
はｇｍアンプＡ２１のｇｍ、ｇｍ２２はｇｍアンプＡ２
２のｇｍである。

【００１１】ここで、カットオフ周波数ω１，ω２はｇ
ｍ１；ｇｍ２１，ｇｍ２２に比例し、ｇｍ１；ｇｍ２
１，ｇｍ２２は１／Ｉ_Bに比例することから、定電流Ｉ
_Bの値を半分にするとカットオフ周波数ω１，ω２は２
倍となり、この定電流Ｉ_Bの値を正確に制御できれば、
カットオフ周波数ω１，ω２も精度よく可変できる。こ
の定電流Ｉ_Bの値は、信号入力端子４に入力されるカッ
トオフ周波数選択信号Ｓ１，Ｓ２に応答して、ＬＰＦＦ
１，ＬＰＦＦ２に個別に設けられた電流値変換回路Ｂ
１，Ｂ２から、それぞれ基準電流ＩＢ１，ＩＢ２として
制御される。

【００１２】図１０のＬＰＦ回路１において、前記定電
流Ｉ_Bの値を正確に制御するための構成として、リファ
レンス用ＬＰＦＦ２ａと、入力端子２ａから入力される
基準周波数信号ω０のレベルを調整する入力アンプ５
と、レベル調整された基準周波数信号ω０とＬＰＦＦ２
ａの出力信号の位相差を検出する位相比較器６と、９０
°付近での位相差における感度を確保するために比較出
力信号を増幅する高利得電圧増幅器７と、高利得電圧増
幅器７から出力された電圧値を電流値に変換し、カレン
トミラー回路の基準電流Ｉ０として取出す電圧−電流変
換回路８と、前記基準電流Ｉ０に基づいて、定電流ＩＢ
２ａ，ＩＢ１２を作成し、前記ＬＰＦＦ２ａおよび電流
値変換回路Ｂ１，Ｂ２にそれぞれ与える定電流源９，１
０とを備えて構成される。

【００１３】前記リファレンス用ＬＰＦＦ２ａには、本
体ＬＰＦの２次のＬＰＦＦ２と同じ回路構成、回路素子
定数の２次のＬＰＦが用いられている。これは、２次の
ＬＰＦでは、図１３に示すように、周波数特性が−３ｄ
Ｂ低下するカットオフ周波数ω。において、入力信号と
出力信号との位相差が９０°となることを利用すること
で、位相比較器６への入力位相差と比較出力との関係に
おける絶対出力値のばらつきを回避するためである。そ
して、図１４に示すように、位相差が９０°のとき、位
相比較器６の出力レベルを増幅した高利得電圧増幅器７
の出力電圧は０Ｖとなり、その９０°付近では位相差の
僅かな変化に対して出力電圧が大きく変化する、すなわ
ち高利得で動作する。

【００１４】前記高利得電圧増幅器７の出力信号レベル
を電圧−電流変換回路８で電圧−電流変換して得られた
基準電流Ｉ０を基準とし、定電流源９に内蔵されたカレ
ントミラー回路によって作成された定電流値ＩＢ２ａが
ＬＰＦＦ２ａに与えられることで、該ＬＰＦＦ２ａの入
出力信号の位相差が常に９０°、したがって前記高利得
電圧増幅器７の出力信号レベルが０Ｖとなるように制御
され、結果として、該ＬＰＦＦ２ａのカットオフ周波数
ω２ａは基準周波数信号ω０の周波数に調整される。

【００１５】前記の基準電流Ｉ０を基準に、定電流源１
０は、ＬＰＦＦ１，Ｆ２のカットオフ周波数可変用の基
準電流ＩＢ１，ＩＢ２を発生させるための定電流ＩＢ１
２を出力する。このＬＰＦＦ１，Ｆ２のカットオフ周波
数ω１，ω２を所望の周波数に可変する場合、前記基準
周波数信号ω０の周波数を直接変化させることで行うこ
とができるものの、基準周波数信号ω０の基本波および
高調波がべースバンド信号に妨害を与える可能性を持っ
ている。そこで、図１５に示されるようなカレントミラ
ー回路で構成される電流値変換回路Ｂ１，Ｂ２におい
て、前記定電流ＩＢ１２を基準電流とし、カットオフ周
波数を決定するｇｍアンプＡ１；Ａ２１，Ａ２２の基準
電流ＩＢ１，ＩＢ２を発生させている。

【００１６】すなわち、電流値変換回路Ｂ１，Ｂ２は、
相互に並列に配列され、かつ同じ特性の並列素子数比
が、１：２：４：８に形成され、ベースには前記電流Ｉ
Ｂ１２が共通に与えられ、共通に接続されたコレクタか
ら前記基準電流ＩＢ１，ＩＢ２を出力する４つのトラン
ジスタＱ１１〜Ｑ１４と、各トランジスタＱ１１〜Ｑ１
４のエミッタを個別にＧＮＤに接続するスイッチＳＷ１
〜ＳＷ４と、前記各スイッチＳＷ１〜ＳＷ４のＯＮ／Ｏ
ＦＦ制御を行う電流源制御回路１６とを備えて構成され
る。

【００１７】前記入力端子４に入力される２ビットの前
記カットオフ周波数選択信号Ｓ１，Ｓ２に応答して、前
記電流源制御回路１６はスイッチＳＷ１〜ＳＷ４を択一
的にＯＮすることで、前記基準電流ＩＢ１，ＩＢ２を、
トランジスタＱ１１を流れる電流を基準として、２倍、
４倍、８倍まで変化することができる。電流値変換回路
Ｂ２の基準電流ＩＢ２がトランジスタＱ１４がＯＮとな
ったときにリファレンス用ＬＰＦＦ２ａの基準電流ＩＢ
２ａと同じになるように、定電流源１０の定電流ＩＢ１
２の値が設定されている。こうして、表１に示すよう
に、受信信号に応じてカットオフ周波数選択信号Ｓ１，
Ｓ２を切換えることで、カットオフ周波数ω１，ω２を
４種類選択できるＬＰＦ回路１が実現されている。

【００１８】

【表１】

【００１９】さらに、定電流源９と定電流源１０とから
出力される電流値ＩＢ２ａとＩＢ１２との比を変える
と、カットオフ周波数ω１，ω２の基準周波数ω０を変
えることも可能であり、前記電流値変換回路Ｂ１，Ｂ２
と組合わせることで、可変範囲および可変の段階の設定
を調整することができる。

【００２０】

【発明が解決しようとする課題】上述のように構成され
るＬＰＦ回路１では、設定されたカットオフ周波数が、
電源電圧、周囲温度および回路レイアウト上のばらつき
等の影響を受けても、前記カットオフ周波数選択信号Ｓ
１，Ｓ２の精度を保つために、電流値変換回路Ｂ１，Ｂ
２においてそのような影響に対して調整できるように構
成されている。また、ＬＰＦＦ１，Ｆ２は常時動作して
いるので、そのようなカットオフ周波数の調整を、本体
ＬＰＦＦ１，Ｆ２と同じ特性を持つリファレンス用ＬＰ
ＦＦ２ａ等を用いることで、ベースバンド信号の流れを
妨げないで行うように工夫されている。

【００２１】そして、前記リファレンス用ＬＰＦＦ２ａ
には、受信したベースバンド信号の代わりに周波数精度
の高い基準周波数信号ω０を入力し、その基準周波数信
号ω０と該リファレンス用ＬＰＦＦ２ａの出力信号との
位相差が一定となるように前記カットオフ周波数選択信
号Ｓ１，Ｓ２を調整することで、リファレンス用ＬＰＦ
Ｆ２ａのカットオフ周波数精度が基準周波数信号ω０の
周波数精度にほぽ等しくなっているので、高い精度が確
保されている。

【００２２】しかしながら、本体のＬＰＦＦ１，Ｆ２
と、リファレンス用ＬＰＦＦ２ａとの特性が完全に一致
していれば問題は生じないけれども、集積回路の素子特
性のばらつき要素には、同じ半導体ウエハ上に生成され
た複数の集積回路同士の特性変動（絶対値ばらつき）
と、１つの集積回路内においても、回路素子の配置場
所、方向等の回路レイアウトに起因する特性の変動（相
対値ばらつき）との２種類があり、前者の絶対値ばらつ
きに対しては、従来のカットオフ周波数の調整手法で
は、本体のＬＰＦＦ１，Ｆ２と、リファレンス用ＬＰＦ
Ｆ２ａとの回路構成、定数を合わせることで回避できる
ものの、後者の相対値ばらつきに対しては、２つのＬＰ
ＦＦ１，Ｆ２；Ｆ２ａは独立していることから、避ける
ことができないという問題がある。

【００２３】具体的には、回路レイアウト時に、たとえ
ば抵抗であれば、所望の値を１つの抵抗素子で実現する
のではなく、複数の抵抗素子を直並列に接続して構成す
ることで前記相対値ばらつきの影響を小さくすることが
できる。しかしながら、本体のＬＰＦＦ１，Ｆ２をＩ信
号用とＱ信号用との２系統設けた上に、リファレンス用
ＬＰＦＦ２ａという余分な回路を設け、さらにそれらの
間の相対値ばらつきの影響を考慮した回路レイアウトと
することは、面積的に極めて不利である。

【００２４】さらにまた、上記のカットオフ周波数の調
整方法では、リファレンス用ＬＰＦＦ２ａ等の調整のた
めの構成が、電源電圧や周囲温度等のカットオフ周波数
の変動要因の有無に拘わらず、衛星放送の受信中は常に
動作しているので、受信信号と同じ周波数帯である基準
周波数信号ω０のリファレンス用ＬＰＦＦ２ａから後段
のべースバンド増幅器への回込みに対して、回路配置お
よび配線に対する配慮が必要となる。そのため、集積回
路全体の配置へも影響を与えるという問題もある。

【００２５】本発明の目的は、カットオフ周波数を調整
するための構成による影響を抑制することができる可変
周波数フィルタ回路を提供することである。

【００２６】

【課題を解決するための手段】本発明の可変周波数フィ
ルタ回路は、フィルタに関連して調整手段が設けられ、
該調整手段が制御手段から与えられる選択信号に応答し
てカットオフ周波数を任意に選択するようにした可変周
波数フィルタ回路において、使用に応じてダイナミック
に変化する回路特性を補償するために、予めシミュレー
ションして求められる前記選択信号の第１の補正値を記
憶する第１の記憶手段と、基準信号源と、前記フィルタ
の入力段に設けられ、調整モード時に、入力信号に代え
て、前記基準信号源からの基準周波数信号を前記フィル
タに入力する入力切換手段と、前記制御手段が、前記基
準周波数信号に対するフィルタ出力が予め定める値とな
るように前記選択信号を調整し、その時の調整値を第２
の補正値として記憶する第２の記憶手段とを含み、通常
動作モード時には、前記制御手段は、前記選択信号を、
前記第１の補正値で補正することで前記回路特性の変化
によるカットオフ周波数のずれを補償するとともに、前
記第２の補正値で補正することで回路レイアウトによる
カットオフ周波数のずれを補償することを特徴とする。

【００２７】上記の構成によれば、調整モードを設け
て、実際の信号をフィルタリングするフィルタを使用し
てカットオフ周波数のずれを検出し、補償することで、
別途にリファレンスフィルタ等を設けてずれを検出し、
補償する構成に比べて、回路レイアウト上の回路素子の
相対ばらつきによる影響を抑え、また消費電流の低減お
よび受信信号への妨害信号の回込みを防ぐ等のカットオ
フ周波数を調整するための構成による影響を抑制するよ
うにした可変周波数フィルタ回路において、そのように
カットオフ周波数のずれを検出する構成を別途に設けな
いことで検出できなくなるフィルタの回路特性のダイナ
ミックな変化、たとえば電源電圧や周囲温度等の変化に
よるカットオフ周波数のずれについては、シミュレーシ
ョンによって予め正確に求めることができるので、その
ずれを補償することができる補正値を第１の補正値とし
て第１の記憶手段に記憶しておき、実際に検出された前
記電源電圧や周囲温度等に対応した前記第１の補正値
と、個々の回路素子で異なるけれども、不変の値である
相対ばらつきに対応した前記第２の補正値とで前記選択
信号を補正することで、カットオフ周波数の前記相対ば
らつきによるずれも補償することができる。

【００２８】これによって、カットオフ周波数を調整す
るための構成による影響はなくなり、回路配置および配
線への特別な配慮は必要なく、レイアウト時間を短縮す
ることができる。

【００２９】また、本発明の可変周波数フィルタ回路で
は、前記選択信号の値は順次整数倍に選ばれ、前記フィ
ルタのカットオフ周波数もそれに対応して順次整数倍と
なるように、その特性が調整されていることを特徴とす
る。

【００３０】上記の構成によれば、調整された選択信号
の値において決まるフィルタのカットオフ周波数を、選
択信号の値の整数倍に比例して変化するように回路素子
の設計を行うことで、前記選択信号を電流値で表す場合
に、カレントミラー回路を使用することで、簡単に電流
値を整数倍することができ、容易にカットオフ周波数を
可変することができる。

【００３１】さらにまた、本発明の可変周波数フィルタ
回路では、前記制御手段は、前記通常動作モード時に
は、前記フィルタの入出力の位相差から前記カットオフ
周波数のずれ量を求める位相比較器の動作を停止するこ
とを特徴とする。

【００３２】上記の構成によれば、前記電源電圧や周囲
温度等の使用に応じてダイナミックに変化する回路特性
によるカットオフ周波数のずれを補償するための第１の
補正値は予め正確に求められて第１の記憶手段に記憶さ
れており、制御手段は前記電源電圧や周囲温度等が変化
すると、その第１の記憶手段から第１の補正値を読出し
て調整手段に与えるだけでよく、その補正による結果を
検出する必要はないので、前記動作モード時には、前記
位相比較器の動作を停止さる。

【００３３】これによって、消費電力を削減することが
できる。

【００３４】また、本発明の可変周波数フィルタ回路
は、前記第２の記憶手段に記憶される第２の補正値が予
め定める正常値の範囲内であるか否かを判定する判定手
段と、前記判定手段の判定結果を外部へ報知する報知手
段とをさらに備えることを特徴とする。

【００３５】上記の構成によれば、調整モードにおける
選択信号の値の上限下限を予め集積回路に固定値として
記憶しておくか、または通信によって外部から入力する
などして判定手段に設定しておき、前記第２の補正値を
求める自動調整終了時に、その第２の補正値の値が正常
値の範囲内に収まっているか否かを判定し、外部へ報知
する。

【００３６】したがって、特別な検査装置を使用せず、
また、複数の集積回路を同時に検査でき、調整による歩
留まりの向上およびテスト時間の削減を行うことができ
る。

【００３７】

【発明の実施の形態】本発明の実施の一形態について、
図１〜図３ならびに前述の図１１および図１３〜図１５
に基づいて説明すれば、以下のとおりである。

【００３８】図１は、本発明の実施の一形態のＬＰＦ回
路２１の電気的構成を示すブロック図である。このＬＰ
Ｆ回路２１は、ダイレクトコンバージョン方式のデジタ
ル衛星放送受信用セットトップボックスのＲＦフロント
エンド部において、べースバンドＬＰＦ回路として用い
られ、カットオフ周波数可変のＬＰＦ回路を集積回路上
に実現した３次のＬＰＦである。したがって、図面の簡
略化のために、この図１では１系統しか示していないけ
れども、フィルタに関する構成は、Ｉ信号用とＱ信号用
との２系統設けられる。

【００３９】図示しない集積回路内の前段回路であるミ
キサから入力端子２２に入力されたベースバンド信号
は、シリーズに接続された１次のカットオフ周波数特性
を持つＬＰＦＦ１および２次のカットオフ周波数特性を
持つＬＰＦＦ２を通過した後に、出力端子２３から出力
される。ＬＰＦＦ１，ＬＰＦＦ２は、たとえば前記図１
１に示されるｇｍアンプＡ１；Ａ２１，Ａ２２およびコ
ンデンサＣ１；Ｃ２１，Ｃ２２から構成される。そし
て、それらのカットオフ周波数ω１，ω２は、ＬＰＦＦ
１，ＬＰＦＦ２に個別に設けられた電流値変換回路Ｂ
１，Ｂ２からそれぞれ与えられる基準電流ＩＢ１，ＩＢ
２に比例して変化する。

【００４０】前記電流値変換回路Ｂ１，Ｂ２は、たとえ
ば前記図１５で示すように構成され、マイクロコントロ
ーラ２４が後述する基準電流Ｉ０に対応したデジタル値
を出力し、それをＤ／Ａ変換器２５および電圧−電流変
換回路２６でアナログ電流値に変換した電流に基づいて
定電流回路２７が作成した前記基準電流Ｉ０を前記トラ
ンジスタＱ１１〜Ｑ１４から成るカレントミラー回路の
基準電流とし、前記マイクロコントローラ２４が出力す
る所望のカットオフ周波数ω１，ω２に対応した２ビッ
トのカットオフ周波数選択信号Ｓ１，Ｓ２に応答して前
記電流源制御回路１６がスイッチＳＷ１〜ＳＷ４を択一
的にＯＮすることで、前記基準電流ＩＢ１，ＩＢ２を作
成する。前記基準電流Ｉ０に対応したデジタル値が、後
述するように周囲温度、電源電圧および回路レイアウト
上のばらつきに対応して、微少に変化される。

【００４１】注目すべきは、本発明では、このＬＰＦ回
路２１は、通常の受信動作を行う動作モードと、基準周
波数信号を用いて前記回路レイアウト上のばらつき対し
てカットオフ周波数を調整する調整モードとを有する。
このため、前記ＬＰＦＦ１とＬＰＦＦ２との間に入力切
換回路３１が設けられており、この入力切換回路３１
は、ＬＰＦＦ２に入力される信号を、前記マイクロコン
トローラ２４が出力する切換制御信号に応答して、前記
動作モード時には前段のＬＰＦＦ１からのベースバンド
信号とし、前記調整モード時には前記基準周波数信号と
する。前記基準周波数信号は、クロック発振回路３２で
作成されたロジックの振幅レベルのクロック信号を入力
アンプ３３において調整モード時におけるＬＰＦＦ２の
規定入力レベルに調整することで作成される。

【００４２】前記クロック発振回路３２に関連して、通
信用端子Ｐ１１，Ｐ１２を介して外付けの発振子３４が
設けられており、クロック発振回路３２で作成されたロ
ジックの振幅レベルのクロック信号は、システム全体を
制御する前記マイクロコントローラ２４等にクロック信
号として供給される。

【００４３】また、本発明では、前記マイクロコントロ
ーラ２４によって制御されて、調整モード時のみ動作す
るブロック３５が設けられている。このブロック３５
は、ＬＰＦＦ２への入出力信号の位相差を検出する位相
比較器３６と、その出力の９０°位相差近辺の検出電圧
を増幅し、検出感度を向上するための高利得電圧増幅器
３７と、増幅後の出力電圧信号を前記クロック信号に応
答したタイミングでデジタル値に変換するＡ／Ｄ変換器
３８とを備えて構成される。

【００４４】前記ＬＰＦＦ２は、前述のように２次のＬ
ＰＦであり、前記図１３に示すように、周波数特性が−
３ｄＢ低下するカットオフ周波数ω。において、入力信
号と出力信号との位相差が９０°となる。そして、位相
比較器３６の出力レベルを増幅した高利得電圧増幅器３
７の出力電圧は、前記図１４に示すように、位相差が９
０°のとき０Ｖとなり、その９０°付近では位相差の僅
かな変化に大きく変化する。

【００４５】前記Ａ／Ｄ変換器３８からの出力は前記マ
イクロコントローラ２４にフィードバックされ、該マイ
クロコントローラ２４は、そのフィードバック値がＬＰ
ＦＦ２への入出力信号の位相差が９０°に対応した値と
なるように、すなわちカットオフ周波数と基準周波数信
号の周波数と同じとなるように、前記Ｄ／Ａ変換器２５
へ出力する前記基準電流Ｉ０に対応したデジタル値を調
整する。これによって、集積回路の回路レイアウト上の
ばらつきを補償して、ＬＰＦＦ２を所望のカットオフ周
波数に設定することができるデータが得られ、第２の補
正値を含む該データはデータメモリ３９に格納される。

【００４６】前記データメモリ３９は、通信用端子Ｐ２
を介して参照符３９ａで示すように外部に設けられても
よく、また通信用端子Ｐ３を介して前記マイクロコント
ローラ２４と通信を行い、前記調整モードと動作モード
との切換えや、動作モード時における受信チャネルに対
応したカットオフ周波数の指示等を行う外部のＣＰＵ４
０のデータメモリ４１と共用されてもよく、さらに参照
符３９ｂで示すようにマイクロコントローラ２４の内部
メモリと共用されてもよい。

【００４７】一方、前記データメモリ３９（３９ａ，４
１，３９ｂ）には、上述のようにして得られた回路レイ
アウト上のばらつきを補償したデータとともに、前記リ
ファレンス用ＬＰＦＦ２ａのようなカットオフ周波数の
ずれを検出する構成を別途に設けないことで検出できな
くなるＬＰＦＦ１，Ｆ２の電源電圧および／または周囲
温度の変化による回路特性のダイナミックな変化に対す
るカットオフ周波数のずれを補償することができる第１
の補正値が格納されている。前記電源電圧および／また
は周囲温度の変化による回路特性変化は、シミュレーシ
ョンによって予め正確に求めることができるので、メー
カ側で求められ、各値毎の第１の補正値が該データメモ
リ３９（３９ａ，４１，３９ｂ）に格納されている。

【００４８】したがって、前記Ｄ／Ａ変換器２５では、
調整モード時には、Ａ／Ｄ変換器３８で変換されたデジ
タル値がそのままアナログの電圧値に変換され、動作モ
ード時には、データメモリ３９（３９ａ，４１，３９
ｂ）からマイクロコントローラ２４に読出された所望と
するカットオフ周波数に対応した前記第２の補正値を含
むデータが、電圧検出器４２によって検出された電源電
圧および／または温度センサ４３によって検出された周
囲温度に対応してさらに該データメモリ３９（３９ａ，
４１，３９ｂ）から読出された第１の補正値によって補
正されたデジタル値がアナログの電圧値に変換されるこ
とになる。前記電圧検出器４２および温度センサ４３
も、参照符４２ａ，４３ａで示すように集積回路の外部
に設けられ、検出結果が、直接、またはこの図１で示す
ように前記ＣＰＵ４０を介して、マイクロコントローラ
２４に入力されるようにしてもよい。

【００４９】図２は、上述のように構成されるＬＰＦ回
路２１の動作を説明するためのフローチャートである。
この図２は、電源を投入してからの動きを示している。
電源が投入された直後は回路動作が不安定であるので、
調整モードヘの投入を遅らせるために、タイマを用いて
規定時間の遅延処理を行う。具体的には、ステップＳ１
で前記タイマを初期化し、ステップＳ２において、タイ
マの計時を開始させる。ステップＳ３では前記規定時間
の終了まで待機し、終了したらステップＳ４に移って、
後述する調整モードを実行する。調整モードが終了する
と、ステップＳ５以降の通常動作モードに移る。

【００５０】通常動作モードでは、先ずステップＳ５に
おいて、前記電圧検出器４２および温度センサ４３の検
出結果が取込まれ、ステップＳ６では、前記データメモ
リ３９（３９ａ，４１，３９ｂ）に格納された条件で前
記検出結果に最も近い第１の補正値が前記データメモリ
３９（３９ａ，４１，３９ｂ）から取込まれる。外部に
設けられる電圧検出器４２ａおよび温度センサ４３ａの
場合には、前記ステップＳ５では、ＣＰＵ４０から、通
信用端子Ｐ３を介して検出結果が取込まれる。

【００５１】次に、ステップＳ７では、ＣＰＵ４０から
の受信チャネルの変更に伴うカットオフ周波数調整の要
求や、周囲温度および／または電源電圧の変化に伴うカ
ットオフ周波数調整の要求があるか否かが判断され、調
整の要求が無い限り前記ステップＳ５に戻り、調整の要
求が発生するとステップＳ８に移って調整が行われる。

【００５２】前記カットオフ周波数の調整は、具体的に
は、前述のように、受信チャネルの変更に伴って通過さ
せるべきベースバンド信号の帯域自体が変化した場合に
は、マイクロコントローラ２４は前記カットオフ周波数
選択信号Ｓ１，Ｓ２を変化し、前記電流値変換回路Ｂ
１，Ｂ２内のスイッチＳＷ１〜ＳＷ４を択一的に切換え
制御することで行われ、周囲温度および／または電源電
圧の変化に伴う微調整を行う場合には、マイクロコント
ローラ２４は、前記データメモリ３９に格納されている
前記第２の補正値を含む回路レイアウト上のばらつきを
補正したデータを、検出された周囲温度および／または
電源電圧に対応した第１の補正値で補正した後、前記Ｄ
／Ａ変換器２５に出力し、前記基準電流Ｉ０を調整する
ことで行われる。外部に設けられるデータメモリ３９ａ
やデータメモリ４１の場合には、前記ステップＳ８で
は、マイクロコントローラ２４は通信用端子Ｐ２，Ｐ３
を介して第２の補正値を含むデータおよび第１の補正値
を取込む。

【００５３】図３は、前記調整モード時の処理を説明す
るためのフローチャートである。ステップＳ１１では、
初期化処理が行われる、前記初期化処理は、データメモ
リ３９（３９ａ，３９ｂ）の初期化、Ｄ／Ａ変換器２５
への初期値の設定、入力アンプ３３およびブロック３５
の電源のＯＮ、入力切換回路３１の基準周波数信号側へ
の切換え、前記カットオフ周波数選択信号Ｓ１，Ｓ２の
切換えによる電流値変換回路Ｂ１，Ｂ２の調整モードへ
の切換え等である。初期化処理が終了し、初期値のデー
タが与えられた直後は、アナログ回路の動作が安定して
いないので、ステップＳ１２において安定するまでの時
間だけ処理待ちが行われる。ＣＰＵ４０を介するデータ
メモリ４１の場合には、前記ステップＳ１１では、マイ
クロコントローラ２４は通信用端子Ｐ３を介して、調整
モードに必要なデータを取得する処理とともに、データ
メモリ４１内でデータを格納すべきアドレスを取得し、
ＣＰＵ４０にそのアドレスの内容を消去させる処理をさ
らに行うことになる。

【００５４】続いてステップＳ１３では、基準周波数信
号に対するＬＰＦＦ２の入出力間の位相差を電圧差で表
したデジタル値がＡ／Ｄ変換器３８から読取られ、ステ
ップＳ１４では、データメモリ３９に格納されている１
つ前の値と比較が行われる。比較結果が一致しない場合
は、ステップＳ１５からステップＳ１６に移り、読取っ
た値が新しい値としてデータメモリ３９（３９ａ，３９
ｂ）へ格納されるとともに、ステップＳ１７でＤ／Ａ変
換器２５に設定される。その後、ステップＳ１８では、
Ｄ／Ａ変換器２５へのデータの変更だけであるので、前
記ステップＳ１２よりも短い時間だけ、再びアナログ回
路が安定するまでの時間だけ処理待ちが行われた後、前
記ステップＳ１３に戻って位相差が比較される。

【００５５】比較結果については、一定の誤差範囲を許
容できる場合は、比較値の絶対値を誤差値と比較し、取
得した値が誤差値より小さい場合において、調整を終わ
っても良い。なお、ステップＳ１１直後のステップＳ１
４の比較では、１つ前の値がないので、無条件にステッ
プＳ１５へ進む。何回かの処理後、ステップＳ１４の比
較結果が一致した場合は、ステップＳ１５からステップ
Ｓ１９へ進み、調整モードの終了処理が行われる。

【００５６】前記調整モードの終了処理は、入力アンプ
３３およびブロック３５の電源のＯＦＦ、入力切換え回
路３１のＬＰＦＦ１側への切換え等である。ＣＰＵ４０
を介するデータメモリ４１の場合には、前記ステップＳ
１９では、マイクロコントローラ２４は通信用端子Ｐ３
を介して、ＣＰＵ４０にＤ／Ａ変換器２５へ出力したデ
ータや、周囲温度および／または電源電圧のデータを転
送し、前記データメモリ４１に格納させる。

【００５７】調整モードが終了すると、Ｄ／Ａ変換器２
５には、最後にＡ／Ｄ変換器３８において出力された値
が設定され、前記前記基準電流Ｉ０が初期設定されるこ
とになる。その後、周囲温度および／または電源電圧が
変化すると、それに応じてデータメモリ３９（３９ａ，
４１，３９ｂ）から読出された第１の補正値で、前記基
準電流Ｉ０は逐次補正されることになる。

【００５８】このように構成することによって、回路レ
イアウトの関係で、個々の集積回路で異なるけれども、
不変の値である相対ばらつきに対応した第２の補正値を
含む基準電流Ｉ０を調整モードで求めておき、使用によ
ってダイナミックに変化する周囲温度および電源電圧に
対する第１の補正値は、予めメーカでシミュレーション
によって高精度に求められ、データメモリ３９，３９
ａ，４１等に格納されており、この第１の補正値によっ
て前記基準電流Ｉ０を補正するので、ＬＰＦＦ１，Ｆ２
のカットオフ周波数を高精度に制御することができると
ともに、ベースバンド信号が入力される前記ＬＰＦＦ
１，Ｆ２自体を用いて調整を行うので、動作モード時
に、後段のべースバンド増幅器へ前記のようにフィルタ
出力や基準周波数信号が回込む心配はなくなり、回路配
置および配線への特別な配慮は必要なく、レイアウト時
間を短縮することができる。そして、デジタル衛星放送
受信用のセットトップボックスでは、一旦電源がＯＮさ
れると、ＯＦＦ／ＯＮされることは殆どないので、調整
モードを設けても、殆ど問題はない。

【００５９】なお、ＬＰＦＦ１，Ｆ２は、回路構成やレ
イアウトは、カットオフ周波数の調整のための構成を除
いて、全く同一に構成され、相対値のばらつきについて
は有利になっている。したがって、回路の同一性から、
一方の基準電流ＩＢ２に連動して、他方の基準電流ＩＢ
１を調整することでカットオフ周波数を高精度に調整す
ることができる。しかしながら、前記図１０のＬＰＦ回
路１のように、リファレンス用のＬＰＦＦ２ａを設け、
それを本体のＬＰＦＦ１，Ｆ２と同一構成およびレイア
ウトとするのは面積的に不利であり、また基準電流ＩＢ
２ａ，ＩＢ１２を供給する定電流源９，１０間の誤差も
問題になる。

【００６０】また、ＬＰＦＦ１，Ｆ２の特性を、基準電
流ＩＢ１，ＩＢ２の整数倍で複数の各カットオフ周波数
となるように調整するので、電流値変換回路Ｂ１，Ｂ２
にカレントミラー回路を使用することで、簡単にカット
オフ周波数を可変することができる。さらにまた、通常
動作モード時には、位相比較器３６を含むブロック３５
の動作を停止するので、消費電力を一層削減することが
できる。

【００６１】本発明の実施の他の形態について、図４お
よび図５に基づいて説明すれば、以下のとおりである。

【００６２】図４は、本発明の実施の他の形態のＬＰＦ
回路４１の電気的構成を示すブロック図である。このＬ
ＰＦ回路４１は、前述のＬＰＦ回路２１に類似し、対応
する部分には同一の参照符号を付して、その説明を省略
する。前記のＬＰＦ回路２１では、調整モードと通常動
作モードとの２つのモードの切換えでカットオフ周波数
調整が可能であることを述べたけれども、実際の集積回
路では、半導体のウエハ上に同一回路をまとめて作りこ
んだ場合、それらすべてを良品とすることは不可能であ
り、必ず正常に動作することを確認するためのテストを
必要とする。このカットオフ周波数のばらつきのテスト
は、時間を必要とする項目であり、１つ１つを個別にテ
ストすることは、テスト時間の増加を招き、コストアッ
プの要因となっている。そこで、注目すべきは、このＬ
ＰＦ回路４１では、特別なテスト機器を必要とせず、同
時一斉にテストを行うことができる構成を提供すること
である。

【００６３】前述のように、マイクロコントローラ２４
ａは、通信用端子Ｐ３を介して外部のＣＰＵ４０と接続
されている。また、このマイクロコントローラ２４ａ
は、ＮｃｈオープンドレインのＦＥＴＱ２１をＯＮ／Ｏ
ＦＦする制御も行えるように接続されている。前記ＦＥ
ＴＱ２１ドレイン端子は出力端子Ｐ４に接続され、その
出力端子Ｐ４には発光ダイオードＤ１のカソードが接続
されている。発光ダイオードＤ１のアノードは、電流制
限抵抗Ｒ１を介して電源電圧Ｖｃｃに接続されている。
したがって、マイクロコントローラ２４ａが、ＦＥＴＱ
２１のゲート電圧をドレイン−ソース間がＯＮするよう
な電圧とすることで、発光ダイオードＤ１のカソードは
ＧＮＤ電位となり、該発光ダイオードＤ１は点灯する。

【００６４】図５は、上述のように構成されるＬＰＦ回
路４１の調整モードでの処理を説明するためのフローチ
ャートである。ステップＳ１１ａの初期化処理では、デ
ータメモリ３９の初期化、Ｄ／Ａ変換器２５への初期値
の設定、入力アンプ３３およびブロック３５の電源のＯ
Ｎ、入力切換回路３１の基準周波数信号側への切換え、
前記カットオフ周波数選択信号Ｓ１，Ｓ２の切換えによ
る電流値変換回路Ｂ１，Ｂ２の調整モードへの切換え、
ＣＰＵ４０から調整モードに必要な各種のデータの取
得、データメモリ４１内でのアドレスの取得およびその
アドレスの内容の消去等とともに、テストにあたっての
判定基準となる上限値および下限値を取得し、データメ
モリ３９に設定する。

【００６５】その後、ステップＳ１２からステップＳ１
８の処理を繰返して補正値を決定後すると、ステップＳ
２１では、決定した補正値と前記ステップＳ１１ａで設
定した上限値および下限値との比較を行い、ステップＳ
２２で前記上限値から下限値の範囲内に収まっているか
否かを判定する。収まっているときには前記ステップＳ
１９の調整モード終了処理へ進む。一方、補正値が上限
値から下限値の範囲内に収まっていないときには、ステ
ップＳ２３に移り、判定結果をデータメモリ３９へ格納
するとともに、ＦＥＴＱ２１をＯＮさせ、出力端子Ｐ４
をＧＮＤレベルにして、発光ダイオードＤ１を点灯す
る。こうして、不良品であることが外部に報知された
後、前記前記ステップＳ１９の調整モード終了処理へ進
む。

【００６６】このような調整モード中には、特に特別な
テスト装置を必要とせず、１つの外部制御ＣＰＵ４０
で、複数の集積回路を切換えて制御できるようなテスト
装置を用いれば、同時に大量の集積回路の回路レイアウ
ト上のばらつきに対するカットオフ周波数調整を行うこ
とができ、かつ集積回路のテストおよび良品と不良品と
の選別まで行うことができる。

【００６７】本発明の実施のさらに他の形態について、
図６〜図９に基づいて説明すれば、以下のとおりであ
る。

【００６８】図６は、本発明の実施のさらに他の形態の
ＬＰＦ回路５１の電気的構成を示すブロック図である。
このＬＰＦ回路５１は、前述のＬＰＦ回路２１，４１に
類似し、対応する部分には同一の参照符号を付して、そ
の説明を省略する。前記のＬＰＦ回路２１，４１では、
調整モードと通常動作モードとの何れにおいてもマイク
ロコントローラ２４，２４ａを必要としたけれども、デ
ジタル衛星放送受信用のダイレクトコンバージョン集積
回路には、一般的に、復調用局部発振器の周波数制御Ｐ
ＬＬ回路（フェーズロックドループ）を搭載しており、
その周波数設定のための外部との通信手段を備えてい
る。そこで、注目すべきは、このＬＰＦ回路５１では、
その通信手段を一部共用化することで、外部からカット
オフ周波数の調整のためのデータを受取り、２つのタイ
マＴ１，Ｔ２を用いて、カットオフ周波数調整を行うこ
とである。

【００６９】前記タイマＴ１は、電源投入後のアナログ
回路の安定時間を計時し、タイマＴ２は、調整モードの
所要時間を計時する。タイマＴ１，Ｔ２には、図示しな
い前記通信手段を介してクロック信号ＣＬＯＣＫが入力
される。また、タイマＴ１には、電源が投入されたこと
を表すパワーオンリセット信号ＰＯＮＲＳＴが入力され
ており、該パワーオンリセット信号ＰＯＮＲＳＴがアク
ティブとなった時点から、クロック信号ＣＬＯＣＫの計
時動作を開始する。一方、タイマＴ２には、前記タイマ
Ｔ１のカウント出力Ｔ１ＯＮが入力されており、該カウ
ント出力Ｔ１ＯＮがアクティブとなった時点から、クロ
ック信号ＣＬＯＣＫの計時動作を開始する。

【００７０】タイマＴ１のカウント出力Ｔ１ＯＮとタイ
マＴ２のカウント出力Ｔ２ＯＮとは制御信号発生回路５
２に入力され、該制御信号発生回路５２は、入力切換回
路３１の切換制御信号ＳＭＯＤ、調整モード時のみ動作
する入力アンプ３３およびブロック３５の電源を制御す
る電源制御信号ＰＷＯＮおよび調整モード終了直後のＡ
／Ｄ変換器３８のデジタル値をデータメモリ３９に格納
させるためのラッチ信号ＬＥＮＢを発生する。

【００７１】図７は、各信号の発生タイミングを示す波
形図である。時刻ｔ１で電源が投入され、電源電圧が上
昇して、時刻ｔ２でパワーオンリセット信号ＰＯＮＲＳ
Ｔがアクティブとなり、かつクロック信号ＣＬＯＣＫの
供給が開始されると、タイマＴ１は計時動作を開始す
る。時刻ｔ３でタイマＴ１がアナログ回路の安定時間の
計時を終了すると、切換制御信号ＳＭＯＤがアクティブ
となって入力切換回路３１は入力アンプ３３側に切換わ
るとともに、電源制御信号ＰＷＯＮがアクティブとなっ
てブロック３５への電源供給が行われる。こうして、前
述の調整モードが開始されるとともに、タイマＴ２は計
時動作を開始する。

【００７２】データメモリ３９は、ラッチ信号ＬＥＮＢ
がローレベルの非アクティブである間は、Ａ／Ｄ変換器
３８のデジタル値をそのままＤ／Ａ変換器２５に出力し
ており、時刻ｔ４でタイマＴ２が調整モードの所要時間
の計時を終了し、ラッチ信号ＬＥＮＢがハイレベルのア
クティブとなると、Ａ／Ｄ変換器３８のデジタル値をそ
のまま保持する。このとき、切換制御信号ＳＭＯＤが非
アクティブとなって入力切換回路３１はＬＰＦＦ１側に
切換わるとともに、電源制御信号ＰＷＯＮも非アクティ
ブとなってブロック３５への電源供給が停止される。

【００７３】図８は、上述のように構成されるＬＰＦ回
路５１の動作を説明するためのフローチャートである。
前述の図２に対応するステップには、同じステップ番号
を付している。ステップＳ１でタイマＴ１を初期化し、
ステップＳ２からタイマの計時を開始させ、ステップＳ
３でタイマＴ１の規定時間が終了すると、ステップＳ４
で調整モードが開始される。ステップＳ３１ではタイマ
Ｔ２が初期化され、ステップＳ３２から計時が開始さ
れ、ステップＳ３３でタイマＴ２の規定時間が終了する
と、ステップＳ３４で調整モード終了処理が行われる。
その後、ステップＳ５以降の通常動作モードに移る。

【００７４】このようにタイマＴ２の規定時間が終了し
た時点でＡ／Ｄ変換器３８のデジタル値が取込まれるの
で、図９に示すように、調整モードでは、ステップＳ１
３，Ｓ１６，Ｓ１７，Ｓ１８を単純に繰返し、前記デジ
タル値を更新し続けることになる。

【００７５】このようにタイマＴ１，Ｔ２を用いること
で、単純な回路構成で電源投入時に自動的に調整モード
を動作させる調整工程を実現することができ、カットオ
フ周波数調整済みの集積回路装置をレーザー加工機のよ
うに高価な調整装置を用いることなく提供できる。

【００７６】前記データメモリ３９，３９ａ，３９ｂ，
４１を不揮発性メモリとし、一度調整モードで得られた
調整値を電源を切っても保持できるようにすることで、
内蔵のデータメモリ３９，３９ａ，３９ｂの場合は生産
時の調整のみとし、調整回数を削減することができる。
また、外部のデータメモリ４１の場合も、生産時にデー
タを取得しておき、本集積回路にそのデータを設定する
ことで、調整を不要とすることも可能である。

【００７７】

【発明の効果】本発明の可変周波数フィルタ回路は、以
上のように、調整モードを設けて、実際の信号をフィル
タリングするフィルタを使用してカットオフ周波数のず
れを検出し、補償することで、カットオフ周波数を調整
するための構成による影響を抑制するようにした可変周
波数フィルタ回路において、カットオフ周波数のずれを
検出する構成を別途に設けないことで検出できなくなる
フィルタの回路特性のダイナミックな変化によるずれを
補償することができる補正値を予め第１の補正値として
求めておき、個々の回路素子で異なるけれども、不変の
値であり、前記調整モードで求めた相対ばらつきに対応
した第２の補正値とでカットオフ周波数の選択信号を補
正する。

【００７８】それゆえ、カットオフ周波数を調整するた
めの構成による影響はなくなり、回路配置および配線へ
の特別な配慮は必要なく、レイアウト時間を短縮するこ
とができる。

【００７９】また、本発明の可変周波数フィルタ回路
は、以上のように、前記選択信号の値を順次整数倍に選
び、前記フィルタのカットオフ周波数もそれに対応して
順次整数倍となるように、その特性を調整する。

【００８０】それゆえ、前記選択信号を電流値で表す場
合に、カレントミラー回路を使用することで、簡単に電
流値を整数倍することができ、容易にカットオフ周波数
を可変することができる。

【００８１】さらにまた、本発明の可変周波数フィルタ
回路は、以上のように、通常動作モード時には、フィル
タの入出力の位相差から前記カットオフ周波数のずれ量
を求める位相比較器の動作を停止する。

【００８２】それゆえ、消費電力を削減することができ
る。

【００８３】また、本発明の可変周波数フィルタ回路
は、以上のように、前記第２の補正値が予め定める正常
値の範囲内であるか否かを判定し、その判定結果を外部
へ報知する。

【００８４】それゆえ、特別な検査装置を使用せず、ま
た、複数の集積回路を同時に検査でき、調整による歩留
まりの向上およびテスト時間の削減を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施の一形態のＬＰＦ回路の電気的構
成を示すブロック図である。

【図２】図１で示すＬＰＦ回路の動作を説明するための
フローチャートである。

【図３】調整モード時の処理を説明するためのフローチ
ャートである。

【図４】本発明の実施の他の形態のＬＰＦ回路の電気的
構成を示すブロック図である。

【図５】図４で示すＬＰＦ回路の調整モード時の処理を
説明するためのフローチャートである。

【図６】本発明の実施のさらに他の形態のＬＰＦ回路の
電気的構成を示すブロック図である。

【図７】図６で示すＬＰＦ回路の各信号の発生タイミン
グを示す波形図である。

【図８】図６で示すＬＰＦ回路の動作を説明するための
フローチャートである。

【図９】図６で示すＬＰＦ回路の調整モード時の動作を
説明するためのフローチャートである。

【図１０】典型的な従来技術のＬＰＦ回路の電気的構成
を示すブロック図である。

【図１１】前記ＬＰＦ回路を構成するＬＰＦの具体的構
成を示すブロック図である。

【図１２】前記ＬＰＦを構成する１つのｇｍアンプの電
気回路図である。

【図１３】２次のＬＰＦの周波数特性および位相特性を
示すグラフである。

【図１４】高利得電圧増幅器の出力特性を説明するため
のグラフである。

【図１５】前記ＬＰＦの周波数を制御する電流値変換回
路の具体的構成を示すブロック図である。

【符号の説明】

１１電源１２〜１５定電流源１６電流源制御回路２１，４１，５１ＬＰＦ回路２４マイクロコントローラ（制御手段）２４ａマイクロコントローラ（制御手段、判定手
段）２５Ｄ／Ａ変換器２６電圧−電流変換回路２７定電流回路３１入力切換回路（入力切換手段）３２クロック発振回路（基準信号源）３３入力アンプ３４発振子３５ブロック３６位相比較器３７高利得電圧増幅器３８Ａ／Ｄ変換器３９，３９ａ，３９ｂ，４１データメモリ（第１お
よび第２の記憶手段）４０ＣＰＵ４２，４２ａ電圧検出器４３，４３ａ温度センサ５２制御信号発生回路Ａ１；Ａ２１，Ａ２２ｇｍアンプＢ１，Ｂ２電流値変換回路（調整手段）Ｃ１；Ｃ２１，Ｃ２２コンデンサＤ１発光ダイオード（報知手段）Ｆ１，Ｆ２ＬＰＦ（フィルタ）Ｐ１１，Ｐ１２；Ｐ２；Ｐ３通信用端子Ｐ４出力端子Ｑ１〜Ｑ６，Ｑ１１〜Ｑ１４トランジスタＱ２１ＦＥＴＲ１電流制限抵抗ＲＥエミッタ抵抗ＳＷ１〜ＳＷ４スイッチＴ１，Ｔ２タイマ

Claims

【特許請求の範囲】

【請求項１】フィルタに関連して調整手段が設けられ、
該調整手段が制御手段から与えられる選択信号に応答し
てカットオフ周波数を任意に選択するようにした可変周
波数フィルタ回路において、使用に応じてダイナミックに変化する回路特性を補償す
るために、予めシミュレーションして求められる前記選
択信号の第１の補正値を記憶する第１の記憶手段と、基準信号源と、前記フィルタの入力段に設けられ、調整モード時に、入
力信号に代えて、前記基準信号源からの基準周波数信号
を前記フィルタに入力する入力切換手段と、前記制御手段が、前記基準周波数信号に対するフィルタ
出力が予め定める値となるように前記選択信号を調整
し、その時の調整値を第２の補正値として記憶する第２
の記憶手段とを含み、通常動作モード時には、前記制御手段は、前記選択信号
を、前記第１の補正値で補正することで前記回路特性の
変化によるカットオフ周波数のずれを補償するととも
に、前記第２の補正値で補正することで回路レイアウト
によるカットオフ周波数のずれを補償することを特徴と
する可変周波数フィルタ回路。
【請求項２】前記選択信号の値は順次整数倍に選ばれ、
前記フィルタのカットオフ周波数もそれに対応して順次
整数倍となるように、その特性が調整されていることを
特徴とする請求項１記載の可変周波数フィルタ回路。
【請求項３】前記制御手段は、前記通常動作モード時に
は、前記フィルタの入出力の位相差から前記カットオフ
周波数のずれ量を求める位相比較器の動作を停止するこ
とを特徴とする請求項１または２記載の可変周波数フィ
ルタ回路。
【請求項４】前記第２の記憶手段に記憶される第２の補
正値が予め定める正常値の範囲内であるか否かを判定す
る判定手段と、前記判定手段の判定結果を外部へ報知する報知手段とを
さらに備えることを特徴とする請求項１〜３の何れかに
記載の可変周波数フィルタ回路。