JP2002217762A - 信号処理用半導体集積回路および無線通信システム - Google Patents
信号処理用半導体集積回路および無線通信システムInfo
- Publication number
- JP2002217762A JP2002217762A JP2001005574A JP2001005574A JP2002217762A JP 2002217762 A JP2002217762 A JP 2002217762A JP 2001005574 A JP2001005574 A JP 2001005574A JP 2001005574 A JP2001005574 A JP 2001005574A JP 2002217762 A JP2002217762 A JP 2002217762A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- semiconductor integrated
- amplifier
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator
- H03D3/002—Modifications of demodulators to reduce interference by undesired signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/009—Reduction of local oscillator or RF leakage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 ダイレクトコンバージョン方式の信号処理用
半導体集積回路において、受信モードに移行する際にお
ける可変利得アンプの出力の直流電圧変動を抑え、安定
した受信特性を再現し受信感度を向上させることができ
るようにする。 【解決手段】 ダイレクトコンバージョン方式の信号処
理用半導体集積回路において、アイドルモード等から受
信モードに移行する際に受信系回路（１１０）を構成す
るアンプ（ＰＧＡ１，ＰＧＡ２，ＰＧＡ３等）の動作電
流を流す電流源の電流を規制する基準電圧を発生する基
準電圧発生回路（ＶＲＣ，１２１，１２２，１２３）を
立ち上げて、発生される基準電圧が安定してからアンプ
の定電流源に電流を流すようにした。
半導体集積回路において、受信モードに移行する際にお
ける可変利得アンプの出力の直流電圧変動を抑え、安定
した受信特性を再現し受信感度を向上させることができ
るようにする。 【解決手段】 ダイレクトコンバージョン方式の信号処
理用半導体集積回路において、アイドルモード等から受
信モードに移行する際に受信系回路（１１０）を構成す
るアンプ（ＰＧＡ１，ＰＧＡ２，ＰＧＡ３等）の動作電
流を流す電流源の電流を規制する基準電圧を発生する基
準電圧発生回路（ＶＲＣ，１２１，１２２，１２３）を
立ち上げて、発生される基準電圧が安定してからアンプ
の定電流源に電流を流すようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路技
術さらには多段接続されたアンプのＤＣオフセット低減
に適用して有効な技術に関し、例えば携帯電話器に用い
られ送受信信号を処理するダイレクトコンバージョン方
式の信号処理ＬＳＩ（大規模半導体集積回路）に利用し
て有効な技術に関する。
術さらには多段接続されたアンプのＤＣオフセット低減
に適用して有効な技術に関し、例えば携帯電話器に用い
られ送受信信号を処理するダイレクトコンバージョン方
式の信号処理ＬＳＩ（大規模半導体集積回路）に利用し
て有効な技術に関する。
【０００２】
【従来の技術】従来、携帯電話器に用いられ送受信信号
を処理する無線通信用ＬＳＩには、スーパーヘテロダイ
ン方式と呼ばれる方式がある。スーパーヘテロダイン方
式における受信系回路は、例えば図１０に示すように、
アンテナＡＴより受信された信号から不要波を除去する
ＳＡＷフィルタからなる帯域制限フィルタ（ＦＬＴ）１
１１と、フィルタ１１１を通過した信号を増幅する低雑
音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と
発振系回路１３０からの局部発振信号とを合成すること
により中間周波数の信号にダウンコンバートするミクサ
（ＭＩＸ）１１３と、受信信号と局部発振信号の周波数
差に相当する周波数の信号を通過させるバンドパスフィ
ルタ（ＢＰＦ）１１４と、信号を所望のレベルに増幅す
る利得制御可能なプログラマブル・ゲイン・アンプ（Ｐ
ＧＡ）１１５と、所望の振幅に調整された信号を音声周
波数のベースバンド信号（Ｉ／Ｑ）に復調する復調器
（ＤｅＭＯＤ）１１６などから構成されている。
を処理する無線通信用ＬＳＩには、スーパーヘテロダイ
ン方式と呼ばれる方式がある。スーパーヘテロダイン方
式における受信系回路は、例えば図１０に示すように、
アンテナＡＴより受信された信号から不要波を除去する
ＳＡＷフィルタからなる帯域制限フィルタ（ＦＬＴ）１
１１と、フィルタ１１１を通過した信号を増幅する低雑
音増幅回路（ＬＮＡ）１１２と、増幅された受信信号と
発振系回路１３０からの局部発振信号とを合成すること
により中間周波数の信号にダウンコンバートするミクサ
（ＭＩＸ）１１３と、受信信号と局部発振信号の周波数
差に相当する周波数の信号を通過させるバンドパスフィ
ルタ（ＢＰＦ）１１４と、信号を所望のレベルに増幅す
る利得制御可能なプログラマブル・ゲイン・アンプ（Ｐ
ＧＡ）１１５と、所望の振幅に調整された信号を音声周
波数のベースバンド信号（Ｉ／Ｑ）に復調する復調器
（ＤｅＭＯＤ）１１６などから構成されている。
【０００３】
【発明が解決しようとする課題】上記スーパーヘテロダ
イン方式は受信信号を一旦中間周波数の信号にダウンコ
ンバートしてから復調処理を行なうため、回路規模が大
きいという問題点があった。そこで、本発明者らは、受
信信号を直接音声周波数のベースバンド信号（Ｉ／Ｑ）
にダウンコンバートし復調するダイレクトコンバージョ
ン方式の信号処理ＬＳＩを開発した。しかしながら、ダ
イレクトコンバージョン方式においては、復調された信
号を増幅する可変利得アンプの出力の直流電圧が、回路
の立ち上げ後に時間とともに変動するという不具合があ
ることを見出した。そこで、その原因について検討した
結果、以下のような原因が明らかになった。
イン方式は受信信号を一旦中間周波数の信号にダウンコ
ンバートしてから復調処理を行なうため、回路規模が大
きいという問題点があった。そこで、本発明者らは、受
信信号を直接音声周波数のベースバンド信号（Ｉ／Ｑ）
にダウンコンバートし復調するダイレクトコンバージョ
ン方式の信号処理ＬＳＩを開発した。しかしながら、ダ
イレクトコンバージョン方式においては、復調された信
号を増幅する可変利得アンプの出力の直流電圧が、回路
の立ち上げ後に時間とともに変動するという不具合があ
ることを見出した。そこで、その原因について検討した
結果、以下のような原因が明らかになった。
【０００４】すなわち、図１０に示されているようなス
ーパーヘテロダイン方式では、低雑音増幅回路（ＬＮ
Ａ）から復調器１１６の前段までが、容量を介して受信
信号を伝達するＡＣ結合である。そのため、各段のアン
プに動作電流を流す電流源に対する基準電圧を発生する
バンドギャップリファランス回路のような基準電圧発生
回路によって発生される電圧の変動により、アンプの出
力にＤＣオフセットがあっても、ＡＣ結合の場合には直
流成分は伝達されないため前段のＤＣオフセットは次段
の回路に影響を与えることがないので、最終段のアンプ
の出力の直流電圧変動は極めて小さいものとなる。
ーパーヘテロダイン方式では、低雑音増幅回路（ＬＮ
Ａ）から復調器１１６の前段までが、容量を介して受信
信号を伝達するＡＣ結合である。そのため、各段のアン
プに動作電流を流す電流源に対する基準電圧を発生する
バンドギャップリファランス回路のような基準電圧発生
回路によって発生される電圧の変動により、アンプの出
力にＤＣオフセットがあっても、ＡＣ結合の場合には直
流成分は伝達されないため前段のＤＣオフセットは次段
の回路に影響を与えることがないので、最終段のアンプ
の出力の直流電圧変動は極めて小さいものとなる。
【０００５】ところが、ダイレクトコンバージョン方式
の受信回路は、図１０におけるバンドパスフィルタ（Ｂ
ＰＦ）１１４と復調器（ＤｅＭＯＤ）１１６を省略した
ような構成を有しており、９００ＭＨｚのような受信信
号をミクサ（１１３）でいっきに音声周波数（０〜７０
ｋＨＺ）の信号までダウンコンバートしかつ復調する。
の受信回路は、図１０におけるバンドパスフィルタ（Ｂ
ＰＦ）１１４と復調器（ＤｅＭＯＤ）１１６を省略した
ような構成を有しており、９００ＭＨｚのような受信信
号をミクサ（１１３）でいっきに音声周波数（０〜７０
ｋＨＺ）の信号までダウンコンバートしかつ復調する。
【０００６】そのため、ミクサ１１３と可変利得アンプ
１１５とはＤＣ結合とせざるを得ず、基準電圧発生回路
により発生される基準電圧の変動によりミクサ１１３の
出力にＤＣオフセットが生じると、そのＤＣオフセット
が可変利得アンプ１１５により増幅されてしまう。そし
て、この可変利得アンプ１１５のゲインはトータルで１
５００倍を超えるため、ＤＣオフセットも同じように大
きく増幅されてしまい、その結果、アンプの出力のＤＣ
電圧が変動することが明らかとなった。なお、基準電圧
の変動によりミクサの出力にＤＣオフセットが生じるの
は、ミクサを構成する差動トランジスタにバラツキがあ
るからであり、そのＤＣオフセットはミクサの動作電流
が変動しているとそれ応じて変動すると考えられる。
１１５とはＤＣ結合とせざるを得ず、基準電圧発生回路
により発生される基準電圧の変動によりミクサ１１３の
出力にＤＣオフセットが生じると、そのＤＣオフセット
が可変利得アンプ１１５により増幅されてしまう。そし
て、この可変利得アンプ１１５のゲインはトータルで１
５００倍を超えるため、ＤＣオフセットも同じように大
きく増幅されてしまい、その結果、アンプの出力のＤＣ
電圧が変動することが明らかとなった。なお、基準電圧
の変動によりミクサの出力にＤＣオフセットが生じるの
は、ミクサを構成する差動トランジスタにバラツキがあ
るからであり、そのＤＣオフセットはミクサの動作電流
が変動しているとそれ応じて変動すると考えられる。
【０００７】この発明の目的は、ダイレクトコンバージ
ョン方式の信号処理用半導体集積回路において、受信モ
ードに移行する際における可変利得アンプの出力の直流
電圧変動を抑え、安定した受信特性を再現し受信感度を
向上させることができるようにすることにある。
ョン方式の信号処理用半導体集積回路において、受信モ
ードに移行する際における可変利得アンプの出力の直流
電圧変動を抑え、安定した受信特性を再現し受信感度を
向上させることができるようにすることにある。
【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【００１０】すなわち、受信信号を増幅する第１の増幅
回路と、増幅された信号と所定周波数の発振信号とを合
成して音声周波数のベースバンド信号に変換する周波数
変換手段と、該周波数変換手段とＤＣ結合され周波数変
換手段で周波数変換された信号を増幅する第２の増幅回
路とを含む受信系回路を備え、該受信系回路が活性化さ
れる第１の動作モードと非活性化される第２の動作モー
ドとを有する信号処理用半導体集積回路において、上記
第２の動作モードから第１の動作モードに移行する際
に、上記周波数変換手段および上記第２の増幅回路の動
作電流を流す電流源のバイアス電圧を生成する基準電圧
発生回路が活性化され、その後に上記周波数変換手段お
よび上記第２の増幅回路の電流源にバイアス電圧が伝達
されて当該周波数変換手段および第２の増幅回路が活性
化されるように構成した。
回路と、増幅された信号と所定周波数の発振信号とを合
成して音声周波数のベースバンド信号に変換する周波数
変換手段と、該周波数変換手段とＤＣ結合され周波数変
換手段で周波数変換された信号を増幅する第２の増幅回
路とを含む受信系回路を備え、該受信系回路が活性化さ
れる第１の動作モードと非活性化される第２の動作モー
ドとを有する信号処理用半導体集積回路において、上記
第２の動作モードから第１の動作モードに移行する際
に、上記周波数変換手段および上記第２の増幅回路の動
作電流を流す電流源のバイアス電圧を生成する基準電圧
発生回路が活性化され、その後に上記周波数変換手段お
よび上記第２の増幅回路の電流源にバイアス電圧が伝達
されて当該周波数変換手段および第２の増幅回路が活性
化されるように構成した。
【００１１】より具体的には、ダイレクトコンバージョ
ン方式の信号処理用半導体集積回路において、アイドル
モード等から受信モードに移行する際に受信系回路を構
成するアンプの動作電流を流す電流源の電流を規制する
基準電圧を発生する基準電圧発生回路を立ち上げて発生
される基準電圧が安定してからアンプの定電流源に電流
を流すようにしたものである。
ン方式の信号処理用半導体集積回路において、アイドル
モード等から受信モードに移行する際に受信系回路を構
成するアンプの動作電流を流す電流源の電流を規制する
基準電圧を発生する基準電圧発生回路を立ち上げて発生
される基準電圧が安定してからアンプの定電流源に電流
を流すようにしたものである。
【００１２】上記した手段によれば、アイドルモードの
ような第１の動作モードから受信モードのような第２の
動作モードに移行する際に各アンプで生じるＤＣオフセ
ットが小さくなり、第２の動作モード（受信モード）に
移行する際における可変利得アンプの出力の直流電圧変
動を抑え、通信システムにおいては安定した受信特性を
再現し受信感度を向上させることができる。
ような第１の動作モードから受信モードのような第２の
動作モードに移行する際に各アンプで生じるＤＣオフセ
ットが小さくなり、第２の動作モード（受信モード）に
移行する際における可変利得アンプの出力の直流電圧変
動を抑え、通信システムにおいては安定した受信特性を
再現し受信感度を向上させることができる。
【００１３】また、望ましくは、上記周波数変換手段お
よび上記第２の増幅回路の電流源にバイアス電圧が伝達
された後に、上記第２の増幅回路において出力のＤＣオ
フセットを小さくするキャリブレーションが行なわれ、
しかる後に上記第１の増幅回路が活性化されるように構
成する。ＤＣオフセットのキャリブレーションが行なわ
れることによって、通信システムにおいてはより安定し
た受信特性の再現が可能となる。
よび上記第２の増幅回路の電流源にバイアス電圧が伝達
された後に、上記第２の増幅回路において出力のＤＣオ
フセットを小さくするキャリブレーションが行なわれ、
しかる後に上記第１の増幅回路が活性化されるように構
成する。ＤＣオフセットのキャリブレーションが行なわ
れることによって、通信システムにおいてはより安定し
た受信特性の再現が可能となる。
【００１４】さらに、上記第２の増幅回路は複数の増幅
段から構成されている場合に、各増幅段において出力の
ＤＣオフセットを小さくするキャリブレーションが行な
われるようにする。これによって、より精度の高いＤＣ
オフセットのキャリブレーションが可能となる。
段から構成されている場合に、各増幅段において出力の
ＤＣオフセットを小さくするキャリブレーションが行な
われるようにする。これによって、より精度の高いＤＣ
オフセットのキャリブレーションが可能となる。
【００１５】また、上記基準電圧発生回路は、上記第１
の増幅回路と周波数変換手段と第２の増幅回路のそれぞ
れに対応して複数個設ける。これによって、基準電流を
供給する配線の引き回しが少なくて済み、精度の高い基
準電流の供給が可能となる。
の増幅回路と周波数変換手段と第２の増幅回路のそれぞ
れに対応して複数個設ける。これによって、基準電流を
供給する配線の引き回しが少なくて済み、精度の高い基
準電流の供給が可能となる。
【００１６】さらに、上記周波数変換手段の入力側には
上記第１の増幅回路と同一の回路構成を有するダミーの
増幅回路（ダミーＬＮＡ）が接続され、上記基準電圧発
生回路の出力電圧が安定した後に上記ダミーの増幅回路
および周波数変換手段並び上記第２の増幅回路の電流源
にバイアス電圧が伝達され、上記第２の増幅回路におい
て出力のＤＣオフセットを小さくするキャリブレーショ
ンが行なわれるようにする。これによって、通常動作時
に発振回路から第１の増幅回路を介して回り込むノイズ
の影響をキャリブレーションの際にダミーの増幅回路を
介して与えることができ、より正確なＤＣオフセットの
キャリブレーションが可能となる。
上記第１の増幅回路と同一の回路構成を有するダミーの
増幅回路（ダミーＬＮＡ）が接続され、上記基準電圧発
生回路の出力電圧が安定した後に上記ダミーの増幅回路
および周波数変換手段並び上記第２の増幅回路の電流源
にバイアス電圧が伝達され、上記第２の増幅回路におい
て出力のＤＣオフセットを小さくするキャリブレーショ
ンが行なわれるようにする。これによって、通常動作時
に発振回路から第１の増幅回路を介して回り込むノイズ
の影響をキャリブレーションの際にダミーの増幅回路を
介して与えることができ、より正確なＤＣオフセットの
キャリブレーションが可能となる。
【００１７】また、上記第２の増幅回路におけるキャリ
ブレーションが行なわれた後に上記ダミーの増幅回路の
電流源へのバイアス電圧の伝達が遮断され、上記第１の
増幅回路の電流源へのバイアス電圧の伝達が行なわれる
ようにする。これによって、キャリブレーションの終了
後に正規の増幅回路による増幅動作が開始され、通常動
作時にダミー増幅回路が動作して悪影響を与えるのを回
避することができる。
ブレーションが行なわれた後に上記ダミーの増幅回路の
電流源へのバイアス電圧の伝達が遮断され、上記第１の
増幅回路の電流源へのバイアス電圧の伝達が行なわれる
ようにする。これによって、キャリブレーションの終了
後に正規の増幅回路による増幅動作が開始され、通常動
作時にダミー増幅回路が動作して悪影響を与えるのを回
避することができる。
【００１８】さらに、上記のような構成を有する受信系
回路と、送信信号を変調する変調回路と、変調された信
号と発振信号とを合成してより周波数の高い信号に変換
するアップコンバート用の周波数変換手段とを含む送信
系回路と、上記受信系回路および送信系回路を制御する
制御系回路と、上記受信系回路および送信系回路で合成
される発振信号もしくは発振制御信号を生成する発振系
回路とを１つの半導体基板上に形成して信号処理用半導
体集積回路を構成する。これによって、１チップの送受
信用ＬＳＩが実現され、通信システムの部品点数を減ら
し、実装密度を高めることができ、携帯電話器の小型化
が可能となる。
回路と、送信信号を変調する変調回路と、変調された信
号と発振信号とを合成してより周波数の高い信号に変換
するアップコンバート用の周波数変換手段とを含む送信
系回路と、上記受信系回路および送信系回路を制御する
制御系回路と、上記受信系回路および送信系回路で合成
される発振信号もしくは発振制御信号を生成する発振系
回路とを１つの半導体基板上に形成して信号処理用半導
体集積回路を構成する。これによって、１チップの送受
信用ＬＳＩが実現され、通信システムの部品点数を減ら
し、実装密度を高めることができ、携帯電話器の小型化
が可能となる。
【００１９】さらに、上記１チップの信号処理用半導体
集積回路と、受信ベースバンド信号から音声信号への変
換や音声信号からベースバンド信号への変換等の信号処
理および上記信号処理用半導体集積回路の制御を行なう
半導体集積回路化されたベースバンド回路とを備えた無
線通信システムにおいて、上記基準電圧発生回路を活性
化させる指令信号と、上記周波数変換手段および上記第
２の増幅回路を活性化させる指令信号は、上記ベースバ
ンド回路から上記信号処理用半導体集積回路へ供給され
るように構成する。これによって、ベースバンド回路と
は別個にシステム全体を制御するマイクロプロセッサの
ような制御用ＬＳＩを設ける必要がなくなり、通信シス
テムの部品点数を減らし、実装密度を高めることがで
き、携帯電話器の小型化が可能となる。
集積回路と、受信ベースバンド信号から音声信号への変
換や音声信号からベースバンド信号への変換等の信号処
理および上記信号処理用半導体集積回路の制御を行なう
半導体集積回路化されたベースバンド回路とを備えた無
線通信システムにおいて、上記基準電圧発生回路を活性
化させる指令信号と、上記周波数変換手段および上記第
２の増幅回路を活性化させる指令信号は、上記ベースバ
ンド回路から上記信号処理用半導体集積回路へ供給され
るように構成する。これによって、ベースバンド回路と
は別個にシステム全体を制御するマイクロプロセッサの
ような制御用ＬＳＩを設ける必要がなくなり、通信シス
テムの部品点数を減らし、実装密度を高めることがで
き、携帯電話器の小型化が可能となる。
【００２０】また、上記基準電圧発生回路を活性化させ
る指令信号と、上記周波数変換手段および上記第２の増
幅回路を活性化させる指令信号は、上記ベースバンド回
路から上記信号処理用半導体集積回路内の上記制御系回
路へ供給されるように構成するのが望ましい。これによ
り、ベースバンド回路は信号処理用半導体集積回路の制
御系回路にコマンドを与えるだけで良くベースバンド回
路から信号処理用半導体集積回路内部の回路に直接制御
信号を供給する必要がないので、ベースバンド回路と信
号処理用半導体集積回路との間の信号線の数を減らし、
各回路の外部端子数を減らすことができる。
る指令信号と、上記周波数変換手段および上記第２の増
幅回路を活性化させる指令信号は、上記ベースバンド回
路から上記信号処理用半導体集積回路内の上記制御系回
路へ供給されるように構成するのが望ましい。これによ
り、ベースバンド回路は信号処理用半導体集積回路の制
御系回路にコマンドを与えるだけで良くベースバンド回
路から信号処理用半導体集積回路内部の回路に直接制御
信号を供給する必要がないので、ベースバンド回路と信
号処理用半導体集積回路との間の信号線の数を減らし、
各回路の外部端子数を減らすことができる。
【００２１】さらに、本願の他の発明は、受信信号を増
幅する第１の増幅回路と、増幅された信号と所定周波数
の発振信号とを合成して音声周波数のベースバンド信号
に変換する周波数変換手段と、該周波数変換手段とＤＣ
結合され周波数変換手段で周波数変換された信号を増幅
する第２の増幅回路とを含む受信系回路を備え、該受信
系回路が活性化される第１の動作モードと非活性化され
る第２の動作モードとを有する信号処理用半導体集積回
路において、上記第２の動作モードから第１の動作モー
ドに移行する際に、上記周波数変換手段および上記第２
の増幅回路の動作電流を流す電流源のバイアス電圧を生
成する基準電圧発生回路が活性化され、所定時間後に上
記周波数変換手段および上記第２の増幅回路の電流源に
バイアス電圧を伝達させて当該周波数変換手段および第
２の増幅回路を活性化させるようにした制御方法の発明
である。
幅する第１の増幅回路と、増幅された信号と所定周波数
の発振信号とを合成して音声周波数のベースバンド信号
に変換する周波数変換手段と、該周波数変換手段とＤＣ
結合され周波数変換手段で周波数変換された信号を増幅
する第２の増幅回路とを含む受信系回路を備え、該受信
系回路が活性化される第１の動作モードと非活性化され
る第２の動作モードとを有する信号処理用半導体集積回
路において、上記第２の動作モードから第１の動作モー
ドに移行する際に、上記周波数変換手段および上記第２
の増幅回路の動作電流を流す電流源のバイアス電圧を生
成する基準電圧発生回路が活性化され、所定時間後に上
記周波数変換手段および上記第２の増幅回路の電流源に
バイアス電圧を伝達させて当該周波数変換手段および第
２の増幅回路を活性化させるようにした制御方法の発明
である。
【００２２】かかる制御方法を採用することにより、受
信系回路が活性化される第１の動作モードと非活性化さ
れる第２の動作モードとを有する信号処理用半導体集積
回路において、アイドルモードのような第１の動作モー
ドから受信モードのような第２の動作モードに移行する
際に各アンプで生じるＤＣオフセットが小さくなり、第
２の動作モード（受信モード）に移行する際における可
変利得アンプの出力の直流電圧変動を抑え、通信システ
ムにおいては安定した受信特性を再現し受信感度を向上
させることができる。
信系回路が活性化される第１の動作モードと非活性化さ
れる第２の動作モードとを有する信号処理用半導体集積
回路において、アイドルモードのような第１の動作モー
ドから受信モードのような第２の動作モードに移行する
際に各アンプで生じるＤＣオフセットが小さくなり、第
２の動作モード（受信モード）に移行する際における可
変利得アンプの出力の直流電圧変動を抑え、通信システ
ムにおいては安定した受信特性を再現し受信感度を向上
させることができる。
【００２３】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
面に基づいて説明する。
【００２４】図１には、本発明を適用して好適な携帯電
話器の信号処理システムの構成例が示されている。
話器の信号処理システムの構成例が示されている。
【００２５】図１において、ＡＴは信号電波の送受信用
アンテナ、１１０はアンテナＡＴより受信された信号を
中間周波数を介さずに復調、増幅しベースバンド信号に
変換するダイレクトコンバージョン方式の受信系回路１
１０、１３０はアンテナＡＴより送信するベースバンド
信号を変調し周波数変換する送信系回路、１４０は上記
受信系回路１１０と送信系回路１３０における周波数変
換に必要とされる局部発振信号φlocalを発生する発振
系回路、１５０は受信ベースバンド信号から音声信号へ
の変換や音声信号からベースバンド信号への変換等の信
号処理および上記受信系回路１１０や送信系回路１３０
の制御を行なったりするベースバンド＆システム制御部
である。該ベースバンド＆システム制御部１１０から出
力された音声データは、Ｄ／Ａコンバータ１６０でアナ
ログ変換されてスピーカ１７０に供給され音声が再生さ
れる。
アンテナ、１１０はアンテナＡＴより受信された信号を
中間周波数を介さずに復調、増幅しベースバンド信号に
変換するダイレクトコンバージョン方式の受信系回路１
１０、１３０はアンテナＡＴより送信するベースバンド
信号を変調し周波数変換する送信系回路、１４０は上記
受信系回路１１０と送信系回路１３０における周波数変
換に必要とされる局部発振信号φlocalを発生する発振
系回路、１５０は受信ベースバンド信号から音声信号へ
の変換や音声信号からベースバンド信号への変換等の信
号処理および上記受信系回路１１０や送信系回路１３０
の制御を行なったりするベースバンド＆システム制御部
である。該ベースバンド＆システム制御部１１０から出
力された音声データは、Ｄ／Ａコンバータ１６０でアナ
ログ変換されてスピーカ１７０に供給され音声が再生さ
れる。
【００２６】上記受信系回路１１０は、アンテナＡＴよ
り受信された信号を増幅する低雑音増幅回路（ＬＮＡ）
１１２と、増幅された受信信号と該受信信号と同一周波
数に分周した局部発振信号とを合成することで直接音声
の周波数ベースバンド信号にダウンコンバートしかつ復
調するミクサ（ＭＩＸ）１１３と、利得制御可能なプロ
グラマブル・ゲイン・アンプ（ＰＧＡ）やローパス・フ
ィルタ（ＬＰＦ）を複数段有し信号を所定のレベルに増
幅する高利得のＰＧＡ部１１５と、該ＰＧＡ部１１５の
ＤＣオフセット・キャリブレーションを行うオートキャ
リブレーション回路１１７と、上記ベースバンド＆シス
テム制御部１５０からのコマンド等に基づき受信系回路
１１０および送信系回路１３０の動作制御を行うコント
ローラ１１８等から構成される。
り受信された信号を増幅する低雑音増幅回路（ＬＮＡ）
１１２と、増幅された受信信号と該受信信号と同一周波
数に分周した局部発振信号とを合成することで直接音声
の周波数ベースバンド信号にダウンコンバートしかつ復
調するミクサ（ＭＩＸ）１１３と、利得制御可能なプロ
グラマブル・ゲイン・アンプ（ＰＧＡ）やローパス・フ
ィルタ（ＬＰＦ）を複数段有し信号を所定のレベルに増
幅する高利得のＰＧＡ部１１５と、該ＰＧＡ部１１５の
ＤＣオフセット・キャリブレーションを行うオートキャ
リブレーション回路１１７と、上記ベースバンド＆シス
テム制御部１５０からのコマンド等に基づき受信系回路
１１０および送信系回路１３０の動作制御を行うコント
ローラ１１８等から構成される。
【００２７】上記ベースバンド＆システム制御部１５０
と受信系のコントローラ１１８との間は３本の信号線か
らなるシリアルバスで接続されており、ベースバンド＆
システム制御部１５０から受信系のコントローラ１１８
に対して、コマンドコードＤＡＴＡと該コマンドのラッ
チタイミングを与えるクロックＣＬＫとデータが有効で
あることを示すイネーブル信号ＥＮが供給され、コント
ローラ１１８は供給されたコマンドに基づき受信系回路
１１０の動作制御を行う。
と受信系のコントローラ１１８との間は３本の信号線か
らなるシリアルバスで接続されており、ベースバンド＆
システム制御部１５０から受信系のコントローラ１１８
に対して、コマンドコードＤＡＴＡと該コマンドのラッ
チタイミングを与えるクロックＣＬＫとデータが有効で
あることを示すイネーブル信号ＥＮが供給され、コント
ローラ１１８は供給されたコマンドに基づき受信系回路
１１０の動作制御を行う。
【００２８】図１には示されていないが、低雑音増幅回
路（ＬＮＡ）１１２の前段には、アンテナＡＴより受信
された信号から不要波を除去するＳＡＷフィルタが設け
られていている。特に制限されるものではないが、この
実施例では、上記受信系回路１１０と送信系回路１３０
と発振系回路１４０は、ＳＡＷフィルタやフィルタ容量
などを除き、例えば単結晶シリコンのような１つの半導
体基板上に半導体集積回路１００として形成される。ま
た、ベースバンド＆システム制御部１５０もそれ自身が
１つの半導体集積回路として構成されているが、ベース
バンド回路とシステム制御回路を別の半導体集積回路と
して構成しても良い。
路（ＬＮＡ）１１２の前段には、アンテナＡＴより受信
された信号から不要波を除去するＳＡＷフィルタが設け
られていている。特に制限されるものではないが、この
実施例では、上記受信系回路１１０と送信系回路１３０
と発振系回路１４０は、ＳＡＷフィルタやフィルタ容量
などを除き、例えば単結晶シリコンのような１つの半導
体基板上に半導体集積回路１００として形成される。ま
た、ベースバンド＆システム制御部１５０もそれ自身が
１つの半導体集積回路として構成されているが、ベース
バンド回路とシステム制御回路を別の半導体集積回路と
して構成しても良い。
【００２９】図２には上記受信系回路１１０のより具体
的な構成を、また図３には受信系回路を構成する各段の
アンプに動作電流を与える基準電流発生回路の具体的な
回路構成例を示す。
的な構成を、また図３には受信系回路を構成する各段の
アンプに動作電流を与える基準電流発生回路の具体的な
回路構成例を示す。
【００３０】この実施例においては、ＬＮＡ部１１２に
本来の低雑音増幅回路１１２Ａおよびこれと同一回路構
成を有するダミーＬＮＡ１１２Ｂが設けられている。ま
た、ＰＧＡ部１１５には３個のプログラマブル・ゲイン
・アンプＰＧＡ１，ＰＧＡ２，ＰＧＡ３が設けられ、後
述のように各々フィルタを挟んで縦続接続されている。
そして、上記低雑音増幅回路１１２ＡおよびダミーＬＮ
Ａ１１２Ｂや、ミクサ１１３、プログラマブル・ゲイン
・アンプＰＧＡ１〜ＰＧＡ３には、アンプに動作電流を
流すために必要な基準電流を発生する基準電流発生回路
１２１，１２２，１２３がそれぞれ設けられている。
本来の低雑音増幅回路１１２Ａおよびこれと同一回路構
成を有するダミーＬＮＡ１１２Ｂが設けられている。ま
た、ＰＧＡ部１１５には３個のプログラマブル・ゲイン
・アンプＰＧＡ１，ＰＧＡ２，ＰＧＡ３が設けられ、後
述のように各々フィルタを挟んで縦続接続されている。
そして、上記低雑音増幅回路１１２ＡおよびダミーＬＮ
Ａ１１２Ｂや、ミクサ１１３、プログラマブル・ゲイン
・アンプＰＧＡ１〜ＰＧＡ３には、アンプに動作電流を
流すために必要な基準電流を発生する基準電流発生回路
１２１，１２２，１２３がそれぞれ設けられている。
【００３１】基準電流発生回路１２１〜１２３は、図３
に示すように、バンドギャップリファランス回路のよう
な基準電圧発生回路ＶＲＣと、発生された基準電圧Ｖｒ
ｅｆをベースに受けるバイポーラトランジスタＱ１１
と、電源電圧Ｖｃｃと該トランジスタＱ１１のコレクタ
との間に接続された抵抗Ｒ１２並びにベースとコレクタ
が結合されたカレントミラー用トランジスタＱ１２と、
トランジスタＱ１１のエミッタと接地点との間に接続さ
れた抵抗Ｒ１２とから構成されている。抵抗Ｒ１１，Ｒ
１２およびトランジスタＱ１１，Ｑ１２からなる回路
は、電圧−電流変換回路として働く。
に示すように、バンドギャップリファランス回路のよう
な基準電圧発生回路ＶＲＣと、発生された基準電圧Ｖｒ
ｅｆをベースに受けるバイポーラトランジスタＱ１１
と、電源電圧Ｖｃｃと該トランジスタＱ１１のコレクタ
との間に接続された抵抗Ｒ１２並びにベースとコレクタ
が結合されたカレントミラー用トランジスタＱ１２と、
トランジスタＱ１１のエミッタと接地点との間に接続さ
れた抵抗Ｒ１２とから構成されている。抵抗Ｒ１１，Ｒ
１２およびトランジスタＱ１１，Ｑ１２からなる回路
は、電圧−電流変換回路として働く。
【００３２】そして、上記トランジスタＱ１２のベース
端子と前記各段のアンプに定電流源として設けられてい
るトランジスタＱ２１のベース端子とが接続されること
によりカレントミラー回路が構成され、これにより各段
のアンプの定電流源に基準電流発生回路１２１〜１２３
の基準電流Ｉｒと同一の電流が流されるようにされてい
る。
端子と前記各段のアンプに定電流源として設けられてい
るトランジスタＱ２１のベース端子とが接続されること
によりカレントミラー回路が構成され、これにより各段
のアンプの定電流源に基準電流発生回路１２１〜１２３
の基準電流Ｉｒと同一の電流が流されるようにされてい
る。
【００３３】また、基準電流発生回路１２１，１２２，
１２３と各段のアンプに動作電流を流す電流源としての
トランジスタＱ２１との間には、電圧−電流変換回路の
トランジスタＱ１２のベース電圧を伝達するか否かを決
定するスイッチＳＷ１が設けられており、このスイッチ
ＳＷ１はコントローラ１１８からの制御信号Ｔ２により
制御されるように構成されている。ただし、ＬＮＡ部１
１２においては、後に詳しく説明するように低雑音増幅
回路１１２ＡとダミーＬＮＡ１１２Ｂに対応する基準電
流発生回路１２１は、低雑音増幅回路１１２Ａやダミー
ＬＮＡ１１２Ｂに設けられているスイッチの切換えによ
り、何れかの一方の回路に基準電流を伝達するように構
成されている。
１２３と各段のアンプに動作電流を流す電流源としての
トランジスタＱ２１との間には、電圧−電流変換回路の
トランジスタＱ１２のベース電圧を伝達するか否かを決
定するスイッチＳＷ１が設けられており、このスイッチ
ＳＷ１はコントローラ１１８からの制御信号Ｔ２により
制御されるように構成されている。ただし、ＬＮＡ部１
１２においては、後に詳しく説明するように低雑音増幅
回路１１２ＡとダミーＬＮＡ１１２Ｂに対応する基準電
流発生回路１２１は、低雑音増幅回路１１２Ａやダミー
ＬＮＡ１１２Ｂに設けられているスイッチの切換えによ
り、何れかの一方の回路に基準電流を伝達するように構
成されている。
【００３４】さらに、上記基準電流発生回路１２１〜１
２３の基準電圧発生回路ＶＲＣは、例えばシステムがア
イドルモードになって受信系回路１１０の動作が停止さ
れるときなどに消費電流を低減するため、コントローラ
１１８からの制御信号Ｔ１により上記基準電圧発生回路
ＶＲＣをアクティブ状態または非アクティブ状態に切換
え可能に構成されている。
２３の基準電圧発生回路ＶＲＣは、例えばシステムがア
イドルモードになって受信系回路１１０の動作が停止さ
れるときなどに消費電流を低減するため、コントローラ
１１８からの制御信号Ｔ１により上記基準電圧発生回路
ＶＲＣをアクティブ状態または非アクティブ状態に切換
え可能に構成されている。
【００３５】この実施例の受信系回路においては、制御
信号Ｔ１により先ず基準電圧発生回路ＶＲＣを活性化さ
せ、その基準電圧が安定してからスイッチＳＷ１をオン
させて各段のアンプの電流源に電流を流すことによって
ＤＣオフセットの変動を防止するようにされている。な
お、ＬＮＡ部１１２に関しては、低雑音増幅回路１１２
Ａとミクサ１１３とは容量を介してＡＣ結合されるの
で、基準電圧の変動に伴なう低雑音増幅回路１１２Ａの
ＤＣオフセットの変動はミクサ１１３には伝わらない。
従って、低雑音増幅回路１１２Ａに対応した基準電流発
生回路１２１の出力側のスイッチＳＷ１は省略するよう
にしてもよい。
信号Ｔ１により先ず基準電圧発生回路ＶＲＣを活性化さ
せ、その基準電圧が安定してからスイッチＳＷ１をオン
させて各段のアンプの電流源に電流を流すことによって
ＤＣオフセットの変動を防止するようにされている。な
お、ＬＮＡ部１１２に関しては、低雑音増幅回路１１２
Ａとミクサ１１３とは容量を介してＡＣ結合されるの
で、基準電圧の変動に伴なう低雑音増幅回路１１２Ａの
ＤＣオフセットの変動はミクサ１１３には伝わらない。
従って、低雑音増幅回路１１２Ａに対応した基準電流発
生回路１２１の出力側のスイッチＳＷ１は省略するよう
にしてもよい。
【００３６】一方、受信系回路１１０のコントローラ１
１８は、ベースバンド＆システム制御部１５０からのコ
マンドコード等が格納されるレジスタ１１９や、該レジ
スタ１１９の値に基づき内部回路に制御信号を出力する
デコーダ回路、ベースバンド＆システム制御部１５０か
ら供給されたコマンドやオートキャリブレーション回路
１１７から出力されたキャリブレーション終了通知の信
号に基づき所定のタイミングの制御信号を生成するロジ
ック回路などから構成される。
１８は、ベースバンド＆システム制御部１５０からのコ
マンドコード等が格納されるレジスタ１１９や、該レジ
スタ１１９の値に基づき内部回路に制御信号を出力する
デコーダ回路、ベースバンド＆システム制御部１５０か
ら供給されたコマンドやオートキャリブレーション回路
１１７から出力されたキャリブレーション終了通知の信
号に基づき所定のタイミングの制御信号を生成するロジ
ック回路などから構成される。
【００３７】そして、コントローラ１１８は、供給され
たコマンドに基づいて上記低雑音増幅回路１１２Ａ、後
述のダミーＬＮＡ１１２Ｂ、ミクサ１１３、ＰＧＡ部１
１５の基準電圧発生回路ＶＲＣをアクティブにする制御
信号Ｔ１や、各基準電流発生回路１２１〜１２３で発生
された基準電流を対応するアンプに供給させる制御信号
Ｔ２、ダミーＬＮＡ１１２Ｂをアクティブにしてオート
キャリブレーションを実行可能にするためのオートキャ
リブレーション制御信号Ｔ２１、低雑音増幅回路１１２
Ａをアクティブにして信号の受信を行うための受信制御
信号Ｔ３を、所定条件および所定タイミングで生成して
出力する。
たコマンドに基づいて上記低雑音増幅回路１１２Ａ、後
述のダミーＬＮＡ１１２Ｂ、ミクサ１１３、ＰＧＡ部１
１５の基準電圧発生回路ＶＲＣをアクティブにする制御
信号Ｔ１や、各基準電流発生回路１２１〜１２３で発生
された基準電流を対応するアンプに供給させる制御信号
Ｔ２、ダミーＬＮＡ１１２Ｂをアクティブにしてオート
キャリブレーションを実行可能にするためのオートキャ
リブレーション制御信号Ｔ２１、低雑音増幅回路１１２
Ａをアクティブにして信号の受信を行うための受信制御
信号Ｔ３を、所定条件および所定タイミングで生成して
出力する。
【００３８】図４には、受信系回路１１０のより詳細な
構成を示す。
構成を示す。
【００３９】図４に示されているように、ＰＧＡ部１１
５は、高周波ノイズをカットするローパスフィルタＬＰ
Ｆ１〜ＬＰＦ３と利得制御可能なプログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３とを交互に縦続接続して
構成されている。ローパスフィルタＬＰＦ１〜ＬＰＦ３
は、初段よりも２段目、２段目よりも３段目の方がそれ
ぞれカットオフ周波数近傍での利得特性曲線の傾きが急
峻になるようにそれぞれ設計されている。
５は、高周波ノイズをカットするローパスフィルタＬＰ
Ｆ１〜ＬＰＦ３と利得制御可能なプログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３とを交互に縦続接続して
構成されている。ローパスフィルタＬＰＦ１〜ＬＰＦ３
は、初段よりも２段目、２段目よりも３段目の方がそれ
ぞれカットオフ周波数近傍での利得特性曲線の傾きが急
峻になるようにそれぞれ設計されている。
【００４０】なお、初段のローパスフィルタＬＰＦ１は
ミクサ１１３の出力側の負荷と外付けの容量素子Ｃ１と
から構成されている。容量素子Ｃ１は比較的容量が大き
い（例えば２２００ｐＦ）ため外付け素子とされてい
る。２段目のローパスフィルタＬＰＦ２は２次のフィル
タ、３段目のローパスフィルタＬＰＦ３は３次のフィル
タとされ、それらのフィルタを構成する容量素子は比較
的容量値が小さいためアンプを構成する素子と共に半導
体基板上に形成される。
ミクサ１１３の出力側の負荷と外付けの容量素子Ｃ１と
から構成されている。容量素子Ｃ１は比較的容量が大き
い（例えば２２００ｐＦ）ため外付け素子とされてい
る。２段目のローパスフィルタＬＰＦ２は２次のフィル
タ、３段目のローパスフィルタＬＰＦ３は３次のフィル
タとされ、それらのフィルタを構成する容量素子は比較
的容量値が小さいためアンプを構成する素子と共に半導
体基板上に形成される。
【００４１】上記プログラマブル・ゲイン・アンプＰＧ
Ａ１〜ＰＧＡ３は、３段で例えば１６００倍のような高
利得が得られるように設計される。ダイレクトコンバー
ジョン方式では、ミクサ１１３より後の信号は０Ｈｚ〜
７０ｋＨｚのベースバンド帯の信号となるため、ローパ
スフィルタＬＰＦ１〜ＬＰＦ３やプログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３などミクサ１１３より後
の回路は容量結合することが出来ず、ＤＣ結合とされて
いる。
Ａ１〜ＰＧＡ３は、３段で例えば１６００倍のような高
利得が得られるように設計される。ダイレクトコンバー
ジョン方式では、ミクサ１１３より後の信号は０Ｈｚ〜
７０ｋＨｚのベースバンド帯の信号となるため、ローパ
スフィルタＬＰＦ１〜ＬＰＦ３やプログラマブル・ゲイ
ン・アンプＰＧＡ１〜ＰＧＡ３などミクサ１１３より後
の回路は容量結合することが出来ず、ＤＣ結合とされて
いる。
【００４２】オートキャリブレーション回路１１７は、
各プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３
のそれぞれに対応して設けられており、各プログラマブ
ル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３の出力電位差を
デジタル信号に変換するＡＤコンバータ１２４Ａ〜１２
４Ｃと、該ＡＤコンバータ１２４Ａ〜１２４Ｃによる比
較結果に基づき対応するプログラマブル・ゲイン・アン
プＰＧＡ１〜ＰＧＡ３の差動入力に出力のＤＣオフセッ
トが「０」とするような入力オフセットを与えるＤＡコ
ンバータ１２５Ａ〜１２５Ｃと、各ＡＤコンバータ１２
５Ａ〜１２５Ｃに動作タイミングを与えるカウンタ１２
６などから構成される。
各プログラマブル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３
のそれぞれに対応して設けられており、各プログラマブ
ル・ゲイン・アンプＰＧＡ１〜ＰＧＡ３の出力電位差を
デジタル信号に変換するＡＤコンバータ１２４Ａ〜１２
４Ｃと、該ＡＤコンバータ１２４Ａ〜１２４Ｃによる比
較結果に基づき対応するプログラマブル・ゲイン・アン
プＰＧＡ１〜ＰＧＡ３の差動入力に出力のＤＣオフセッ
トが「０」とするような入力オフセットを与えるＤＡコ
ンバータ１２５Ａ〜１２５Ｃと、各ＡＤコンバータ１２
５Ａ〜１２５Ｃに動作タイミングを与えるカウンタ１２
６などから構成される。
【００４３】オートキャリブレーション回路１１７は、
コントローラ１１８からの指令によりキャリブレーショ
ンを開始すると、先ず、初段目のプログラマブル・ゲイ
ン・アンプＰＧＡ１のＤＣオフセットキャリブレーショ
ンを行い、初段目が完了したら次に２段目、２段目が完
了したら次に３段目と、１段ずつ順番にキャリブレーシ
ョンを行う。
コントローラ１１８からの指令によりキャリブレーショ
ンを開始すると、先ず、初段目のプログラマブル・ゲイ
ン・アンプＰＧＡ１のＤＣオフセットキャリブレーショ
ンを行い、初段目が完了したら次に２段目、２段目が完
了したら次に３段目と、１段ずつ順番にキャリブレーシ
ョンを行う。
【００４４】また、特に制限されないが、各段のＤＣオ
フセットキャリブレーションは、ＡＤコンバータ１２４
Ａ〜１２４Ｃによるアンプの差動出力の比較とＤＡコン
バータ１２５Ａ〜１２５Ｃによるアンプへの電圧印加と
を逐次繰り返して行う逐次比較方式を採用している。Ｄ
Ａコンバータ１２５Ａ〜１２５Ｃは、例えば電流値が
ｉ，２ｉ，４ｉ，８ｉ……のような関係にあるｎ種類
（ｎは正の整数で、例えば６のような値とされる）の重
み電流をｎビットの入力信号に応じて合成し電圧に変換
することで、２n段階の電圧値の中から１つを選択して
出力することが可能となっている。
フセットキャリブレーションは、ＡＤコンバータ１２４
Ａ〜１２４Ｃによるアンプの差動出力の比較とＤＡコン
バータ１２５Ａ〜１２５Ｃによるアンプへの電圧印加と
を逐次繰り返して行う逐次比較方式を採用している。Ｄ
Ａコンバータ１２５Ａ〜１２５Ｃは、例えば電流値が
ｉ，２ｉ，４ｉ，８ｉ……のような関係にあるｎ種類
（ｎは正の整数で、例えば６のような値とされる）の重
み電流をｎビットの入力信号に応じて合成し電圧に変換
することで、２n段階の電圧値の中から１つを選択して
出力することが可能となっている。
【００４５】そして、カウンタ１２６からのタイミング
信号によりＡＤコンバータ１２４Ａ〜１２４Ｃにおける
アンプ出力と基準電圧との比較と、そのＡＤ変換結果に
応じたＤＡコンバータ１２５Ａ〜１２５Ｃによる差動ア
ンプ入力への電圧印加とを、例えば６回繰り返し行うこ
とで、各段のプログラマブル・ゲイン・アンプＰＧＡ１
〜ＰＧＡ３のキャリブレーションがそれぞれ実行され
る。そして、キャリブレーションが完了したら、上記Ｄ
Ａコンバータ１２５Ａ〜１２５Ｃに設けられたレジスタ
ＲＥＧに各アンプのＤＣオフセットを「０」にさせるの
に必要な最終ＤＡ入力値を記憶させ、次のキャリブレー
ション時或いは受信モードを終えるまでその状態を保持
するように制御される。
信号によりＡＤコンバータ１２４Ａ〜１２４Ｃにおける
アンプ出力と基準電圧との比較と、そのＡＤ変換結果に
応じたＤＡコンバータ１２５Ａ〜１２５Ｃによる差動ア
ンプ入力への電圧印加とを、例えば６回繰り返し行うこ
とで、各段のプログラマブル・ゲイン・アンプＰＧＡ１
〜ＰＧＡ３のキャリブレーションがそれぞれ実行され
る。そして、キャリブレーションが完了したら、上記Ｄ
Ａコンバータ１２５Ａ〜１２５Ｃに設けられたレジスタ
ＲＥＧに各アンプのＤＣオフセットを「０」にさせるの
に必要な最終ＤＡ入力値を記憶させ、次のキャリブレー
ション時或いは受信モードを終えるまでその状態を保持
するように制御される。
【００４６】上記キャリブレーション動作は、カウンタ
１２６がコントローラ１１８からの制御信号に基づきシ
ステムクロックφｓをカウントして、初段のＡＤコンバ
ータ１２４Ａから２段目、３段目のＡＤコンバータ１２
４Ｂ，１２４Ｃに対するタイミング信号を順次生成し出
力することで、各段のアンプのＤＣオフセットキャリブ
レーションを順番に行なわせる。また、ＤＣオフセット
キャリブレーションが完了すると、完了を知らせる信号
がカウンタ１２６からコントローラ１１８に出力される
ようになっている。
１２６がコントローラ１１８からの制御信号に基づきシ
ステムクロックφｓをカウントして、初段のＡＤコンバ
ータ１２４Ａから２段目、３段目のＡＤコンバータ１２
４Ｂ，１２４Ｃに対するタイミング信号を順次生成し出
力することで、各段のアンプのＤＣオフセットキャリブ
レーションを順番に行なわせる。また、ＤＣオフセット
キャリブレーションが完了すると、完了を知らせる信号
がカウンタ１２６からコントローラ１１８に出力される
ようになっている。
【００４７】なお、この実施例では、特に制限されるも
のでないが、２段目のアンプＰＧＡ２と３段目のアンプ
ＰＧＡ３に関しては、入力端子に抵抗を付けて入力オフ
セットを調整可能な構成にしておいて出力電圧を見てＤ
Ｃオフセットが「０」になるように入力オフセットを変
化させるようにしているのに対し、初段のアンプＰＧＡ
１に関しては出力電圧を見てＤＣオフセットが「０」に
なるように出力を調整するように構成されている。
のでないが、２段目のアンプＰＧＡ２と３段目のアンプ
ＰＧＡ３に関しては、入力端子に抵抗を付けて入力オフ
セットを調整可能な構成にしておいて出力電圧を見てＤ
Ｃオフセットが「０」になるように入力オフセットを変
化させるようにしているのに対し、初段のアンプＰＧＡ
１に関しては出力電圧を見てＤＣオフセットが「０」に
なるように出力を調整するように構成されている。
【００４８】図５には、上記ミクサ回路１１３の回路例
を示す。この実施例のミクサ回路１１３は、互いにエミ
ッタ共通接続され差動の局部発振信号φlocal，／φloc
alがベースに入力されるとともに一方のコレクタが交差
結合された２組の差動入力トランジスタＱ１，Ｑ２；Ｑ
３，Ｑ４と、Ｑ１のコレクタおよびＱ４のコレクタと電
源電圧Ｖｃｃとの間に各々接続された抵抗Ｒ１，Ｒ２
と、Ｑ１，Ｑ２の共通エミッタと接地点との間に接続さ
れた定電流用トランジスタＱ５およびそのエミッタ抵抗
Ｒ３と、Ｑ３，Ｑ４の共通エミッタと接地点との間に接
続された定電流用トランジスタＱ６およびそのエミッタ
抵抗Ｒ４とにより構成されている。そして、定電流用ト
ランジスタＱ５，Ｑ６のエミッタと抵抗Ｒ３，Ｒ４との
接続ノードに容量Ｃ１，Ｃ２を介してそれぞれ差動の受
信信号ＲＦ，／ＲＦが入力され、差動入力トランジスタ
Ｑ１，Ｑ４のコレクタからφlocal，／φlocalとＲＦ，
／ＲＦの合成周波数信号が差動で出力される。
を示す。この実施例のミクサ回路１１３は、互いにエミ
ッタ共通接続され差動の局部発振信号φlocal，／φloc
alがベースに入力されるとともに一方のコレクタが交差
結合された２組の差動入力トランジスタＱ１，Ｑ２；Ｑ
３，Ｑ４と、Ｑ１のコレクタおよびＱ４のコレクタと電
源電圧Ｖｃｃとの間に各々接続された抵抗Ｒ１，Ｒ２
と、Ｑ１，Ｑ２の共通エミッタと接地点との間に接続さ
れた定電流用トランジスタＱ５およびそのエミッタ抵抗
Ｒ３と、Ｑ３，Ｑ４の共通エミッタと接地点との間に接
続された定電流用トランジスタＱ６およびそのエミッタ
抵抗Ｒ４とにより構成されている。そして、定電流用ト
ランジスタＱ５，Ｑ６のエミッタと抵抗Ｒ３，Ｒ４との
接続ノードに容量Ｃ１，Ｃ２を介してそれぞれ差動の受
信信号ＲＦ，／ＲＦが入力され、差動入力トランジスタ
Ｑ１，Ｑ４のコレクタからφlocal，／φlocalとＲＦ，
／ＲＦの合成周波数信号が差動で出力される。
【００４９】図６には、受信系回路１１０の入力部に設
けられる上記低雑音増幅回路１１２ＡとダミーＬＮＡ１
１２Ｂの回路例を示す。ダミーＬＮＡ１１２Ｂは、前述
したように、低雑音増幅回路１１２Ａと同一特性の素子
を用いて同一回路に構成された回路である。
けられる上記低雑音増幅回路１１２ＡとダミーＬＮＡ１
１２Ｂの回路例を示す。ダミーＬＮＡ１１２Ｂは、前述
したように、低雑音増幅回路１１２Ａと同一特性の素子
を用いて同一回路に構成された回路である。
【００５０】低雑音増幅回路１１２Ａは、図６に示すよ
うに、電源電圧Ｖｃｃと接地点との間に抵抗Ｒ１１とバ
イポーラトランジスタＱ１１とを直列接続してなるエミ
ッタ接地型の増幅回路と、トランジスタＱ１１とベース
が共通接続されカレントミラー回路を構成するトランジ
スタＱ１２およびこれと直列に接続された定電流源Ｉ１
とを含みトランジスタＱ１１にバイアス電流を流すバイ
アス回路８０とから構成されている。そして、該バイア
ス回路８０には定電流源Ｉ１とトランジスタＱ１２との
間に定電流源Ｉ１からの電流を遮断可能なスイッチＳＷ
２が設けられている。
うに、電源電圧Ｖｃｃと接地点との間に抵抗Ｒ１１とバ
イポーラトランジスタＱ１１とを直列接続してなるエミ
ッタ接地型の増幅回路と、トランジスタＱ１１とベース
が共通接続されカレントミラー回路を構成するトランジ
スタＱ１２およびこれと直列に接続された定電流源Ｉ１
とを含みトランジスタＱ１１にバイアス電流を流すバイ
アス回路８０とから構成されている。そして、該バイア
ス回路８０には定電流源Ｉ１とトランジスタＱ１２との
間に定電流源Ｉ１からの電流を遮断可能なスイッチＳＷ
２が設けられている。
【００５１】また、バイアス回路８０は、トランジスタ
Ｑ１１のベースに抵抗Ｒ１２，Ｒ１３を介してトランジ
スタＱ２のベース端子が接続され、且つこれらの抵抗Ｒ
１２，Ｒ１３の接続ノードｎ１にトランジスタＱ１２の
コレクタが接続されて、Ｑ１１とＱ１２がカレントミラ
ーを構成しているとともに、トランジスタＱ１１のベー
ス端子がアンテナＡＴにより受信された受信信号が入力
される外部入力端子ＲＦＩＮに接続されている。
Ｑ１１のベースに抵抗Ｒ１２，Ｒ１３を介してトランジ
スタＱ２のベース端子が接続され、且つこれらの抵抗Ｒ
１２，Ｒ１３の接続ノードｎ１にトランジスタＱ１２の
コレクタが接続されて、Ｑ１１とＱ１２がカレントミラ
ーを構成しているとともに、トランジスタＱ１１のベー
ス端子がアンテナＡＴにより受信された受信信号が入力
される外部入力端子ＲＦＩＮに接続されている。
【００５２】このように構成された低雑音増幅回路１１
２Ａにおいては、バイアス回路８０によりトランジスタ
Ｑ１１にコレクタ電流が流された状態で、入力端子ＲＦ
ＩＮよりＱ１１のベース端子に受信信号が入力されると
その信号を増幅した信号がＱ１１と抵抗Ｒ１１との接続
ノードｎ０に現われ、これがミクサ１１３に供給され
る。そして、スイッチＳＷ２が前述のコントローラ１１
８からの制御信号Ｔ３によりオフされ電流が遮断される
と、トランジスタＱ１１のコレクタ電流も流れなくなり
ベース電位は接地電位に低下するため、微少な受信信号
ではトランジスタＱ１１を駆動することができず、低雑
音増幅回路１１２Ａは非アクティブな状態になる。
２Ａにおいては、バイアス回路８０によりトランジスタ
Ｑ１１にコレクタ電流が流された状態で、入力端子ＲＦ
ＩＮよりＱ１１のベース端子に受信信号が入力されると
その信号を増幅した信号がＱ１１と抵抗Ｒ１１との接続
ノードｎ０に現われ、これがミクサ１１３に供給され
る。そして、スイッチＳＷ２が前述のコントローラ１１
８からの制御信号Ｔ３によりオフされ電流が遮断される
と、トランジスタＱ１１のコレクタ電流も流れなくなり
ベース電位は接地電位に低下するため、微少な受信信号
ではトランジスタＱ１１を駆動することができず、低雑
音増幅回路１１２Ａは非アクティブな状態になる。
【００５３】ダミーＬＮＡ１１２Ｂは、上記低雑音増幅
回路１１２Ａと同一の素子を用いて同一の回路に構成さ
れている。具体的には、抵抗Ｒ１１が共通負荷となるよ
うにトランジスタＱ１１と並列に設けられたダミー入力
トランジスタＱ２１と、該トランジスタＱ２１とカレン
トミラー接続されたトランジスタＱ２２、Ｑ２１−Ｑ２
２のベース間の抵抗Ｒ２２，Ｒ２３、Ｑ２２のコレクタ
側に接続されたスイッチＳＷ３、定電流源Ｉ２を含み低
雑音増幅回路１１２Ａ側のバイアス回路８０と同一構成
のバイアス回路９０とによりダミーＬＮＡ１１２Ｂが構
成されている。ただし、このダミーＬＮＡ１１２Ｂに設
けられているスイッチＳＷ３は、キャリブレーション実
行時にコントローラ１１８からの制御信号Ｔ２１により
正規の低雑音増幅回路１１２ＡのスイッチＳＷ２とは相
補的に、つまりＳＷ２がオフのときにオン、ＳＷ２がオ
ンのときはオフとなるように制御される。
回路１１２Ａと同一の素子を用いて同一の回路に構成さ
れている。具体的には、抵抗Ｒ１１が共通負荷となるよ
うにトランジスタＱ１１と並列に設けられたダミー入力
トランジスタＱ２１と、該トランジスタＱ２１とカレン
トミラー接続されたトランジスタＱ２２、Ｑ２１−Ｑ２
２のベース間の抵抗Ｒ２２，Ｒ２３、Ｑ２２のコレクタ
側に接続されたスイッチＳＷ３、定電流源Ｉ２を含み低
雑音増幅回路１１２Ａ側のバイアス回路８０と同一構成
のバイアス回路９０とによりダミーＬＮＡ１１２Ｂが構
成されている。ただし、このダミーＬＮＡ１１２Ｂに設
けられているスイッチＳＷ３は、キャリブレーション実
行時にコントローラ１１８からの制御信号Ｔ２１により
正規の低雑音増幅回路１１２ＡのスイッチＳＷ２とは相
補的に、つまりＳＷ２がオフのときにオン、ＳＷ２がオ
ンのときはオフとなるように制御される。
【００５４】また、低雑音増幅回路１１２Ａの入力端子
ＲＦＩＮに対応したダミーＬＮＡ１１２Ｂのノードｎ２
には、トランジスタＱ２１のベースに接続されるインピ
ーダンスがトランジスタＱ１１のベースに接続されてい
るインピーダンスと等しくなるように、入力端子ＲＦＩ
Ｎに外付けされているインダクタや容量からなる回路の
インピーダンスＺ０とほぼ等価なインピーダンスＺ１を
有するマッチング回路９１が接続されている。なお、半
導体基板上にインダクタを形成するのは難しいことか
ら、等価インピーダンスＺ１は、抵抗と容量の組み合わ
せにより、入力端子ＲＦＩＮに受信して内部回路に取り
込む信号の周波数ωｉｎに対してほぼ等価なインピーダ
ンスＺ１が得られるように設計される。
ＲＦＩＮに対応したダミーＬＮＡ１１２Ｂのノードｎ２
には、トランジスタＱ２１のベースに接続されるインピ
ーダンスがトランジスタＱ１１のベースに接続されてい
るインピーダンスと等しくなるように、入力端子ＲＦＩ
Ｎに外付けされているインダクタや容量からなる回路の
インピーダンスＺ０とほぼ等価なインピーダンスＺ１を
有するマッチング回路９１が接続されている。なお、半
導体基板上にインダクタを形成するのは難しいことか
ら、等価インピーダンスＺ１は、抵抗と容量の組み合わ
せにより、入力端子ＲＦＩＮに受信して内部回路に取り
込む信号の周波数ωｉｎに対してほぼ等価なインピーダ
ンスＺ１が得られるように設計される。
【００５５】さらに、低雑音増幅回路１１２Ａは、局部
発振器の漏洩ノイズが入力され難いようにするため、半
導体基板上において発振系回路１４０やミクサ１１３か
ら離れた領域に形成されるのが一般的であるが、ダミー
ＬＮＡ１１２Ｂも同様な領域に形成すると良い。
発振器の漏洩ノイズが入力され難いようにするため、半
導体基板上において発振系回路１４０やミクサ１１３か
ら離れた領域に形成されるのが一般的であるが、ダミー
ＬＮＡ１１２Ｂも同様な領域に形成すると良い。
【００５６】なお、低雑音増幅回路１１２ＡやダミーＬ
ＮＡ１１２Ｂの構成およびその周辺回路の構成は、図６
に示されているような構成に限られるものではなく、例
えば、低雑音増幅回路１１２Ａとミクサ１１３との間
に、利得を２段階に切換え可能な利得可変アンプＡＭＰ
１（図４参照）を設け、受信信号の振幅が大きい場合に
はベースバンド＆システム制御部１５０の制御によりこ
の利得可変アンプＡＭＰ１の利得を低い方に切り替え、
受信信号の振幅が小さい場合にはベースバンド＆システ
ム制御部１５０の制御により利得可変アンプＡＭＰ１の
利得を高い方に切り替えるようにしても良い。
ＮＡ１１２Ｂの構成およびその周辺回路の構成は、図６
に示されているような構成に限られるものではなく、例
えば、低雑音増幅回路１１２Ａとミクサ１１３との間
に、利得を２段階に切換え可能な利得可変アンプＡＭＰ
１（図４参照）を設け、受信信号の振幅が大きい場合に
はベースバンド＆システム制御部１５０の制御によりこ
の利得可変アンプＡＭＰ１の利得を低い方に切り替え、
受信信号の振幅が小さい場合にはベースバンド＆システ
ム制御部１５０の制御により利得可変アンプＡＭＰ１の
利得を高い方に切り替えるようにしても良い。
【００５７】また、低雑音増幅回路１１２Ａを差動型に
構成して、アンテナＡＴで受信された受信信号を差動信
号に変換して低雑音増幅回路に入力するような構成にす
ることも出来る。図７には、そのような実施例に適用可
能な差動型の低雑音増幅回路１１２ＡとダミーＬＮＡ１
１２Ｂの構成例が示されている。なお、図７の回路は図
６の回路を差動型としたもので、基本的な構成および動
作は図６の回路と同一であるので詳しい説明は省略す
る。また、図７の実施例では、特に制限されるものでな
いが、低雑音増幅回路１１２Ａの入力トランジスタＱ１
１，Ｑ１１’のエミッタは外部端子として設けられたグ
ランドピンにそれぞれ接続されている。これにより、グ
ランドライン廻りのノイズを低減することができる。一
方、ダミーＬＮＡ１１２Ｂの入力トランジスタＱ２１，
Ｑ２１’のエミッタはチップ内部のグランドラインにそ
れぞれ接続されている。
構成して、アンテナＡＴで受信された受信信号を差動信
号に変換して低雑音増幅回路に入力するような構成にす
ることも出来る。図７には、そのような実施例に適用可
能な差動型の低雑音増幅回路１１２ＡとダミーＬＮＡ１
１２Ｂの構成例が示されている。なお、図７の回路は図
６の回路を差動型としたもので、基本的な構成および動
作は図６の回路と同一であるので詳しい説明は省略す
る。また、図７の実施例では、特に制限されるものでな
いが、低雑音増幅回路１１２Ａの入力トランジスタＱ１
１，Ｑ１１’のエミッタは外部端子として設けられたグ
ランドピンにそれぞれ接続されている。これにより、グ
ランドライン廻りのノイズを低減することができる。一
方、ダミーＬＮＡ１１２Ｂの入力トランジスタＱ２１，
Ｑ２１’のエミッタはチップ内部のグランドラインにそ
れぞれ接続されている。
【００５８】次に、上記ダミーＬＮＡ１１２Ｂを利用し
たオフセットのキャリブレーション動作について説明す
る。図８には、アイドルモード（待機モード）から受信
モードへの切換り処理のフローチャートを、図９にはア
イドルモードから受信モードへ切換る際の動作タイムチ
ャートを示す。
たオフセットのキャリブレーション動作について説明す
る。図８には、アイドルモード（待機モード）から受信
モードへの切換り処理のフローチャートを、図９にはア
イドルモードから受信モードへ切換る際の動作タイムチ
ャートを示す。
【００５９】アイドルモードから受信モードへの切換え
は、例えば、携帯電話が待ち受け状態にあるときに携帯
電話がどの基地局の無線ゾーンにあるかを確認するため
に、基地局からの信号を所定間隔毎に受信する間歇受信
の際に発生するものであり、予め設定されている所定間
隔毎にベースバンド回路によりアイドルモードから受信
モードへのモード切換え処理が開始される。
は、例えば、携帯電話が待ち受け状態にあるときに携帯
電話がどの基地局の無線ゾーンにあるかを確認するため
に、基地局からの信号を所定間隔毎に受信する間歇受信
の際に発生するものであり、予め設定されている所定間
隔毎にベースバンド回路によりアイドルモードから受信
モードへのモード切換え処理が開始される。
【００６０】所定のタイミングがきてベースバンド回路
１５０で受信モードへのモード切換え処理が開始される
と、まず、ベースバンド回路１５０からコントローラ１
１８へ、発振系回路１４０の発振動作開始と受信系回路
１１０の各部の基準電流発生回路の基準電圧発生回路Ｖ
ＲＣをアクティブにさせるコマンドコード（ウォームア
ップ・コマンド）が出力される。
１５０で受信モードへのモード切換え処理が開始される
と、まず、ベースバンド回路１５０からコントローラ１
１８へ、発振系回路１４０の発振動作開始と受信系回路
１１０の各部の基準電流発生回路の基準電圧発生回路Ｖ
ＲＣをアクティブにさせるコマンドコード（ウォームア
ップ・コマンド）が出力される。
【００６１】このベースバンド回路１５０からのコマン
ド制御により、発振系回路１４０の局部発振器が発振動
作を開始する一方、受信系回路１１０ではコントローラ
１１８からの制御信号Ｔ１がハイレベルに変化されて、
受信系回路１１０の各部の基準電流発生回路の基準電圧
発生回路ＶＲＣがアクティブにされる。このとき、基準
電流発生回路は立上りから電流が安定するまでにトラン
ジスタの素子特性に応じた所定時間を要する。具体的に
は、図９に示すように、基準電流発生回路の立上り直後
は定常時の電流よりも大きな電流が出力され、その後次
第に所定の定常電流に近づいていく。
ド制御により、発振系回路１４０の局部発振器が発振動
作を開始する一方、受信系回路１１０ではコントローラ
１１８からの制御信号Ｔ１がハイレベルに変化されて、
受信系回路１１０の各部の基準電流発生回路の基準電圧
発生回路ＶＲＣがアクティブにされる。このとき、基準
電流発生回路は立上りから電流が安定するまでにトラン
ジスタの素子特性に応じた所定時間を要する。具体的に
は、図９に示すように、基準電流発生回路の立上り直後
は定常時の電流よりも大きな電流が出力され、その後次
第に所定の定常電流に近づいていく。
【００６２】ベースバンド回路１５０では、上記基準電
流回路の基準電圧発生回路ＶＲＣをアクティブにするコ
マンドコードを出力したら、次に内部のカウンタ等によ
り所定期間を計時したタイミングで受信系回路１１０の
コントローラ１１８へ、ミクサ１１３とＰＧＡ部１１５
をアクティブにしてＰＧＡ部１１５におけるＤＣオフセ
ットキャリブレーションを実行させるコマンドコードを
送信する。
流回路の基準電圧発生回路ＶＲＣをアクティブにするコ
マンドコードを出力したら、次に内部のカウンタ等によ
り所定期間を計時したタイミングで受信系回路１１０の
コントローラ１１８へ、ミクサ１１３とＰＧＡ部１１５
をアクティブにしてＰＧＡ部１１５におけるＤＣオフセ
ットキャリブレーションを実行させるコマンドコードを
送信する。
【００６３】このコマンドコードが受信系回路１１０の
コントローラ１１８へ送られると、受信系回路１１０の
コントローラ１１８では、このコマンドコードをデコー
ドして、ミクサ１１３とＰＧＡ部１１５をアクティブに
する制御信号Ｔ２と、オートキャリブレーションモード
信号Ｔ２１とをほぼ同時に出力する。制御信号Ｔ２は、
ミクサ１１３とＰＧＡ部１１５にそれぞれ設けられてい
る前記基準電流発生回路の出力側のスイッチＳＷ１に供
給され、該スイッチＳＷ１がオン状態にされることで、
先の制御信号Ｔ１で生成された基準電流と同一の電流が
カレントミラー回路の動作でミクサ１１３とＰＧＡ部１
１５の電流源にそれぞれ流され、ミクサ１１３とＰＧＡ
部１１５がアクティブにされる。
コントローラ１１８へ送られると、受信系回路１１０の
コントローラ１１８では、このコマンドコードをデコー
ドして、ミクサ１１３とＰＧＡ部１１５をアクティブに
する制御信号Ｔ２と、オートキャリブレーションモード
信号Ｔ２１とをほぼ同時に出力する。制御信号Ｔ２は、
ミクサ１１３とＰＧＡ部１１５にそれぞれ設けられてい
る前記基準電流発生回路の出力側のスイッチＳＷ１に供
給され、該スイッチＳＷ１がオン状態にされることで、
先の制御信号Ｔ１で生成された基準電流と同一の電流が
カレントミラー回路の動作でミクサ１１３とＰＧＡ部１
１５の電流源にそれぞれ流され、ミクサ１１３とＰＧＡ
部１１５がアクティブにされる。
【００６４】一方、オートキャリブレーションモード信
号Ｔ２１は、ダミーＬＮＡ１１２Ｂに動作電流を供給す
るパスに設けられたスイッチＳＷ３に供給されて該スイ
ッチＳＷ３がオン状態にされ、ダミーＬＮＡ１１２Ｂが
アクティブにされる。そして、これと同時に、オートキ
ャリブレーションモード信号Ｔ２１がオートキャリブレ
ーション回路１１７に入力され、該回路内部のカウンタ
１２６が動作してオートキャリブレーション処理が開始
され、ダミーＬＮＡ１１２Ｂがアクティブな状態でＰＧ
Ａ部１１５におけるオートキャリブレーションが行なわ
れる。
号Ｔ２１は、ダミーＬＮＡ１１２Ｂに動作電流を供給す
るパスに設けられたスイッチＳＷ３に供給されて該スイ
ッチＳＷ３がオン状態にされ、ダミーＬＮＡ１１２Ｂが
アクティブにされる。そして、これと同時に、オートキ
ャリブレーションモード信号Ｔ２１がオートキャリブレ
ーション回路１１７に入力され、該回路内部のカウンタ
１２６が動作してオートキャリブレーション処理が開始
され、ダミーＬＮＡ１１２Ｂがアクティブな状態でＰＧ
Ａ部１１５におけるオートキャリブレーションが行なわ
れる。
【００６５】ダミーＬＮＡ１１２Ｂが設けられていない
図１２のような低雑音増幅回路におけるミクサ１１３の
入力側のインピーダンスは、抵抗Ｒ１１とミクサの入力
端子側の寄生容量Ｃｓの並列接続とみなすことができ
る。局部発振信号の漏洩ノイズは、ミクサの入力端子側
のインピーダンスを通して混入すると考えられる。そし
て、この入力端子側のインピーダンスのうち抵抗Ｒ１１
は低雑音増幅回路１１２Ａのオン、オフ状態で変化しな
いが、寄生容量Ｃｓはオン、オフ状態でその充放電電流
が極端に相違するためインピーダンスが大きく変化す
る。
図１２のような低雑音増幅回路におけるミクサ１１３の
入力側のインピーダンスは、抵抗Ｒ１１とミクサの入力
端子側の寄生容量Ｃｓの並列接続とみなすことができ
る。局部発振信号の漏洩ノイズは、ミクサの入力端子側
のインピーダンスを通して混入すると考えられる。そし
て、この入力端子側のインピーダンスのうち抵抗Ｒ１１
は低雑音増幅回路１１２Ａのオン、オフ状態で変化しな
いが、寄生容量Ｃｓはオン、オフ状態でその充放電電流
が極端に相違するためインピーダンスが大きく変化す
る。
【００６６】そのため、アンテナからの妨害波の影響を
なくすためスイッチＳＷ２をオフして低雑音増幅回路１
１２Ａの電流を遮断している状態では、ミクサ１１３の
入力側のインピーダンスは小さいので局部発振信号の漏
洩ノイズの影響は小さく、図９に実線で示されているよ
うに、ミクサ１１３の出力はＤＣオフセットがほぼ
「０」に近い値となり、オートキャリブレーションによ
るＤＣオフセットの校正の量も僅かである。そして、そ
の後、低雑音増幅回路１１２Ａがオンされると、ミクサ
の入力端子側の寄生容量Ｃｓが大きくなって局部発振信
号の漏洩ノイズが混入し易くなり、その影響でミクサ１
１３の出力のＤＣオフセットが急激に拡大する。従っ
て、ダミーＬＮＡ１１２Ｂが設けられていない場合ある
いはダミーＬＮＡがあってもそれがオフされている場合
には、キャリブレーションを行なってもこのＤＣオフセ
ットを校正することができない。
なくすためスイッチＳＷ２をオフして低雑音増幅回路１
１２Ａの電流を遮断している状態では、ミクサ１１３の
入力側のインピーダンスは小さいので局部発振信号の漏
洩ノイズの影響は小さく、図９に実線で示されているよ
うに、ミクサ１１３の出力はＤＣオフセットがほぼ
「０」に近い値となり、オートキャリブレーションによ
るＤＣオフセットの校正の量も僅かである。そして、そ
の後、低雑音増幅回路１１２Ａがオンされると、ミクサ
の入力端子側の寄生容量Ｃｓが大きくなって局部発振信
号の漏洩ノイズが混入し易くなり、その影響でミクサ１
１３の出力のＤＣオフセットが急激に拡大する。従っ
て、ダミーＬＮＡ１１２Ｂが設けられていない場合ある
いはダミーＬＮＡがあってもそれがオフされている場合
には、キャリブレーションを行なってもこのＤＣオフセ
ットを校正することができない。
【００６７】しかるに、この実施例においては、ダミー
ＬＮＡ１１２Ｂをオンさせた状態でオートキャリブレー
ションを行なうため、ダミーＬＮＡ１１２Ｂをオンさせ
ることにより低雑音増幅回路１１２Ａがオフされていて
も、図９に破線で示すようにミクサ１１３の出力にはＤ
Ｃオフセットが低雑音増幅回路１１２Ａがオンされてい
る通常受信動作時と同じ大きさで現われる。そして、こ
のＤＣオフセットを校正するようにオートキャリブレー
ションが行なわれるため、ダミーＬＮＡ１１２Ｂが設け
られていない場合に比べて大幅にＤＣオフセットを校正
させることができる。なお、ＰＧＡ部１１５が図４の実
施例のように３段で構成されている場合、局部発振信号
の漏洩ノイズの影響によるＤＣオフセットの校正は主と
して初段の利得可変アンプＰＧＡ１で行なわれ、後段の
利得可変アンプＰＧＡ２，ＰＧＡ３では専らそれらのア
ンプ自身の素子バラツキによるＤＣオフセットを校正す
るオートキャリブレーションが行なわれる。
ＬＮＡ１１２Ｂをオンさせた状態でオートキャリブレー
ションを行なうため、ダミーＬＮＡ１１２Ｂをオンさせ
ることにより低雑音増幅回路１１２Ａがオフされていて
も、図９に破線で示すようにミクサ１１３の出力にはＤ
Ｃオフセットが低雑音増幅回路１１２Ａがオンされてい
る通常受信動作時と同じ大きさで現われる。そして、こ
のＤＣオフセットを校正するようにオートキャリブレー
ションが行なわれるため、ダミーＬＮＡ１１２Ｂが設け
られていない場合に比べて大幅にＤＣオフセットを校正
させることができる。なお、ＰＧＡ部１１５が図４の実
施例のように３段で構成されている場合、局部発振信号
の漏洩ノイズの影響によるＤＣオフセットの校正は主と
して初段の利得可変アンプＰＧＡ１で行なわれ、後段の
利得可変アンプＰＧＡ２，ＰＧＡ３では専らそれらのア
ンプ自身の素子バラツキによるＤＣオフセットを校正す
るオートキャリブレーションが行なわれる。
【００６８】上記のようにしてオートキャリブレーショ
ン回路１１７によるキャリブレーション動作が完了する
と、ＰＧＡ部１１５のＤＡコンバータ１２５Ａ〜１２５
Ｃに設けられたレジスタＲＥＧに各アンプのＤＣオフセ
ットを「０」にさせるのに必要な最終ＤＡ入力値が保持
され、オートキャリブレーション回路１１７からコント
ローラ１１８へキャリブレーション処理の完了を示す応
答信号が出力される。
ン回路１１７によるキャリブレーション動作が完了する
と、ＰＧＡ部１１５のＤＡコンバータ１２５Ａ〜１２５
Ｃに設けられたレジスタＲＥＧに各アンプのＤＣオフセ
ットを「０」にさせるのに必要な最終ＤＡ入力値が保持
され、オートキャリブレーション回路１１７からコント
ローラ１１８へキャリブレーション処理の完了を示す応
答信号が出力される。
【００６９】コントローラ１１８はキャリブレーション
処理の完了が知らされると、オートキャリブレーション
モード信号Ｔ２１をローレベルに立ち下げ、同時に受信
モード信号Ｔ３を立ち上げて低雑音増幅回路１１２Ａを
アクティブにして受信モードに移行させる。そして、そ
れによりアンテナからの信号受信が可能となり、受信信
号が低雑音増幅回路１１２Ａ、ミクサ１１３およびＰＧ
Ａ部１１５を通ることでベースバンド信号に復調・増幅
されてベースバンド＆システム制御部１５０に入力され
る。
処理の完了が知らされると、オートキャリブレーション
モード信号Ｔ２１をローレベルに立ち下げ、同時に受信
モード信号Ｔ３を立ち上げて低雑音増幅回路１１２Ａを
アクティブにして受信モードに移行させる。そして、そ
れによりアンテナからの信号受信が可能となり、受信信
号が低雑音増幅回路１１２Ａ、ミクサ１１３およびＰＧ
Ａ部１１５を通ることでベースバンド信号に復調・増幅
されてベースバンド＆システム制御部１５０に入力され
る。
【００７０】そして、上記一連の受信処理が終わると、
ベースバンド＆システム制御部１５０から受信系回路１
１０のコントローラ１１８にアイドルモード（スリープ
モード）への移行コマンドが出力される。このコマンド
に基づいて受信系回路１１０のコントローラ１１８は、
制御信号Ｔ１，Ｔ２と受信モード信号Ｔ３をローレベル
に変化させて、受信系回路１１０のアンプの電流源に流
れていた動作電流を遮断させ、アイドルモード（待受け
状態）へ移行する。
ベースバンド＆システム制御部１５０から受信系回路１
１０のコントローラ１１８にアイドルモード（スリープ
モード）への移行コマンドが出力される。このコマンド
に基づいて受信系回路１１０のコントローラ１１８は、
制御信号Ｔ１，Ｔ２と受信モード信号Ｔ３をローレベル
に変化させて、受信系回路１１０のアンプの電流源に流
れていた動作電流を遮断させ、アイドルモード（待受け
状態）へ移行する。
【００７１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例の受信系回路においては、ミクサ１１３の前段
にも利得可変アンプＡＭＰ１を設けているが、このアン
プは省略することができる。また、ミクサ１１３の後段
の利得可変アンプ１１５は３段で構成されているが、２
段あるいは４段以上であっても良い。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例の受信系回路においては、ミクサ１１３の前段
にも利得可変アンプＡＭＰ１を設けているが、このアン
プは省略することができる。また、ミクサ１１３の後段
の利得可変アンプ１１５は３段で構成されているが、２
段あるいは４段以上であっても良い。
【００７２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話器に用いられるダイレクトコンバージョン方式の信号
処理用半導体集積回路に適用した場合を説明したが、本
発明はそれに限定されるものでなく、複数のアンプがＤ
Ｃ結合で多段に接続されているアナログ回路を内蔵した
半導体集積回路に広く利用することができる。
なされた発明をその背景となった利用分野である携帯電
話器に用いられるダイレクトコンバージョン方式の信号
処理用半導体集積回路に適用した場合を説明したが、本
発明はそれに限定されるものでなく、複数のアンプがＤ
Ｃ結合で多段に接続されているアナログ回路を内蔵した
半導体集積回路に広く利用することができる。
【００７３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯電
話器に用いられるダイレクトコンバージョン方式の信号
処理用半導体集積回路に適用した場合を説明したが、本
発明はそれに限定されるものでなく、複数のアンプが多
段接続されている構成を有するアナログ回路およびそれ
を内蔵した半導体集積回路に利用することができる。
なされた発明をその背景となった利用分野である携帯電
話器に用いられるダイレクトコンバージョン方式の信号
処理用半導体集積回路に適用した場合を説明したが、本
発明はそれに限定されるものでなく、複数のアンプが多
段接続されている構成を有するアナログ回路およびそれ
を内蔵した半導体集積回路に利用することができる。
【００７４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００７５】すなわち、ダイレクトコンバージョン方式
の信号処理用半導体集積回路において、受信モードに移
行する際における可変利得アンプの出力の直流電圧変動
を抑え、安定した受信特性を再現し受信感度を向上させ
ることができる。
の信号処理用半導体集積回路において、受信モードに移
行する際における可変利得アンプの出力の直流電圧変動
を抑え、安定した受信特性を再現し受信感度を向上させ
ることができる。
【図１】本発明を適用して好適な携帯電話の信号処理シ
ステムの実施例を示す構成図である。
ステムの実施例を示す構成図である。
【図２】受信系回路１１０における信号受信部の駆動方
式の詳細例を示すブロック図である。
式の詳細例を示すブロック図である。
【図３】図２の基準電流発生回路の一例を示す構成図で
ある。
ある。
【図４】オートキャリブレーション回路１１７を含めた
信号受信部の詳細例を示すブロック図である。
信号受信部の詳細例を示すブロック図である。
【図５】ミクサ回路１１３の回路例を示す回路図であ
る。
る。
【図６】ＬＮＡ回路１１２ＡとダミーＬＮＡ１１２Ｂの
詳細例を示す回路図である。
詳細例を示す回路図である。
【図７】差動型のＬＮＡ回路１１２ＡとダミーＬＮＡ１
１２Ｂの一例を示す回路図である。
１２Ｂの一例を示す回路図である。
【図８】信号受信部のアイドルモードと受信モードとの
切換り時の処理手順を示すフローチャートである。
切換り時の処理手順を示すフローチャートである。
【図９】信号受信部のアイドルモードと受信モードとの
切換り時の動作波形を示すタイムチャートである。
切換り時の動作波形を示すタイムチャートである。
【図１０】従来の携帯電話器に用いられているスーパー
ヘテロダイン方式の受信系回路の構成例を示すブロック
図である。
ヘテロダイン方式の受信系回路の構成例を示すブロック
図である。
【図１１】ダイレクトコンバージョン方式の受信系回路
における局所発振信号の漏洩ノイズによるセルフミキシ
ング作用を説明する参考図である。
における局所発振信号の漏洩ノイズによるセルフミキシ
ング作用を説明する参考図である。
【図１２】従来の低雑音増幅回路（ＬＮＡ）の一例を示
す回路図である。
す回路図である。
ＡＴ 送受信用アンテナ １００ 信号処理用半導体集積回路 １１０ 受信系回路 １１１ ＳＡＷフィルタ １１２ ＬＮＡ部 １１２Ａ 低雑音増幅回路（ＬＮＡ） １１２Ｂ ダミーＬＮＡ １１３ ミクサ（ＭＩＸ） １１５ ＰＧＡ部 １１７ オートキャリブレーション回路 １１８ コントローラ １２１〜１２３ 基準電流発生回路 １３０ 送信系回路 １４０ 発振系回路 １５０ ベースバンド＆システム制御部 １６０ Ｄ／Ａコンバータ １７０ スピーカ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 弘孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5J092 AA01 CA11 CA13 FA02 FA13 FR14 HA08 HA25 HA29 HA38 KA00 KA05 KA06 KA09 KA11 KA29 KA32 KA34 KA41 KA42 KA44 KA53 KA62 MA08 SA13 TA01 TA06 TA07 5K061 AA01 BB12 CC36
Claims (10)
- 【請求項１】 受信信号を増幅する第１の増幅回路と、
増幅された信号と所定周波数の発振信号とを合成して音
声周波数のベースバンド信号に変換する周波数変換手段
と、該周波数変換手段とＤＣ結合され周波数変換手段で
周波数変換された信号を増幅する第２の増幅回路とを含
む受信系回路を備え、該受信系回路が活性化される第１
の動作モードと非活性化される第２の動作モードとを有
する信号処理用半導体集積回路であって、 上記第２の動作モードから第１の動作モードに移行する
際に、上記周波数変換手段および上記第２の増幅回路の
動作電流を流す電流源のバイアス電圧を生成する基準電
圧発生回路が活性化され、その後に上記周波数変換手段
および上記第２の増幅回路の電流源にバイアス電圧が伝
達されて当該周波数変換手段および第２の増幅回路が活
性化されるように構成されてなることを特徴とする信号
処理用半導体集積回路。 - 【請求項２】 上記周波数変換手段および上記第２の増
幅回路の電流源にバイアス電圧が伝達された後に、上記
第２の増幅回路において出力のＤＣオフセットを小さく
するキャリブレーションが行なわれ、しかる後に上記第
１の増幅回路が活性化されるように構成されてなること
を特徴とする請求項１に記載の信号処理用半導体集積回
路。 - 【請求項３】 上記第２の増幅回路は複数の増幅段から
構成されており、各増幅段において出力のＤＣオフセッ
トを小さくするキャリブレーションが行なわれることを
特徴とする請求項２に記載の信号処理用半導体集積回
路。 - 【請求項４】 上記基準電圧発生回路は、上記第１の増
幅回路と周波数変換手段と第２の増幅回路のそれぞれに
対応して複数個設けられていることを特徴とする請求項
１〜３のいずれかに記載の信号処理用半導体集積回路。 - 【請求項５】 上記周波数変換手段の入力側には上記第
１の増幅回路と同一の回路構成を有するダミーの増幅回
路が接続され、上記基準電圧発生回路の出力電圧が安定
した後に上記ダミーの増幅回路および周波数変換手段並
び上記第２の増幅回路の電流源にバイアス電圧が伝達さ
れ、上記第２の増幅回路において出力のＤＣオフセット
を小さくするキャリブレーションが行なわれることを特
徴とする請求項１〜４のいずれかに記載の信号処理用半
導体集積回路。 - 【請求項６】 上記第２の増幅回路におけるキャリブレ
ーションが行なわれた後に上記ダミーの増幅回路の電流
源へのバイアス電圧の伝達が遮断され、上記第１の増幅
回路の電流源へのバイアス電圧の伝達が行なわれること
を特徴とする請求項５に記載の信号処理用半導体集積回
路。 - 【請求項７】 請求項１〜６のいずれかに記載の受信系
回路と、 送信信号を変調する変調回路と、変調された信号と発振
信号とを合成してより周波数の高い信号に変換するアッ
プコンバート用の周波数変換手段とを含む送信系回路
と、 上記受信系回路および送信系回路を制御する制御系回路
と、 上記受信系回路および送信系回路で合成される発振信号
もしくは発振制御信号を生成する発振系回路と、が１つ
の半導体基板上に形成されてなることを特徴とする信号
処理用半導体集積回路。 - 【請求項８】 請求項７に記載の信号処理用半導体集積
回路と、 受信ベースバンド信号から音声信号への変換や音声信号
からベースバンド信号への変換等の信号処理および上記
信号処理用半導体集積回路の制御を行なう半導体集積回
路化されたベースバンド回路とを備えた無線通信システ
ムであって、 上記基準電圧発生回路を活性化させる指令信号と、上記
周波数変換手段および上記第２の増幅回路を活性化させ
る指令信号は、上記ベースバンド回路から上記信号処理
用半導体集積回路へ供給されるように構成されているこ
とを特徴とする無線通信システム。 - 【請求項９】 上記基準電圧発生回路を活性化させる
指令信号と、上記周波数変換手段および上記第２の増幅
回路を活性化させる指令信号は、上記ベースバンド回路
から上記信号処理用半導体集積回路内の上記制御系回路
へ供給されるように構成されていることを特徴とする請
求項８に記載の無線通信システム。 - 【請求項１０】 受信信号を増幅する第１の増幅回路
と、増幅された信号と所定周波数の発振信号とを合成し
て音声周波数のベースバンド信号に変換する周波数変換
手段と、該周波数変換手段とＤＣ結合され周波数変換手
段で周波数変換された信号を増幅する第２の増幅回路と
を含む受信系回路を備え、該受信系回路が活性化される
第１の動作モードと非活性化される第２の動作モードと
を有する信号処理用半導体集積回路における制御方法で
あって、 上記第２の動作モードから第１の動作モードに移行する
際に、上記周波数変換手段および上記第２の増幅回路の
動作電流を流す電流源のバイアス電圧を生成する基準電
圧発生回路が活性化され、所定時間後に上記周波数変換
手段および上記第２の増幅回路の電流源にバイアス電圧
を伝達させて当該周波数変換手段および第２の増幅回路
を活性化させることを特徴とする信号処理用半導体集積
回路おける制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005574A JP3907157B2 (ja) | 2001-01-12 | 2001-01-12 | 信号処理用半導体集積回路および無線通信システム |
| US10/033,792 US7085587B2 (en) | 2001-01-12 | 2002-01-03 | Signal processing semiconductor integrated circuit device and wireless communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005574A JP3907157B2 (ja) | 2001-01-12 | 2001-01-12 | 信号処理用半導体集積回路および無線通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217762A true JP2002217762A (ja) | 2002-08-02 |
| JP3907157B2 JP3907157B2 (ja) | 2007-04-18 |
Family
ID=18873607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005574A Expired - Fee Related JP3907157B2 (ja) | 2001-01-12 | 2001-01-12 | 信号処理用半導体集積回路および無線通信システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7085587B2 (ja) |
| JP (1) | JP3907157B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006020265A (ja) * | 2004-06-30 | 2006-01-19 | Renesas Technology Corp | 無線通信受信装置 |
| JP2006522570A (ja) * | 2003-04-03 | 2006-09-28 | フェアチャイルド・セミコンダクター・コーポレーション | 低シャットダウン電流を有する切替自在な増幅回路 |
| US7471748B2 (en) | 2003-06-24 | 2008-12-30 | Renesas Technology Corp. | Communication semiconductor integrated circuit, radio communication system, and adjustment method of gain and offset |
| JP2009200797A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2009200829A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816718B2 (en) * | 2002-02-07 | 2004-11-09 | Rf Micro Devices, Inc. | DC offset correction using dummy amplifier |
| DE10239856A1 (de) * | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Schaltungsanordnung mit Frequenzumsetzer |
| DE10255606A1 (de) * | 2002-11-28 | 2004-06-17 | Infineon Technologies Ag | Verstärkeranordnung, Empfänger mit der Verstärkeranordnung und Verfahren zum Betrieb eines programmierbaren Verstärkers |
| US7302246B2 (en) * | 2002-12-23 | 2007-11-27 | Intel Corporation | Programmable gain amplifier with self-adjusting offset correction |
| JP2005167519A (ja) * | 2003-12-01 | 2005-06-23 | Sony Ericsson Mobilecommunications Japan Inc | 携帯通信端末装置及び利得可変回路 |
| KR100652899B1 (ko) * | 2003-12-26 | 2006-12-06 | 한국전자통신연구원 | 직접 변환 ｒｆ 프론트-앤드 송수신기 및 그 구성요소들 |
| JP2005210261A (ja) * | 2004-01-21 | 2005-08-04 | Renesas Technology Corp | 無線通信システムおよび高周波ｉｃ |
| US7409189B2 (en) * | 2004-03-30 | 2008-08-05 | Intel Corporation | Calibration and testing architecture for receivers |
| DE102004024875B4 (de) * | 2004-05-19 | 2006-09-07 | Infineon Technologies Ag | Verstärkeranordnung und Verfahren zur Kompensation eines Signalanteils in einer Verstärkeranordnung |
| US7570696B2 (en) * | 2004-06-25 | 2009-08-04 | Intel Corporation | Multiple input multiple output multicarrier communication system and methods with quantized beamforming feedback |
| WO2006109296A2 (en) * | 2005-04-13 | 2006-10-19 | Siano Mobile Silicon Ltd. | A method for tuning an rf base-band circuit of a receiver |
| JP4181188B2 (ja) * | 2006-06-28 | 2008-11-12 | 株式会社東芝 | Ａ／ｄ変換器、信号処理装置、受信装置 |
| US7610026B2 (en) * | 2006-08-11 | 2009-10-27 | Broadcom Corporation | Transmitter non-data-related direct current (DC) offset cancellation scheme |
| US7729674B2 (en) * | 2007-01-09 | 2010-06-01 | Skyworks Solutions, Inc. | Multiband or multimode receiver with shared bias circuit |
| EP2148481A1 (fr) * | 2008-07-25 | 2010-01-27 | STMicroelectronics N.V. | Procédé et dispositif de traitement du décalage en courant continu d'une chaîne de réception radiofréquence avec plusieurs amplificateurs variables |
| EP2637311B1 (en) * | 2012-03-08 | 2016-12-07 | Intel Deutschland GmbH | Algorithm for raw rf transceiver dc offset calibration |
| CN103312647B (zh) | 2012-03-08 | 2017-07-04 | 英特尔德国有限责任公司 | 用于精细rf收发器直流偏移校准的方法 |
| EP2637312B1 (en) * | 2012-03-08 | 2017-01-11 | Intel Deutschland GmbH | Algorithm for fine rf transceiver dc offset calibration |
| TWI465033B (zh) * | 2012-04-19 | 2014-12-11 | Ind Tech Res Inst | 射頻前端電路及其操作方法 |
| JP6063643B2 (ja) * | 2012-05-24 | 2017-01-18 | 株式会社日立製作所 | 半導体装置および通信装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557641A (en) | 1994-03-04 | 1996-09-17 | Stanford Telecommunications, Inc. | Charge-coupled-device based transmitters and receivers |
| JPH08204763A (ja) | 1994-11-21 | 1996-08-09 | Sony Corp | 送信機及び送受信機 |
| FI951918A (fi) | 1995-04-21 | 1996-10-22 | Nokia Mobile Phones Ltd | Lähetin-vastaanotinlaite ja menetelmä kompleksien I/Q-signaalin synnyttämiseksi ja käsittelemiseksi |
| JP2917890B2 (ja) | 1996-02-09 | 1999-07-12 | 日本電気株式会社 | 無線送受信機 |
| US6115157A (en) | 1997-12-24 | 2000-09-05 | Nortel Networks Corporation | Methods for equalizing WDM systems |
| US6212244B1 (en) | 1998-01-09 | 2001-04-03 | Golden Bridge Technology, Inc. | Fast response automatic gain control |
| US6879816B2 (en) | 1998-11-12 | 2005-04-12 | Broadcom Corporation | Integrated switchless programmable attenuator and low noise amplifier |
| US6473598B1 (en) | 2000-02-15 | 2002-10-29 | Fareed Sepehry-Fard | Most cost-effective asmmic-based universal microwave and millimeter wave transceiver |
| US6728514B2 (en) * | 2000-09-08 | 2004-04-27 | Wi-Lan Inc. | Scalable wireless network topology systems and methods |
| JP3979485B2 (ja) * | 2001-01-12 | 2007-09-19 | 株式会社ルネサステクノロジ | 信号処理用半導体集積回路および無線通信システム |
| US6498927B2 (en) * | 2001-03-28 | 2002-12-24 | Gct Semiconductor, Inc. | Automatic gain control method for highly integrated communication receiver |
-
2001
- 2001-01-12 JP JP2001005574A patent/JP3907157B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-03 US US10/033,792 patent/US7085587B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006522570A (ja) * | 2003-04-03 | 2006-09-28 | フェアチャイルド・セミコンダクター・コーポレーション | 低シャットダウン電流を有する切替自在な増幅回路 |
| US7471748B2 (en) | 2003-06-24 | 2008-12-30 | Renesas Technology Corp. | Communication semiconductor integrated circuit, radio communication system, and adjustment method of gain and offset |
| US7961821B2 (en) | 2003-06-24 | 2011-06-14 | Renesas Electronics Corporation | Communication semiconductor integrated circuit, radio communication system, and adjustment method of gain and offset |
| JP2006020265A (ja) * | 2004-06-30 | 2006-01-19 | Renesas Technology Corp | 無線通信受信装置 |
| JP2009200797A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2009200829A (ja) * | 2008-02-21 | 2009-09-03 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP4492712B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4492713B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7804432B2 (en) | 2008-02-21 | 2010-09-28 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| US7924202B2 (en) | 2008-02-21 | 2011-04-12 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020094792A1 (en) | 2002-07-18 |
| JP3907157B2 (ja) | 2007-04-18 |
| US7085587B2 (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3979485B2 (ja) | 信号処理用半導体集積回路および無線通信システム | |
| JP2002217762A (ja) | 信号処理用半導体集積回路および無線通信システム | |
| JP4647361B2 (ja) | 半導体集積回路 | |
| JP4319502B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US7233206B2 (en) | Semiconductor integrated circuit device and wireless communication system | |
| JP4587842B2 (ja) | 通信用半導体集積回路 | |
| US20060128334A1 (en) | Wireless communication receiver | |
| US7333565B2 (en) | Semiconductor integrated circuit for communication | |
| JPH10209760A (ja) | ミキサー回路装置 | |
| JP3479405B2 (ja) | 送信機の増幅回路 | |
| JP2009510841A (ja) | 混合器オフセットを較正するための装置及び方法 | |
| JP2005072031A (ja) | 高周波用半導体装置および通信用電子部品並びに無線通信システム | |
| EP1704649B1 (en) | Versatile baseband signal input current splitter | |
| US20070190959A1 (en) | Apparatus and method for frequency conversion with minimized intermodulation distortion | |
| JP2005184608A (ja) | 通信用半導体集積回路 | |
| JP4087684B2 (ja) | 通信用半導体集積回路およびアンプのオフセット補正方法 | |
| JP2000059147A (ja) | ミキサー回路 | |
| JP4322649B2 (ja) | 受信装置および無線信号処理用半導体集積回路 | |
| JPH10190357A (ja) | Ｆｍ復調回路 | |
| JP3954755B2 (ja) | テレビジョンチューナ回路 | |
| JP2001156549A (ja) | 高周波ミキサ回路 | |
| JP2003283252A (ja) | 周波数変換回路 | |
| JP2011024232A (ja) | 通信用半導体集積回路 | |
| US20060285022A1 (en) | Tuner circuit | |
| JP2005051594A (ja) | 周波数変換器並びに受信機及び送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |