JP3954755B2 - テレビジョンチューナ回路 - Google Patents
テレビジョンチューナ回路 Download PDFInfo
- Publication number
- JP3954755B2 JP3954755B2 JP14257299A JP14257299A JP3954755B2 JP 3954755 B2 JP3954755 B2 JP 3954755B2 JP 14257299 A JP14257299 A JP 14257299A JP 14257299 A JP14257299 A JP 14257299A JP 3954755 B2 JP3954755 B2 JP 3954755B2
- Authority
- JP
- Japan
- Prior art keywords
- band
- circuit
- signal
- frequency
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、テレビジョンチューナ回路に係り、特に、雑音指数(NoiseFigure)の向上を図ったものに関する。
【0002】
【従来の技術】
従来、この種の回路としては、例えば、図4に示されたような構成を有してなるものが公知・周知となっている。
この従来のテレビジョンチューナ回路は、扱う周波数範囲が2つの帯域に区分されているもので、外部から供給された高周波信号は、帯域分配回路20に入力され、それぞれの周波数帯域に分配出力されるようになっている。
そして、それぞれの周波数帯域においては、第一帯域前段可変式バンドパスフィルタ31A又は第二帯域前段可変式バンドパスフィルタ31Bで所望の受信チャンネルが選択され、第一帯域AGCアンプ23A又は第二帯域AGCアンプ23Bにおいて信号レベルが調整された後、第一帯域後段可変式バンドパスフィルタ32A又は第二帯域後段可変式バンドパスフィルタ32Bにおいて受信チャンネルの選択度が高められ、第一帯域周波数混合器24A又は第二帯域周波数混合器24Bによって所定の中間周波数信号に変換されるようになっている。
【0003】
【発明が解決しようとする課題】
しかしながら、上述の従来回路においては、外部から供給された高周波信号は、帯域分配回路20を介して第一帯域前段可変式バンドパスフィルタ31A及び第二帯域前段可変式バンドパスフィルタ31Bにそれぞれ入力されるような構成となっているため、帯域分配回路20から第一帯域前段可変式バンドパスフィルタ31A及び第二帯域前段可変式バンドパスフィルタ31Bに至るまでの間における伝送損失等により、雑音指数(NoiseFigure)の劣化が避けがたいものとなっていた。
また、テレビジョン受信信号を扱う回路の入出力インピーダンスは、一般的に75Ωと低い値に設定されているため、帯域分配回路20並びに可変式バンドパスフィルタ31A,31B,32A,32Bの周波数特性の変動を極力小さく抑えて、高い選択度特性を得ることが困難であるという問題があった。
【0004】
本発明は、上記実状に鑑みてなされたもので、入力された信号の雑音指数の向上を図り、かつ、選択度特性の改善を図ることのできるテレビジョンチューナ回路を提供するものである。
【0005】
【課題を解決するための手段】
上記発明の課題を解決するため、本発明に係るテレビジョンチューナ回路は、
外部からの制御信号に応じて所定の周波数の信号のみを通過せしめるよう構成されてなる可変式バンドパスフィルタが周波数帯域毎に設けられ、
前記周波数帯域毎に設けられた可変式バンドパスフィルタの出力側には、当該AGCアンプがそれぞれ接続され、
前記それぞれのAGCアンプの出力側には、周波数混合器がそれぞれ接続され、
前記それぞれの周波数混合器には、前記可変バンドパスフィルタの周波数帯域に対応した局部発振回路が接続され、
前記周波数帯域毎に設けられた可変式バンドパスフィルタのいずれかから出力された信号が、対応するいずれかの周波数混合器において所定の中間周波数信号に変換されて出力されるよう構成されてなるテレビジョンチューナ回路において、
前記各々の可変式バンドパスフィルタの前段に、それぞれベース接地増幅回路を設け、外部から入力された高周波のテレビジョン信号を前記各々のベース接地増幅回路により増幅した後に対応する可変式バンドパスフィルタへ入力するようにし、
前記ベース接地増幅回路は、npn形バイポーラトランジスタを有してなり、
前記npn形バイポーラトランジスタのコレクタには、第1の抵抗器を介して所定の電源電圧が印加され、
前記npn形バイポーラトランジスタのエミッタには、第1のコンデンサを介して外部からの高周波のテレビジョン信号が印加され、
前記npn形バイポーラトランジスタのコレクタからは、第2のコンデンサを介して増幅信号が出力され、
前記npn形バイポーラトランジスタのベースとアースとの間には、第3の抵抗器と第3のコンデンサとが並列接続されると共に、当該ベースには、外部からの帯域制御信号が印加され、
前記npn形バイポーラトランジスタのエミッタは、第4の抵抗器を介してアースに接続され、
前記npn形バイポーラトランジスタは、前記帯域制御信号が所定のレベルで印加された場合に動作状態となるよう構成されてなるものである。
【0006】
かかる構成においては、従来と異なり、外部から入力された高周波のテレビジョン信号をベース接地増幅回路により増幅した後に、後段の各々の周波数帯域毎の回路へ分配するようにしたので、従来に比して信号分配による雑音指数の劣化が補償されることとなるものである。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第1の回路構成例について図1を参照しつつ説明する。なお、図4に示された構成要素と同一の構成要素については、同一の符号を付すこととする。
このテレビジョンチューナ回路S1は、周波数帯域が2つに区分されてなるもので、ベース接地増幅回路21、帯域分配回路20、第一帯域可変式バンドパスフィルタ22A、第二帯域可変式バンドパスフィルタ22B、第一帯域AGCアンプ23A、第二帯域AGCアンプ23B、第一帯域周波数混合器24A、第二帯域周波数混合器24B、PLL回路25、AGC制御回路26、第一帯域局部発振回路27A及び第二帯域局部発振回路27Bを有して構成されたものとなっている。
ベース接地増幅回路21は、このテレビジョンチューナ回路S1の入力段に設けられて、外部から入力されたテレビジョン信号(高周波信号)を増幅し、出力側に接続された帯域分配回路20へ、その増幅信号を出力するようになっているものである。なお、その具体的な回路構成例については後述する。
【0010】
帯域分配回路20は、ベース接地増幅回路21から入力された信号を、第一帯域可変式バンドパスフィルタ(図1においては「第一帯域可変式BPF」と表記)22Aと第二帯域可変式バンドバスフィルタ(図1においては「第二帯域可変式BPF」と表記)22Bへ分配出力するようになっているものである。
第一帯域可変式バンドパスフィルタ22Aと第二帯域可変式バンドバスフィルタ22Bは、それぞれPLL(PhaseLockedLoop)回路25からの帯域制御信号が入力され、その制御信号に応じた受信チャンネルのテレビジョン信号のみを通過せしめるように構成されたバンドパスフィルタである点では、基本的に同一の回路構成、動作を有してなるものであるが、それぞれ所定の周波数帯域におけるバンドパスフィルタに構成されている点が異なるものである。
【0011】
第一帯域AGCアンプ(図1においては「第一帯域AGCアンプ」と表記)23Aと第二帯域AGCアンプ(図1においては「第二帯域AGCアンプ」と表記)23Bは、AGC(Automatic GainControl)制御回路26からの制御信号に応じて、その増幅度が調整されて、入力された信号を増幅して出力するようになっているもので、それぞれ有する周波数帯域が異なる点を除けば、基本的に同一の回路構成を有してなるものである。
【0012】
第一帯域周波数混合器24Aは、第一帯域AGCアンプ23Aから入力された高周波信号と、第一帯域局部発振回路27A内で発振された所定周波数の信号とを周波数混合し、所定の中間周波数信号へ変換して出力するようになっているものである。
第二帯域周波数混合器24Bも第一帯域周波数混合器24Aと基本的に同様のもので、第二帯域AGCアンプ23Bから入力された高周波信号を、第二帯域局部発振回路27Bからの信号と混合し、中間周波数信号へ変換して出力するようになっているものである。
【0013】
PLL回路25は、公知・周知の回路構成を有してなるもので、このテレビジョンチューナ回路内の第一及び第二帯域局部発振回路27A,27Bと共に、第一及び第二帯域可変式バンドパスフィルタ22A,22Bの同調周波数を制御するための帯域制御信号を出力するものとなっている。
また、AGC制御回路26は、公知・周知の構成を有してなる自動利得制御回路であり、第一及び第二帯域AGCアンプ23A,23Bの利得が、このAGC制御回路26によって調整されるようになっている。
【0014】
次に、ベース接地増幅回路21の具体的構成について説明する。
まず、回路接続を説明すれば、図1に示されたベース接地増幅回路21は、npn形のトランジスタ(図1においては「Q1」と表記)1を中心に構成されたものとなっている。
すなわち、トランジスタ1のエミッタは、入力信号の直流成分遮断のために設けられた第1のコンデンサ(図1においては「C1」と表記)6を介してテレビジョン信号入力端子10に接続されると共に、第4の抵抗器(図1においては「R4」と表記)5を介してアースに接続されている。
【0015】
一方、電源電圧Vccが印加される電源端子11とアースとの間には、第1の抵抗器(図1においては「R1」と表記)2、第2の抵抗器(図1においては「R2」と表記)3及び第3のコンデンサ(図1においては「C3」と表記)8が、この順に電源端子11側から直列接続されており、第1及び第2の抵抗器2,3の相互の接続点がトランジスタ1のコレクタに接続されている。また、トランジスタ1のコレクタは、出力信号の直流成分遮断のために設けられた第2のコンデンサ(図1においては「C2」と表記)7を介して帯域分配回路20の入力側に接続されたものとなっている。なお、電源端子11とアースとの間には、電源側への高周波成分の漏洩を遮断するため、第4のコンデンサ(図1においては「C4」と表記)9が設けられている。
【0016】
また、トランジスタ1のベースは、第3の抵抗器(図1においては「R3」と表記)4を介してアースに接続されると共に、先の第2の抵抗器3と第3のコンデンサ8との相互の接続点に接続されている。
【0017】
次に、かかる構成における動作について説明する。
まず、このベース接地増幅回路21への入力信号は、第1のコンデンサ6によって直流成分を除去されて、トランジスタ1のエミッタへ印加されるようになっている。トランジスタ1のエミッタとアースとの間に設けられた第4の抵抗器5は、入力インピーダンスの調整のためのものであるが、純抵抗であるために、入力信号の周波数によって入力インピーダンスの変動を来さないようになっている。
【0018】
また、トランジスタ1のベースには、第1及び第2の抵抗器2,3の直列抵抗値と、第3の抵抗器4の抵抗値で定まるいわゆる抵抗分圧比{R3/(R1+R2+R3)}で電源電圧Vccを分圧した電圧が、バイアス電圧として印加されるようになっており、トランジスタ1のベースは、第3のコンデンサ8により交流的にアースされるものとなっている。なお、ここで、R1は第1の抵抗器2の抵抗値、R2は第2の抵抗器3の抵抗値、R3は第3の抵抗器4の抵抗値、R4は第4の抵抗器5の抵抗値とする。
さらに、このトランジスタ1による信号増幅度は、第1乃至第4の抵抗器2〜5の抵抗値を適宜選択することで調整できるものとなっており、トランジスタ1により増幅された信号は、第2のコンデンサ7を介して帯域分配回路20へ出力されるようになっている。
【0019】
ここで、出力インピーダンスは、トランジスタ1のコレクタ抵抗となる第2の抵抗器3と、第3及び第4の抵抗器4,5の抵抗値を適宜選択することで、調整できるものとなっており、純抵抗により出力インピーダンスが定まることから、周波数変動による出力インピーダンスの変動が抑制されるようになっている。
【0020】
次に、このテレビジョンチューナ回路の全体的な動作について説明する。
まず、テレビジョン信号入力端子10を介して入力された高周波のテレビジョン信号は、ベース接地増幅回路21において増幅された後、帯域分配回路20へ入力されて、第一及び第二帯域可変式バンドパスフィルタ22A,22Bへそれぞれ分配される。
これに対して、従来は、テレビジョン信号入力端子10を介して入力されたテレビジョン信号は、そのまま帯域分配回路20で分配されたため、それによる信号レベルの低下を生じ、その結果、雑音指数の劣化を招いていた。さらに、帯域分配回路20と第一帯域可変式バンドパスフィルタ22Aとの間、帯域分配回路20と第二帯域可変式バンドパスフィルタ22Bとの間のそれぞれにおけるインピーダンスのミスマッチング等による伝送損失による雑音指数の劣化もあった。
【0021】
本発明におけるテレビジョンチューナ回路では、上述のように入力された信号がベース接地増幅回路21で増幅された後に、帯域分配回路20で分配されるため、従来回路におけるような信号レベルの低下が補償され、その結果、雑音指数の劣化が抑圧されることとなる。
さらに、ベース接地増幅回路21の入力インピーダンス及び出力インピーダンスは、先に説明したように純抵抗によって設定できるような構成となっているため、入力信号の周波数によって入出力インピーダンスが変動することが少なく、そのため、レベル変動のない安定した信号が出力されることとなる。
【0022】
第一及び第二帯域可変式バンドパスフィルタ22A,22Bにおいては、PLL回路25からの制御信号に応じて所望する受信チャンネルに対応する周波数の信号が選択され、その信号は、第一帯域AGCアンプ23A又は第二帯域AGCアンプ23Bへ送られる。そして、第一帯域AGCアンプ23A又は第二帯域AGCアンプ23Bにおいては、AGC制御回路26からのAGC制御信号に応じた増幅度で、入力信号が増幅されて、第一帯域AGCアンプ23Aの出力信号は、第一帯域周波数混合器24Aへ、第二帯域AGCアンプ23Bの出力信号は、第二帯域周波数混合器24Bへ、それぞれ出力されることとなる。
第一及び第二帯域周波数混合器24A,24Bにおいては、対応するAGCアンプ(23A又は23B)から信号が入力されると、公知・周知の周波数混合動作により入力信号は、中間周波数信号に変換されて出力されることとなる。
【0023】
次に、第2の回路構成例について、図2及び図3を参照しつつ説明する。なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明は省略し、以下、異なる点を中心に説明することとする。
この第2の回路構成例におけるテレビジョンチューナ回路S2は、周波数帯域を3つに区分すると共に、帯域分配回路20を用いない構成とした点が図1に示された回路構成例と異なるもので、他の部分は図1に示された回路構成例と基本的に同一のものである。
すなわち、まず、入力段には、それぞれの周波数帯域を有する第一乃至第三帯域ベース接地増幅回路21A〜21Cが設けられており、それぞれの入力側にはテレビジョン信号入力端子10がそれぞれ接続されている。
【0024】
また、第一帯域ベース接地増幅回路21Aの出力側には、第一帯域可変式バンドパスフィルタ22Aが、第二帯域ベース接地増幅回路21Bの出力側には、第二帯域可変式バンドパスフィルタ22Bが、第三帯域ベース接地増幅回路21Cの出力側には、第三帯域可変式バンドパスフィルタ22Cが、それぞれ接続されている。
さらに、第一帯域可変式バンドパスフィルタ22Aの出力側には、第一帯域AGCアンプ23Aが、第二帯域可変式バンドパスフィルタ22Bの出力側には、第二帯域AGCアンプ23Bが、第三帯域可変式バンドパスフィルタ22Cの出力側には、第三帯域AGCアンプ23Cが、それぞれ接続されている。
そして、第一帯域AGCアンプ23Aの出力側には、第一帯域局部発振回路27Aが接続された第一帯域周波数混合器24Aが、第二帯域AGCアンプ23Bの出力側には、第二帯域局部発振回路27Bが接続された第二帯域周波数混合器24Bが、第三帯域AGCアンプ23Cの出力側には、第三帯域局部発振回路27Cが接続された第三帯域周波数混合器24Cが、それぞれ接続されており、選択された受信チャンネルに応じて、第一乃至第三帯域AGCアンプ23A〜23Cのいずれかから中間周波数信号が得られるような構成となっている。
【0025】
ここで、第一乃至第三帯域ベース接地増幅回路21A〜21Cは、PLL回路25からそれぞれ帯域制御信号が入力されるようになっており、この帯域制御信号が入力された第一乃至第三帯域ベース接地増幅回路21A〜21Cのいずれかが動作状態となるよう構成されたものとなっている。
図3には、そのベース接地増幅回路の具体的な回路構成例が示されている。なお、先の図1に示されたベース接地増幅回路の具体的回路構成例と同一の構成要素については同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この図3に示されたベース接地増幅回路の具体回路構成例は、次述するように、PLL回路25からの帯域制御信号によって動作状態が決定されるようにした点が異なるのみで、基本的には先の図1に示された回路構成例と同一のものである。
【0026】
すなわち、この図3の回路構成例においては、先の図1で示された第2の抵抗器3が除かれており、PLL回路25からの帯域制御信号がトランジスタ1のベースに印加されるような構成となっている。
そして、PLL回路25から所定レベルの帯域制御信号がトランジスタ1のベースに印加されるとベース接地増幅回路は動作状態となり、入力信号を増幅して出力することとなる。
なお、図3において、第1のコンデンサ6の他端(トランジスタ1のエミッタと接続された側と反対側の端)は、図示は省略されているがテレビジョン信号入力端子10に、第2のコンデンサ7の他端(トランジスタ1のコレクタと接続された側と反対側の端)は、対応する帯域可変式バンドパスフィルタ22A〜22Cの入力側に接続されるものとなっている。
【0027】
PLL回路25からの帯域制御信号は、便宜上、第一帯域ベース接地増幅回路21Aに対するものを第一帯域制御信号、第二帯域ベース接地増幅回路21Bに対するものを第二帯域制御信号、第三帯域ベース接地増幅回路21Cに対するものを第三帯域制御信号とそれぞれ区分すると、テレビジョンチューナ回路の図示されない部分で所望する受信チャンネルの選択が行われると、PLL回路25からは、その受信チャンネルに対応して第一乃至第三帯域制御信号のいずれかが所定のレベルで出力され、それが入力された第一乃至第三帯域ベース接地増幅回路21A〜21Cのいずれか一つが動作状態となり、他は非動作状態となる。
この図3に示されたベース接地増幅回路における信号増幅度は、第1、第3及び第4の抵抗器2,4,5の抵抗値を適宜選択することで調整できるものとなっている。
【0028】
【発明の効果】
以上、述べたように、本発明によれば、入力されたテレビジョン信号のレベルを低下させることなく各々の周波数帯域毎の回路へ分配できるような構成とすることにより、入力されたテレビジョン信号が一旦増幅された後に、周波数帯域毎の回路へ分配されるので、従来と異なり、信号分配に伴う雑音指数の劣化が抑圧され、雑音指数の向上が図られることとなる。
また、特に、入力されたテレビジョン信号の増幅にベース接地増幅回路を用い、その入出力インピーダンスが抵抗器によって決定されるような構成としたことで、従来と異なり、入力信号の周波数の変化に伴う入出力インピーダンスの変動を抑圧することができ、後段の回路との整合が常に適切な状態とされるので、より選択度特性が改善されたテレビジョンチューナ回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるテレビジョンチューナ回路の第1の回路構成例を示す回路図である。
【図2】本発明の実施の形態におけるテレビジョンチューナ回路の第2の回路構成例を示す回路図である。
【図3】図2に示された回路構成例におけるベース接地増幅回路の具体的な回路構成例を示す回路図である。
【図4】従来回路の一回路構成例を示す回路図である。
【符号の説明】
21…ベース接地増幅回路
21A…第一帯域ベース接地増幅回路
21B…第二帯域ベース接地増幅回路
21C…第三帯域ベース接地増幅回路
22A…第一帯域可変式バンドパスフィルタ
22B…第二帯域可変式バンドパスフィルタ
22C…第三帯域可変式バンドパスフィルタ
23A…第一帯域AGCアンプ
23B…第二帯AGCアンプ
23C…第三帯AGCアンプ
24A…第一帯域周波数混合器
24B…第二帯域周波数混合器
24C…第三帯域周波数混合器
Claims (1)
- 外部からの制御信号に応じて所定の周波数の信号のみを通過せしめるよう構成されてなる可変式バンドパスフィルタが周波数帯域毎に設けられ、
前記周波数帯域毎に設けられた可変式バンドパスフィルタの出力側には、当該AGCアンプがそれぞれ接続され、
前記それぞれのAGCアンプの出力側には、周波数混合器がそれぞれ接続され、
前記それぞれの周波数混合器には、前記可変バンドパスフィルタの周波数帯域に対応した局部発振回路が接続され、
前記周波数帯域毎に設けられた可変式バンドパスフィルタのいずれかから出力された信号が、対応するいずれかの周波数混合器において所定の中間周波数信号に変換されて出力されるよう構成されてなるテレビジョンチューナ回路において、
前記各々の可変式バンドパスフィルタの前段に、それぞれベース接地増幅回路を設け、外部から入力された高周波のテレビジョン信号を前記各々のベース接地増幅回路により増幅した後に対応する可変式バンドパスフィルタへ入力するようにし、
前記ベース接地増幅回路は、npn形バイポーラトランジスタを有してなり、
前記npn形バイポーラトランジスタのコレクタには、第1の抵抗器を介して所定の電源電圧が印加され、
前記npn形バイポーラトランジスタのエミッタには、第1のコンデンサを介して外部からの高周波のテレビジョン信号が印加され、
前記npn形バイポーラトランジスタのコレクタからは、第2のコンデンサを介して増幅信号が出力され、
前記npn形バイポーラトランジスタのベースとアースとの間には、第3の抵抗器と第3のコンデンサとが並列接続されると共に、当該ベースには、外部からの帯域制御信号が印加され、
前記npn形バイポーラトランジスタのエミッタは、第4の抵抗器を介してアースに接続され、
前記npn形バイポーラトランジスタは、前記帯域制御信号が所定のレベルで印加された場合に動作状態となるよう構成されてなることを特徴とするテレビジョンチューナ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14257299A JP3954755B2 (ja) | 1999-05-24 | 1999-05-24 | テレビジョンチューナ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14257299A JP3954755B2 (ja) | 1999-05-24 | 1999-05-24 | テレビジョンチューナ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000333086A JP2000333086A (ja) | 2000-11-30 |
JP3954755B2 true JP3954755B2 (ja) | 2007-08-08 |
Family
ID=15318454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14257299A Expired - Fee Related JP3954755B2 (ja) | 1999-05-24 | 1999-05-24 | テレビジョンチューナ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3954755B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117300A (ja) * | 2003-10-07 | 2005-04-28 | Hitachi Kokusai Electric Inc | 無線機 |
-
1999
- 1999-05-24 JP JP14257299A patent/JP3954755B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000333086A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3479404B2 (ja) | 多段可変利得増幅回路 | |
KR20000075797A (ko) | 직접 방송 위성 텔레비젼용 직접-변환 튜너 집적회로 | |
JP2002344266A (ja) | 可変利得増幅器 | |
US4381487A (en) | Resonator coupled differential amplifier | |
JP2002076805A (ja) | Agc増幅回路及びそれを用いた受信装置 | |
US20010018334A1 (en) | Upconverter mixer circuit | |
JP3874594B2 (ja) | テレビジョンチューナ | |
JPH11150435A (ja) | 利得制御rf信号増幅器 | |
US5859674A (en) | Tuning circuit for a receiver, particularly a television receiver | |
JP3954755B2 (ja) | テレビジョンチューナ回路 | |
JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
JP2003338717A (ja) | アンプおよび無線周波チューナー | |
JP2000134046A (ja) | 電流増幅器 | |
KR0161046B1 (ko) | 고주파 대역 증폭기 | |
JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
JP2007174399A (ja) | チューナ回路、電子部品モジュール及び電子機器 | |
JPH11289268A (ja) | ダブルコンバージョンチューナ | |
JP2004172956A (ja) | 低雑音増幅器および受信回路 | |
JP3896962B2 (ja) | チューナ回路 | |
JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
JP2006304040A (ja) | Fmラジオ受信機のagc回路 | |
EP1455441B1 (en) | Television tuner | |
JP2599884Y2 (ja) | 高周波増幅器のagc回路 | |
JPH0238522Y2 (ja) | ||
KR0130839Y1 (ko) | 더블 컨버젼 튜너의 전력이득 안정화회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |