JP2007174399A - チューナ回路、電子部品モジュール及び電子機器 - Google Patents
チューナ回路、電子部品モジュール及び電子機器 Download PDFInfo
- Publication number
- JP2007174399A JP2007174399A JP2005370912A JP2005370912A JP2007174399A JP 2007174399 A JP2007174399 A JP 2007174399A JP 2005370912 A JP2005370912 A JP 2005370912A JP 2005370912 A JP2005370912 A JP 2005370912A JP 2007174399 A JP2007174399 A JP 2007174399A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- tuner
- filter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
【課題】妨害信号を充分に減衰させることができ、且つ、フィルター回路自体の減衰量が大きいことによるNF劣化も引き起こしにくいチューナ回路を提供する。
【解決手段】チューナ回路は、受信信号に局部発振信号を混合することにより受信信号の周波数を変換するミキサ回路2と、ミキサ回路2によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路4と、ミキサ回路2によって周波数を変換された受信信号を増幅するIFアンプ3とを備え、フィルタ回路4は、IFアンプ3と並列に接続されたコイルL1・L2と、IFアンプ3と並列に接続されたコンデンサC1・C2とを含む。
【選択図】図2
【解決手段】チューナ回路は、受信信号に局部発振信号を混合することにより受信信号の周波数を変換するミキサ回路2と、ミキサ回路2によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路4と、ミキサ回路2によって周波数を変換された受信信号を増幅するIFアンプ3とを備え、フィルタ回路4は、IFアンプ3と並列に接続されたコイルL1・L2と、IFアンプ3と並列に接続されたコンデンサC1・C2とを含む。
【選択図】図2
Description
本発明はTV、VCR、DVD機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路、電子部品モジュール及び電子機器に関するものである。
従来から、TV、VCR、DVD機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路が広く使われている。チューナ回路は、各TV放送局より送信される多数の信号の一つを選局し、希望の番組を受信させる為の回路である。
図18は、従来のチューナ回路90の構成を示す回路図である。チューナ回路90は、バンドパスフィルタ(以下、BPFという)80を備えている。BPF80は、アンテナ98から選局部のRF−IN端子99を通して受信信号を受け取り、ミキサオッシレータPLL回路(以下、MOP回路という)95に設けられたPLL回路96によって生成される同調電圧に連動して、受信信号から希望信号のみを選別してRFアンプ81に供給する。RFアンプ81は、BPF80から供給された受信信号を増幅してBPF82に供給する。BPF82は、BPF80と同様にPLL回路96によって生成される同調電圧に連動して、RFアンプ81によって増幅された受信信号からさらに希望信号を選別して、MOP回路95に設けられたミキサ回路92に供給する。
MOP回路95には、PLL回路96によって生成される同調電圧に基づいて発振周波数を変化させ、同調電圧に連動した局部発振信号(LOCAL)を生成するオッシレータ回路97が設けられている。
ミキサ回路92は、オッシレータ回路97によって生成された局部発振信号を受信信号と混合し、受信信号の周波数を変換してIFアンプ93に供給する。IFアンプ93は、ミキサ回路92から供給された受信信号を増幅してIF信号を生成し、IFOUT端子に出力する。IF信号の周波数は局部発振信号の周波数と受信信号の周波数との差によって決定される。局部発振信号の周波数はRF−IN端子99より入力される希望信号に比例し変更される為、IF信号は常に一定の周波数となる。
PLL回路96は、オッシレータ回路97に適切な同調電圧を与え、適切な局部発振信号周波数とする。PLL回路96には、I2Cバスコントローラなどのバスコントローラが内蔵されており、I2Cバス等でチューナ外部とデジタル的に接続されPLLの制御をチューナ外部から行ない、又、PLL回路96の内部ステータスを電子機器のマイコン等のチューナ外部回路に送る事が出来る。
IFアンプ93から出力されたIF信号は、図示しない復調回路に入力され、例えばそれがTV放送であれば映像信号や音声信号、又はTS(トランスポートストリーム)などのデジタル信号が復調回路から出力される。
ミキサー回路92、オッシレータ回路97、PLL回路96、及びIFアンプ93を合わせた回路が、MOP回路95であり、それを集積し1チップのICにしたものが、MOP_IC(ミキサオッシレータPLL)である。
チューナ回路90へ入力される信号は、レベルにかなりの幅があり、どの入力レベルでも安定した性能を確保する必要がある。その為、RFアンプ81は、通常、可変利得のアンプになっており、RFアンプ81の外部に設けられたRF_AGC出力回路83によって生成されたRF_AGC電圧により利得が制御される。RF_AGC出力回路83で設定している基準レベルとIFアンプ93から出力されたIF出力レベルとの差に比例させてRF_AGC電圧を発生させる。その為、ある一定以上のIF出力レベルになると、RF_AGC電圧が変化し、RFアンプ81の利得を制御する。それにより、大きな信号が入力されたとしてもRFアンプ81により利得が制御でき、どのような入力レベルでも安定した性能を確保する事が可能となる。
図19は、チューナ回路90の要部構成を示す回路図である。MOP回路95は、IC化されていることが多く、差動信号で処理することが多い。ミキサ回路92とIFアンプ93とは、差動入出力形式に従って構成され、一対の差動ラインによって接続されている。
MOP回路95には、フィルタ回路94が設けられている。フィルタ回路94は、ミキサ回路92によって周波数を変換された受信信号の希望帯域周波数成分を通過させ、不必要な妨害信号を遮断する。つまり、過大な妨害信号がMOP回路95に入力された場合、回路内のIFアンプ93が歪み、性能劣化を起こす事となるが、そのIFアンプ93の前段で妨害信号を減衰させるようなフィルタ回路94を入れることにより、歪みによる性能劣化を防ぐことが出来る。
コイルとコンデンサとによって構成されるフィルタを入れる場合、図19のようにミキサ回路92の出力に接続された一対の差動ラインの間にコイルL91とコンデンサC91とを互いに並列に設けてフィルタ94を構成する場合が多い。この回路構成は、部品点数が少なく回路が簡素であることから、従来から良く使用されている。
図20は、チューナ回路90の要部構成の他の例を示す回路図である。ミキサ回路92の出力に接続された一対の差動ラインと、IFアンプ93の入力に接続された一対の差動ラインとを切り離し、ミキサ回路92の出力に接続された一対の差動ラインの間にコイルL91とコンデンサC91とを互いに並列に設け、IFアンプ93の入力に接続された一対の差動ラインの間にコイルL92とコンデンサC92とを互いに並列に設けている。コイルL91とコンデンサC91とコイルL92とコンデンサC92とにより、フィルタ回路94aを構成する。これは、ミキサ回路92とIFアンプ93との間に複同調のフィルタ回路94aを挿入しているもので、フィルタの選択度が良く、この回路構成も、従来から良く使用されている。
特開2003−347954号公報(平成15年12月5日(2003.12.5)公開)
特開2004−7441号公報(平成16年1月8日(2004.1.8)公開)
しかしながら、上記図19に示すようにミキサー回路92の出力に接続された一対の差動ラインの間にフィルタ回路94を入れる従来の構成では、妨害信号を充分に減衰させることが出来ず問題となることが多かった。また、フィルタ回路94のQを上げようとしてコイルL91の値を小さく(コンデンサC91の値は大きく)すると、ミキサ回路92の出力のインピーダンスが低くなり、受信信号の減衰及び歪による性能劣化を生じ、フィルタ回路84による性能改善には限界があった。また、ミキサ回路92から出力される差動信号間のインピーダンスが充分に高くないと、フィルタ回路94自体の特性が変化して妨害信号を減衰できないと言う問題もあった。
また、上記図20に示すようにミキサ回路92とIFアンプ93との間を一旦切り離し、間に複同調のフィルタ回路94aを挿入するような構成の場合には、妨害信号を充分に減衰させることは出来るものの、フィルタ回路94a自体の減衰量が大きいため、NF劣化を引き起こし、ノイズが多くなるという別の問題が発生するおそれがあり、この構成によっても、フィルタ回路による性能改善には限界があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ミキサ回路から出力される差動信号間のインピーダンスが低い場合でも高い場合でも、妨害信号を充分に減衰させることができ、且つ、フィルター回路自体の減衰量が大きいことによるNF劣化も引き起こしにくいチューナ回路、電子部品モジュール及び電子機器を実現することにある。
本発明に係るチューナ回路は、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含むことを特徴とする。
上記特徴により、アンプ回路と並列に接続された1個以上のコイルと1個以上のコンデンサとを含むフィルタ回路が、アンプ回路の出力信号の一部を入力に戻すことによりアンプ回路のゲインを制御すると共にアンプ回路の歪特性を改善する負帰還回路として作用する。フィルタ回路は、アンプ回路と並列に接続された1個以上のコイルと1個以上のコンデンサとを含んでいるので、アンプ回路のゲイン制御に周波数特性を生じる。この周波数特性を利用してアンプ回路のフィルタ特性を構成することにより、受信信号のNF劣化なく、妨害信号を十分に減衰させることができる。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されていることが好ましい。
上記構成によれば、コイルとコンデンサとを並列に接続したフィルタ回路の同調周波数を受信信号のIF周波数となるようにすれば、受信信号は理論上減衰せず、受信信号のNF劣化が起こり難くなる。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、直列に接続されていることが好ましい。
上記構成によれば、差動入出力形式に従って構成されたアンプ回路の一対の差動出力ラインに、直列に接続されたコイルとコンデンサとを逆に接続し、同調周波数付近において正帰還がかかるようにするので、同調周波数付近においてアンプ回路のゲインは最大となり、受信信号は最大となり、受信信号のNFが一層向上する。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている1個以上の抵抗をさらに含むことが好ましい。
上記構成によれば、1個以上の抵抗が、コイル及びコンデンサに対して直列に接続されているので、フィルタ回路のフィルタ特性を変化させることなく、負帰還されるレベルを下げてアンプ回路のゲインを上げることができる。このため、フィルタ特性を変化させることなく、ゲインを上げてNFの性能を向上させることができる。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている1個以上の抵抗をさらに含むことが好ましい。
上記構成によれば、1個以上の抵抗が、コイル及びコンデンサに対して並列に接続されているので、同調周波数において負帰還されるレベルを変えることなく、フィルタ回路のフィルタ特性を変えることができる。このため、アンプ回路のゲインを変えずに、NF及び歪の性能を変化させることなく、フィルタ特性を変化させることができる。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに直列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている1個以上の抵抗をさらに含むことが好ましい。
上記構成によれば、1個以上の抵抗が、コイル及びコンデンサに対して直列に接続されているので、フィルタ回路のフィルタ特性を変化させることなく、負帰還されるレベルを下げてアンプ回路のゲインを上げることができる。このため、フィルタ特性を変化させることなく、ゲインを上げてNFの性能を向上させることができる。
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに直列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている1個以上の抵抗をさらに含むことが好ましい。
上記構成によれば、1個以上の抵抗が、コイル及びコンデンサに対して並列に接続されているので、同調周波数において負帰還されるレベルを変えることなく、フィルタ回路のフィルタ特性を変えることができる。このため、アンプ回路のゲインを変えずに、NF及び歪の性能を変化させることなく、フィルタ特性を変化させることができる。
本発明に係るチューナ回路では、前記抵抗は、可変抵抗素子によって構成されていることが好ましい。
上記構成によれば、抵抗を可変抵抗素子とするので、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてアンプ回路のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。
本発明に係るチューナ回路では、前記ミキサ回路及び前記アンプ回路は、差動入出力形式に従って構成され、一対の差動ラインによって接続されており、前記フィルタ回路は、前記一対の差動ラインの間に設けられた1個以上のコイルと1個以上のコンデンサとをさらに含むことが好ましい。
上記構成によれば、ミキサ回路とアンプ回路との間の一対の差動ラインの間に1個以上のコイルと1個以上のコンデンサとよりなるフィルタ回路が挿入されているため、より良い選択度を有したフィルタ特性を得ることができる。そのため、妨害信号の除去が充分に出来る特性の良いチューナ回路を構成することが出来る。
本発明に係るチューナ回路では、前記アンプ回路は、差動入出力形式に従って構成され、その出力側に一対の差動出力ラインが接続されており、前記フィルタ回路は、前記一対の差動出力ラインの間に設けられた1個以上のコイルと1個以上のコンデンサとをさらに含むことが好ましい。
上記構成によれば、アンプ回路の出力側の一対の差動ラインの間に1個以上のコイルと1個以上のコンデンサとよりなるフィルタ回路が挿入されているため、より良い選択度を有したフィルタ特性を得ることができる。そのため、妨害信号の除去が充分に出来る特性の良いチューナ回路を構成することが出来る。
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と直列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
上記構成によれば、アンプ回路の出力側にアンプ回路と直列にエミッタフォロワ回路を設けたので、アンプ回路の出力に負荷されるインピーダンスは充分に高くなるため、アンプ回路の歪性能が、より高くなる。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
上記構成によれば、アンプ回路の出力側にエミッタフォロワ回路が配置されるので、アンプ回路の出力に負荷されるインピーダンスがフィルタ回路によって低下することを抑えることができ、アンプ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
本発明に係るチューナ回路では、前記アンプ回路の入力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
上記構成によれば、アンプ回路の入力側にエミッタフォロワ回路が配置されるので、ミキサ回路の出力に負荷されるインピーダンスが低下することを抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備えることが好ましい。
上記構成によれば、負帰還アンプ回路が、フィルタ回路の前段に直列に挿入されているため、フィルタ特性はほとんど変わらず、負帰還されるレベルが大きくなり、アンプ回路のゲインは低くなる。このため、フィルタ特性をほとんど変化させずにアンプ回路のゲインを下げ、歪などの性能をUPさせることができる。
本発明に係るチューナ回路では、前記アンプ回路の入力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備えることが好ましい。
上記構成によれば、負帰還アンプ回路が、フィルタ回路の後段に直列に挿入されているため、フィルタ特性はほとんど変わらず、負帰還されるレベルが大きくなり、アンプ回路のゲインは低くなる。このため、フィルタ特性をほとんど変化させずにアンプ回路のゲインを下げ、歪などの性能をUPさせることができる。
本発明に係るチューナ回路では、前記負帰還アンプ回路は、ゲインコントロールアンプによって構成されていることが好ましい。
上記構成によれば、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてIFアンプのゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。
本発明に係るチューナ回路では、前記負帰還アンプ回路は、オンオフ切替可能に構成されていることが好ましい。
上記構成によれば、チューナ回路の負帰還アンプ回路をセット機器側からの制御電圧によりON、OFFのスイッチを行うと、負帰還のON,OFFを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてフィルタ回路のフィルタ特性をON、OFF制御することが可能となり、状況に応じた設定をすることが可能となる。
本発明に係るチューナ回路では、前記フィルタ回路の入力側または出力側に前記アンプ回路と並列に接続されたスイッチ回路をさらに備えることが好ましい。
上記構成によれば、負帰還アンプ回路の代わりにスイッチ回路を設けることにより、セット機器側からの制御電圧により負帰還のON、OFFを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてフィルタ回路のフィルタ特性をON、OFF制御することが可能となり、状況に応じた設定をすることが可能となる。
本発明に係るチューナ回路では、前記ミキサ回路の出力インピーダンスが低いことが好ましい。
上記構成によれば、ミキサ回路の出力インピーダンスが低い場合には、充分なフィルタ特性は得られず、妨害信号を充分に減衰できず、性能悪化につながることとなるが、本発明に係るチューナ回路のフィルタ回路は、ミキサ回路出力の差動信号間やミキサ回路出力とグランドとの間に直接接続されるものではないため、このようなミキサ回路の出力インピーダンスが低い場合でもフィルタ回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
本発明に係るチューナ回路では、前記ミキサ回路と前記フィルタ回路と前記アンプ回路との一部又は全部がIC化されていることが好ましい。
上記構成によれば、チューナ回路を小型化し、省電力化し、コストダウンすることができる。
本発明に係る電子部品モジュールは、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする。
上記特徴により、電子部品モジュールに本発明に係るチューナ回路が搭載される。このため、受信信号のNF劣化なく、妨害信号を十分に減衰させて性能を改善した電子部品モジュールを得ることができる。
本発明に係る電子機器は、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする。
上記特徴により、電子機器に本発明に係るチューナ回路が搭載される。このため、受信信号のNF劣化なく、妨害信号を十分に減衰させて性能を改善した電子機器を得ることができる。
本発明に係るチューナ回路は、以上のように、フィルタ回路が、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含んでいるので、ミキサ回路から出力される差動信号間のインピーダンスが低い場合でも高い場合でも、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるNF劣化も引き起こしにくいチューナ回路を提供することができるという効果を奏する。
本発明に係る電子部品モジュールは、以上のように、本発明に係るチューナ回路を搭載しているので、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるNF劣化も引き起こしにくい電子部品モジュールを提供することができるという効果を奏する。
本発明に係る電子機器は、以上のように、本発明に係るチューナ回路を搭載しているので、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるNF劣化も引き起こしにくい電子部品モジュールを提供することができるという効果を奏する。
本発明の一実施形態について図1ないし図17に基づいて説明すると以下の通りである。
(実施の形態1)
図1は、実施の形態1に係るチューナ回路1の構成を示す回路図である。チューナ回路1は、BPF10を備えている。BPF80は、アンテナ8から選局部のRF−IN端子9を通して受信信号を受け取り、MOP回路5に設けられたPLL回路6によって生成される同調電圧に連動して、受信信号から希望信号のみを選別してRFアンプ11に供給する。RFアンプ11は、BPF10から供給された受信信号を増幅してBPF12に供給する。BPF12は、BPF10と同様にPLL回路6によって生成される同調電圧に連動して、RFアンプ11によって増幅された受信信号からさらに希望信号を選別して、MOP回路5に設けられたミキサ回路2に供給する。
図1は、実施の形態1に係るチューナ回路1の構成を示す回路図である。チューナ回路1は、BPF10を備えている。BPF80は、アンテナ8から選局部のRF−IN端子9を通して受信信号を受け取り、MOP回路5に設けられたPLL回路6によって生成される同調電圧に連動して、受信信号から希望信号のみを選別してRFアンプ11に供給する。RFアンプ11は、BPF10から供給された受信信号を増幅してBPF12に供給する。BPF12は、BPF10と同様にPLL回路6によって生成される同調電圧に連動して、RFアンプ11によって増幅された受信信号からさらに希望信号を選別して、MOP回路5に設けられたミキサ回路2に供給する。
MOP回路5には、PLL回路6によって生成される同調電圧に基づいて発振周波数を変化させ、同調電圧に連動した局部発振信号(LOCAL)を生成するオッシレータ回路7が設けられている。
ミキサ回路2は、オッシレータ回路7によって生成された局部発振信号を受信信号と混合し、受信信号の周波数を変換してIFアンプ3に供給する。IFアンプ3は、ミキサ回路2から供給された受信信号を増幅してIF信号を生成し、IFOUT端子に出力する。IF信号の周波数は局部発振信号の周波数と受信信号の周波数との差によって決定される。局部発振信号の周波数はRF−IN端子9より入力される希望信号に比例し変更される為、IF信号は常に一定の周波数となる。
PLL回路6は、オッシレータ回路7に適切な同調電圧を与え、適切な局部発振信号周波数とする。PLL回路6には、I2Cバスコントローラなどのバスコントローラが内蔵されており、I2Cバス等でチューナ外部とデジタル的に接続されPLLの制御をチューナ外部から行ない、又、PLL回路6の内部ステータスを電子機器のマイコン等のチューナ外部回路に送る事が出来る。
IFアンプ3から出力されたIF信号は、図示しない復調回路に入力され、例えばそれがTV放送であれば映像信号や音声信号、又はTS(トランスポートストリーム)などのデジタル信号が復調回路から出力される。
ミキサー回路2、オッシレータ回路7、PLL回路6、及びIFアンプ3を合わせた回路が、MOP回路5であり、それを集積し1チップのICにしたものが、MOP_IC(ミキサオッシレータPLL)である。
チューナ回路1へ入力される信号は、レベルにかなりの幅があり、どの入力レベルでも安定した性能を確保する必要がある。その為、RFアンプ11は、通常、可変利得のアンプになっており、RFアンプ11の外部に設けられたRF_AGC出力回路13によって生成されたRF_AGC電圧により利得が制御される。RF_AGC出力回路13で設定している基準レベルとIFアンプ3から出力されたIF出力レベルとの差に比例させてRF_AGC電圧を発生させる。その為、ある一定以上のIF出力レベルになると、RF_AGC電圧が変化し、RFアンプ11の利得を制御する。それにより、大きな信号が入力されたとしてもRFアンプ11により利得が制御でき、どのような入力レベルでも安定した性能を確保する事が可能となる。
図2は、チューナ回路1の要部構成を示す回路図である。MOP回路5は、IC化されていることが多く、差動信号で処理することが多い。ミキサ回路2とIFアンプ3とは、差動入出力形式に従って構成され、一対の差動ラインによって接続されている。
チューナ回路1は、フィルタ回路4を有している。フィルタ回路4は、ミキサ回路2によって周波数を変換された受信信号の希望帯域周波数成分を通過させ、不必要な妨害信号を遮断する。つまり、過大な妨害信号がMOP回路5に入力された場合、回路内のIFアンプ3が歪み、性能劣化を起こす事となるが、その妨害信号を減衰させるようなフィルタ回路4を入れることにより、歪みによる性能劣化を防ぐことが出来る。
本明細書において、フィルタ回路とは、希望帯域周波数の信号を通過させ、それ以外の周波数を減衰させる回路を言い、バンドパスフィルタと呼ばれる。トラップ回路は、妨害帯域周波数の信号を減衰させ、それ以外の周波数を通過させる回路であって、バンドエリミネーションフィルタと呼ばれる。フィルタ回路とトラップ回路とは、双方とも希望信号を通過させ、妨害信号を減衰させる点で用途は同一である。本明細書において、フィルタ回路というときは、トラップ回路も含まれる。
フィルタ回路4は、互いに並列に接続されたコイルL1とコンデンサC1とを有している。コイルL1とコンデンサC1との接続点の一方は、IFアンプ3の入力に接続され、コイルL1とコンデンサC1との接続点の他方は、IFアンプ3の出力に接続されている。
このように、フィルタ回路4は、IFアンプ3と並列に接続されたコイルL1・L2と、IFアンプ3と並列に接続されたコンデンサC1・C2とを含んでいる。
図2は差動信号用のIFアンプ3を記載しているため、一対の差動ラインのそれぞれに、コイルとコンデンサとよりなる回路を接続しているが、IFアンプ3が差動入出力形式でなく、不平衡信号を扱うIFアンプである場合は、コイルとコンデンサとよりなる回路は、1組でも問題ない。
このフィルタ回路4において、互いに並列に接続したコイルL1・L2とコンデンサC1・C2と、抵抗に置き換えてみるとわかりやすいが、フィルタ回路4は、IFアンプ3の出力信号の一部を入力に戻すことにより、IFアンプ3のゲインを制御すると共にIFアンプ3の歪特性を改善する負帰還回路として作用する。
本実施の形態では、抵抗の替わりにコイルとコンデンサとを並列に接続した回路となっているため、IFアンプ3のゲイン制御に周波数特性が生じる。その周波数特性を利用してIFアンプ3のフィルター特性とすることで、従来の問題を解決したものが本実施の形態の回路構成である。
コイルとコンデンサとを並列に接続した回路の両端のインピーダンスは、回路の同調周波数では高い。たとえば図2の場合、同調周波数は1/2兀√(L1・C1)となり、この周波数でのインピーダンスが一番高くなる。
そのため、同調周波数付近では、IFアンプ3の出力から入力への負帰還は起こらず、IFアンプ3のゲインは最大となる。つまり、コイルとコンデンサとを並列に接続した回路の同調周波数が、受信信号のIF周波数となるようにすれば、受信信号は理論上減衰せず、図20のような回路構成での課題点であったNF劣化を起こしにくい回路となっている事がわかる。
また、同調周波数を外れる周波数に於いて、コイルとコンデンサとを並列に接続した回路の両端のインピーダンスは低くなるため、IFアンプ3の出力から入力への負帰還が強まり、IFアンプ3のゲインは最小となる。つまり、コイルとコンデンサとを並列に接続した回路の同調周波数をから外れた周波数を有する妨害信号を減衰させることが可能となる。
実施の形態1において設けたフィルタ回路4は、ミキサ回路2の出力に接続される差動ライン間やミキサー回路2の出力とグランドとの間に直接接続されるものではないため、ミキサー回路2の出力のインピーダンスが低い場合でも、本実施の形態の回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
そのため、図19のような回路構成での課題点であった妨害信号の充分な減衰が出来ないという問題は、ミキサ回路2の出力のインピーダンスの高低にかかわらず発生しない。
図3は、チューナ回路1のフィルタ特性を説明するためのグラフである。L1=280nH、C1=28pF、IFアンプのゲイン=23dBの条件において、本実施の形態のチューナ回路1のフィルタ特性を測定したグラフを示している。曲線C1は、本実施の形態のチューナ回路1のフィルタ特性を示している。曲線C91は、図19に示す従来の構成のフィルタ特性を示している。曲線C92は、図20に示す従来の構成のフィルタ特性を示している。
曲線C1は、曲線C91と比較して、IF周波数f(受信周波数)を外れたところでの減衰量が大きく、また曲線C92と比較して、IF周波数(受信周波数)での減衰量が小さくなっている事がわかる。
本実施の形態の構成は、回路素子数としても従来の回路構成と比較して特段に大きいということも無く、実使用に適した回路である。
図4(a)(b)は、チューナ回路1に設けられたミキサ回路2の構成を説明するための回路図である。近年、環境性能を考えた設計は必須事項となっており、省電力化設計は重要なファクターとなっている。省電力化設計にて一番効果があるのは、電源電圧を下げることであり、チューナの電源電圧も過去の12Vから5Vへと下がってきており、最近では3.3V以下のものもある。
しかしながら、電源電圧を下げれば、過大な電圧振幅の信号(特に妨害信号)は歪みやすくなる。そのため、ミキサ回路2の出力電力を、電圧振幅を下げたまま後段回路に持っていく必要があり、出力電力を電流振幅に変換して出力する必要が生じる。
図4(a)は、電圧振幅の信号を出力するミキサ回路の構成の一例を示している。ミキサ回路内のトランジスタが動作する事により抵抗R1・R2に電流が流れ、それにより電圧降下が発生する。そのため、ミキサ回路の出力には電圧振幅が発生する。
図4(b)は、電流振幅の信号を出力する実施の形態1に係るミキサ回路2の構成の一例を示している。図4(b)に示すミキサ回路2は、図4(a)に示すミキサ回路の抵抗R1・R2の替わりにトランジスタQ3・Q4を設けている。トランジスタQ3・Q4では、電圧降下は、ほとんど発生しないため、ミキサ回路2の出力に負荷抵抗をつけない限り、電圧振幅は発生せず、電流の入出力のみとなる。本実施の形態では、このように動作して出力電力を電流振幅に変換して出力するミキサ回路2を設けている。
このように出力電力を電流振幅に変換すると、ミキサ回路2の出力インピーダンスは低くなってしまう。完全に電圧振幅をなくし電流の流出流入のみで後段のIFアンプ3に電力を持っていこうとすると、実際はある程度(100Ω以下)のインピーダンスは存在するが、理論上のインピーダンスは0Ωとなってしまい、従来の図19のような回路はフィルタとして意味がなくなってしまう。
図3を参照すると、ミキサ回路の出力インピーダンスが充分に高いときは、図19のようにミキサ回路の出力に接続された差動ライン間にコイルL91とコンデンサC91よりなるフィルタ回路94を入れるだけでも、充分とはいえないまでもある程度の特性は得ることが可能である。
しかしながら、上述のようにミキサ回路2の出力インピーダンスが低い場合には、図3の曲線C91に示すように充分なフィルタ特性は得られず、妨害信号を充分に減衰できず、性能悪化につながることとなる。
本実施の形態にて設けたフィルタ回路4は、ミキサ回路2の出力に接続された差動ライン間やミキサ回路2の出力とグランドとの間に直接接続されるものではないため、このようなミキサ回路2の出力のインピーダンスが低い場合でも本実施の形態の回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
つまり本実施の形態は、ミキサ回路2の出力のインピーダンスが低い場合に、より効果的である。
なお、実施の形態1では、IFアンプ3を1個のみ設けた例を示したが、本発明はこれに限定されない。ゲインUPなどの目的に応じてIFアンプ3を複数個設けても良い。また、イメージ除去機能や別途フィルター機能やエミッタフォロア回路などをIFアンプ3に付属して設けてもよい。イメージ除去機能や別途フィルター機能やエミッタフォロア回路などが付いている物に関しても、増幅機能のある回路であれば総じてIFアンプと考えることが出来、本実施の形態を使用することにより、同様の効果を得られる。後述する実施の形態2〜実施の形態14に対しても同様である。
また、本実施の形態のフィルタ回路またはIFアンプの回路内に直流素子用のコンデンサーが接続されていても、本実施の形態を使用することにより、同様の効果を得ることが出来る。後述する実施の形態2〜実施の形態14に対しても同様である。
また、チューナ回路1を構成する回路の一部又は全部をIC化したり、すでにIC化されているMOP回路5に本実施の形態のフィルタ回路4の一部又は全部を取り込んだりすることにより、小型化、省電力化、コストダウンを見込むことが可能となる。また、ミキサ回路2とフィルタ回路4とIFアンプ3との一部又は全部がIC化されていてもよい。チューナ回路1を構成する回路の一部をIC化するとは、例えば図2に示されるMOP回路5に含まれるミキサ回路2とIFアンプ3とをIC化することであり、構成される回路の全部をIC化するとは、例えば、図2の例では、ミキサ回路2とIFアンプ3とに加えて、コイルL1・L2とコンデンサC1・C2とをIC化することである。
本実施の形態に係るチューナ回路1を搭載した電子部品モジュールを構成することができる。電子部品モジュールとは、チューナ回路などの各電子部品が主基板に搭載されたものである。これは、チューナなどを主基板に搭載した物だけでなく、チューナ回路をそのまま主基板に展開した物も含まれる。また、電子部品モジュールは、チューナ回路と他の回路とを主基板に搭載した物と、チューナ回路のみを主基板に搭載した物との双方を含む。
本実施の形態に係るチューナ回路の性能改善効果については今まで述べてきたとおりであるが、それを搭載した電子部品モジュールについても性能改善効果が得られることは言うまでも無い。
また、TV、VCR、DVD機器、携帯電話など、本本実施の形態のチューナ回路を搭載した電子機器についても、上述した電子部品モジュールと同様の性能改善効果が得られることは言うまでも無い。
(実施の形態2)
図5は、実施の形態2に係るチューナ回路の要部構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。後述する実施の形態においても同様である。
図5は、実施の形態2に係るチューナ回路の要部構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。後述する実施の形態においても同様である。
実施の形態2に係るチューナ回路は、フィルタ回路4aを備えている。フィルタ回路4aは、IFアンプ3と並列に接続されたコンデンサC1・C3を有している。コンデンサC1・C3は直列に接続されている。フィルタ回路4aには、コンデンサC1と並列に接続されたコイルL1と、コンデンサC3と並列に接続されたコイルL3と、コンデンサC1・C3の間の接続点に一端が接続され、他端が接地されたコンデンサC4とが設けられている。
また、フィルタ回路4aは、IFアンプ3と並列に接続されたコンデンサC2・C5を有している。コンデンサC2・C5は直列に接続されている。フィルタ回路4aには、コンデンサC2と並列に接続されたコイルL2と、コンデンサC5と並列に接続されたコイルL5と、コンデンサC2・C5の間の接続点に一端が接続され、他端が接地されたコンデンサC6とが設けられている。
この構成によれば、同調周波数が1/2兀√(L1・C1)のフィルタと、同調周波数が1/2兀√(L3・C3)のフィルタとの2つの特性が合成され、また、同調周波数が1/2兀√(L2・C2)のフィルタと、同調周波数が1/2兀√(L5・C5)のフィルタとの2つの特性が合成される。このため、1個のコイルL1と1個のコンデンサC1とによるフィルタ、及び1個のコイルL2と1個のコンデンサC2とによるフィルタの場合に比べて、同調周波数以外の減衰量が高くなり、より良い性能を得ることができる。
(実施の形態3)
図6は、実施の形態3に係るチューナ回路の要部構成を示す回路図である。コイルとコンデンサとを並列に接続した実施の形態1の図2の場合と比較すると、コイルとコンデンサとを直列に接続している点で異なる。
図6は、実施の形態3に係るチューナ回路の要部構成を示す回路図である。コイルとコンデンサとを並列に接続した実施の形態1の図2の場合と比較すると、コイルとコンデンサとを直列に接続している点で異なる。
実施の形態3に係るチューナ回路は、フィルタ回路4bを備えている。フィルタ回路4bは、IFアンプ3と並列に接続されたコイルL1・L2と、IFアンプ3と並列に接続されたコンデンサC1・C2とを有している。コイルL1とコンデンサC1とは直列に接続され、コイルL2とコンデンサC2とは直列に接続されている。
コンデンサC1のコイルL1と反対側の一端は、ミキサ回路2とIFアンプ3とを接続する一対の差動ラインの一方と接続されており、コイルL1のコンデンサC1と反対側の一端は、IFアンプ3の出力に接続された一対の差動ラインの他方に接続されている。
コンデンサC2のコイルL2と反対側の一端は、ミキサ回路2とIFアンプ3とを接続する一対の差動ラインの他方と接続されており、コイルL2のコンデンサC2と反対側の一端は、IFアンプ3の出力に接続された一対の差動ラインの一方に接続されている。
この構成は、差動信号を処理するIFアンプについてのみ可能となる。帰還する入力端子を図2の場合と比較して逆に接続し、IFアンプ3に正帰還がかかるように構成したものである。
コイルとコンデンサとを直列に接続したフィルタ回路の両端のインピーダンスは、フィルタ回路の同調周波数では低い。たとえば図6に示されるコイルL1とコンデンサC1とによるフィルタ回路の場合、同調周波数は1/2兀√(L1・C1)となり、この周波数でのインピーダンスが一番低くなる。
そのため、同調周波数付近では、IFアンプ3の出力から入力へ正帰還が起こり、IFアンプ3のゲインは最大となる。つまり、コイルとコンデンサとを並列に接続したフィルタ回路の同調周波数を、受信信号のIF周波数となるようにすれば、受信信号は最大となる。この場合、ゲインは正帰還がかかるため、IFアンプ3のゲインは充分に取れ、図20のような弊害は起こらないと同時に、図2の場合以上にゲインが取れるため、NFが良くなり性能UPにもつながる。
また、同調周波数を外れる周波数に於いて、コイルとコンデンサとを並列に接続したフィルタ回路の両端のインピーダンスは高くなるため、IFアンプ3の出力から入力への正帰還はなくなり、IFアンプ3のゲインは最小となる。
また、図2の場合と同様に実施の形態3のフィルタ回路4は、ミキサ回路2の出力に接続された差動ライン間やミキサ回路2の出力とグランドとの間に直接接続されるものではないため、ミキサ回路2の出力のインピーダンスが低い場合でも、本実施の形態の回路に影響する度合いは低く、充分なフィルター特性を得ることが可能となる。
ただし、図6の場合は、IFアンプ3に正帰還をかけるため、異常発振が発生し易く、図2の構成とどちらを使用するかは、場合に応じて使い分ける必要がある。
(実施の形態4)
図7は、実施の形態4に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図2に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタにそれぞれ直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、IFアンプ3のゲインは図2の場合と比較して高くなる。
図7は、実施の形態4に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図2に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタにそれぞれ直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、IFアンプ3のゲインは図2の場合と比較して高くなる。
このため、フィルタの特性をほとんど変化させずに、IFアンプ3のゲインを上げてNFなどの性能をUPさせたい場合は、抵抗R1・R2を追加して図7の構成とすればよい。但し、歪などの性能に関しては図2の構成の方が良好であるので、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
チューナ回路の抵抗R1・R2を可変抵抗素子とすると、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてIFアンプ3のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。可変抵抗素子の代表的なものにはPINダイオードがあるが、これはダイオードに流れる電流によって抵抗値が変化する素子であり、セット側からの制御電流によって制御が可能となる。また、制御に関しては、MOP回路5に含まれる(または接続される)PLL回路6によって行っても良く、この場合、セット側からのI2Cバスに代表される制御信号によって行われる。後述する実施の形態5〜実施の形態7についても、チューナ回路の抵抗R1・R2を可変抵抗素子とすると、負帰還のレベルを電気的に制御することが可能となり、同様の効果が得られる。
(実施の形態5)
図8は、実施の形態5に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図2に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタにそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、IFアンプ3のゲインは図2の構成と比較してほとんど変化はない。NFや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、並列に抵抗を追加した図8の構成とすればよい。これも実施の形態4と同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
図8は、実施の形態5に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図2に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタにそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、IFアンプ3のゲインは図2の構成と比較してほとんど変化はない。NFや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、並列に抵抗を追加した図8の構成とすればよい。これも実施の形態4と同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
(実施の形態6)
図9は、実施の形態6に係るチューナ回路の要部構成を示す回路図である。図6の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図6の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタに直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、IFアンプ3のゲインは図6の場合と比較して高くなる。フィルタの特性をほとんど変化させずに、IFアンプ3のゲインを上げ、NFなどの性能をUPさせたい場合は、抵抗R1・R2を追加して図9に示される構成とすればよい。ただ、歪などの性能に関しては図6の構成の方が良好であるため、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
図9は、実施の形態6に係るチューナ回路の要部構成を示す回路図である。図6の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図6の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタに直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、IFアンプ3のゲインは図6の場合と比較して高くなる。フィルタの特性をほとんど変化させずに、IFアンプ3のゲインを上げ、NFなどの性能をUPさせたい場合は、抵抗R1・R2を追加して図9に示される構成とすればよい。ただ、歪などの性能に関しては図6の構成の方が良好であるため、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
抵抗R1・R2を追加することによりIFアンプ3の入出力間のアイソレーションは良くなるため、結果として、この図9に示す構成は、ゲインが高いために異常発振が発生しやすいという図6の構成の欠点をカバーすることが可能となる。これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
(実施の形態7)
図10は、実施の形態7に係るチューナ回路の要部構成を示す回路図である。図6の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図6の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルターに対してそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、IFアンプ3のゲインは図6の構成と比較してほとんど変化はない。NFや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、抵抗R1・R2を並列に追加し図10の構成とすればよい。これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
図10は、実施の形態7に係るチューナ回路の要部構成を示す回路図である。図6の構成と比較すると、抵抗R1・R2が追加となっている。これらの追加された抵抗R1・R2は、図6の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルターに対してそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、IFアンプ3のゲインは図6の構成と比較してほとんど変化はない。NFや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、抵抗R1・R2を並列に追加し図10の構成とすればよい。これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
(実施の形態8)
図11は、実施の形態8に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、コイルL7とコンデンサC7とが追加となっている。IFアンプ3の差動信号入力回路の一対の差動ライン間にコイルL7、コンデンサC7よりなるフィルタ回路が挿入されているため、図2の構成と比較すると、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来る。その結果、特性の良い回路を構成することが出来る。しかしながら、回路素子が図2の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルL7とコンデンサC7よりなるフィルタの同調周波数以外の周波数におけるインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
図11は、実施の形態8に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、コイルL7とコンデンサC7とが追加となっている。IFアンプ3の差動信号入力回路の一対の差動ライン間にコイルL7、コンデンサC7よりなるフィルタ回路が挿入されているため、図2の構成と比較すると、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来る。その結果、特性の良い回路を構成することが出来る。しかしながら、回路素子が図2の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルL7とコンデンサC7よりなるフィルタの同調周波数以外の周波数におけるインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
(実施の形態9)
図12は、実施の形態9に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、コイルL7とコンデンサC7とが追加となっている。IFアンプ3の差動信号出力回路に接続された一対の差動ライン間にコイルL7とコンデンサC7とよりなるフィルタ回路が挿入されている。フィルタ回路4hは、このコイルL7とコンデンサC7とよりなるフィルタ回路をさらに含んでいる。このため、図2の構成と比較して、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来るため特性の良いチューナ回路を構成することが出来る。しかしながら、回路素子が図2の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルL7とコンデンサC7とよりなるフィルタの同調周波数以外でのインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
図12は、実施の形態9に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、コイルL7とコンデンサC7とが追加となっている。IFアンプ3の差動信号出力回路に接続された一対の差動ライン間にコイルL7とコンデンサC7とよりなるフィルタ回路が挿入されている。フィルタ回路4hは、このコイルL7とコンデンサC7とよりなるフィルタ回路をさらに含んでいる。このため、図2の構成と比較して、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来るため特性の良いチューナ回路を構成することが出来る。しかしながら、回路素子が図2の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルL7とコンデンサC7とよりなるフィルタの同調周波数以外でのインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
図11に示される構成とは、コイルL7、コンデンサC7を挿入する箇所がIFアンプ3の入力側と出力側との差となっている。図11の構成の様にIFアンプ3の入力側に入れるほうが、IFアンプ3の前段で妨害信号を充分に減衰させることが出来るため、より良い性能を得ることが出来るが、IFアンプ3の後段でフィルタを構成した場合でもある程度の効果は期待できるし、また互いのフィルタは干渉しあうことが無いため、IFアンプ3の入力側と出力側との双方にコイルL7とコンデンサC7とよりなるフィルタを設けても良い。
(実施の形態10)
図13は、実施の形態10に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較し、エミッタフォロア回路Q1・Q2がIFアンプ3の出力側に追加となっている。図.13に示すエミッタフォロア回路Q1・Q2には、本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
図13は、実施の形態10に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較し、エミッタフォロア回路Q1・Q2がIFアンプ3の出力側に追加となっている。図.13に示すエミッタフォロア回路Q1・Q2には、本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
IFアンプ3の出力側にエミッタフォロア回路Q1・Q2を設けたことにより、IFアンプ3の出力に負荷されるインピーダンスは充分に高くなるため、IFアンプ3の歪性能が、より高くなる。このエミッタフォロア回路Q1・Q2を本実施の形態と合わせて使用することにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
(実施の形態11)
図14は、実施の形態11に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較し、エミッタフォロア回路Q1・Q2が、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタの入力側にそれぞれ追加となっている。図14のエミッタフォロア回路Q1・Q2にも、本実施の形態の説明と関係ないバイアスや直流素子用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
図14は、実施の形態11に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較し、エミッタフォロア回路Q1・Q2が、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタの入力側にそれぞれ追加となっている。図14のエミッタフォロア回路Q1・Q2にも、本実施の形態の説明と関係ないバイアスや直流素子用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
コイルL1・L2、コンデンサC1・C2にて構成されるフィルタの入力側にエミッタフォロア回路Q1・Q2が設けられていることにより、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタによる、IFアンプ3の出力に負荷されるインピーダンスの低下を抑えることができ、IFアンプ3の歪性能を、より高くすることが出来る。このエミッタフォロア回路Q1・Q2を本実施の形態と合わせて使用することにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様にアプリケーションに応じて使い分けることが望ましい。
(実施の形態12)
図15は、実施の形態12に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、エミッタフォロア回路Q1・Q2が、コイルL1・L2、コンデンサC1・C2にてそれぞれ構成されるフィルタの入力側に追加となっている。図15のエミッタフォロア回路Q1・Q2にも本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて記載しているが固定の抵抗素子でも本実施の形態の効果には変わりない。
図15は、実施の形態12に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、エミッタフォロア回路Q1・Q2が、コイルL1・L2、コンデンサC1・C2にてそれぞれ構成されるフィルタの入力側に追加となっている。図15のエミッタフォロア回路Q1・Q2にも本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて記載しているが固定の抵抗素子でも本実施の形態の効果には変わりない。
コイルL1・L2、コンデンサC1・C2にてそれぞれ構成されるフィルタの入力側にエミッタフォロア回路があることにより、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタによる、ミキサ回路の出力に負荷されるインピーダンスの低下を抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路Q1・Q2を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様にアプリケーションに応じて使い分けることが望ましい。
(実施の形態13)
図16は、実施の形態13に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗アンプA1・A2が追加となっている。これらの追加された抵抗アンプA1・A2は、図2の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの前段(入力側)に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、IFアンプ3のゲインは図2の構成と比較して低くなる。
図16は、実施の形態13に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗アンプA1・A2が追加となっている。これらの追加された抵抗アンプA1・A2は、図2の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの前段(入力側)に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、IFアンプ3のゲインは図2の構成と比較して低くなる。
これは、図7の構成と逆の性能となり、フィルタの特性をほとんど変化させずにIFアンプ3のゲインを下げ、歪などの性能をUPさせたい場合は、抵抗アンプA1・A2を追加し、図16の構成とすればよい。ただし、NFなどの性能に関しては、図2の構成の方が良好である可能性がある。また、コイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの前段(入力側)に抵抗アンプA1・A2があることにより、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタによる、IFアンプ3の出力に負荷されるインピーダンスの低下を抑えることができ、IFアンプ3の歪性能を、より高くすることが出来る。この抵抗アンプA1・A2を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
また、IFアンプ3の入出力間のアイソレーションも充分に得られるため、異常発振の発生しにくい回路構成となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
抵抗アンプA1・A2をゲインコントロールアンプとすると、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてIFアンプ3のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。ゲインコントロールアンプとは、制御信号の電圧に応じてゲインが変化するアンプを意味し、セット機器側からの制御電圧によって制御が可能となる。
抵抗アンプA1・A2の制御に関しては、MOP回路5に含まれる(または接続される)PLL回路6によって行っても良く、この場合、セット機器側からのI2Cバスに代表される制御信号によって制御される。後述する実施の形態14も同様である。
また、抵抗アンプA1・A2を、セット機器側からの制御電圧によりON、OFFのスイッチを行うと、負帰還のON、OFFを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じて本実施の形態のフィルター特性をON、OFF制御することが可能となり、状況に応じた設定をすることが可能となる。
抵抗アンプA1・A2のON、OFFについては、セット機器側からの制御電圧によって直接制御を行うか、または、MOP回路5に含まれる(または接続される)PLL回路6を介して行う事となる。PLL回路6を介して行う場合は、セット機器側からのI2Cバスに代表される制御信号によって行われる。後述する実施の形態14も同様である。
また、抵抗アンプA1・A2の代わりにスイッチ回路を設けると、セット機器側からの制御電圧により負帰還のON、OFFを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じて本実施の形態のフィルタ特性をON、OFF制御することが可能となり、状況に応じた設定をすることが可能となる。
スイッチ回路のON、OFFについては、セット機器側からの制御電圧によって直接制御を行うか、または、MOP回路5に含まれる(または接続される)PLL回路6を介して行う事となる。PLL回路6を介して行う場合は、セット側機器からのI2Cバスに代表される制御信号によって行われる。後述する実施の形態14も同様である。
(実施の形態14)
図17は、実施の形態14に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗アンプA1・A2が追加となっている。これらの追加された抵抗アンプA1・A2は、図2の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの後段(出力側)に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、IFアンプ3のゲインは図2の場合と比較して低くなる。
図17は、実施の形態14に係るチューナ回路の要部構成を示す回路図である。図2の構成と比較すると、抵抗アンプA1・A2が追加となっている。これらの追加された抵抗アンプA1・A2は、図2の構成に元からあるコイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの後段(出力側)に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、IFアンプ3のゲインは図2の場合と比較して低くなる。
これは、図16の構成と同様に、図7の構成と逆の性能となり、フィルタの特性をほとんど変化させずにIFアンプ3のゲインを下げ、歪などの性能をUPさせたい場合は、抵抗アンプA1・A2を追加し図17の構成とすればよい。ただ、NFなどの性能に関しては図2の構成の方が良好な可能性がある。また、コイルL1、コンデンサC1(コイルL2、コンデンサC2)より構成されるフィルタの後段(出力側)に抵抗アンプA1・A2があることにより、コイルL1・L2、コンデンサC1・C2にて構成されるフィルタによる、ミキサ回路の出力に負荷されるインピーダンスの低下を抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。この抵抗アンプA1・A2を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。また、図16の場合と同様にIFアンプ3の入出力間のアイソレーションも充分に得られるため、異常発振の発生しにくい回路構成となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、TV、VCR、DVD機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路、電子部品モジュール及び電子機器に適用することができる。
1 チューナ回路
2 ミキサ回路
3 IFアンプ(アンプ回路)
4 フィルタ回路
5 MOP回路
6 PLL回路
L1、L2、L3 コイル
C1、C2、C3 コンデンサ
R1、R2 抵抗
Q1、Q2 エミッタフォロワ回路
A1、A2 抵抗アンプ(負帰還アンプ回路)
2 ミキサ回路
3 IFアンプ(アンプ回路)
4 フィルタ回路
5 MOP回路
6 PLL回路
L1、L2、L3 コイル
C1、C2、C3 コンデンサ
R1、R2 抵抗
Q1、Q2 エミッタフォロワ回路
A1、A2 抵抗アンプ(負帰還アンプ回路)
Claims (22)
- 受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、
前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、
前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、
前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、
前記アンプ回路と並列に接続された1個以上のコンデンサとを含むことを特徴とするチューナ回路。 - 前記コイルと前記コンデンサとは、互いに並列に接続されている請求項1記載のチューナ回路。
- 前記コイルと前記コンデンサとは、直列に接続されている請求項1記載のチューナ回路。
- 前記コイルと前記コンデンサとは、互いに並列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている1個以上の抵抗をさらに含む請求項1記載のチューナ回路。 - 前記コイルと前記コンデンサとは、互いに並列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている1個以上の抵抗をさらに含む請求項1記載のチューナ回路。 - 前記コイルと前記コンデンサとは、互いに直列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている1個以上の抵抗をさらに含む請求項1記載のチューナ回路。 - 前記コイルと前記コンデンサとは、互いに直列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている1個以上の抵抗をさらに含む請求項1記載のチューナ回路。 - 前記抵抗は、可変抵抗素子によって構成されている請求項4〜7のいずれかに記載のチューナ回路。
- 前記ミキサ回路及び前記アンプ回路は、差動入出力形式に従って構成され、一対の差動ラインによって接続されており、
前記フィルタ回路は、前記一対の差動ラインの間に設けられた1個以上のコイルと1個以上のコンデンサとをさらに含む請求項1記載のチューナ回路。 - 前記アンプ回路は、差動入出力形式に従って構成され、その出力側に一対の差動出力ラインが接続されており、
前記フィルタ回路は、前記一対の差動出力ラインの間に設けられた1個以上のコイルと1個以上のコンデンサとをさらに含む請求項1記載のチューナ回路。 - 前記アンプ回路の出力側に前記アンプ回路と直列に接続されたエミッタフォロワ回路をさらに備える請求項1記載のチューナ回路。
- 前記アンプ回路の出力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備える請求項1記載のチューナ回路。
- 前記アンプ回路の入力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備える請求項1記載のチューナ回路。
- 前記アンプ回路の出力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備える請求項1記載のチューナ回路。
- 前記アンプ回路の入力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備える請求項1記載のチューナ回路。
- 前記負帰還アンプ回路は、ゲインコントロールアンプによって構成されている請求項14と請求項15とのいずれかに記載のチューナ回路。
- 前記負帰還アンプ回路は、オンオフ切替可能に構成されている請求項14と請求項15とのいずれかに記載のチューナ回路。
- 前記フィルタ回路の入力側または出力側に前記アンプ回路と並列に接続されたスイッチ回路をさらに備える請求項1記載のチューナ回路。
- 前記ミキサ回路の出力インピーダンスが低い請求項1記載のチューナ回路。
- 前記ミキサ回路と前記フィルタ回路と前記アンプ回路との一部又は全部がIC化されている請求項1記載のチューナ回路。
- 受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする電子部品モジュール。
- 受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された1個以上のコイルと、前記アンプ回路と並列に接続された1個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370912A JP2007174399A (ja) | 2005-12-22 | 2005-12-22 | チューナ回路、電子部品モジュール及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370912A JP2007174399A (ja) | 2005-12-22 | 2005-12-22 | チューナ回路、電子部品モジュール及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007174399A true JP2007174399A (ja) | 2007-07-05 |
Family
ID=38300348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005370912A Pending JP2007174399A (ja) | 2005-12-22 | 2005-12-22 | チューナ回路、電子部品モジュール及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007174399A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225417A (ja) * | 2008-02-20 | 2009-10-01 | Asahi Kasei Electronics Co Ltd | 通信システム |
JP2010041692A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 通信システム |
KR101325196B1 (ko) * | 2012-10-22 | 2013-11-04 | 지씨티 세미컨덕터 인코포레이티드 | 임피던스 쉐이핑을 이용한 수신기 |
-
2005
- 2005-12-22 JP JP2005370912A patent/JP2007174399A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225417A (ja) * | 2008-02-20 | 2009-10-01 | Asahi Kasei Electronics Co Ltd | 通信システム |
JP2010041692A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 通信システム |
KR101325196B1 (ko) * | 2012-10-22 | 2013-11-04 | 지씨티 세미컨덕터 인코포레이티드 | 임피던스 쉐이핑을 이용한 수신기 |
CN103780275A (zh) * | 2012-10-22 | 2014-05-07 | Gct半导体公司 | 使用阻抗调整的接收机 |
US9065703B2 (en) | 2012-10-22 | 2015-06-23 | Gct Semiconductor, Inc. | Receiver using impedance shaping |
CN103780275B (zh) * | 2012-10-22 | 2017-01-18 | Gct半导体公司 | 使用阻抗调整的接收机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
US20120139633A1 (en) | Semiconductor integrated circuit and tuner system including the same | |
US8315584B2 (en) | Semiconductor integrated circuit and broadcast receiver | |
JP2007174399A (ja) | チューナ回路、電子部品モジュール及び電子機器 | |
JP5393703B2 (ja) | 制御可能な減衰段を有するifフィルタを備えるチューナおよび個別のチューナを備える受信機 | |
US8611844B2 (en) | Low noise amplifier and method of input impedance control for terrestrial and cable modes | |
JP2006217127A (ja) | 受信装置 | |
KR100784010B1 (ko) | 강전계 입력 보상회로를 내장한 튜너 | |
US20100214493A1 (en) | Enhanced Low Noise Amplifier | |
JP2009284142A (ja) | フィルタ回路および無線機器 | |
US20060174283A1 (en) | Integrated tuner for satellite and terrestrial broadcast reception | |
US7221916B2 (en) | Signal enhancement device for phase lock loop oscillator | |
JP2008187329A (ja) | 可変利得増幅回路および可変利得アンプの入力インピーダンスマッチング方法 | |
KR20080075522A (ko) | 인핸스드 믹서 디바이스 | |
JP3954755B2 (ja) | テレビジョンチューナ回路 | |
JP2007235524A (ja) | 可変利得増幅回路 | |
WO2020202891A1 (ja) | 高周波モジュール及び通信装置 | |
JP3754029B2 (ja) | 受信回路及び受信装置 | |
KR100558503B1 (ko) | 더블 컨버젼 방식의 튜너의 고차 고조파 제거 필터 | |
US20110070859A1 (en) | Low noise amplifier and radio frequency signal receiver | |
JP2003078370A (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
EP2222078B1 (en) | Intermediate frequency circuit | |
JP2008035267A (ja) | 信号処理回路及びam受信回路 | |
KR101585266B1 (ko) | Rf 신호처리 회로 | |
KR20050010096A (ko) | 디모듈레이터 일체형 더블 컨버젼 방식의 튜너 |