JP2010041692A - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP2010041692A JP2010041692A JP2008205833A JP2008205833A JP2010041692A JP 2010041692 A JP2010041692 A JP 2010041692A JP 2008205833 A JP2008205833 A JP 2008205833A JP 2008205833 A JP2008205833 A JP 2008205833A JP 2010041692 A JP2010041692 A JP 2010041692A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- control signal
- tank
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
【解決手段】第1のヴァラクタを含む第1のLCタンクを含む電圧制御発振器106を有する位相同期回路100と、第2のヴァラクタを含む第2のLCタンクを負荷とする増幅器101と第3ヴァラクタを含む第3のLCタンクを負荷とする周波数変換器107と第4のLCタンクを含む第4のLCタンクを負荷とする2分周器108を有する受信システムにおいて、受信周波数の同調は、位相同期回路100に含まれる電圧制御発振器106の発振周波数を制御する周波数制御信号c1を用いて第1,第2,第3,第4のヴァラクタを制御することで行なわれる。
【選択図】図1
Description
図1は、本発明の通信システムである実施例1に係る受信システムを説明するためのブロック構成図である。本実施例1における受信システムは、位相同期回路100と増幅器101と周波数変換器107とから構成され、位相同期回路(PLL;Phase Locked Loop)100は、ループフィルタ(LF;Loop Filter)102とチャージポンプ(CP;Charge Pump)103と位相周波数検知器(PFD;Phase Frequency Detector)104と電圧制御発振器(VCO;Voltage Controlled Oscillator)106と2分周器108と任意分周の分周器109とから構成されている。
V1の容量=V2の容量=Cv1
V3の容量=V4の容量=Cv3
Lpv=Lnv=Lv
C1=C2=C3=C4=C0
C0>>Cv1,Cv3
とする。
Fosc=(1/Sqrt(Lv×(Cv1+Cv3)) ・・・(1)
V5の容量=V6の容量=Cv5
V7の容量=V8の容量=Cv7
Lpa=Lna=La
C5=C6=C7=C8=C0A
C0A>>Cv5,Cv7
とする。
この時RQ2は固定値でも、なくても構わない。
Famax=(1/Sqrt(La*(Cv5+Cv7)) ・・・(2)
V9の容量=V10の容量=Cv9
V11の容量=V12の容量=Cv11
Lpm=Lnm=Lm
C9=C10=C11=C12=C0M
C0M>>Cv9,Cv11
とする。
この時RQ3は固定値でも、なくても構わない。
Fmmax=(1/Sqrt(Lm*(Cv9+Cv11)) ・・・(3)
V13の容量=V14の容量=Cv13
V15の容量=V16の容量=Cv16
Lpd=Lnd=Ld
C13=C14=C15=C16=C0D
C0D>>Cv9,Cv11
とする。
この時RQ4は固定値でも、なくても構わない。
Fmmax=(1/Sqrt(Lm*(Cv9+Cv11)) ・・・(4)
図6は、本発明の通信システムである実施例2に係る受信システムを説明するためのブロック構成図である。本実施例2における受信システムは、図1に示したブロック構成図に帯域最適化のための制御回路Q値制御回路110を付加し、Q値制御信号b1で図6における増幅器101と周波数変換器107の帯域を最適化できるようにした点で相違している。
図7は、帯域最適化のためのQ値制御回路の構成図で、図8は、任意位相発生器+電圧−電流変換器の回路例を示す図で、図9(a)乃至(c)は、任意位相発生器の動作説明図で、図10(a)乃至(c)は、LCバンドパスフィルタ振幅・位相伝達関数説明図で、図11は、位相比較器の回路例を示す図で、図12(a),(b)は、位相比較器の動作説明図である。表1は位相比較器の真理値表を示している。
fo=dΘo/dt ・・・(5)
ここで、fo;周波数、Θo;位相、t;時間である。
g=f+BW ・・・(6)
ここで、f;図6の電圧制御発振器106の出力クロックで周波数はfo[Hz]
g;図7の任意位相発生器201の出力信号周波数[Hz]
BW;図7の帯域幅データa3で規定された周波数[Hz]
更にf(t)=Cos(ωot),ωo=2*π*fo と置くと
g(t)=Cos(ω2t) ・・・(7)
ω2=2*π*(fo+BW)
すなわち、帯域幅BWは
BW=(ω2−ωo)/(2*π) となる。
h(t)=Cos(ω2t+Θ1) ・・・(8)
ここで、Θ1;a2に依る位相変動量
i(t)=Cos(ω2t+Θ1+Θ2) ・・・(9)
ここで、Θ2;LCバンドパスフィルタよる位相変動量
fo=1/{2*π*Sqrt(LC)} ・・・(10−a)
Q=RQ*Sqrt(C/L) ・・・(10−b)
この両式より、図7におけるQ値制御信号を用いることで、LCタンク205の中心周波数を変えることなく、LCタンクの帯域幅を制御できることが示された。
図7における位相比較器202は、排他的論理和回路で構成されておりその図を図11に真理値表を表1に示す。
図13は、本発明の通信システムである実施例3に係る受信システムを説明するためのブロック構成図である。本実施例3における受信システムは、図6に示した実施例2のブロック構成図のシステムを更に最適受信できるように、Q値制御回路2(111)を付加し、図13におけるQ値制御回路1(110)からのQ値制御信号b1で図13における増幅器101の帯域制御を、また、図13におけるQ値制御回路2(111)からのQ値制御信号d1で図13における周波数変換器107の帯域制御を各々独立してできるようにした点で相違している。
図14は、本発明の通信システムである実施例4に係る受信システムを説明するためのブロック構成図である。本実施例4における受信システムは、図6に示した実施例2のブロック構成図のシステムを更に最適受信できるように、Q値制御回路2(111)とQ値制御回路3(112)とを付加し、図14におけるQ値制御回路1(110)からのQ値制御信号b1で図14における増幅器101の帯域制御を、また、図14におけるQ値制御回路2(111)からのQ値制御信号d1で図14における周波数変換器107の帯域制御を加えて図14におけるQ値制御回路3(112)からのQ値制御信号e1で図14における2分周器108の帯域制御を各々独立して出来るようにした点で相違している。
図15は、本発明の通信システムである実施例5に係る受信システムを説明するためのブロック構成図である。本実施例5における受信システムは、図6に示した実施例2のブロック構成図と同様である。実施例2と本実施例5との相違は、上述した実施例2においてはループフィルタからの電圧制御増幅器の発振周波数制御電圧である信号c1が増幅器101と周波数変換器107と2分周器108とに入力されているのに対して、本実施例5では、c1は増幅器101と周波数変換器107にのみ入力されて、2分周器108には入力されていない点で相違している。
図16は、本発明の通信システムである実施例6に係る受信システムを説明するためのブロック構成図である。本実施例6における受信システムは、図15に示した実施例5のブロック構成図のシステムを更に最適受信できるように、Q値制御回路2(111)を付加し、図15におけるQ値制御回路1(110)からのQ値制御信号b1で図15における増幅器101の帯域制御を、また、図15におけるQ値制御回路2(111)からのQ値制御信号d1で図15における周波数変換器107の帯域制御を各々独立して出来るようにした点で相違している。
2 スイッチ
3 インダクタ
4 ヴァラクタ
6 送信用局部発振回路(信号源)
24 周波数変換器
25 局部発振器
29 増幅器
100,200 位相同期回路
101,201 増幅器
102,202 ループフィルタ
103,203 チャージポンプ
104,204 位相周波数検知器
105,205 ビット誤り率
106,206 電圧制御発振器
107 周波数変換器
108 2分周器
109 周波数分周器
110,111,112 Q値制御回路
201,203 任意位相発生器
202 位相比較器
204 電圧−電流変換器
205 LCバンドパスフィルタ
301 クアドラチュラ信号発生器
Claims (9)
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段と、第3のヴァラクタを含む第3のLCタンク回路を負荷とする周波数変換手段と、前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とする2分周手段とを有する受信システムである通信システムであって、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いる受信周波数の同調手段と、
前記第2のLCタンクと前記第3のLCタンクと前記第4のLCタンクの同調周波数を制御する受信帯域の最適化手段と
を備えたことを特徴とする通信システム。 - 前記受信帯域の最適化手段は、前記ループフィルタからの周波数制御信号が、前記2分周手段と前記周波数変換手段と前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、Q値制御回路に入力される位相データに対応するQ値制御信号によって前記第2のLCタンク回路と前記第3のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。
- 前記受信帯域の最適化手段は、前記ループフィルタからの周波数制御信号が、前記2分周手段と前記周波数変換手段と前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、第1のQ値制御回路に入力される第1の位相データに対応する第1のQ値制御信号によって前記第2のLCタンク回路を制御するとともに、第2のQ値制御回路に入力される第2の位相データに対応する第2のQ値制御信号によって前記第3のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。
- 前記受信帯域の最適化手段は、前記ループフィルタからの周波数制御信号が、前記2分周手段と前記周波数変換手段と前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、第1のQ値制御回路に入力される第1の位相データに対応する第1のQ値制御信号によって前記第2のLCタンク回路を制御し、第2のQ値制御回路に入力される第2の位相データに対応する第2のQ値制御信号によって前記第3のLCタンク回路のQ値を制御するとともに、第3のQ値制御回路に入力される第3の位相データに対応する第3のQ値制御信号によって第4のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段と、第3のヴァラクタを含む第3のLCタンク回路を負荷とする周波数変換手段と、前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とする2分周手段とを有する送信システムである通信システムであって、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いる送信周波数の同調手段と、
前記第2のLCタンクと前記第3のLCタンクと前記第4のLCタンクの同調周波数を制御する送信帯域の最適化手段と
を備えたことを特徴とする通信システム。 - 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段と、第3のヴァラクタを含む第3のLCタンク回路を負荷とする周波数変換手段と、前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とする2分周手段とを有する受信システムである通信システムであって、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いる受信周波数の同調手段と、
前記第2のLCタンクと前記第3のLCタンクと制御する受信帯域の最適化手段と
を備えたことを特徴とする通信システム。 - 前記受信帯域の最適化手段は、前記ループフィルタからの周波数制御信号が、前記周波数変換手段と前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、Q値制御回路に入力される位相データに対応するQ値制御信号によって前記第2のLCタンク回路と前記第3のLCタンク回路のQ値を制御することを特徴とする請求項6に記載の通信システム。
- 前記受信帯域の最適化手段は、前記ループフィルタからの周波数制御信号が、前記周波数変換手段と前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、第1のQ値制御回路に入力される第1の位相データに対応する第1のQ値制御信号によって、前記第2のLCタンク回路を制御するとともに、第2のQ値制御回路に入力される第2の位相データに対応する第2のQ値制御信号によって前記第3のLCタンク回路のQ値を制御することを特徴とする請求項6に記載の通信システム。
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段と、第3のヴァラクタを含む第3のLCタンク回路を負荷とする周波数変換手段と、前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とする2分周手段とを有する送信システムである通信システムであって、前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いる受信周波数の同調手段と、前記第2のLCタンクと前記第3のLCタンクと制御する送信帯域の最適化手段とを備えたことを特徴とする通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205833A JP4751427B2 (ja) | 2008-08-08 | 2008-08-08 | 通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205833A JP4751427B2 (ja) | 2008-08-08 | 2008-08-08 | 通信システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011093455A Division JP5308471B2 (ja) | 2011-04-19 | 2011-04-19 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010041692A true JP2010041692A (ja) | 2010-02-18 |
JP4751427B2 JP4751427B2 (ja) | 2011-08-17 |
Family
ID=42013691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205833A Expired - Fee Related JP4751427B2 (ja) | 2008-08-08 | 2008-08-08 | 通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4751427B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166814A (ja) * | 2011-04-19 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | 通信システム |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0623322U (ja) * | 1992-08-24 | 1994-03-25 | 富士通テン株式会社 | ラジオ受信機 |
JPH0974319A (ja) * | 1995-03-31 | 1997-03-18 | Ikeda Takeshi | 受信機 |
JPH1013280A (ja) * | 1996-06-21 | 1998-01-16 | Sanyo Electric Co Ltd | ラジオ受信機 |
JPH11298297A (ja) * | 1998-04-10 | 1999-10-29 | Sony Corp | シンセサイザチューナ装置 |
JP2000004180A (ja) * | 1998-04-16 | 2000-01-07 | Koninkl Philips Electron Nv | 無線装置 |
JP2002246933A (ja) * | 2001-02-22 | 2002-08-30 | Alps Electric Co Ltd | テレビジョンチューナ |
JP2006217127A (ja) * | 2005-02-02 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 受信装置 |
JP2006324773A (ja) * | 2005-05-17 | 2006-11-30 | Alps Electric Co Ltd | 受信装置 |
JP2007174399A (ja) * | 2005-12-22 | 2007-07-05 | Sharp Corp | チューナ回路、電子部品モジュール及び電子機器 |
-
2008
- 2008-08-08 JP JP2008205833A patent/JP4751427B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0623322U (ja) * | 1992-08-24 | 1994-03-25 | 富士通テン株式会社 | ラジオ受信機 |
JPH0974319A (ja) * | 1995-03-31 | 1997-03-18 | Ikeda Takeshi | 受信機 |
JPH1013280A (ja) * | 1996-06-21 | 1998-01-16 | Sanyo Electric Co Ltd | ラジオ受信機 |
JPH11298297A (ja) * | 1998-04-10 | 1999-10-29 | Sony Corp | シンセサイザチューナ装置 |
JP2000004180A (ja) * | 1998-04-16 | 2000-01-07 | Koninkl Philips Electron Nv | 無線装置 |
JP2002246933A (ja) * | 2001-02-22 | 2002-08-30 | Alps Electric Co Ltd | テレビジョンチューナ |
JP2006217127A (ja) * | 2005-02-02 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 受信装置 |
JP2006324773A (ja) * | 2005-05-17 | 2006-11-30 | Alps Electric Co Ltd | 受信装置 |
JP2007174399A (ja) * | 2005-12-22 | 2007-07-05 | Sharp Corp | チューナ回路、電子部品モジュール及び電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011166814A (ja) * | 2011-04-19 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | 通信システム |
Also Published As
Publication number | Publication date |
---|---|
JP4751427B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268630B2 (en) | Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator | |
US7298225B2 (en) | Signal modulated voltage controlled oscillator system | |
US8515374B2 (en) | PLL circuit, and radio communication apparatus equipped with same | |
US20150381344A1 (en) | Semiconductor device | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
US8466750B2 (en) | VCO utilizing an auxiliary varactor with temperature dependent bias | |
US7911281B2 (en) | PLL circuit and radio communication apparatus | |
WO2007108534A1 (ja) | 電圧制御発振回路 | |
US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
US11356108B2 (en) | Frequency generator and associated method | |
CN109565281A (zh) | 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 | |
US9331704B2 (en) | Apparatus and method for generating an oscillating output signal | |
US20110254632A1 (en) | Pll frequency synthesizer | |
JP4040034B2 (ja) | 発振器および半導体装置 | |
US20150263670A1 (en) | Frequency Modulation Based on Two Path Modulation | |
JP4751427B2 (ja) | 通信システム | |
JP5308471B2 (ja) | 通信システム | |
US20120032745A1 (en) | Frequency-Coupled LCVCO | |
US20190215000A1 (en) | Ring oscillator topology based on resistor array | |
KR102335966B1 (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
US20050077970A1 (en) | Method and device for controlling an oscillator | |
Cai et al. | A fast-settling charge-pump PLL with constant loop bandwidth | |
US6744325B2 (en) | Quadrature ring oscillator | |
Mačaitis et al. | Design of multicore digitally controlled oscillator in 65 nm CMOS technology | |
US11082080B1 (en) | Transceiver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |