JP2011166814A - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP2011166814A JP2011166814A JP2011093455A JP2011093455A JP2011166814A JP 2011166814 A JP2011166814 A JP 2011166814A JP 2011093455 A JP2011093455 A JP 2011093455A JP 2011093455 A JP2011093455 A JP 2011093455A JP 2011166814 A JP2011166814 A JP 2011166814A
- Authority
- JP
- Japan
- Prior art keywords
- tank circuit
- frequency
- value control
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】電圧制御発振部(106)の発振周波数を制御するように、位相同期回路(100)からの周波数制御信号(c1)を用いて、第2のLCタンク回路及び第3のLCタンク回路の少なくとも1つの同調周波数を制御することで、受信周波数の同調を行い、Q値制御回路(110)からのQ値制御信号(b1)を用いて第2のLCタンク回路及び第3のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、第2のLCタンク回路及び第3のLCタンク回路の少なくとも1つのQ値を制御して、受信帯域の最適化を行う。
【選択図】図6
Description
また、請求項2に記載の発明は、請求項1に記載の発明において、前記Q値制御回路は、第1及び第2のQ値制御回路(110,111)を含み、前記最適化手段は、前記第1及び第2のQ値制御回路(110,111)からの第1及び第2のQ値制御信号(b1,d1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路のQ値を夫々制御することで、受信帯域の最適化を行うことを特徴とする。(図13,図16、実施例3,6)
また、請求項3に記載の発明は、請求項1に記載の発明において、前記位相同期回路を構成し、第4のヴァラクタ(V13〜V16)を含む第4のLCタンク回路を負荷とし、前記第4のLCタンク回路に並列に設けられた第3のQ値制御用可変抵抗(RQ4又はRQ5)を備えた分周部(108)とを更に有し、前記同調手段は、前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号(c1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つの同調周波数を制御することで、受信周波数の同調を行い、前記最適化手段は、前記Q値制御回路(110)からの前記Q値制御信号(b1)を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値を制御して、受信帯域の最適化を行うことを特徴とする。(図3乃至図6,図13乃至図16、実施例2乃至6)
また、請求項4に記載の発明は、請求項3に記載の発明において、前記Q値制御回路は、第1、第2及び第3のQ値制御回路(110,111,112)を含み、前記最適化手段は、前記第1、第2及び第3のQ値制御回路(110,111,112)からの第1、第2及び第3のQ値制御信号(b1,d1,e1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路のQ値を夫々制御することで、受信帯域の最適化を行うことを特徴とする。(図14、実施例4)
また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の発明において、前記Q値制御回路のそれぞれは、前記電圧制御発振部の発振周波数を所望の周波数に変更可能な第1の位相データ(a3)及び前記周波数が変更された信号を所望の位相分だけ遅延可能な第2の位相データ(a2)に基づき、前記周波数が変更された信号と前記位相が遅延された信号との排他的論理和により前記Q値制御信号(b1又はd1又はe1)を生成することを特徴とする。(図7)
また、請求項6に記載の発明は、第1のヴァラクタ(V1〜V4)を含む第1のLCタンク回路を備えた電圧制御発振部(106)を有する位相同期回路(100)と、第2のヴァラクタ(V5〜V8)を含む第2のLCタンク回路を負荷とし、前記第2のLCタンク回路に並列に設けられた第1のQ値制御用可変抵抗(RQ2)を備えた増幅部(101)と、第3のヴァラクタ(V9〜V12)を含む第3のLCタンク回路を負荷とし、前記第3のLCタンク回路に並列に設けられた第2のQ値制御用可変抵抗(RQ3)を備えた周波数変換部(107)とを有する送信システムである通信システムであって、前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つの同調周波数を制御することで、送信周波数の同調を行う同調手段と、Q値制御回路(110)からのQ値制御信号(b1)を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値を制御して、送信帯域の最適化を行う最適化手段とを備えたことを特徴とする。(図3,図4,図6,図13乃至図16、実施例2乃至6)
また、請求項7に記載の発明は、請求項6に記載の発明において、前記Q値制御回路は、第1及び第2のQ値制御回路(110,111)を含み、前記最適化手段は、前記第1及び第2のQ値制御回路(110,111)からの第1及び第2のQ値制御信号(b1,d1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路のQ値を夫々制御することで、送信帯域の最適化を行うことを特徴とする。(図13,図16、実施例3,6)
また、請求項8に記載の発明は、請求項6に記載の発明において、前記位相同期回路を構成し、第4のヴァラクタ(V13〜V16)を含む第4のLCタンク回路を負荷とし、前記第4のLCタンク回路に並列に設けられた第3のQ値制御用可変抵抗(RQ4又はRQ5)を備えた分周部(108)とを更に有し、前記同調手段は、前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号(c1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つの同調周波数を制御することで、送信周波数の同調を行い、前記最適化手段は、前記Q値制御回路(110)からの前記Q値制御信号(b1)を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値を制御して、送信帯域の最適化を行うことを特徴とする。(図3乃至図6,図13乃至図16、実施例2乃至6)
また、請求項9に記載の発明は、請求項8に記載の発明において、前記Q値制御回路は、第1、第2及び第3のQ値制御回路(110,111,112)を含み、前記最適化手段は、前記第1、第2及び第3のQ値制御回路(110,111,112)からの第1、第2及び第3のQ値制御信号(b1,d1,e1)を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路のQ値を夫々制御することで、送信帯域の最適化を行うことを特徴とする。(図14、実施例4)
また、請求項10に記載の発明は、請求項6乃至9のいずれかに記載の発明において、前記Q値制御回路のそれぞれは、前記電圧制御発振部の発振周波数を所望の周波数に変更可能な第1の位相データ(a3)及び前記周波数が変更された信号を所望の位相分だけ遅延可能な第2の位相データ(a2)に基づき、前記周波数が変更された信号と前記位相が遅延された信号との排他的論理和により前記Q値制御信号(b1又はd1又はe1)を生成することを特徴とする。(図7)
V1の容量=V2の容量=Cv1
V3の容量=V4の容量=Cv3
Lpv=Lnv=Lv
C1=C2=C3=C4=C0
C0>>Cv1,Cv3
とする。
また、図3に示す増幅器101の最大利得を示す周波数(Famax)も、電圧制御発振器106と同様にインダクタンス値Lpa、LnaのインダクタLpa、Lna、容量値C5〜C8の直流阻止用キャパシタC5〜C8及びヴァラクタV5〜V8とから成るタンク回路で決定される、その値は以下の式(2)で示される。ここでも簡単のため、
V5の容量=V6の容量=Cv5
V7の容量=V8の容量=Cv7
Lpa=Lna=La
C5=C6=C7=C8=C0A
C0A>>Cv5,Cv7
とする。
図1における信号dの周波数と電圧制御発振器出力fの周波数の比は、上記仮定から3:2になることが決まっている。従って、増幅器101の第2のLCタンク回路と電圧制御発振器106の第1のLCタンク回路とのLC素子定数比を、Lv=(1/1.5)*La,(C1〜C4)=(1/1.5)*(C5〜C8)、(V1〜V4)=(1/1.5)*(V5〜V8)と成るように選ぶ事で各回路の動作すべき周波数を、温度・プロセス変動に因らない制御信号C1で最適値に制御できる。
V9の容量=V10の容量=Cv9
V11の容量=V12の容量=Cv11
Lpm=Lnm=Lm
C9=C10=C11=C12=C0M
C0M>>Cv9,Cv11
とする。
図1における信号mの周波数と電圧制御発振器出力fの周波数の比は、上記仮定から1:2になることが決まっている。従って、周波数変換器の第3のLCタンク回路と電圧制御発振器106の第1のLCタンク回路とのLC素子定数比をLv=(2.0)*Lm,(C1〜C4)=(2.0)*(C9〜C12)、(V1〜V4)=(2.0)*(V9〜V12)と成るように選ぶ事で各回路の動作すべき周波数を、温度・プロセス変動に因らない制御信号C1で最適値に制御できる。
V13の容量=V14の容量=Cv13
V15の容量=V16の容量=Cv16
Lpd=Lnd=Ld
C13=C14=C15=C16=C0D
C0D>>Cv9,Cv11
とする。
図1における2分周器の出力周波数と電圧制御発振器出力fの周波数の比は、上記仮定から1:2になることが決まっている。従って、周波数変換器の第4のLCタンク回路と電圧制御発振器106の第1のLCタンク回路とのLC素子定数比をLv=(2.0)*Ld,(C1〜C4)=(2.0)*(C13〜C16)、(V1〜V4)=(2.0)*(V3〜V16)と成るように選ぶ事で各回路の動作すべき周波数を、温度・プロセス変動に因らない制御信号C1で最適値に制御できる。
図7は、帯域最適化のためのQ値制御回路の構成図で、図8は、任意位相発生器+電圧−電流変換器の回路例を示す図で、図9(a)乃至(c)は、任意位相発生器の動作説明図で、図10(a)乃至(c)は、LCバンドパスフィルタ振幅・位相伝達関数説明図で、図11は、位相比較器の回路例を示す図で、図12(a),(b)は、位相比較器の動作説明図である。表1は位相比較器の真理値表を示している。
ここで、fo;周波数、Θo;位相、t;時間である。
ここで、f;図6の電圧制御発振器106の出力クロックで周波数はfo[Hz]
g;図7の任意位相発生器201の出力信号周波数[Hz]
BW;図7の帯域幅データa3で規定された周波数[Hz]
更にf(t)=Cos(ωot),ωo=2*π*fo と置くと
g(t)=Cos(ω2t) ・・・(7)
ω2=2*π*(fo+BW)
すなわち、帯域幅BWは
BW=(ω2−ωo)/(2*π) となる。
ここで、Θ1;a2に依る位相変動量
さらに、LCバンドパスフィルタ205での位相変動Θ2を考慮すると、位相比較器入力のもう一方である信号iは、以下の(9)式で与えられる。
ここで、Θ2;LCバンドパスフィルタよる位相変動量
したがって、位相比較器202の出力はgXORiであるから、次式(10)で与えられる。
Q=RQ*Sqrt(C/L) ・・・(10−b)
この両式より、図7におけるQ値制御信号を用いることで、LCタンク205の中心周波数を変えることなく、LCタンクの帯域幅を制御できることが示された。
図7における位相比較器202は、排他的論理和回路で構成されておりその図を図11に真理値表を表1に示す。
2 スイッチ
3 インダクタ
4 ヴァラクタ
6 送信用局部発振回路(信号源)
24 周波数変換器
25 局部発振器
29 増幅器
100,200 位相同期回路
101,201 増幅器
102,202 ループフィルタ
103,203 チャージポンプ
104,204 位相周波数検知器
105,205 ビット誤り率
106,206 電圧制御発振器
107 周波数変換器
108 2分周器
109 周波数分周器
110,111,112 Q値制御回路
201,203 任意位相発生器
202 位相比較器
204 電圧−電流変換器
205 LCバンドパスフィルタ
301 クアドラチュラ信号発生器
Claims (10)
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振部を有する位相同期回路と、
第2のヴァラクタを含む第2のLCタンク回路を負荷とし、前記第2のLCタンク回路に並列に設けられた第1のQ値制御用可変抵抗を備えた増幅部と、
第3のヴァラクタを含む第3のLCタンク回路を負荷とし、前記第3のLCタンク回路に並列に設けられた第2のQ値制御用可変抵抗を備えた周波数変換部と
を有する受信システムである通信システムであって、
前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つの同調周波数を制御することで、受信周波数の同調を行う同調手段と、
Q値制御回路からのQ値制御信号を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値を制御して、受信帯域の最適化を行う最適化手段と
を備えたことを特徴とする通信システム。 - 前記Q値制御回路は、第1及び第2のQ値制御回路を含み、
前記最適化手段は、前記第1及び第2のQ値制御回路からの第1及び第2のQ値制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路のQ値を夫々制御することで、受信帯域の最適化を行なうことを特徴とする請求項1に記載の通信システム。 - 前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とし、前記第4のLCタンク回路に並列に設けられた第3のQ値制御用可変抵抗を備えた分周部とを更に有し、
前記同調手段は、前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つの同調周波数を制御することで、受信周波数の同調を行い、
前記最適化手段は、前記Q値制御回路からの前記Q値制御信号を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値を制御して、受信帯域の最適化を行うことを特徴とする請求項1に記載の通信システム。 - 前記Q値制御回路は、第1、第2及び第3のQ値制御回路を含み、
前記最適化手段は、前記第1、第2及び第3のQ値制御回路からの第1、第2及び第3のQ値制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路のQ値を夫々制御すること化を行うことで、受信帯域の最適化を行なうことを特徴とする請求項3に記載の通信システム。 - 前記Q値制御回路のそれぞれは、前記電圧制御発振部の発振周波数を所望の周波数に変更可能な第1の位相データ及び前記周波数が変更された信号を所望の位相分だけ遅延可能な第2の位相データに基づき、前記周波数が変更された信号と前記位相が遅延された信号との排他的論理和により前記Q値制御信号を生成することを特徴とする請求項1乃至4のいずれかに記載の通信システム。
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振部を有する位相同期回路と、
第2のヴァラクタを含む第2のLCタンク回路を負荷とし、前記第2のLCタンク回路に並列に設けられた第1のQ値制御用可変抵抗を備えた増幅部と、
第3のヴァラクタを含む第3のLCタンク回路を負荷とし、前記第3のLCタンク回路に並列に設けられた第2のQ値制御用可変抵抗を備えた周波数変換部と
を有する送信システムである通信システムであって、
前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つの同調周波数を制御することで、送信周波数の同調を行う同調手段と、
Q値制御回路からのQ値制御信号を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路の少なくとも1つのQ値を制御して、送信帯域の最適化を行う最適化手段と
を備えたことを特徴とする通信システム。 - 前記Q値制御回路は、第1及び第2のQ値制御回路を含み、
前記最適化手段は、前記第1及び第2のQ値制御回路からの第1及び第2のQ値制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路のQ値を夫々制御することで、送信帯域の最適化を行うことを特徴とする請求項6に記載の通信システム。 - 前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とし、前記第4のLCタンク回路に並列に設けられた第3のQ値制御用可変抵抗を備えた分周部とを更に有し、
前記同調手段は、前記電圧制御発振部の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つの同調周波数を制御することで、送信周波数の同調を行い、
前記最適化手段は、前記Q値制御回路からの前記Q値制御信号を用いて前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値制御用可変抵抗の抵抗値を可変することにより、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路の少なくとも1つのQ値を制御して、送信帯域の最適化を行うことを特徴とする請求項6に記載の通信システム。 - 前記Q値制御回路は、第1、第2及び第3のQ値制御回路を含み、
前記最適化手段は、前記第1、第2及び第3のQ値制御回路からの第1、第2及び第3のQ値制御信号を用いて、前記第2のLCタンク回路及び前記第3のLCタンク回路及び前記第4のLCタンク回路のQ値を夫々制御することで、送信帯域の最適化を行うことを特徴とする請求項8に記載の通信システム。 - 前記Q値制御回路のそれぞれは、前記電圧制御発振部の発振周波数を所望の周波数に変更可能な第1の位相データ及び前記周波数が変更された信号を所望の位相分だけ遅延可能な第2の位相データに基づき、前記周波数が変更された信号と前記位相が遅延された信号との排他的論理和により前記Q値制御信号を生成することを特徴とする請求項6乃至9のいずれかに記載の通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093455A JP5308471B2 (ja) | 2011-04-19 | 2011-04-19 | 通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011093455A JP5308471B2 (ja) | 2011-04-19 | 2011-04-19 | 通信システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205833A Division JP4751427B2 (ja) | 2008-08-08 | 2008-08-08 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166814A true JP2011166814A (ja) | 2011-08-25 |
JP5308471B2 JP5308471B2 (ja) | 2013-10-09 |
Family
ID=44596854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011093455A Active JP5308471B2 (ja) | 2011-04-19 | 2011-04-19 | 通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5308471B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0623322U (ja) * | 1992-08-24 | 1994-03-25 | 富士通テン株式会社 | ラジオ受信機 |
JPH1013280A (ja) * | 1996-06-21 | 1998-01-16 | Sanyo Electric Co Ltd | ラジオ受信機 |
JPH11298297A (ja) * | 1998-04-10 | 1999-10-29 | Sony Corp | シンセサイザチューナ装置 |
JP2010041692A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 通信システム |
-
2011
- 2011-04-19 JP JP2011093455A patent/JP5308471B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0623322U (ja) * | 1992-08-24 | 1994-03-25 | 富士通テン株式会社 | ラジオ受信機 |
JPH1013280A (ja) * | 1996-06-21 | 1998-01-16 | Sanyo Electric Co Ltd | ラジオ受信機 |
JPH11298297A (ja) * | 1998-04-10 | 1999-10-29 | Sony Corp | シンセサイザチューナ装置 |
JP2010041692A (ja) * | 2008-08-08 | 2010-02-18 | Asahi Kasei Electronics Co Ltd | 通信システム |
Also Published As
Publication number | Publication date |
---|---|
JP5308471B2 (ja) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268630B2 (en) | Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator | |
US7298225B2 (en) | Signal modulated voltage controlled oscillator system | |
US20150381344A1 (en) | Semiconductor device | |
JP5591539B2 (ja) | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ | |
US6833769B2 (en) | Voltage controlled capacitive elements having a biasing network | |
US8466750B2 (en) | VCO utilizing an auxiliary varactor with temperature dependent bias | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
US7911281B2 (en) | PLL circuit and radio communication apparatus | |
US20110215848A1 (en) | Frequency synthesizer | |
US20130107978A1 (en) | Split Varactor Array with Improved Matching and Varactor Switching Scheme | |
US8013681B2 (en) | Wide spectrum radio transmit architecture | |
CN109565281A (zh) | 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 | |
US9660578B2 (en) | Electronic device with capacitor bank linearization and a linearization method | |
US9331704B2 (en) | Apparatus and method for generating an oscillating output signal | |
US20110254632A1 (en) | Pll frequency synthesizer | |
Mondal et al. | A 67-μW ultra-low power PVT-robust MedRadio transmitter | |
US20150263670A1 (en) | Frequency Modulation Based on Two Path Modulation | |
US20090201065A1 (en) | Local signal generation circuit | |
US7782151B2 (en) | VCO digital range selection | |
US6538519B2 (en) | Phase-locked loop circuit | |
US10122370B2 (en) | High impedance passive switched capacitor common mode feedback network | |
JP4751427B2 (ja) | 通信システム | |
JP5308471B2 (ja) | 通信システム | |
US20190215000A1 (en) | Ring oscillator topology based on resistor array | |
US20120032745A1 (en) | Frequency-Coupled LCVCO |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20121219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |