CN109565281A - 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 - Google Patents

用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 Download PDF

Info

Publication number
CN109565281A
CN109565281A CN201780043483.5A CN201780043483A CN109565281A CN 109565281 A CN109565281 A CN 109565281A CN 201780043483 A CN201780043483 A CN 201780043483A CN 109565281 A CN109565281 A CN 109565281A
Authority
CN
China
Prior art keywords
voltage
transistor
psrr
frequency
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780043483.5A
Other languages
English (en)
Inventor
宋同裕
J·M·辛里奇斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109565281A publication Critical patent/CN109565281A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种电压调节器包括带限参考电压。带限参考电压从电源电压生成，带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)。电压调节器还包括用于扩展带阻PSRR的前馈路径。

Description

用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳 压器
相关申请的交叉引用
本申请要求于2016年7月15日提交的题为“LOW-DROPOUT REGULATOR WITH BAND-REJECT POWER SUPPLY REJECTION RATIO FOR PHASE LOCKED LOOP VOLTAGE CONTROLLEDOSCILLATOR”的美国临时专利申请No.62/363,098的权益，其公开内容明确地通过引用整体并入本文。
技术领域
本公开总体上涉及无线通信系统，并且更具体地涉及用于降低锁相环(PLL)内的噪声的方法和设备。
背景技术
锁相环(PLL)通常用于电信、计算机以及利用精确时钟来协调和同步活动的其他电子设备中。PLL可以在无线电接收器或发射器中提供本地振荡器(LO)功能。PLL还用于时钟信号分配和降噪，以及用于高采样率模数转换或数模转换的时钟源。
当锁相环(PLL)处于锁定配置时，PLL迫使振荡器(例如，压控振荡器(VCO)或数控振荡器(DCO))复制或跟踪输入处的参考频率和相位。当被锁定时，输入(例如，在相位检测器处)和输出(例如，在VCO处)的频率被精确地跟踪(例如，输入频率＝输出频率)。由于源电压噪声的降低，VCO通常是PLL噪声的主要原因。PLL的整体电源噪声抑制(PSNR)是带通传递函数，并且其中心频率接近PLL带宽。
随着PLL的噪声性能改善，电源噪声的影响变得越来越明显，并且甚至可能在某些情况下限制噪声性能。因此，期望降低PLL内的噪声。
发明内容
在本公开的一个方面中，一种电压调节器包括带限参考电压。带限参考电压由电源电压生成，与反馈路径相结合以提供带阻电源抑制比(PSRR)。电压调节器还包括用于扩展带阻PSRR的前馈路径。
在本公开的另一方面中，一种电压调节器电路包括分频器和低通滤波器以生成参考电压。电压调节器电路还包括反馈路径。电压调节器电路还包括前馈路径。
在本公开的又一方面中，一种利用电压调节器来去除噪声的方法包括生成带限参考电压。带限参考电压是从电源电压生成的，与反馈路径相结合以提供带阻电源抑制比(PSRR)。该方法还包括利用前馈路径扩展带阻PSRR。
在本公开的又一方面中，提出了一种使用电压调节器来去除噪声的装置。该装置包括用于从电源电压生成带限参考电压的部件，该带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)。该装置还包括用于利用前馈路径扩展带阻PSRR的部件。
下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应当认识到，这种等效构造不脱离如所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述将更好地理解关于其组织和操作方法被认为是本公开的特性的新颖特征、以及其他目的和优点。然而，应当清楚地理解，提供附图中的每个附图仅用于说明和描述的目的，并不旨在作为本公开的限制的定义。
附图说明
通过参考附图描述示例方面，本公开的各方面和特征将更加明显，在附图中：
图1是示出根据本公开的各个方面的网络环境的系统图。
图2是示出根据本公开的各个方面的移动通信设备的框图。
图3是示出根据本公开的方面的射频(RF)模块的框图。
图4是示出根据本公开的方面的耦合到锁相环(PLL)的低压差稳压器(LDO)的框图。
图5是示出根据本公开的方面的低压差稳压器(LDO)的框图。
图6是根据本公开的方面的用于低压差稳压器(LDO)的电源抑制比(PSRR)图表和相位图。
图7是根据本公开的方面的电源抑制比(PSRR)图表。
图8是示出根据本公开的方面的用于降低锁相环(PLL)中的噪声的方法的过程流程图。
图9是示出其中可以有利地采用本公开的方面的示例性无线通信系统的框图。
具体实施方式
虽然本文中描述了很多方面，但是这些方面仅以示例的方式呈现，并且不旨在限制保护范围。本文中描述的装置和方法可以以各种其他形式实施。此外，在不脱离保护范围的情况下，可以对本文中描述的示例装置和方法的形式进行各种省略、替换和改变。
在整个说明书中使用的术语“耦合”表示“通过电气、机械等中间连接(例如，开关)直接或间接地连接”，并且不必限于物理连接。附加地，连接可以使得物体永久地连接或可释放地连接。连接可以通过开关。
锁相环(PLL)电路通常是被设计为在无线通信系统中操作的设备的重要组件。当PLL处于锁定配置时，PLL强制压控振荡器(VCO)复制并且跟踪输入处的参考频率和相位。当被锁定时，输入(例如，在相位检测器处)和输出(例如，在VCO处)的频率被精确地跟踪(例如，输入频率＝输出频率)。然而，输入与输出之间可能存在相位偏移。
PLL参考频率可以从本地振荡器(例如，晶体振荡器，(XO))导出。例如，晶体振荡器的频率可以是大约几十兆赫兹(MHz)，而VCO的频率可以被指定以生成在GHz范围内的周期信号。在这种情况下，N分频器被插入VCO与相位检测器之间。当锁定时，PLL输出处(例如，在VCO处)的频率精确地跟踪PLL的输入处(例如，在相位检测器处)的频率的N倍。例如，N*输入频率等于输出频率。因此，VCO的输出频率由分频器设置为输入频率的分数倍。因此，分频器模数控制可以由数字delta-sigma调制器(DSM)加扰。VCO输出可以用作本地振荡器，或者用于为数字系统生成时钟信号。
相位检测器可以耦合到环路滤波器，并且环路滤波器可以耦合到VCO。VCO可以耦合到分频器。分频器可以耦合到相位检测器，从而形成反馈回路(闭合回路)。VCO的输出可以是由调谐电压Vtune控制的频率正弦波，调谐电压Vtune由VCO从环路滤波器接收。例如，改变调谐电压会改变VCO的频率。为了合成VCO的期望或精确频率，VCO被包括在闭合回路中以将VCO信号反馈到分频器。相位检测器将分频器的输出与由本地振荡器生成的信号进行比较。
例如，如果晶体振荡器的参考频率为40MHz并且VCO的输出为4GHz，则分频器接收VCO的4GHz输出并且被编程为除以100以向相位检测器提供输出频率，该输出频率匹配在相位检测器处接收的参考频率。相位检测器比较参考频率的相位和分频器的输出频率，并且生成与两个频率之间的相位差成比例的误差信号。在一些实现中，模拟乘法器或混合器可以用作相位检测器。由于当环路被锁定时，参考频率和来自分频器的输出相同，因此相位检测器的输出包含直流(DC)分量和作为该频率的两倍的信号。DC分量与相位差成比例。通过低通滤波器来去除双频分量。然后，任何相位差都表现为在滤波之后到VCO的控制电压(例如，调谐电压(Vtune))。
增益校准器和延迟校准器可以耦合到PLL，以向VCO提供增益校准信号并且向分频器提供延迟校准信号。例如，增益校准器接收来自相位数字转换器(PDC)的误差信号。误差信号可以基于参考信号与来自分频器的输出信号之间的相位差。增益校准器处的增益相关器将误差信号与增益校准信号相关，并且确定与相关性相关联的增益。所确定的增益或所确定的增益和增益校准信号的乘积被提供给VCO以校准VCO的增益。延迟校准器接收来自相位数字转换器(PDC)的误差信号。延迟校准器处的延迟相关器将误差信号与延迟校准信号相关并且确定延迟系数。延迟系数和延迟校准信号被提供给延迟校准器中的滤波器(例如，有限脉冲响应滤波器)。然后，经滤波的延迟校准信号被提供给分频器以校准分频器。经滤波的延迟校准信号可以经由delta sigma调制器提供给分频器。
图1是示出根据各个方面的网络环境100的系统图。通信网络120可以包括一个或多个演进的通用移动电信系统(UMTS)陆地无线电接入(E-UTRA)节点B(eNodeB)，包括例如但不限于第一eNodeB 122和第二eNodeB 124。通信网络120可以是例如但不限于无线或移动通信网络。
通信网络120可以是LTE通信网络。然而，本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，通信网络120可以支持不同的和/或附加的无线电接入技术(RAT)，包括例如但不限于宽带码分多址(WCDMA)、全球移动通信系统(GSM)和时分同步码分多址(TD-SCDMA)。
移动通信设备110可以经由第一eNodeB 122在订阅115上与通信网络120通信。例如，移动通信设备110可以经由第一eNodeB 122向通信网络120发送数据和从通信网络120接收数据。本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，移动通信设备110可以经由不同的eNodeB(例如，第二eNodeB 124)在订阅115上与通信网络120通信。此外，本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，移动通信设备110可以在订阅115和/或不同的订阅上与不同和/或附加的通信网络通信。
图2是示出根据各个方面的移动通信设备110的框图。参考图1和图2，移动通信设备110可以包括控制单元210、通信单元220、订户身份模块(SIM)240、用户接口250和存储单元260。
移动通信设备110可以是能够与一个或多个通信网络(包括例如但不限于通信网络120)无线通信的任何设备。移动通信设备110可以是例如但不限于智能手机、平板电脑或笔记本电脑。
SIM 240可以将通信单元220与通信网络120上的订阅115相关联。虽然移动通信设备110被示出为包括单个SIM(例如，SIM 240)，但是本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，移动通信设备110可以包括附加SIM。附加SIM可以将通信单元220与通信网络120或不同通信网络上的不同订阅相关联。
SIM 240可以是通用集成电路卡(UICC)，UICC配置有SIM和/或通用SIM(USIM)应用，以使得能够访问GSM和/或UMTS网络。UICC还可以为电话簿和其他应用提供存储。备选地，在CDMA网络中，SIM可以是卡上的UICC可移除订户身份模块(R-UIM)或CDMA订户身份模块(CSIM)。SIM卡可以具有中央处理单元(CPU)、只读存储器(ROM)、随机存取存储器(RAM)、电可擦除可编程只读存储器(EEPROM)和输入/输出(I/O)电路。可以在SIM卡上打印集成电路卡身份(ICCID)SIM序列号以用于识别。然而，SIM可以在移动通信设备110的存储器的一部分内实现，并且因此不需要是单独的或可移除的电路、芯片或卡。
通信单元220可以包括RF链230。RF链230可以包括例如但不限于RF模块232和天线234。尽管移动通信设备110被示出为包括单个在通信单元(例如，通信单元220)中，但是本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，移动通信设备110可以包括附加通信单元。
用户界面250可以包括输入单元252。输入单元252可以是例如但不限于键盘或触摸板。用户界面250还可以包括输出单元254。输出单元254可以是例如但不限于液晶显示器(LCD)或发光二极管(LED)显示器。本领域普通技术人员将理解，在不脱离本公开的范围的情况下，可以使用其他类型或形式的输入和输出单元。
控制单元210可以被配置为控制移动通信设备110的整体操作，包括控制通信单元220的功能，包括例如但不限于由RF模块232执行的频率合成。控制单元210可以是例如但不限于微处理器(例如，通用处理器、基带调制解调器处理器等)或微控制器。
存储单元260可以被配置为存储应用程序、应用数据和用户数据。存储在存储单元260处的至少一些应用程序可以由控制单元210执行以用于移动通信设备110的操作。
图3是示出根据一些方面的RF模块232的框图。参考图1、图2和图3，RF模块232可以包括发送路径300和PLL选择器340。
RF模块232还可以包括多个本地振荡器(LO)。振荡器可以包括具有对应的压控振荡器(VCO)的多个锁相环(PLL)(PLL/VCO)，包括例如但不限于第一PLL/VCO 320和第二PLL/VCO 330。根据一个示例性方面，RF模块232可以包括两个PLL/VCO(例如，第一PLL/VCO 320和第二PLL/VCO 330)。
第一PLL/VCO 320可以与第一分频器325耦合。第一PLL/VCO 320可以从控制单元210接收具有参考频率Fref的参考信号，并且向第一分频器325输出信号。第一PLL/VCO 320和第一分频器325的组合可以被配置为生成并且输出与参考信号的相位和频率(例如，Fref)同步的分频信号。
第二PLL/VCO 330可以与第二分频器335耦合。第二PLL/VCO 330可以从控制单元210接收具有参考频率Fref的参考信号，并且向第二分频器335输出信号。第二PLL/VCO 330和第二分频器335的组合可以被配置为生成并且输出与参考信号的相位和频率(例如，Fref)同步的信号。
在一个实现中，来自PLL/VCO的输出信号可以是未分频的输出信号，因此允许省略分频器。
移动通信设备110可以根据当前RB分配、经由发送路径300向通信网络120发送数据。控制单元210可以从通信网络120接收针对移动通信设备110的即将到来的RB分配。例如，可以预先向控制单元210通知物理下行链路控制信道(PDCCH)上的即将到来的RB分配(例如，4-8个时段)。
即将到来的RB分配可以与当前RB分配不同。例如，即将到来的RB分配可以具有与当前RB分配不同的带宽和/或频率范围。单个RB可以具有大约180kHz的带宽，但是可以使用其他带宽。
在一个方面，为了使移动通信设备110根据即将到来的RB分配来发送数据，控制单元210可以选择第一PLL/VCO 320和第二PLL/VCO 330中当前没有正在使用的一个。控制单元210可以基于即将到来的RB分配的带宽(例如，分配的RB的数目)，将第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个调谐到目标频率。
例如，如果即将到来的RB分配的带宽很窄(例如，分配的RB的数目小于或等于阈值x，其中x可以等于6或另一整数值)，则控制单元210可以将第一PLL/VCO 320和第二PLL/VCO330中的所选择的一个调谐到与所分配的RB相对应的频率(例如，所分配的RB的中心频率)。
在一个示例性方面，控制单元210可以基于查找表(LUT)来确定与即将到来的RB分配相对应的频率。例如，控制单元210可以基于LUT来确定要将第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个调谐到的目标频率，以便移动通信设备110按照即将到来的RB分配来发送数据。在各个方面，LUT可以提供一个或多个RB分配(例如，在每个频带中)与要将每个PLL/VCO(包括例如但不限于第一PLL/VCO 320和/或第二PLL/VCO 330)调谐到的目标频率之间的相关性。
备选地，如果即将到来的RB分配的带宽不窄(例如，分配的RB的数目大于x，其中x可以等于6或另一整数值)，则控制单元210可以将第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个调谐到与指定信道相对应的频率(例如，指定的E-UTRA绝对射频信道号(EARFCN)的中心频率)。
控制单元210可以对第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个执行粗调(CT)校准，以便实现目标频率(例如，与分配的RB或指定的EARFCN相对应的频率)。在一些方面，控制单元210可以对第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个执行CT校准，并且允许第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一个达到目标频率。备选地，在一些方面，控制单元210可以对第一PLL/VCO 320和第二PLL/VCO 330中的所选择的一者执行CT校准，并且执行两点调制(TPM)以实现目标频率。
PLL选择器340可以被配置为从控制单元210接收一个或多个控制信号。根据一个示例性方面，PLL选择器340可以基于来自控制单元210的一个或多个控制信号，来选择由第一PLL/VCO 320和第一分频器325或由第二PLL/VCO 330和第二分频器335生成的分频信号，以输出到发射路径300。控制单元210可以被配置为引起PLL选择器340在移动通信设备110根据即将到来的RB分配发送第一符号(例如，符号#0)的同时执行切换。附加地，可以在符号(例如，符号#0)的循环前缀(CP)的发送期间执行切换。
发送路径300可以包括被配置为从控制单元210接收数字信号并且将数字信号转换为模拟信号的数模转换器(DAC)302。
发送路径300还可以包括基带滤波器(BBF)304。BBF 304可以被配置为从DAC 302接收模拟信号。BBF 304还可以被配置为从控制单元210接收一个或多个控制信号。基于来自控制单元210的一个或多个控制信号，BBF 304可以被配置为修改从DAC 302接收的模拟信号的带宽以生成基带信号(例如，经滤波的模拟信号)。
发送路径300可以包括混频器306。混频器306可以被配置为利用来自BBF 304的基带信号来调制来自PLL选择器340的分频信号以生成上变频信号。在一些方面，当RB分配的带宽很窄(例如，分配的RB的数目小于或等于x)时，来自PLL选择器340的分频信号可以处于与即将到来的RB分配相对应的频率(例如，即将到来的RB分配的中心频率)。备选地，当RB分配的带宽不窄(例如，分配的RB的数目大于x)时，来自PLL选择器340的分频信号可以对应于指定的信道(例如，指定的EARFCN的中心频率)。上变频信号可以具有与即将到来的RB分配相对应的频率(例如，即将到来的RB分配的中心频率)。
在各个方面，BBF 304可以被配置为基于RB分配的指定频率和在发送路径300处(例如，从PLL选择器340)接收的分频信号的调谐频率来产生基带信号。例如，可以调节由BBF 304生成的基带信号的频率，使得利用分频信号调制基带信号，在即将到来的RB分配的指定频率(例如，即将到来的RB分配的中心频率)处生成上变频信号。
发送路径300还可以包括放大器308。放大器308可以被配置为放大来自混频器306的上变频信号以用于发送。
天线234可以从放大器308接收经放大的信号并且发送经放大的信号。例如，来自放大器308的经放大的信号可以经由天线234被发送到订阅115上的通信网络120(例如，第一eNodeB 122或第二eNodeB 124)。
本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，RF模块232可以包括与图3中所示的相比附加的和/或不同的组件。例如，虽然未示出，但是本领域普通技术人员可以理解，在不脱离本公开的范围的情况下，RF模块232可以附加地包括接收路径。
本公开的各方面涉及大型片上系统(SOC)中的锁相环(PLL)灵敏度的问题。如上所述，来自电压源VDD的噪声可能降低PLL相位噪声，诸如通过压控振荡器(VCO)。VCO VDD噪声传递函数可以是带通信号。结果，具有带阻传递函数的LDO可以用于偏移和降低VCO VDD噪声，从而改善PLL性能。
图4是示出根据本公开的方面的耦合到锁相环(PLL)400的低压差调节器(LDO)的框图。低压差稳压器(LDO)412(例如，RF前端模块的电压调节器电路)可以降低PLL 400中的VCO VDD噪声，并且可以通过第二混频器422与PLL 400耦合。LDO 412可以进一步耦合到具有相位噪声410的电压源414。电压源414可以是压控振荡器(VCO)406(例如，数字控制振荡器)的部分，如本领域所公知的。
在相关方面，PLL 400可以包括电荷泵402。电荷泵402可以耦合到环路滤波器404(例如，低通滤波器)。环路滤波器404可以耦合到VCO 406。VCO 406可以耦合到分频器(N分频器)408。分频器(N分频器)408可以通过第一混频器420耦合回电荷泵402。
噪声传递函数可以表示为：
其中LG是环路增益，并且s是复合频率参数，诸如拉普拉斯变换。
由电源噪声引起的相位噪声可以通过电源噪声抑制(PSNR)定量测量，其可以表示为：
其中T是PLL输出时钟周期。
图5是示出根据本公开的方面的示例性低压差调节器(LDO)500(例如，电压调节器)的框图。LDO 500可以利用图4的PLL 400来实现或实现为图4的PLL 400的一部分(例如，LDO 412)。LDO 500可以包括不同的电压调节路径以用于基于操作频率来降低PLL噪声。仅作为示例，LDO 500包括三个电压调节路径以用于降低PLL噪声(例如，电源噪声)。例如，LDO500可以包括以低频操作的第一路径(例如，低通滤波器)。第一路径可以用于从电源电压VDDA生成带限参考电压。在一些方面，可以从外部参考源生成参考电压。备选地，可以从带隙参考生成参考电压。注意，VDDA可以与先前讨论的VDD相同，或者可以是不同的电源电压。
第一路径可以包括电阻器阶梯R和7R(例如，分频器)以及开关S1(例如，第一开关)和S2(例如，第二开关)。在本公开的一方面，开关S1由时钟phi1计时，并且开关S2由时钟phi2计时。根据用于将电源电压VDDA耦合到LDO输出Vout的时钟(例如，时钟phi1或phi2)，开关S1和S2可以根据用于对电容器C1(例如，第一电容器)和C2(例如，第二电容器)充电的低占空比来操作。基于低占空比脉冲开关S1和S2在直流电流下利用电源电压VDDA进行的操作，LDO 500输出可以通过电容器C1和C2沿着第一路径移动，而其电源抑制比(PSRR)是经低通滤波的传递函数或经高通滤波的传递函数。
LDO 500还可以包括第二路径(例如，反馈回路)。第二路径可以包括耦合到第一晶体管M1(例如，源极跟随器)的放大器(例如，如图5所示的运算跨导放大器(OTA))和通过晶体管M0。由于与OTA相关联的带宽限制，第二路径可以以低频操作。OTA可以控制第二路径中的通过晶体管M0。在一些方面，PSRR可以是经高通滤波的传递函数。例如，第二路径的PSRR是经高通滤波的传递函数，并且其拐角频率由反馈环路带宽确定。
在一些方面，由第一路径生成的带限参考电压可以与第二路径结合以提供带阻电源抑制比(PSRR)。例如，放大器的输出可以耦合到放大器的输入以创建用于与第一路径组合的反馈路径。在一些方面，当第一路径和第二路径的PSRR近似相等时，可以创建PSRR零值。例如，当第一路径和第二路径的PSRR接近时，它们可能异相(例如，精确地异相)。因此，它们可以相互抵消并且在整体PSRR图中创建陷波。该陷波可以限定带阻区域，并且仅作为示例在图6和图7中以图形方式示出。
在一些方面，LDO 500的输入可以通过电阻器阶梯R和7R直接从电源电压VDDA导出。例如，电阻器阶梯R和7R的输出可以在由OTA处理之前被低通滤波。电容器C1和C2及其相对应的开关S1和S2可以由低占空比时钟控制。低占空比时钟可以在不使用大电阻器或电容器的情况下大大降低低通拐角频率。
LDO 500可以包括第三路径(例如，前馈路径)。第三路径可以以高频率操作。第三路径包括第一晶体管M1、第二晶体管M2和用于扩展带阻PSRR的通过晶体管M0。第三路径可以通过在高频期间改善带阻PSRR来进一步增强由第一路径和第二路径生成的降噪。例如，对于第一路径和第二路径，带阻区域可以通过低占空比开关电容滤波器在PSRR的低频侧被增强，并且对于第三路径，带阻区域可以通过低占空比开关电容滤波器在PSRR的高频侧被增强。
在一些方面，第三路径可以仅以高频操作，因为晶体管M2的栅极和源极都跟随电源电压VDDA。例如，在低频下，与电容器C3(例如，第三电容器)和C4(例如，第四电容器)相对应的开关S3(例如，第三开关)和S4(例如，第四开关)可以将第二晶体管M2的栅极耦合到电源电压VDDA。在本公开的方面中，开关S3由时钟phi1计时，并且开关S4由时钟phi2计时。而且，由于OTA环路增益，观察晶体管M1的源极的阻抗可能非常小。附加地，在高频下，包括电容器C3和C4的低通滤波器将晶体管M2的栅极从电源电压VDDA去耦合，而晶体管M2的源极可以跟踪电源电压VDDA。
在一些方面，在足够高的频率下，OTA环路没有增益，并且观察晶体管M1的源极的阻抗可以是gm1。例如，gm1可以是M1的小信号跨导，定义为晶体管漏极电流变化除以晶体管栅极电压变化的商。因此，如果晶体管M1和M2的尺寸相似，则从电源电压VDDA到通过晶体管M0的栅极的增益可以是1。该前馈增益使得晶体管M0的栅极和源极都跟踪电源电压VDDA，从而在高频率下提供良好的PSRR。例如，反馈回路没有增益，并且从电源电压VDDA到通过晶体管M0的栅极的增益可以是1。如果允许更多的电流用于晶体管M1和M2，则可以进一步改善高频PSRR。
在一些方面，第一路径和第二路径可以定义用于在低频期间减小LDO输出Vout处的VDDA噪声的带阻区域。第三路径可以进一步定义用于在高频期间减小LDO输出Vout处的VDDA噪声的带阻区域。
在一些方面，电源电压VDDA处的噪声可以等于通过晶体管M0的栅极处的噪声。当电源电压VDDA处的噪声等于通过晶体管M0的栅极处的噪声时，M0的栅极到源极电压Vgs将保持不变，从而改善PSRR。如果Vgs增加，则噪声也会增加。
优点在于，晶体管M1的源极跟随器从电源电压VDDA给出另一Vgs电压降。因此，OTA输出将具有来自电源电压VDDA的两倍(2×)的Vgs，这非常有助于跨越工艺电压温度(PVT)角落将OTA PMOS折叠共源共栅晶体管保持在饱和区域中。给定高输入OTA共模电压，可以使用NMOS输入对。结果，OTA可以包括PMOS共源共栅作为电流折叠晶体管。在一些方面，OTA可以在NMOS侧不包括共源共栅晶体管。在一些方面，OTA反馈回路可以通过例如米勒电容来补偿。米勒电容可以用于稳定反馈回路，并且可以例如利用电阻器RM和电容器CM来实现，如图5所示。前馈路径可能不会影响反馈回路的稳定性。
时钟(例如，低占空比时钟)可以由参考时钟ref_div4定义(例如，参考时钟发生器电路的值除以4，注意，可以除以其他值)。导致对应的开关S1或S3短暂闭合的phi1的下降可以由参考时钟ref_div4中的上升沿来定义。导致相应的开关S2或S4短暂闭合的phi2的下降可以由参考时钟ref_div4中的下降沿来定义。否则，开关S1-S4可以处于断开位置。通过以这种方式定义时钟，开关S1-S4在短时间内交替地闭合，引起电荷沿着电容器传递，从而通过不允许电荷稳定来改善低通滤波器性能。
LDO 500还可以包括电容器C6，电容器C6将滤波器添加到电阻器阶梯R和7R，以进一步限制VDDA噪声。去耦电容器C5可以通过使用去耦电容器C5对高频电流分频来去耦LDO输出电压Vout。
在一些方面，可以在没有外部清洁参考电压的情况下实现LDO 500。例如，LDO 500可以包括分频器和低通滤波器以从电源电压VDDA生成参考电压。
在一些方面，前向路径(例如，第一路径)可以具有低通电源抑制比(PSRR)响应，反馈路径(例如，第二路径)可以具有高通电源抑制比(PSRR)响应，并且前馈路径(例如，第三路径)可以具有高通PSRR响应。
在一些方面，第一PMOS(例如，晶体管M1)可以将前向路径(例如，第一路径)耦合到输出通过PMOS(例如，通过晶体管M0)。在一些方面，第二PMOS(例如，晶体管M2)可以将前馈路径(例如，第三路径)耦合到输出通过PMOS。
图6是根据本公开的方面的用于低压差稳压器(LDO)的示例性电源抑制比(PSRR)图表和相位图600。图6的PSRR图表仅作为示例并且为了便于理解而呈现。低通滤波器曲线602可以由如图5所示的第一路径生成。高通滤波器曲线604可以由如图5所示的第二路径生成。低通滤波器相位图608和高通滤波器相位图606示出了当增益相等(例如，精确地异相)时，第一路径和第二路径的相位可以是大约180度异相。此时，低通滤波器曲线602和高通滤波器曲线604的PSRR彼此抵消并且形成陷波610，表示零PSRR。陷波610(例如，带阻区域)被应用于Vout处的VCO的带通噪声传递函数，以便降低噪声。当然，图6中所示的频率、增益和PSRR值仅是示例性的而非限制性的。
图7是根据本公开的方面的电源抑制比(PSRR)图表700。图7的PSRR图表仅作为示例并且为了便于理解而呈现。图7中所示的频率、增益和PSRR值仅是示例性的而非限制性的。第一陷波702(例如，带阻区域)可以由如上面在图5和6中所描述的第一路径和第二路径生成。第二陷波704(例如，移位的带限区域)可以被移位到第一陷波702的右侧，并且可以通过在图5中的第三路径(例如，前馈路径)中相加来生成。第三路径可以是高通滤波器，并且仅在高频期间可操作。第二陷波704示出了第一陷波702如何被第三路径修改。以这种方式，第一陷波702可以由第三路径微调以生成第二陷波704以便抑制带宽以减少噪声。
图8是示出根据本公开的方面的用于降低锁相环(PLL)中的噪声的方法800的过程流程图。在框802处，从电源电压生成带限参考电压，带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)。在框804处，利用前馈路径扩展带阻PSRR。
根据本公开的另一方面，一种用于使用电压调节器(例如，低压差稳压器(LDO))去除噪声的装置包括用于从电源电压生成带限参考电压的部件，该带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)。参考电压生成部件可以是控制单元210(如图2和图3所示)以及本地振荡器(未示出)。该装置还可以包括用于利用前馈路径扩展带阻PSRR的部件。用于扩展的部件可以是控制单元210(如图2和图3所示)以及本地振荡器(未示出)。在另一方面，前述部件可以是被配置为执行由前述部件叙述的功能的任何层、模块或任何装置。
图9是示出其中可以有利地采用本公开的一方面的示例性无线通信系统900的框图。出于说明的目的，图9示出了三个远程单元920、930和950以及两个基站940。将认识到，无线通信系统可以具有更多的远程单元和基站。远程单元920、930和950包括IC设备925A、925C和925B，IC设备925A、925C和925B包括所公开的LDO设备。将认识到，其他设备还可以包括所公开的LDO，诸如基站、用户设备和网络设备。图9示出了从基站940到远程单元920、930和950的前向链路信号980，以及从远程单元920、930和950到基站940的反向链路信号990。
在图9中，远程单元920被示出为移动电话，远程单元930被示出为便携式计算机，并且远程单元950被示出为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(PCS)单元、诸如个人数字助理(PDA)的便携式数据单元、GPS使能设备、导航设备，机顶盒、音乐播放器、视频播放器、娱乐单元、诸如抄表设备的固定位置数据单元、或存储或检索数据或计算机指令的其他通信设备、或其组合。尽管图9示出了根据本公开的各方面的远程单元，但是本公开不限于这些示例性示出的单元。本公开的各方面可以适用于很多设备，其包括所公开的LDO。
所附权利要求及其等同旨在覆盖落入保护的范围和精神内的这样的形式或修改。例如，本文中公开的的示例装置、方法和系统可以应用于订阅多个通信网络和/或通信技术的多SIM无线设备。图中所示的各种组件可以实现为例如但不限于处理器、ASIC/FPGA/DSP或专用硬件上的软件和/或固件。而且，以上公开的特定示例方面的特征和属性可以以不同方式组合以形成附加的方面，所有这些方面都落入本公开的范围内。
前述方法描述和过程流程图仅作为说明性示例提供，并且不旨在要求或暗示该方法的操作必须以所呈现的顺序执行。某些操作可以以各种顺序执行。诸如“之后”、“然后”、“下一个”等词语并不旨在限制操作的顺序；这些词语只是用来引导读者通过方法的描述。
结合本文中公开的各方面而描述的各种说明性逻辑块、模块、电路和操作可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经在功能方面对各种说明性的组件、块，模块、电路和操作进行了总体描述。这样的功能实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。
用于实现结合本文中公开的各个方面而描述的各种说明性逻辑、逻辑块、模块和电路的硬件可以使用被设计用于执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件组件或其任何组合来实现或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为接收器设备的组合，例如DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其他这样的配置。备选地，一些操作或方法可以由特定于给定功能的电路来执行。
在一个或多个示例性方面，所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果以软件实现，则可以将功能作为一个或多个指令或代码存储在非暂态计算机可读存储介质或非暂态处理器可读存储介质上。本文中公开的方法或算法的操作可以包含在可以驻留在非暂态计算机可读或处理器可读存储介质上的处理器可执行指令中。非暂态计算机可读或处理器可读存储介质可以是可以由计算机或处理器访问的任何存储介质。作为示例而非限制，这种非暂态计算机可读或处理器可读存储介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、FLASH存储器、CD-ROM或其他光盘存储器、磁盘存储器或其他磁存储设备、或者可以用于以指令或数据结构的形式存储所需程序代码并且可以由计算机访问的任何其他介质。本文中使用的磁盘和光盘包括压缩盘(CD)、激光光盘、光学盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光光学地再现数据。上述的组合也被包括在非暂态计算机可读和处理器可读介质的范围内。附加地，方法或算法的操作可以作为一个或任何组合或一组代码和/或指令驻留在非暂态处理器可读存储介质和/或计算机可读存储介质上，其可以并入计算机程序产品中。
尽管本公开提供了某些示例方面和应用，但是对于本领域普通技术人员很清楚的其他方面(包括不提供本文中描述的所有特征和优点的方面)也在本公开的范围内。因此，本公开的范围旨在仅通过参考所附权利要求来限定。

Claims (20)

1.一种电压调节器，包括：
从电源电压生成的带限参考电压，所述带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)；以及
前馈路径，用于扩展所述带阻PSRR。
2.根据权利要求1所述的电压调节器，其中所述反馈路径包括运算放大器、第一晶体管和通过晶体管。
3.根据权利要求1所述的电压调节器，其中由于运算跨导放大器(OTA)带宽限制，所述反馈路径以低频操作。
4.根据权利要求1所述的电压调节器，其中所述前馈路径还包括第一晶体管、第二晶体管、通过晶体管、至少两个开关和至少两个电容器。
5.根据权利要求1所述的电压调节器，其中当晶体管的栅极通过第一开关、第二开关、第一电容器和第二电容器耦合到所述电源电压时，所述前馈路径以高频操作。
6.根据权利要求1所述的电压调节器，被集成到射频(RF)前端模块中，所述RF前端模块被并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
7.一种电压调节器电路，包括：
分频器和低通滤波器，用于生成参考电压；
反馈路径；以及
前馈路径。
8.根据权利要求7所述的电压调节器电路，其中所述参考电压是从电源电压生成的。
9.根据权利要求7所述的电压调节器电路，其中所述参考电压是从外部源生成的。
10.根据权利要求7所述的电压调节器电路，还包括运算跨导放大器(OTA)。
11.根据权利要求7所述的电压调节器电路，还包括压控振荡器(VCO)。
12.根据权利要求7所述的电压调节器电路，其中所述低通滤波器的所述分频器包括电阻器阶梯并且具有低通电源抑制比(PSRR)响应。
13.根据权利要求7所述的电压调节器电路，其中所述反馈路径包括第一晶体管和通过晶体管，并且具有高通电源抑制比(PSRR)响应。
14.根据权利要求7所述的电压调节器电路，其中所述前馈路径还包括第一晶体管、第二晶体管、通过晶体管、至少两个开关和至少两个电容器，并且具有高通电源抑制比(PSRR)响应。
15.根据权利要求7所述的电压调节器电路，还包括被耦合到通过晶体管以用于输出输出电压的第一晶体管和第二晶体管。
16.根据权利要求7所述的电压调节器电路，被集成到RF前端模块中，所述RF前端模块被并入音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、移动电话和便携式计算机中的至少一个中。
17.一种利用电压调节器去除噪声的方法，包括：
从电源电压生成带限参考电压，所述带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)；以及
利用前馈路径扩展所述带阻PSRR。
18.根据权利要求17所述的方法，其中由于运算跨导放大器(OTA)带宽限制，所述反馈路径以低频操作。
19.根据权利要求17所述的方法，其中当晶体管的栅极通过第一开关、第二开关、第一电容器和第二电容器被耦合到所述电源电压时，所述前馈路径以高频操作。
20.一种用于使用电压调节器去除噪声的装置，包括：
用于从电源电压生成带限参考电压的部件，所述带限参考电压与反馈路径相结合以提供带阻电源抑制比(PSRR)；以及
用于利用前馈路径扩展所述带阻PSRR的部件。
CN201780043483.5A 2016-07-15 2017-06-26 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器 Pending CN109565281A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662363098P 2016-07-15 2016-07-15
US62/363,098 2016-07-15
US15/269,881 US10663993B2 (en) 2016-07-15 2016-09-19 Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator
US15/269,881 2016-09-19
PCT/US2017/039276 WO2018013327A1 (en) 2016-07-15 2017-06-26 Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator

Publications (1)

Publication Number Publication Date
CN109565281A true CN109565281A (zh) 2019-04-02

Family

ID=60942133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780043483.5A Pending CN109565281A (zh) 2016-07-15 2017-06-26 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器

Country Status (4)

Country Link
US (1) US10663993B2 (zh)
EP (1) EP3485572A1 (zh)
CN (1) CN109565281A (zh)
WO (1) WO2018013327A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315089A (zh) * 2021-05-27 2021-08-27 晶艺半导体有限公司 一种高电源抑制比负载开关电路及其控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468089B1 (en) * 2018-06-04 2019-11-05 Nanya Technology Corporation Voltage-stabilizing circuit, DRAM, and method for stabilizing a bit line voltage
TWI668965B (zh) 2018-06-05 2019-08-11 円星科技股份有限公司 時脈產生電路及時脈產生方法
KR102527386B1 (ko) 2018-07-13 2023-04-28 삼성전자주식회사 전류 미러를 포함하는 디지털 제어 오실레이터
US10429867B1 (en) * 2018-09-28 2019-10-01 Winbond Electronics Corp. Low drop-out voltage regular circuit with combined compensation elements and method thereof
US10845834B2 (en) * 2018-11-15 2020-11-24 Nvidia Corp. Low area voltage regulator with feedforward noise cancellation of package resonance
US10990117B2 (en) * 2019-09-05 2021-04-27 Qualcomm Incorporated P-type metal-oxide-semiconductor (PMOS) low drop-out (LDO) regulator
EP3951551B1 (en) * 2020-08-07 2023-02-22 Scalinx Voltage regulator and method
CN112000145B (zh) * 2020-08-31 2021-06-08 上海大学 一种改善低频抑振性能的前馈控制器
US11592854B2 (en) 2020-10-30 2023-02-28 Texas Instruments Incorporated Linear voltage regulator
US11789478B2 (en) * 2022-02-22 2023-10-17 Credo Technology Group Limited Voltage regulator with supply noise cancellation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707340B1 (en) * 2000-08-23 2004-03-16 National Semiconductor Corporation Compensation technique and method for transconductance amplifier
US20040051508A1 (en) * 2000-12-29 2004-03-18 Cecile Hamon Voltage regulator with enhanced stability
US6989660B2 (en) * 2002-04-05 2006-01-24 Infineon Technologies Ag Circuit arrangement for voltage regulation
US7068094B1 (en) * 2004-03-16 2006-06-27 Marvell International Ltd. Charge-pump current source
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
CN102301600A (zh) * 2009-02-03 2011-12-28 高通股份有限公司 振荡系统中的周期性时序抖动减少
CN103516333A (zh) * 2012-06-28 2014-01-15 Nxp股份有限公司 振荡器装置
US20160062376A1 (en) * 2014-09-01 2016-03-03 Samsung Electro-Mechanics Co., Ltd. Low-drop-output type voltage regulator and rf switching control device having the same
CN105739585A (zh) * 2016-02-19 2016-07-06 武汉市聚芯微电子有限责任公司 一种用于射频电路的低功耗ldo电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001282372A (ja) * 2000-03-31 2001-10-12 Seiko Instruments Inc レギュレータ
US20060152206A1 (en) 2004-12-23 2006-07-13 Yu Tim W H Method for improving the power supply rejection ratio (PSRR) of low power reference circuits
JP2009020641A (ja) * 2007-07-11 2009-01-29 Panasonic Corp 出力回路
US8305056B2 (en) 2008-12-09 2012-11-06 Qualcomm Incorporated Low drop-out voltage regulator with wide bandwidth power supply rejection ratio
US9577508B2 (en) 2013-05-15 2017-02-21 Texas Instruments Incorporated NMOS LDO PSRR improvement using power supply noise cancellation
US9000857B2 (en) 2013-06-17 2015-04-07 Stmicroelectronics International N.V. Mid-band PSRR circuit for voltage controlled oscillators in phase lock loop
US9785164B2 (en) 2015-01-06 2017-10-10 Vidatronic, Inc. Power supply rejection for voltage regulators using a passive feed-forward network

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707340B1 (en) * 2000-08-23 2004-03-16 National Semiconductor Corporation Compensation technique and method for transconductance amplifier
US20040051508A1 (en) * 2000-12-29 2004-03-18 Cecile Hamon Voltage regulator with enhanced stability
US6989660B2 (en) * 2002-04-05 2006-01-24 Infineon Technologies Ag Circuit arrangement for voltage regulation
US7068094B1 (en) * 2004-03-16 2006-06-27 Marvell International Ltd. Charge-pump current source
US7068019B1 (en) * 2005-03-23 2006-06-27 Mediatek Inc. Switchable linear regulator
CN102301600A (zh) * 2009-02-03 2011-12-28 高通股份有限公司 振荡系统中的周期性时序抖动减少
CN103516333A (zh) * 2012-06-28 2014-01-15 Nxp股份有限公司 振荡器装置
US20160062376A1 (en) * 2014-09-01 2016-03-03 Samsung Electro-Mechanics Co., Ltd. Low-drop-output type voltage regulator and rf switching control device having the same
CN105739585A (zh) * 2016-02-19 2016-07-06 武汉市聚芯微电子有限责任公司 一种用于射频电路的低功耗ldo电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J.T.CAVES: "Sampled analog filtering using switched capacitors as resistor equivalents", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
JIANPING GUO等: "A 25mA CMOS LDO with −85dB PSRR at 2.5MHz", 《2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE》 *
LIUYAN CHEN等: "High-PSR CMOS LDO with embedded ripple feedforward and energy-efficient bandwidth extension", 《2015 28TH IEEE INTERNATIONAL SYSTEM-ON-CHIP》 *
MOHAMED EL-NOZAHI等: "High PSR Low Drop-Out Regulator With Feed-Forward Ripple Cancellation Technique", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315089A (zh) * 2021-05-27 2021-08-27 晶艺半导体有限公司 一种高电源抑制比负载开关电路及其控制方法

Also Published As

Publication number Publication date
WO2018013327A1 (en) 2018-01-18
US20180017982A1 (en) 2018-01-18
US10663993B2 (en) 2020-05-26
EP3485572A1 (en) 2019-05-22

Similar Documents

Publication Publication Date Title
CN109565281A (zh) 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器
US10008980B2 (en) Wideband digitally controlled injection-locked oscillator
Shin et al. A 1.9–3.8 GHz $\Delta\Sigma $ Fractional-N PLL Frequency Synthesizer With Fast Auto-Calibration of Loop Bandwidth and VCO Frequency
US8742859B2 (en) Tunable inductor circuit
US9154143B2 (en) Semiconductor device
US7884655B2 (en) Control circuitry
US20130187690A1 (en) Capacitive multiplication in a phase locked loop
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
US9350296B1 (en) Systems and methods for calibrating a dual port phase locked loop
US9331704B2 (en) Apparatus and method for generating an oscillating output signal
CN109391266A (zh) 一种基于正交调制的混合式频率合成器
CN104485951A (zh) 带锁相环(pll)的频率合成源电路及控制方法
Cheng et al. A 0.9-to 8-GHz VCO with a differential active inductor for multistandard wireline SerDes
JP2008544619A (ja) 高い直線性を有する直交発振器
US10715151B2 (en) Fast coarse tuning for frequency synthesizer
US8638143B2 (en) Phase locked loop frequency synthesizer circuit with improved noise performance
US10122370B2 (en) High impedance passive switched capacitor common mode feedback network
CA3012231C (en) Controlling a switched capacitor bank in a voltage controlled oscillator for wireless sensor devices
JP2008245259A (ja) 電圧制御発振器、並びにそれを用いたｐｌｌ回路及び無線通信機器
CN108886413B (zh) 无线传感器所用电压控制振荡器的变压装置、电路及方法
US20080218280A1 (en) Differential Oscillator Device with Pulsed Power Supply, and Related Driving Method
JP2017130886A (ja) 発振器、集積回路、無線通信装置および無線通信方法
US10177772B2 (en) Fractional-N phase locked loop delta sigma modulator noise reduction using charge pump interpolation
Mostafa et al. A ditherless 2.4 GHz high resolution LC DCO
Bruss et al. A 5-GHz CMOS Type-II PLL With Low $ K_ {\rm VCO} $ and Extended Fine-Tuning Range

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402