JPH11289268A - ダブルコンバージョンチューナ - Google Patents
ダブルコンバージョンチューナInfo
- Publication number
- JPH11289268A JPH11289268A JP8842298A JP8842298A JPH11289268A JP H11289268 A JPH11289268 A JP H11289268A JP 8842298 A JP8842298 A JP 8842298A JP 8842298 A JP8842298 A JP 8842298A JP H11289268 A JPH11289268 A JP H11289268A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- pll circuit
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 ダブルコンバーションチューナにおいて、一
つの発振器によりＰＬＬ回路に任意の基準周波数を供給
できるようにする。 【解決手段】 第１及び第２のＰＬＬ回路７，１４によ
りぞれぞれ制御される第１及び第２の局部発振器６，１
３、前記第１及び第２の局部発振器の発振信号により入
力信号を周波数変換する第１及び第２の周波数変換器
５，１２を備え、受信した高周波信号を前記第１及び第
２の周波数変換器５，１２により周波数変換して中間周
波数信号を得るダブルコンバージョンチューナにおい
て、前記第１及び第２のＰＬＬ回路７，１４が一つの発
振器を分周器２０を介して共用する。即ち、前記第１の
ＰＬＬ回路７に適した基準周波数を発生する発振器１９
の出力を分周器２０で分周し、前記第２のＰＬＬ回路に
適した基準周波数を得る。
つの発振器によりＰＬＬ回路に任意の基準周波数を供給
できるようにする。 【解決手段】 第１及び第２のＰＬＬ回路７，１４によ
りぞれぞれ制御される第１及び第２の局部発振器６，１
３、前記第１及び第２の局部発振器の発振信号により入
力信号を周波数変換する第１及び第２の周波数変換器
５，１２を備え、受信した高周波信号を前記第１及び第
２の周波数変換器５，１２により周波数変換して中間周
波数信号を得るダブルコンバージョンチューナにおい
て、前記第１及び第２のＰＬＬ回路７，１４が一つの発
振器を分周器２０を介して共用する。即ち、前記第１の
ＰＬＬ回路７に適した基準周波数を発生する発振器１９
の出力を分周器２０で分周し、前記第２のＰＬＬ回路に
適した基準周波数を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、ダブルコンバージ
ョンチューナに関し、例えば、デジタル変調方式テレビ
ジョン放送受信用ダブルコンバージョンチューナに関す
るものである。
ョンチューナに関し、例えば、デジタル変調方式テレビ
ジョン放送受信用ダブルコンバージョンチューナに関す
るものである。
【０００２】
【従来の技術】図２は従来の第１のダブルコンバージョ
ンチューナの、また、図３は従来の別の第２のコンバー
ジョンチューナの全体の構成を示すブロック図である。
以下、図２及び図３を用いて従来の技術を詳細に説明す
る。図２において、受信した高周波ＲＦ（Radio Freque
ncy）信号を、２回の周波数変換処理によって、中間周
波数ＩＦ（Intermediate Frequency）信号を出力する。
図２において、１はＲＦ入力端子、２は受信帯域内のＲ
Ｆ信号のみを通過させるバンドパスフィルタ、３はＡＧ
Ｃ（Automatic Gain Control）増幅回路、４はＲＦ増幅
回路、５は第１の周波数変換器、６は第１の局部発振
器、７は第１のＰＬＬ回路、８は第１の発振器、９と１
１は第１のバンドパスフィルタ、１０は第１のＩＦ増幅
回路、１２は第２の周波数変換器、１３は第２の局部発
振器、１４は第２のＰＬＬ回路、１５は第２の発振器、
１６は第２のバンドパスフィルタ、１７は第２のＩＦ増
幅回路、１８はこのチューナのＩＦ信号出力端子であ
る。
ンチューナの、また、図３は従来の別の第２のコンバー
ジョンチューナの全体の構成を示すブロック図である。
以下、図２及び図３を用いて従来の技術を詳細に説明す
る。図２において、受信した高周波ＲＦ（Radio Freque
ncy）信号を、２回の周波数変換処理によって、中間周
波数ＩＦ（Intermediate Frequency）信号を出力する。
図２において、１はＲＦ入力端子、２は受信帯域内のＲ
Ｆ信号のみを通過させるバンドパスフィルタ、３はＡＧ
Ｃ（Automatic Gain Control）増幅回路、４はＲＦ増幅
回路、５は第１の周波数変換器、６は第１の局部発振
器、７は第１のＰＬＬ回路、８は第１の発振器、９と１
１は第１のバンドパスフィルタ、１０は第１のＩＦ増幅
回路、１２は第２の周波数変換器、１３は第２の局部発
振器、１４は第２のＰＬＬ回路、１５は第２の発振器、
１６は第２のバンドパスフィルタ、１７は第２のＩＦ増
幅回路、１８はこのチューナのＩＦ信号出力端子であ
る。
【０００３】次に、このダブルコンバージョンチューナ
の動作について説明する。ＲＦ入力端子１より入力され
たＲＦ信号は、バンドパスフィルタ２により、受信周波
数帯に対応したフィルタリング処理が施され、ＡＧＣ増
幅回路３にて、ＲＦ信号レベルに応じたＡＧＣ電圧によ
り、所定のレベル範囲に制限された後、ＲＦ増幅回路４
により増幅されて、第１の周波数変換器５に供給され
る。第１の周波数変換器５は、第１の局部発振器６から
出力される第１の局部発振信号に基づいて、入力された
ＲＦ信号を第１のＩＦ信号に周波数変換している。この
場合、第１の局部発振器６は、第１のＰＬＬ回路７によ
り、受信チャンネルに合わせてその発振周波数が制御さ
れると共に、周波数の安定化が図られる。第１の発振器
８は、第１のＰＬＬ回路７に適した基準周波数信号を発
生し、第１のＰＬＬ回路７に供給する。ここで、上記第
１の周波数変換器５から出力された第１のＩＦ信号は、
第１のバンドパスフィルタ９により、第１中間周波数帯
に対応した帯域フィルタリング処理が施され、第１のＩ
Ｆ増幅回路１０で増幅された後、第１のバンドパスフィ
ルタ１１により、再度第１中間周波数帯に対応した帯域
フィルタリング処理が施され、第２の周波数変換器１２
に供給される。第２の周波数変換器１２は、第２の局部
発振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。第２の発振器
１５は、第２のＰＬＬ回路１４に適した基準周波数信号
を発生し、第２のＰＬＬ回路１４に供給する。そして、
上記第２の周波数変換器１２から出力された第２のＩＦ
信号は、第２のバンドパスフィルタ１６により、第２中
間周波数帯に対応した帯域フィルタリング処理が施さ
れ、第２のＩＦ増幅回路１７で増幅された後、ＩＦ信号
出力端子１８により出力される。
の動作について説明する。ＲＦ入力端子１より入力され
たＲＦ信号は、バンドパスフィルタ２により、受信周波
数帯に対応したフィルタリング処理が施され、ＡＧＣ増
幅回路３にて、ＲＦ信号レベルに応じたＡＧＣ電圧によ
り、所定のレベル範囲に制限された後、ＲＦ増幅回路４
により増幅されて、第１の周波数変換器５に供給され
る。第１の周波数変換器５は、第１の局部発振器６から
出力される第１の局部発振信号に基づいて、入力された
ＲＦ信号を第１のＩＦ信号に周波数変換している。この
場合、第１の局部発振器６は、第１のＰＬＬ回路７によ
り、受信チャンネルに合わせてその発振周波数が制御さ
れると共に、周波数の安定化が図られる。第１の発振器
８は、第１のＰＬＬ回路７に適した基準周波数信号を発
生し、第１のＰＬＬ回路７に供給する。ここで、上記第
１の周波数変換器５から出力された第１のＩＦ信号は、
第１のバンドパスフィルタ９により、第１中間周波数帯
に対応した帯域フィルタリング処理が施され、第１のＩ
Ｆ増幅回路１０で増幅された後、第１のバンドパスフィ
ルタ１１により、再度第１中間周波数帯に対応した帯域
フィルタリング処理が施され、第２の周波数変換器１２
に供給される。第２の周波数変換器１２は、第２の局部
発振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。第２の発振器
１５は、第２のＰＬＬ回路１４に適した基準周波数信号
を発生し、第２のＰＬＬ回路１４に供給する。そして、
上記第２の周波数変換器１２から出力された第２のＩＦ
信号は、第２のバンドパスフィルタ１６により、第２中
間周波数帯に対応した帯域フィルタリング処理が施さ
れ、第２のＩＦ増幅回路１７で増幅された後、ＩＦ信号
出力端子１８により出力される。
【０００４】図２に示す第１の従来例では、第１のＰＬ
Ｌ回路７に適した基準周波数信号を発生する第１の発振
器８、及び第２のＰＬＬ回路１４に適した基準周波数信
号を発生する第２の発振器１５をそれぞれ独立して備え
ている。よって、第１のＰＬＬ回路７と第２のＰＬＬ回
路１４とは、完全に独立しており、第１のＰＬＬ回路７
と第２のＰＬＬ回路１４は、それぞれ最適な任意の回路
で構成でき、プリント基板上でも、任意の位置に離して
配置できる。また、第１の発振器８と第２の発振器１５
とは、完全に独立しており、第１のＰＬＬ回路７と第２
のＰＬＬ回路１４それぞれに最適な任意の基準周波数信
号を発生することができる。さらに、前記の理由によ
り、第１の周波数変換器５と第１の局部発振器６と第１
のＰＬＬ回路７及び第１の発振器８より構成される回路
と、第２の周波数変換器１２と第２の局部発振器１３と
第２のＰＬＬ回路１４及び第２の発振器１５より構成さ
れる回路とのアイソレーションが良好となる。
Ｌ回路７に適した基準周波数信号を発生する第１の発振
器８、及び第２のＰＬＬ回路１４に適した基準周波数信
号を発生する第２の発振器１５をそれぞれ独立して備え
ている。よって、第１のＰＬＬ回路７と第２のＰＬＬ回
路１４とは、完全に独立しており、第１のＰＬＬ回路７
と第２のＰＬＬ回路１４は、それぞれ最適な任意の回路
で構成でき、プリント基板上でも、任意の位置に離して
配置できる。また、第１の発振器８と第２の発振器１５
とは、完全に独立しており、第１のＰＬＬ回路７と第２
のＰＬＬ回路１４それぞれに最適な任意の基準周波数信
号を発生することができる。さらに、前記の理由によ
り、第１の周波数変換器５と第１の局部発振器６と第１
のＰＬＬ回路７及び第１の発振器８より構成される回路
と、第２の周波数変換器１２と第２の局部発振器１３と
第２のＰＬＬ回路１４及び第２の発振器１５より構成さ
れる回路とのアイソレーションが良好となる。
【０００５】図３は、第２の従来例であるダブルコンバ
ージョンチューナの全体の構成を示している。図３中、
図２図示の第１の従来例のものと同一部分には同一符号
を付してある。図２及び図３図示のものを比較すると、
両者は、第１の従来例においては、第１の発振器８，第
２の発振器１５の二つの発振器を備えているのに対し、
第２の従来例では、一つの発振器１９のみを備える点で
異なっている。以下、図３の第２の従来例について、詳
細に説明する。図３は、第２の従来例として、従来のダ
ブルコンバージョンチューナの全体の構成を示すもので
ある。受信した高周波ＲＦ信号を、２回の周波数変換処
理によって、中間周波数ＩＦ信号を出力する。図３にお
いて、１はＲＦ入力端子、２は受信帯域内のＲＦ信号の
みを通過させるバンドパスフィルタ、３はＡＧＣ（Auto
matic Gain Control）増幅回路、４はＲＦ増幅回路、５
は第１の周波数変換器、６は第１の局部発振器、７は第
１のＰＬＬ回路、９と１１は第１のバンドパスフィル
タ、１０は第１のＩＦ増幅回路、１２は第２の周波数変
換器、１３は第２の局部発振器、１４は第２のＰＬＬ回
路、１６は第２のバンドパスフィルタ、１７は第２のＩ
Ｆ増幅回路、１８はこのチューナのＩＦ信号出力端子、
１９は発振器である。
ージョンチューナの全体の構成を示している。図３中、
図２図示の第１の従来例のものと同一部分には同一符号
を付してある。図２及び図３図示のものを比較すると、
両者は、第１の従来例においては、第１の発振器８，第
２の発振器１５の二つの発振器を備えているのに対し、
第２の従来例では、一つの発振器１９のみを備える点で
異なっている。以下、図３の第２の従来例について、詳
細に説明する。図３は、第２の従来例として、従来のダ
ブルコンバージョンチューナの全体の構成を示すもので
ある。受信した高周波ＲＦ信号を、２回の周波数変換処
理によって、中間周波数ＩＦ信号を出力する。図３にお
いて、１はＲＦ入力端子、２は受信帯域内のＲＦ信号の
みを通過させるバンドパスフィルタ、３はＡＧＣ（Auto
matic Gain Control）増幅回路、４はＲＦ増幅回路、５
は第１の周波数変換器、６は第１の局部発振器、７は第
１のＰＬＬ回路、９と１１は第１のバンドパスフィル
タ、１０は第１のＩＦ増幅回路、１２は第２の周波数変
換器、１３は第２の局部発振器、１４は第２のＰＬＬ回
路、１６は第２のバンドパスフィルタ、１７は第２のＩ
Ｆ増幅回路、１８はこのチューナのＩＦ信号出力端子、
１９は発振器である。
【０００６】ＲＦ入力端子１より入力されたＲＦ信号
は、バンドパスフィルタ２により、受信周波数帯に対応
したフィルタリング処理が施され、ＡＧＣ増幅回路３に
て、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定の
レベル範囲に制限された後、ＲＦ増幅回路４により増幅
されて、第１の周波数変換器５に供給される。第１の周
波数変換器５は、第１の局部発振器６から出力される第
１の局部発振信号に基づいて、入力されたＲＦ信号を第
１のＩＦ信号に周波数変換している。この場合、第１の
局部発振器６は、第１のＰＬＬ回路７により、受信チャ
ンネルに合わせてその発振周波数が制御されると共に、
周波数の安定化が図られる。発振器１９は、第１のＰＬ
Ｌ回路７及び第２のＰＬＬ回路１４（後述）に適した基
準周波数信号を発生し、第１のＰＬＬ回路７及び第２の
ＰＬＬ回路１４（後述）に供給する。ここで、上記第１
の周波数変換器５から出力された第１のＩＦ信号は、第
１のバンドパスフィルタ９により、第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第１のＩＦ
増幅回路１０で増幅された後、第１のバンドパスフィル
タ１１により、再度第１中間周波数帯に対応した帯域フ
ィルタリング処理が施され、第２の周波数変換器１２に
供給される。
は、バンドパスフィルタ２により、受信周波数帯に対応
したフィルタリング処理が施され、ＡＧＣ増幅回路３に
て、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定の
レベル範囲に制限された後、ＲＦ増幅回路４により増幅
されて、第１の周波数変換器５に供給される。第１の周
波数変換器５は、第１の局部発振器６から出力される第
１の局部発振信号に基づいて、入力されたＲＦ信号を第
１のＩＦ信号に周波数変換している。この場合、第１の
局部発振器６は、第１のＰＬＬ回路７により、受信チャ
ンネルに合わせてその発振周波数が制御されると共に、
周波数の安定化が図られる。発振器１９は、第１のＰＬ
Ｌ回路７及び第２のＰＬＬ回路１４（後述）に適した基
準周波数信号を発生し、第１のＰＬＬ回路７及び第２の
ＰＬＬ回路１４（後述）に供給する。ここで、上記第１
の周波数変換器５から出力された第１のＩＦ信号は、第
１のバンドパスフィルタ９により、第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第１のＩＦ
増幅回路１０で増幅された後、第１のバンドパスフィル
タ１１により、再度第１中間周波数帯に対応した帯域フ
ィルタリング処理が施され、第２の周波数変換器１２に
供給される。
【０００７】第２の周波数変換器１２は、第２の局部発
振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。発振器１９
は、第１のＰＬＬ回路７（前述）及び第２のＰＬＬ回路
１４に適した基準周波数信号を発生し、第１のＰＬＬ回
路７（前述）及び第２のＰＬＬ回路１４に供給する。そ
して、上記第２の周波数変換器１２から出力された第２
のＩＦ信号は、第２のバンドパスフィルタ１６により、
第２中間周波数帯に対応した帯域フィルタリング処理が
施され、第２のＩＦ増幅回路１７で増幅された後、ＩＦ
信号出力端子１８により出力される。
振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。発振器１９
は、第１のＰＬＬ回路７（前述）及び第２のＰＬＬ回路
１４に適した基準周波数信号を発生し、第１のＰＬＬ回
路７（前述）及び第２のＰＬＬ回路１４に供給する。そ
して、上記第２の周波数変換器１２から出力された第２
のＩＦ信号は、第２のバンドパスフィルタ１６により、
第２中間周波数帯に対応した帯域フィルタリング処理が
施され、第２のＩＦ増幅回路１７で増幅された後、ＩＦ
信号出力端子１８により出力される。
【０００８】図３に示す第２の従来例では、一つの発振
器１９を、第１のＰＬＬ回路７及び第２のＰＬＬ回路１
４で共用している。そのため、第１の局部発振器６と第
２の局部発振器１３は、共通の発振器１９により、第１
のＰＬＬ回路７及び第２のＰＬＬ回路１４を介して制御
されるので、図２の第１の従来例のダブルコンバージョ
ンチューナと比較して、周波数の安定化が得られる。ま
た、回路が簡単となり、チューナの小型化，コストの低
減を図ることができる。なお、これに類するものとし
て、例えば、特開平４−３６５２３０号公報には、ダブ
ルチューナにおいて、２つ備わる局部発振器の周波数変
動を抑え、全体として安定させるため、第１局部発振器
及び第２局部発振器をＰＬＬ（Phase locked Loop）回
路で制御し、第１局部発振器に使用している水晶と、第
２局部発振器に使用している水晶とを共用し、第１のＰ
ＬＬ回路内の発振出力端を第２のＰＬＬ回路の発振入力
端に接続することにより、水晶の温度ドリフト等による
周波数変動を大幅に軽減するものが記載されている。
器１９を、第１のＰＬＬ回路７及び第２のＰＬＬ回路１
４で共用している。そのため、第１の局部発振器６と第
２の局部発振器１３は、共通の発振器１９により、第１
のＰＬＬ回路７及び第２のＰＬＬ回路１４を介して制御
されるので、図２の第１の従来例のダブルコンバージョ
ンチューナと比較して、周波数の安定化が得られる。ま
た、回路が簡単となり、チューナの小型化，コストの低
減を図ることができる。なお、これに類するものとし
て、例えば、特開平４−３６５２３０号公報には、ダブ
ルチューナにおいて、２つ備わる局部発振器の周波数変
動を抑え、全体として安定させるため、第１局部発振器
及び第２局部発振器をＰＬＬ（Phase locked Loop）回
路で制御し、第１局部発振器に使用している水晶と、第
２局部発振器に使用している水晶とを共用し、第１のＰ
ＬＬ回路内の発振出力端を第２のＰＬＬ回路の発振入力
端に接続することにより、水晶の温度ドリフト等による
周波数変動を大幅に軽減するものが記載されている。
【０００９】
【発明が解決しようとする課題】しかしながら、これら
従来技術のダブルコンバージョンチューナは、次のよう
な問題を有している。図２に示す第１の従来例では、第
１のＰＬＬ回路７に適した基準周波数信号を発生する第
１の発振器８、及び第２のＰＬＬ回路１４に適した基準
周波数信号を発生する第２の発振器１５をそれぞれ独立
して備えているため、第１の発振器８，第２の発振器１
５それぞれの発振周波数の誤差が累積されるため、誤差
の影響が大きくなる。誤差の影響が無視できない場合
は、それを回避するために周波数精度のよい発振器を２
つ使用しなければならず、コストアップとなる。また、
発振器を２つ使用するため回路が増え、チューナの小型
化ができない等の問題がある。図３に示す第２の従来例
では、一つの発振器１９を、第１のＰＬＬ回路７及び第
２のＰＬＬ回路１４で共用しているため、第１のＰＬＬ
回路７及び第２のＰＬＬ回路１４との基準周波数は、同
じにすることが必要であり、その条件に合ったＰＬＬ回
路を使用しなければならない。ＰＬＬ回路はＩＣ化され
たものを使用する場合が多く、前記基準周波数は、それ
ぞれのＩＣ仕様で決められているため、前記条件に合っ
たＩＣを使用しなければならず不便である。
従来技術のダブルコンバージョンチューナは、次のよう
な問題を有している。図２に示す第１の従来例では、第
１のＰＬＬ回路７に適した基準周波数信号を発生する第
１の発振器８、及び第２のＰＬＬ回路１４に適した基準
周波数信号を発生する第２の発振器１５をそれぞれ独立
して備えているため、第１の発振器８，第２の発振器１
５それぞれの発振周波数の誤差が累積されるため、誤差
の影響が大きくなる。誤差の影響が無視できない場合
は、それを回避するために周波数精度のよい発振器を２
つ使用しなければならず、コストアップとなる。また、
発振器を２つ使用するため回路が増え、チューナの小型
化ができない等の問題がある。図３に示す第２の従来例
では、一つの発振器１９を、第１のＰＬＬ回路７及び第
２のＰＬＬ回路１４で共用しているため、第１のＰＬＬ
回路７及び第２のＰＬＬ回路１４との基準周波数は、同
じにすることが必要であり、その条件に合ったＰＬＬ回
路を使用しなければならない。ＰＬＬ回路はＩＣ化され
たものを使用する場合が多く、前記基準周波数は、それ
ぞれのＩＣ仕様で決められているため、前記条件に合っ
たＩＣを使用しなければならず不便である。
【００１０】そこで、この発明は、上記事情を考慮して
なされたもので、一つの発振器１９を、第１のＰＬＬ回
路７及び第２のＰＬＬ回路１４で共用し、しかも、第１
のＰＬＬ回路７と第２のＰＬＬ回路１４との基準周波数
を、同じにする必要条件をなくし、第１のＰＬＬ回路７
と第２のＰＬＬ回路１４に、任意の基準周波数信号を供
給できるようにしたものである。
なされたもので、一つの発振器１９を、第１のＰＬＬ回
路７及び第２のＰＬＬ回路１４で共用し、しかも、第１
のＰＬＬ回路７と第２のＰＬＬ回路１４との基準周波数
を、同じにする必要条件をなくし、第１のＰＬＬ回路７
と第２のＰＬＬ回路１４に、任意の基準周波数信号を供
給できるようにしたものである。
【００１１】
【課題を解決するための手段】請求項１の発明は、第１
及び第２のＰＬＬ回路によりぞれぞれ制御される第１及
び第２の局部発振器、前記第１及び第２の局部発振器の
発振信号に基づき入力信号を周波数変換する第１及び第
２の周波数変換器を備え、受信した高周波信号を前記第
１及び第２の周波数変換器により周波数変換して中間周
波数信号を得るダブルコンバージョンチューナにおい
て、前記第１のＰＬＬ回路に適した基準周波数を発生す
る発振器及び、該発振器の出力から前記第２のＰＬＬ回
路に適した基準周波数を発生する手段を備えたダブルコ
ンバージョンチューナである。
及び第２のＰＬＬ回路によりぞれぞれ制御される第１及
び第２の局部発振器、前記第１及び第２の局部発振器の
発振信号に基づき入力信号を周波数変換する第１及び第
２の周波数変換器を備え、受信した高周波信号を前記第
１及び第２の周波数変換器により周波数変換して中間周
波数信号を得るダブルコンバージョンチューナにおい
て、前記第１のＰＬＬ回路に適した基準周波数を発生す
る発振器及び、該発振器の出力から前記第２のＰＬＬ回
路に適した基準周波数を発生する手段を備えたダブルコ
ンバージョンチューナである。
【００１２】請求項２の発明は、請求項１に記載された
ダブルコンバージョンチューナにおいて、前記発振器の
出力から前記第２のＰＬＬ回路に適した周波数を発生す
る手段が、前記発振器の出力を分周する分周器であるダ
ブルコンバージョンチューナである。
ダブルコンバージョンチューナにおいて、前記発振器の
出力から前記第２のＰＬＬ回路に適した周波数を発生す
る手段が、前記発振器の出力を分周する分周器であるダ
ブルコンバージョンチューナである。
【００１３】請求項３の発明、請求項１に記載されたダ
ブルコンバージョンチューナにおいて、前記第１のＰＬ
Ｌ回路に適した基準周波数を発生する発振器は、水晶振
動子により基準周波数を発生するダブルコンバージョン
チューナである。
ブルコンバージョンチューナにおいて、前記第１のＰＬ
Ｌ回路に適した基準周波数を発生する発振器は、水晶振
動子により基準周波数を発生するダブルコンバージョン
チューナである。
【００１４】
【発明の実施の形態】以下、この発明の一実施例につい
て、図１を参照して詳細に説明する。図１は、本発明の
ダブルコンバージョンチューナの全体の構成を示すブロ
ック図である。図１において、図２に示した第１の従来
例及び図３に示した第２の従来例と同一部分には、同一
符号を付している。本発明は、図３に示す第２の従来例
に対し、発振器１９とＰＬＬ回路１４の間に、分周器２
０を備えている点が異なっている。
て、図１を参照して詳細に説明する。図１は、本発明の
ダブルコンバージョンチューナの全体の構成を示すブロ
ック図である。図１において、図２に示した第１の従来
例及び図３に示した第２の従来例と同一部分には、同一
符号を付している。本発明は、図３に示す第２の従来例
に対し、発振器１９とＰＬＬ回路１４の間に、分周器２
０を備えている点が異なっている。
【００１５】以下、図１の本発明の一実施例について、
詳細に説明する。本発明のダブルコンバージョンチュー
ナは受信した高周波ＲＦ信号を、２回の周波数変換処理
によって、中間周波数ＩＦ信号を出力するものである。
図中、１はＲＦ入力端子、２は受信帯域内のＲＦ信号の
みを通過させるバンドパスフィルタ、３はＡＧＣ（Auto
matic Gain Control）増幅回路、４はＲＦ増幅回路、５
は第１の周波数変換器、６は第１の局部発振器、７は第
１のＰＬＬ回路、９と１１は第１のバンドパスフィル
タ、１０は第１のＩＦ増幅回路、１２は第２の周波数変
換器、１３は第２の局部発振器、１４は第２のＰＬＬ回
路、１６は第２のバンドパスフィルタ、１７は第２のＩ
Ｆ増幅回路、１８はこのチューナのＩＦ信号出力端子、
１９は水晶振動子により基準周波数を発生する発振器、
２０は分周器である。
詳細に説明する。本発明のダブルコンバージョンチュー
ナは受信した高周波ＲＦ信号を、２回の周波数変換処理
によって、中間周波数ＩＦ信号を出力するものである。
図中、１はＲＦ入力端子、２は受信帯域内のＲＦ信号の
みを通過させるバンドパスフィルタ、３はＡＧＣ（Auto
matic Gain Control）増幅回路、４はＲＦ増幅回路、５
は第１の周波数変換器、６は第１の局部発振器、７は第
１のＰＬＬ回路、９と１１は第１のバンドパスフィル
タ、１０は第１のＩＦ増幅回路、１２は第２の周波数変
換器、１３は第２の局部発振器、１４は第２のＰＬＬ回
路、１６は第２のバンドパスフィルタ、１７は第２のＩ
Ｆ増幅回路、１８はこのチューナのＩＦ信号出力端子、
１９は水晶振動子により基準周波数を発生する発振器、
２０は分周器である。
【００１６】本発明のダブルコンバージョンチューナの
動作を説明する。ＲＦ入力端子１より入力されたＲＦ信
号は、バンドパスフィルタ２により、受信周波数帯に対
応したフィルタリング処理が施され、ＡＧＣ増幅回路３
にて、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定
のレベル範囲に制限された後、ＲＦ増幅回路４により増
幅されて、第１の周波数変換器５に供給される。第１の
周波数変換器５は、第１の局部発振器６から出力される
第１の局部発振信号に基づいて、入力されたＲＦ信号を
第１のＩＦ信号に周波数変換している。この場合、第１
の局部発振器６は、第１のＰＬＬ回路７により、受信チ
ャンネルに合わせてその発振周波数が制御されると共
に、周波数の安定化が図られる。発振器１９は、第１の
ＰＬＬ回路７に適した基準周波数信号を発生し、第１の
ＰＬＬ回路７及び分周器２０（後述）に供給する。ここ
で、上記第１の周波数変換器５から出力された第１のＩ
Ｆ信号は、第１のバンドパスフィルタ９により、第１中
間周波数帯に対応した帯域フィルタリング処理が施さ
れ、第１のＩＦ増幅回路１０で増幅された後、第１のバ
ンドパスフィルタ１１により、再度第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第２の周波
数変換器１２に供給される。
動作を説明する。ＲＦ入力端子１より入力されたＲＦ信
号は、バンドパスフィルタ２により、受信周波数帯に対
応したフィルタリング処理が施され、ＡＧＣ増幅回路３
にて、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定
のレベル範囲に制限された後、ＲＦ増幅回路４により増
幅されて、第１の周波数変換器５に供給される。第１の
周波数変換器５は、第１の局部発振器６から出力される
第１の局部発振信号に基づいて、入力されたＲＦ信号を
第１のＩＦ信号に周波数変換している。この場合、第１
の局部発振器６は、第１のＰＬＬ回路７により、受信チ
ャンネルに合わせてその発振周波数が制御されると共
に、周波数の安定化が図られる。発振器１９は、第１の
ＰＬＬ回路７に適した基準周波数信号を発生し、第１の
ＰＬＬ回路７及び分周器２０（後述）に供給する。ここ
で、上記第１の周波数変換器５から出力された第１のＩ
Ｆ信号は、第１のバンドパスフィルタ９により、第１中
間周波数帯に対応した帯域フィルタリング処理が施さ
れ、第１のＩＦ増幅回路１０で増幅された後、第１のバ
ンドパスフィルタ１１により、再度第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第２の周波
数変換器１２に供給される。
【００１７】第２の周波数変換器１２は、第２の局部発
振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。発振器１９
は、第１のＰＬＬ回路７（前述）に適した基準周波数信
号を発生し、第１のＰＬＬ回路７（前述）及び分周器２
０に供給する。分周器２０は、発振器１９より供給され
た基準周波数信号を第２のＰＬＬ回路１４に適した周波
数になるように１／Ｎに分周し、第２のＰＬＬ回路１４
に供給する。そして、上記第２の周波数変換器１２から
出力された第２のＩＦ信号は、第２のバンドパスフィル
タ１６により、第２中間周波数帯に対応した帯域フィル
タリング処理が施され、第２のＩＦ増幅回路１７で増幅
された後、ＩＦ信号出力端子１８より出力される。
振器１３から出力される第２の局部発振信号に基づい
て、入力された第１のＩＦ信号を第２のＩＦ信号に周波
数変換している。この場合、第２の局部発振器１３は、
第２のＰＬＬ回路１４により、その発振周波数が制御さ
れると共に、周波数の安定化が図られる。発振器１９
は、第１のＰＬＬ回路７（前述）に適した基準周波数信
号を発生し、第１のＰＬＬ回路７（前述）及び分周器２
０に供給する。分周器２０は、発振器１９より供給され
た基準周波数信号を第２のＰＬＬ回路１４に適した周波
数になるように１／Ｎに分周し、第２のＰＬＬ回路１４
に供給する。そして、上記第２の周波数変換器１２から
出力された第２のＩＦ信号は、第２のバンドパスフィル
タ１６により、第２中間周波数帯に対応した帯域フィル
タリング処理が施され、第２のＩＦ増幅回路１７で増幅
された後、ＩＦ信号出力端子１８より出力される。
【００１８】具体的な信号周波数の一例として、米国仕
様のダブルコンバージョンチューナを例に採ると、ＲＦ
入力端子１より入力されたＲＦ信号周波数は５４〜８０
６MHz、第１の局部発振器６から出力される第１の局部
発振信号周波数はＲＦ信号周波数（５４〜８０６MHz）
＋９５４MHz、第１の周波数変換器５から出力された第
１のＩＦ信号周波数は９５４MHz、第２の局部発振器１
３から出力される第２の局部発振信号周波数は９１０MH
z（＝９５４MHz−４４MHz）、第２の周波数変換器１２
から出力された第２のＩＦ信号周波数は４４MHzであ
る。
様のダブルコンバージョンチューナを例に採ると、ＲＦ
入力端子１より入力されたＲＦ信号周波数は５４〜８０
６MHz、第１の局部発振器６から出力される第１の局部
発振信号周波数はＲＦ信号周波数（５４〜８０６MHz）
＋９５４MHz、第１の周波数変換器５から出力された第
１のＩＦ信号周波数は９５４MHz、第２の局部発振器１
３から出力される第２の局部発振信号周波数は９１０MH
z（＝９５４MHz−４４MHz）、第２の周波数変換器１２
から出力された第２のＩＦ信号周波数は４４MHzであ
る。
【００１９】
【発明の効果】一つの発振器を、第１のＰＬＬ回路及び
第２のＰＬＬ回路で共用し、かつ、第１のＰＬＬ回路と
第２のＰＬＬ回路との基準周波数を、同じにする必要条
件をなくし、第１のＰＬＬ回路と第２のＰＬＬ回路に、
任意の基準周波数信号を供給できるようにしたことによ
り、図２に関連して説明した第１の従来例の長所と、図
３に関連して説明した第２の従来例の長所を合わせ持っ
た、ダブルコンバージョンチューナを提供することがで
きる。即ち、 １）第１のＰＬＬ回路と第２のＰＬＬ回路は、それぞれ
最適な任意の回路で構成できる。 ２）分周器の分周比を、任意に設定することにより、一
つの発振器で、第１のＰＬＬ回路と第２のＰＬＬ回路そ
れぞれに、最適な任意の基準周波数信号を供給できる。 ３）第１の局部発振器と第２の局部発振器を、共通の発
振器により、第１のＰＬＬ回路と第２のＰＬＬ回路を介
して制御するので、周波数の安定化が得られる。 ４）回路が簡単となり、チューナの小型化，コストの低
減を図ることができる。
第２のＰＬＬ回路で共用し、かつ、第１のＰＬＬ回路と
第２のＰＬＬ回路との基準周波数を、同じにする必要条
件をなくし、第１のＰＬＬ回路と第２のＰＬＬ回路に、
任意の基準周波数信号を供給できるようにしたことによ
り、図２に関連して説明した第１の従来例の長所と、図
３に関連して説明した第２の従来例の長所を合わせ持っ
た、ダブルコンバージョンチューナを提供することがで
きる。即ち、 １）第１のＰＬＬ回路と第２のＰＬＬ回路は、それぞれ
最適な任意の回路で構成できる。 ２）分周器の分周比を、任意に設定することにより、一
つの発振器で、第１のＰＬＬ回路と第２のＰＬＬ回路そ
れぞれに、最適な任意の基準周波数信号を供給できる。 ３）第１の局部発振器と第２の局部発振器を、共通の発
振器により、第１のＰＬＬ回路と第２のＰＬＬ回路を介
して制御するので、周波数の安定化が得られる。 ４）回路が簡単となり、チューナの小型化，コストの低
減を図ることができる。
【図１】本発明のダブルコンバージョンチューナの一実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】従来のダブルコンバージョンチューナの第１の
例を示すブロック図である。
例を示すブロック図である。
【図３】従来のダブルコンバージョンチューナの第２の
例を示すブロック図である。
例を示すブロック図である。
１…ＲＦ入力端子、２…バンドパスフィルタ、３…ＡＧ
Ｃ増幅回路、４…ＲＦ増幅回路、５…第１の周波数変換
器、６…第１の局部発振器、７…第１のＰＬＬ回路、８
…第１の発振器、９，１１…第１のバンドパスフィル
タ、１０…第１のＩＦ増幅回路、１２…第２の周波数変
換器、１３…第２の局部発振器、１４…第２のＰＬＬ回
路、１５…第２の発振器、１６…第２のバンドパスフィ
ルタ、１７…第２のＩＦ増幅回路、１８…ＩＦ信号出力
端子、１９…第１のＰＬＬ回路と第２のＰＬＬ回路共通
の発振器、２０…分周器。
Ｃ増幅回路、４…ＲＦ増幅回路、５…第１の周波数変換
器、６…第１の局部発振器、７…第１のＰＬＬ回路、８
…第１の発振器、９，１１…第１のバンドパスフィル
タ、１０…第１のＩＦ増幅回路、１２…第２の周波数変
換器、１３…第２の局部発振器、１４…第２のＰＬＬ回
路、１５…第２の発振器、１６…第２のバンドパスフィ
ルタ、１７…第２のＩＦ増幅回路、１８…ＩＦ信号出力
端子、１９…第１のＰＬＬ回路と第２のＰＬＬ回路共通
の発振器、２０…分周器。
Claims (3)
- 【請求項１】 第１及び第２のＰＬＬ回路によりぞれぞ
れ制御される第１及び第２の局部発振器、前記第１及び
第２の局部発振器の発振信号に基づき入力信号を周波数
変換する第１及び第２の周波数変換器を備え、受信した
高周波信号を前記第１及び第２の周波数変換器により周
波数変換して中間周波数信号を得るダブルコンバージョ
ンチューナにおいて、前記第１のＰＬＬ回路に適した基
準周波数を発生する発振器及び、該発振器の出力から前
記第２のＰＬＬ回路に適した基準周波数を発生する手段
を備えたことを特徴とするダブルコンバージョンチュー
ナ。 - 【請求項２】 請求項１に記載されたダブルコンバージ
ョンチューナにおいて、前記発振器の出力から前記第２
のＰＬＬ回路に適した周波数を発生する手段が、前記発
振器の出力を分周する分周器であることを特徴とするダ
ブルコンバージョンチューナ。 - 【請求項３】 請求項１に記載されたダブルコンバージ
ョンチューナにおいて、前記第１のＰＬＬ回路に適した
基準周波数を発生する発振器は、水晶振動子により基準
周波数を発生することを特徴とするダブルコンバージョ
ンチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842298A JPH11289268A (ja) | 1998-04-01 | 1998-04-01 | ダブルコンバージョンチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842298A JPH11289268A (ja) | 1998-04-01 | 1998-04-01 | ダブルコンバージョンチューナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289268A true JPH11289268A (ja) | 1999-10-19 |
Family
ID=13942354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8842298A Pending JPH11289268A (ja) | 1998-04-01 | 1998-04-01 | ダブルコンバージョンチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289268A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059868A (ko) * | 1999-12-30 | 2001-07-06 | 윤종용 | 듀얼 위상동기루프의 주파수 발생 방법 |
| KR100394913B1 (ko) * | 2000-03-22 | 2003-08-19 | 인피니언 테크놀로지스 아게 | 필터를 갖춘 회로 장치 및 상기 회로 장치의 작동 방법 |
| KR100396120B1 (ko) * | 2001-06-18 | 2003-08-27 | 엘지이노텍 주식회사 | 매칭용 증폭회로를 구비하는 디비에스 튜너 |
| US6717484B2 (en) * | 2001-06-29 | 2004-04-06 | Motorola, Inc. | Circuits for use in radio communications |
| KR20040042405A (ko) * | 2002-11-14 | 2004-05-20 | 엘지이노텍 주식회사 | 온도 변화에 안정된 더블 컨버젼 방식의 튜너 |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
| US7515886B2 (en) | 2003-02-19 | 2009-04-07 | Sharp Kabushiki Kaisha | Digital broadcast receiving tuner and receiving device incorporating it |
-
1998
- 1998-04-01 JP JP8842298A patent/JPH11289268A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059868A (ko) * | 1999-12-30 | 2001-07-06 | 윤종용 | 듀얼 위상동기루프의 주파수 발생 방법 |
| KR100394913B1 (ko) * | 2000-03-22 | 2003-08-19 | 인피니언 테크놀로지스 아게 | 필터를 갖춘 회로 장치 및 상기 회로 장치의 작동 방법 |
| KR100396120B1 (ko) * | 2001-06-18 | 2003-08-27 | 엘지이노텍 주식회사 | 매칭용 증폭회로를 구비하는 디비에스 튜너 |
| US6717484B2 (en) * | 2001-06-29 | 2004-04-06 | Motorola, Inc. | Circuits for use in radio communications |
| KR20040042405A (ko) * | 2002-11-14 | 2004-05-20 | 엘지이노텍 주식회사 | 온도 변화에 안정된 더블 컨버젼 방식의 튜너 |
| US7515886B2 (en) | 2003-02-19 | 2009-04-07 | Sharp Kabushiki Kaisha | Digital broadcast receiving tuner and receiving device incorporating it |
| JP2007243805A (ja) * | 2006-03-10 | 2007-09-20 | Sanyo Electric Co Ltd | 受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010183347A (ja) | Ｆｍ・ａｍ復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法 | |
| US20020140872A1 (en) | Dual digital television tuner | |
| JP2008053836A (ja) | 受信回路及び受信機 | |
| JPH11289268A (ja) | ダブルコンバージョンチューナ | |
| JP2001044873A (ja) | 二重周波数変換器 | |
| US7050779B2 (en) | Semiconductor integrated circuit device | |
| US7280163B2 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| JP2006033858A (ja) | デジタルテレビ放送サービス用の受信機構造およびその使用 | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| US20030112377A1 (en) | TV tuner unit that is reduced in size | |
| JPH04365230A (ja) | ダブルスーパチューナ | |
| KR0178318B1 (ko) | 멀티 자동 동조방식의 엔티에스씨 튜너 시스템 | |
| KR0124732Y1 (ko) | 더블 컨버젼 튜너의 주파수 선국 장치 | |
| JPS5883446A (ja) | 受信機 | |
| JPH11298356A (ja) | 高周波信号の受信装置 | |
| JPS60125004A (ja) | 発振回路 | |
| JPH08289221A (ja) | デジタルアナログ共用チューナ | |
| JPS6028330A (ja) | ダブルス−パ−ヘテロダインチユ−ナ | |
| US7352412B2 (en) | Miniaturized television tuner and television receiver including the same | |
| JPH04227339A (ja) | アップコンバージョンを利用した同期受信回路 | |
| JP2003204263A (ja) | 位相同期回路、および同調装置 | |
| JPH11164218A (ja) | テレビジョン信号受信装置 | |
| JP2002010155A (ja) | 無線端末用集積回路およびこれを用いたテレビジョン受像機 | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JP2000307455A (ja) | 衛星放送受信チューナー |