JP3896962B2 - チューナ回路 - Google Patents
チューナ回路 Download PDFInfo
- Publication number
- JP3896962B2 JP3896962B2 JP2002365512A JP2002365512A JP3896962B2 JP 3896962 B2 JP3896962 B2 JP 3896962B2 JP 2002365512 A JP2002365512 A JP 2002365512A JP 2002365512 A JP2002365512 A JP 2002365512A JP 3896962 B2 JP3896962 B2 JP 3896962B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- attenuation
- variable
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
- H03G1/0058—PIN-diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は、チューナ回路、特にCATV用のチューナ回路に関する。
【0002】
【従来の技術】
CATV用のチューナ回路においては、図1に示すブロック図の本発明のチューナ回路1と同様に、多数のチャンネルの信号の中から所望のチャンネルの信号付近に同調させる入力同調回路である可変BPF5と、可変BPF5から出力される信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路6と、可変利得増幅回路6から出力される信号の中からさらに狭い範囲で所望のチャンネルの信号に同調させる狭帯域の可変BPF7を備えている。
【0003】
このうち、可変利得増幅回路6は、所定の利得のある状態を基準点として、AGC電圧に基づいて利得を低下させるように動作させる。そのため、全体としては増幅動作をしてはいるものの、AGC電圧による利得の変化は基準点からの減衰方向であるために減衰量と表現する。なお、このAGC電圧は、例えばチューナ回路の後段に設けられる復調回路において復調された信号のレベルが一定になるよう、復調信号のレベルに基づいて設定される。復調信号のレベルを検出する際には、例えば復調回路の後段に設けられたAGC検波回路が用いられる。
【0004】
これだけの構成しか無い場合には、入力端子2側からチューナ回路1の可変BPF5以降を見たリターンロス(RL)は、所望のチャンネルの信号の周波数においては大きくなる(反射が少ない)が、それ以外の周波数においては小さくなる(反射が大きい)。CATV用のチューナ回路は共通のケーブルに接続するという性質上、上述のように反射が大きいチャンネルがあると、そのチャンネルにおいてケーブルの特性インピーダンスとの間で不整合が生じ、それが例えば他の家庭のCATV用のチューナ回路の動作に悪影響を与える可能性がある。そこで、全チャンネル帯域のリターンロスの改善のためにバッファアンプおよびローノイズアンプとして機能する広帯域の前置増幅回路4を設けている。この前置増幅回路4には、チューナ回路1に含まれるミキサ回路から漏れる局発信号が入力端子2からケーブル側に漏れるのを防止するアイソレーション改善の役割もある。
【0005】
一方、CATV用のチューナ回路へ入力されるRF信号は、例えば米国仕様では−15〜+15dBmV、日本仕様では−7〜+25dBmVとなっているように信号レベルの差が大きい。そのために、信号レベルが大きいときに前置増幅回路4や可変利得増幅回路6で歪みが発生する可能性がある。そこで、歪みの発生を防止するために、前置増幅回路4の前段に、信号経路に直列に配置されるPINダイオードを有する可変減衰回路3を設け、これの減衰量を可変利得増幅回路6と同じAGC電圧で制御することによって、信号レベルの大きな信号が前置増幅回路4に入力されないようにしている。
【0006】
このような構成を備えたチューナ回路は、例えば特許文献1に開示されている。
【0007】
特許文献1のチューナ回路においては、入力されるRF信号のレベルが小さい間は可変利得増幅回路のみに減衰動作をさせることによって全体のAGC動作をさせ、RF信号のレベルが大きくなって初めて可変減衰回路に減衰動作をさせるような制御方法を提案している。そして、これによってRF信号のレベルが小さい間は良好なNFを保ち、RF信号のレベルが大きくなったときには可変利得増幅回路での歪みを少なくできるとしている。
【0008】
【特許文献1】
特開平10−276109号公報
【0009】
【発明が解決しようとする課題】
特許文献1のチューナ回路においては、減衰動作の主体が可変利得増幅回路にあるために、入力されるRF信号のレベルがかなり大きくなっても可変減衰回路の減衰量はそれほど大きくならない。これは可変減衰回路をレベルの高い信号があまり減衰されずに通過することを意味する。
【0010】
ここで、図2に、信号経路に直列に配置されるPINダイオードを有する可変減衰回路において、入力信号のレベルが10dBmの時の、直列に配置されるPINダイオードに流れる直流電流に対する出力信号のレベルと相互変調歪みのレベルの関係を示す。図2(a)に2次相互変調歪み(IM2)、図2(b)に3次相互変調歪み(IM3)を示している。入力信号のレベルが一定なので、図2においては出力信号のレベルが高いほど減衰量が少ないことを意味している。図2より分かるように、直流電流が約1mA以上の時にはほとんど減衰はしないので、実際には直流電流が約0.5mA以下の状態で使用される。相互変調歪みは、直流電流が大きくて減衰量が小さいときには小さく、電流が小さくなって減衰量が増えるにつれて大きくなってある電流値においてピークに達し、電流が約100μA以下になって減衰量がさらに大きくなると急激に小さくなるという傾向を示す。
【0011】
このように、可変減衰回路として信号経路に直列に配置されるPINダイオードを有する場合、減衰量が比較的小さい段階においては減衰量が大きくなるにつれて相互変調歪みが大きくなるという問題がある。
【0012】
また、可変減衰回路の減衰量が小さくて可変減衰回路をレベルの高い信号が通過するということは、前置増幅回路にレベルの高い信号が入力されるということを意味し、前置増幅回路での歪みの発生を防止できないという問題もある。
【0013】
そこで、本発明は上記の問題点を解決することを目的とするもので、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることのできるチューナ回路を提供する。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明のチューナ回路は、入力端子と、該入力端子から入力される複数チャンネルのRF信号の中の所望のチャンネルのRF信号に同調する入力同調回路と、該入力同調回路から出力されるRF信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路と、前記入力同調回路の前段に設けられた前置増幅回路と、該前置増幅回路の前段に設けられた可変減衰回路とを備え、前記可変利得増幅回路と前記可変減衰回路が入力されるRF信号のレベルに応じて設定される共通のAGC電圧で制御されるチューナ回路であって、前記可変減衰回路は、所定の直流電流値において流れる信号の相互変調歪みが最大になる直流電流・相互変調歪み特性を有するPINダイオードを備え、該PINダイオードが信号経路に直列に配置されてなり、入力されるRF信号が想定される最大レベルの時に、前記PINダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、前記AGC電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【0015】
また、本発明のチューナ回路は、入力されるRF信号が想定される最大レベルの時に、前記PINダイオードに流れる直流電流が100μAより小さくなるように、前記AGC電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【0016】
また、本発明のチューナ回路は、前記AGC電圧が、前記RF信号をIF信号に周波数変換した後、それを復調して得られる信号の検出点までの利得が最も小さいチャンネルの前記検出点における信号レベルを基準として初期設定されていることを特徴とする。
【0017】
このように構成することにより、本発明のチューナ回路においては、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることができる。
【0018】
【発明の実施の形態】
図1に、本発明のチューナ回路の一実施例のブロック図を示す。図1については、既に従来の技術の欄においても説明しているように、本発明のチューナ回路1はブロック図レベルでは従来のチューナ回路との違いはない。本発明のチューナ回路の特徴は、共通のAGC電圧による可変減衰回路3および可変利得増幅回路6の制御方法にある。以下、その点について説明する。
【0019】
まず、図3に可変減衰回路3の具体的な回路図を示す。可変減衰回路3は、減衰回路の主要部となる3つのPINダイオードD1、D2およびD3、トランジスタQ1、チョークコイルL1、抵抗R1、R2、R3およびR4、コンデンサC1、C2およびC3から構成されている。
【0020】
ここで、PINダイオードD1のカソードは入力端子INに接続され、アノードはDCカット用のコンデンサC1を介して出力端子OUTに接続されている。PINダイオードD1のアノードはチョークコイルL1を介してトランジスタQ1のエミッタに接続され、トランジスタQ1のコレクタは直流電源Vccに接続されている。トランジスタQ1のベースにはAGC電圧が入力される。
【0021】
また、出力端子OUTは抵抗R1を介して直流電源Vccに接続されるとともに抵抗R2を介して接地されている。PINダイオードD2のアノードは出力端子OUTに接続され、カソードはコンデンサC2を介して高周波的に接地されている。PINダイオードD3のカソードは入力端子INに接続され、アノードはコンデンサC3を介して高周波的に接地されている。PINダイオードD2のカソードとPINダイオードD3のアノードは抵抗R3を介して接続されている。そして、入力端子INは抵抗R4を介して接地されている。
【0022】
なお、入力端子INと出力端子OUTにはそれぞれ直流カット用のコンデンサが接続されるが、ここでは記載を省略している。
【0023】
このように構成された可変減衰回路3において、トランジスタQ1のベースに入力されるAGC電圧は、チューナ回路1の後段に設けられている復調回路における復調信号のレベルが低いとき、すなわちチューナ回路1への入力信号のレベルが低いときには高いレベル(例えば+4V)になっており、復調信号のレベルが高くなるにつれて、つまりチューナ回路1への入力信号のレベルが高くなるにつれて低下して0Vに近づくような信号になる。すなわち、AGC電圧は、復調信号のレベルが間接的にRF信号のレベルを示しているものとして、これにしたがって設定される。本発明においては、この、復調信号のレベルを検出する回路上の位置、すなわち復調信号を検波してAGC電圧に変換するためのAGC検波回路を設ける回路上の位置を信号レベル検出点と称する。
【0024】
可変減衰回路3は上記のように構成されているため、チューナ回路1への入力信号のレベルが低いときにはトランジスタQ1のコレクタ・エミッタ間の抵抗が低くなり、PINダイオードD1には比較的大きな直流電流が流れる。そのため、PINダイオードD1の抵抗は低くなる。また、PINダイオードD1のカソードの電位は高くなる。PINダイオードのカソードの電位が高くなるということは、PINダイオードD2と抵抗R3とPINダイオードD3からなる直列回路の両端の電位差が小さくなることを意味するため、PINダイオードD2、D3に流れる直流電流は小さくなる。そのため、PINダイオードD2、D3の抵抗は高くなる。PINダイオードD1、D2、D3は実質的にπ型の減衰回路を構成しているが、入力信号のレベルが低いと信号経路に直列に設けられたPINダイオードD1の抵抗が低くなるために減衰量は小さくなる。
【0025】
逆に、チューナ回路1への入力信号のレベルが高いときにはトランジスタQ1のコレクタ・エミッタ間の抵抗が高くなり、PINダイオードD1に流れる直流電流は小さくなる。そのため、PINダイオードD1の抵抗は高くなる。また、PINダイオードD1のカソードの電位は低くなる。PINダイオードのカソードの電位が低くなるということは、PINダイオードD2と抵抗R3とPINダイオードD3からなる直列回路の両端の電位差が大きくなることを意味するため、PINダイオードD2、D3に流れる直流電流は大きくなる。そのため、PINダイオードD2、D3の抵抗は低くなる。PINダイオードD1、D2、D3からなるπ型の減衰回路の減衰量は、入力信号のレベルが高いと信号経路に直列に設けられたPINダイオードD1の抵抗が高くなるために大きくなる。このようにしてAGC電圧によって可変減衰回路3の減衰量が制御される。
【0026】
ここで、図4に可変減衰回路3の減衰特性を実線で示す。図4において、横軸はAGC電圧のレベルを示し、縦軸は減衰量を示している。上記の説明のように、可変減衰回路3においてはAGC電圧のレベルが高いときには減衰量は小さく、AGC電圧のレベルが低下するのにしたがって減衰量が増加している。
【0027】
本発明のチューナ回路1においては、可変利得増幅回路6も可変減衰回路3と同じAGC電圧によって減衰量が制御される。図4に可変利得増幅回路6の減衰特性も2種類の破線で同時に示す。すでに説明したように、縦軸の減衰量は所定の増幅を行っている状態を基準とした減衰量である。可変利得増幅回路6においても、AGC電圧のレベルが高いときには減衰量は小さく、AGC電圧のレベルが低下するのにしたがって減衰量が増加するように構成されている。なお、可変利得増幅回路6の具体的な回路図については一般的なものを想定しているために記載を省略する。
【0028】
図4においては、2種類の破線で2つの可変利得増幅回路の減衰特性(可変利得増幅回路aおよびb)が示されている。2つの減衰特性ではAGC電圧の低下に対する減衰の始まる早さが異なる。この場合は、AGC電圧の低下に対して、可変利得増幅回路bの減衰特性の方が可変利得増幅回路aの減衰特性より減衰が遅いという。逆に、可変利得増幅回路aの減衰特性の方が可変利得増幅回路bの減衰特性より減衰が早いともいう。図4においては、減衰の早い可変利得増幅回路aの減衰特性が従来のチューナ回路におけるもので、減衰の遅い可変利得増幅回路bの減衰特性が本発明におけるものである。なお、可変利得増幅回路の減衰特性の方を2つ示しているのは、PINダイオードを用いた可変減衰回路は減衰特性の変更が難しく、それに比べて可変利得増幅回路の方が減衰特性を変更しやすいからである。
【0029】
本発明のチューナ回路においては、可変利得増幅回路の減衰特性を従来よりも遅らせている。従来は可変利得減衰回路の減衰量の方が可変減衰回路の減衰量より大きくなるAGC電圧の領域がある(図4では約0.2V〜約0.6V)が、可変利得増幅回路の減衰特性を従来よりも遅らせることによって、可変減衰回路の減衰量のほうが常に可変利得減衰回路の減衰量より大きくなっている。そのため、入力されるRF信号のレベルが大きくなると、まず可変減衰回路3で大きく減衰される。RF信号のレベルが大きくなるほど可変減衰回路3での減衰量は大きくなる。可変減衰回路3での減衰量が大きいということは、可変減衰回路3において信号経路に直列に配置されるPINダイオードに流れる直流電流が小さくなっているということを意味する。それはすなわち、入力されるRF信号が想定される最大レベルの時に、信号経路に直列に配置されるPINダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくなるようにAGC電圧に対する可変利得増幅回路6と可変減衰回路3の動作が設定されていることを意味する。
【0030】
具体的には、図2より分かるように、可変減衰回路3の信号経路に直列に配置されるPINダイオードの相互変調歪みが最大になる直流電流値は約100μAになる。そこで、想定される最大レベルのRF信号が入力されたときに、可変減衰回路3の信号経路に直列に配置されるPINダイオードに流れる直流電流が100μA以下(例えば50μA)になるようにAGC電圧に対する可変利得増幅回路6と可変減衰回路3の動作を設定しておけばよい。可変利得増幅回路6の減衰特性を従来より遅らせるというのは、この状態を実現するための1つの手段である。
【0031】
AGC電圧に対する可変利得増幅回路6と可変減衰回路3の動作をこのように設定することによって、まず、入力されるRF信号のレベルが大きいときに可変減衰回路3での減衰量が大きくなり、前置増幅回路4に必要以上に大きな信号が入力されない。そのため、前置増幅回路4における歪みの発生を防止することが可能になる。
【0032】
また、入力されるRF信号のレベルが大きいときに相互変調歪みの小さい特性領域でPINダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【0033】
なお、この実施例においては可変利得増幅回路6の減衰特性を変化させることによって可変減衰回路3との関係を設定しているが、可変減衰回路3の減衰特性を変化させることが可能であれば、可変利得増幅回路6の減衰特性を固定しておいても構わないものである。
【0034】
また、想定される最大レベルのRF信号が入力されたときに、可変減衰回路3の信号経路に直列に配置されるPINダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように設定した場合、入力信号のレベルが大きくなるほど相互変調歪みが小さくなるが、これは逆にいえばこの領域においては入力信号のレベルが低下するほど相互変調歪みが大きくなることを意味するように見える。そして、実際には入力信号のレベルが想定される最大値になるのはまれで、それより低いレベルになる方が一般的であるため、その一般的な状態において相互変調歪みが大きくなるのは好ましくないように見える。
【0035】
しかしながら、図2は入力信号のレベルが一定の場合を示す特性であって、実際には可変減衰回路の減衰量が低下しているときには入力信号のレベルも低下している。相互変調歪みは入力信号のレベルの低下にしたがって急速に小さくなる性質があるため、例えばPINダイオードの直流電流値が相互変調歪みが最大になる値であっても、その時の入力信号のレベルが低ければ実質的な相互変調歪みは小さくなり、問題にはならない。
【0036】
ところで、可変減衰回路3と可変利得増幅回路6を制御するAGC電圧は、信号レベル検出点における信号のレベル、すなわちRF信号からIF信号に変換し、さらにそれを復調して得られた信号のレベルを元にして決められる。全てのチャンネルにおいてRF信号のレベルが同じ時に復調信号のレベルも同じになるのが理想だが、実際には各増幅回路や同調回路、RF信号をIF信号に変換する際のミキサ回路の変換利得などには周波数特性が存在する。そのため、チャンネル毎のRF信号のレベルが同じでも信号レベル検出点における信号のレベルが同じになるとは限らない。そして、AGC電圧がこの信号レベル検出点における信号のレベルで決められるということは、チャンネルによってRF信号のレベルが同じでもAGC電圧の値が異なる場合があること、すなわち可変減衰回路3や可変利得増幅回路6の減衰量が異なる場合があることを意味する。
【0037】
ここで、仮に信号レベル検出点までの利得が比較的大きいチャンネルに基づいてAGC電圧が初期設定されていると、それに比べて利得が小さいチャンネルにおいては、RF信号のレベルが大きいにもかかわらずそれよりも小さいものとしてAGC電圧が設定される。そのため、チャンネルによっては可変減衰回路3や可変利得増幅回路6の減衰量が不十分になり、入力されるRF信号が想定される最大レベルの時でも、PINダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくならない可能性が出てくる。このような問題を避けるために、AGC電圧は、信号レベル検出点までの利得の最も小さいチャンネルの信号レベルを基準として初期設定しておく必要がある。
【0038】
【発明の効果】
本発明のチューナ回路によれば、可変利得増幅回路より前に同じAGC電圧で制御されるPINダイオードを備えた可変減衰回路を備え、入力されるRF信号が想定される最大レベルの時に、PINダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、AGC電圧に対する可変利得増幅回路と可変減衰回路の動作を設定しておくことによって、入力されるRF信号のレベルが大きいときに可変減衰回路の減衰量が大きくなり、その直後に設けられる前置増幅回路における歪みの発生を防止することが可能になる。また、入力されるRF信号のレベルが大きいときに相互変調歪みの小さい特性領域でPINダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明のチューナ回路の一実施例を示すブロック図である。
【図2】図1のチューナ回路の可変減衰回路におけるPINダイオードに流れる直流電流と相互変調歪みとの関係を示す特性図である。
【図3】図1のチューナ回路における可変減衰回路を示す回路図である。
【図4】図1のチューナ回路における可変減衰回路および可変利得増幅回路の減衰特性を示す特性図である。
【符号の説明】
1…チューナ回路
2…入力端子
3…可変減衰回路
4…前置増幅回路
5…可変BPF(入力同調回路)
6…可変利得増幅回路
7…可変BPF
Claims (3)
- 入力端子と、該入力端子から入力される複数チャンネルのRF信号の中の所望のチャンネルのRF信号に同調する入力同調回路と、該入力同調回路から出力されるRF信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路と、前記入力同調回路の前段に設けられた前置増幅回路と、該前置増幅回路の前段に設けられた可変減衰回路とを備え、前記可変利得増幅回路と前記可変減衰回路が入力されるRF信号のレベルに応じて設定される共通のAGC電圧で制御されるチューナ回路であって、
前記可変減衰回路は、所定の直流電流値において流れる信号の相互変調歪みが最大になる直流電流・相互変調歪み特性を有するPINダイオードを備え、該PINダイオードが信号経路に直列に配置されてなり、
入力されるRF信号が想定される最大レベルの時に、前記PINダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、前記AGC電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とするチューナ回路。 - 入力されるRF信号が想定される最大レベルの時に、前記PINダイオードに流れる直流電流が100μAより小さくなるように、前記AGC電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする、請求項1に記載のチューナ回路。
- 前記AGC電圧は、前記所望のチャンネルのRF信号をIF信号に周波数変換した後、それを復調して得られる信号の検出点までの利得が最も小さいチャンネルの前記検出点での信号レベルを基準として初期設定されていることを特徴とする、請求項1または2に記載のチューナ回路。
以上
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365512A JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
US10/706,086 US6977555B2 (en) | 2002-12-17 | 2003-11-13 | Tuner circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365512A JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200909A JP2004200909A (ja) | 2004-07-15 |
JP3896962B2 true JP3896962B2 (ja) | 2007-03-22 |
Family
ID=32501108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365512A Expired - Fee Related JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6977555B2 (ja) |
JP (1) | JP3896962B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529392A (ja) * | 2005-01-31 | 2008-07-31 | エヌエックスピー ビー ヴィ | 利得制御可能な入力段を有する受信装置 |
JP2008011482A (ja) * | 2006-05-29 | 2008-01-17 | Alps Electric Co Ltd | 高周波回路 |
JP2009027463A (ja) * | 2007-07-19 | 2009-02-05 | Sharp Corp | 地上波tv及びcatv共用受信機 |
US8976302B2 (en) * | 2009-09-30 | 2015-03-10 | Wi-Lan, Inc. | Radio frequency front end for television band receiver and spectrum sensor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4019160A (en) * | 1975-12-05 | 1977-04-19 | Gte Sylvania Incorporated | Signal attenuator circuit for TV tuner |
JPS6246332Y2 (ja) * | 1979-12-10 | 1987-12-14 | ||
JPS60260220A (ja) * | 1984-06-06 | 1985-12-23 | Sharp Corp | Rf可変減衰回路 |
JPH10276109A (ja) | 1997-03-27 | 1998-10-13 | Alps Electric Co Ltd | テレビジョン信号受信用チュ−ナ |
FR2763763B1 (fr) * | 1997-05-23 | 1999-07-30 | Trt Lucent Technologies | Attenuateur variable a commande electronique |
-
2002
- 2002-12-17 JP JP2002365512A patent/JP3896962B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-13 US US10/706,086 patent/US6977555B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004200909A (ja) | 2004-07-15 |
US6977555B2 (en) | 2005-12-20 |
US20040113702A1 (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120139633A1 (en) | Semiconductor integrated circuit and tuner system including the same | |
KR100272921B1 (ko) | 텔레비젼신호수신용튜너 | |
KR910000686B1 (ko) | 주파수콘버터 | |
US4403346A (en) | AGC System for wide band tuner | |
EP1844547A1 (en) | A high dynamic range low-power differential input stage | |
US7430404B2 (en) | Tuner circuit and digital broadcast receiver with the same | |
JP3896962B2 (ja) | チューナ回路 | |
US20090086859A1 (en) | Receiving unit receiving digital television broadcasting | |
JP2008098771A (ja) | 低雑音増幅器 | |
WO2015019525A1 (ja) | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム | |
US6693492B2 (en) | Variable gain low-noise amplifier and method | |
JPH0678241A (ja) | 自動利得制御回路 | |
JP3108712U (ja) | 可変利得増幅回路 | |
JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
JP2001111369A (ja) | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 | |
JP2000041199A (ja) | 映像中間周波増幅回路 | |
KR100714541B1 (ko) | 신호 감쇄 조절기능을 갖는 tv 수신장치 | |
KR100764373B1 (ko) | Rf 저잡음 agc 기능을 갖는 tv 수신기 | |
JP2599884Y2 (ja) | 高周波増幅器のagc回路 | |
JP2007235524A (ja) | 可変利得増幅回路 | |
KR20060013554A (ko) | 자동 이득 제어의 기능을 갖는 채널 선택기 | |
KR100254881B1 (ko) | 2입력 형태의 알.에프.자동 이득제어기 | |
JP2006166310A (ja) | 無線受信機 | |
JP2008529392A (ja) | 利得制御可能な入力段を有する受信装置 | |
US20050064841A1 (en) | Receiving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |