JP2004200909A - チューナ回路 - Google Patents
チューナ回路 Download PDFInfo
- Publication number
- JP2004200909A JP2004200909A JP2002365512A JP2002365512A JP2004200909A JP 2004200909 A JP2004200909 A JP 2004200909A JP 2002365512 A JP2002365512 A JP 2002365512A JP 2002365512 A JP2002365512 A JP 2002365512A JP 2004200909 A JP2004200909 A JP 2004200909A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- variable
- attenuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
- H03G1/0058—PIN-diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Abstract
【課題】可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることのできるチューナ回路を提供する。
【解決手段】可変利得増幅回路６より前に同じＡＧＣ電圧で制御されるＰＩＮダイオードを備えた可変減衰回路３を備え、入力されるＲＦ信号が想定される最大レベルの時に、ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、ＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作を設定しておく。
【効果】入力されるＲＦ信号のレベルが大きいときに可変減衰回路の減衰量が大きくなり、その直後に設けられる前置増幅回路における歪みの発生を防止することが可能になる。また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【選択図】 図１
【解決手段】可変利得増幅回路６より前に同じＡＧＣ電圧で制御されるＰＩＮダイオードを備えた可変減衰回路３を備え、入力されるＲＦ信号が想定される最大レベルの時に、ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、ＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作を設定しておく。
【効果】入力されるＲＦ信号のレベルが大きいときに可変減衰回路の減衰量が大きくなり、その直後に設けられる前置増幅回路における歪みの発生を防止することが可能になる。また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、チューナ回路、特にＣＡＴＶ用のチューナ回路に関する。
【０００２】
【従来の技術】
ＣＡＴＶ用のチューナ回路においては、図１に示すブロック図の本発明のチューナ回路１と同様に、多数のチャンネルの信号の中から所望のチャンネルの信号付近に同調させる入力同調回路である可変ＢＰＦ５と、可変ＢＰＦ５から出力される信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路６と、可変利得増幅回路６から出力される信号の中からさらに狭い範囲で所望のチャンネルの信号に同調させる狭帯域の可変ＢＰＦ７を備えている。
【０００３】
このうち、可変利得増幅回路６は、所定の利得のある状態を基準点として、ＡＧＣ電圧に基づいて利得を低下させるように動作させる。そのため、全体としては増幅動作をしてはいるものの、ＡＧＣ電圧による利得の変化は基準点からの減衰方向であるために減衰量と表現する。なお、このＡＧＣ電圧は、例えばチューナ回路の後段に設けられる復調回路において復調された信号のレベルが一定になるよう、復調信号のレベルに基づいて設定される。復調信号のレベルを検出する際には、例えば復調回路の後段に設けられたＡＧＣ検波回路が用いられる。
【０００４】
これだけの構成しか無い場合には、入力端子２側からチューナ回路１の可変ＢＰＦ５以降を見たリターンロス（ＲＬ）は、所望のチャンネルの信号の周波数においては大きくなる（反射が少ない）が、それ以外の周波数においては小さくなる（反射が大きい）。ＣＡＴＶ用のチューナ回路は共通のケーブルに接続するという性質上、上述のように反射が大きいチャンネルがあると、そのチャンネルにおいてケーブルの特性インピーダンスとの間で不整合が生じ、それが例えば他の家庭のＣＡＴＶ用のチューナ回路の動作に悪影響を与える可能性がある。そこで、全チャンネル帯域のリターンロスの改善のためにバッファアンプおよびローノイズアンプとして機能する広帯域の前置増幅回路４を設けている。この前置増幅回路４には、チューナ回路１に含まれるミキサ回路から漏れる局発信号が入力端子２からケーブル側に漏れるのを防止するアイソレーション改善の役割もある。
【０００５】
一方、ＣＡＴＶ用のチューナ回路へ入力されるＲＦ信号は、例えば米国仕様では−１５〜＋１５ｄＢｍＶ、日本仕様では−７〜＋２５ｄＢｍＶとなっているように信号レベルの差が大きい。そのために、信号レベルが大きいときに前置増幅回路４や可変利得増幅回路６で歪みが発生する可能性がある。そこで、歪みの発生を防止するために、前置増幅回路４の前段に、信号経路に直列に配置されるＰＩＮダイオードを有する可変減衰回路３を設け、これの減衰量を可変利得増幅回路６と同じＡＧＣ電圧で制御することによって、信号レベルの大きな信号が前置増幅回路４に入力されないようにしている。
【０００６】
このような構成を備えたチューナ回路は、例えば特許文献１に開示されている。
【０００７】
特許文献１のチューナ回路においては、入力されるＲＦ信号のレベルが小さい間は可変利得増幅回路のみに減衰動作をさせることによって全体のＡＧＣ動作をさせ、ＲＦ信号のレベルが大きくなって初めて可変減衰回路に減衰動作をさせるような制御方法を提案している。そして、これによってＲＦ信号のレベルが小さい間は良好なＮＦを保ち、ＲＦ信号のレベルが大きくなったときには可変利得増幅回路での歪みを少なくできるとしている。
【０００８】
【特許文献１】
特開平１０−２７６１０９号公報
【０００９】
【発明が解決しようとする課題】
特許文献１のチューナ回路においては、減衰動作の主体が可変利得増幅回路にあるために、入力されるＲＦ信号のレベルがかなり大きくなっても可変減衰回路の減衰量はそれほど大きくならない。これは可変減衰回路をレベルの高い信号があまり減衰されずに通過することを意味する。
【００１０】
ここで、図２に、信号経路に直列に配置されるＰＩＮダイオードを有する可変減衰回路において、入力信号のレベルが１０ｄＢｍの時の、直列に配置されるＰＩＮダイオードに流れる直流電流に対する出力信号のレベルと相互変調歪みのレベルの関係を示す。図２（ａ）に２次相互変調歪み（ＩＭ２）、図２（ｂ）に３次相互変調歪み（ＩＭ３）を示している。入力信号のレベルが一定なので、図２においては出力信号のレベルが高いほど減衰量が少ないことを意味している。図２より分かるように、直流電流が約１ｍＡ以上の時にはほとんど減衰はしないので、実際には直流電流が約０．５ｍＡ以下の状態で使用される。相互変調歪みは、直流電流が大きくて減衰量が小さいときには小さく、電流が小さくなって減衰量が増えるにつれて大きくなってある電流値においてピークに達し、電流が約１００μＡ以下になって減衰量がさらに大きくなると急激に小さくなるという傾向を示す。
【００１１】
このように、可変減衰回路として信号経路に直列に配置されるＰＩＮダイオードを有する場合、減衰量が比較的小さい段階においては減衰量が大きくなるにつれて相互変調歪みが大きくなるという問題がある。
【００１２】
また、可変減衰回路の減衰量が小さくて可変減衰回路をレベルの高い信号が通過するということは、前置増幅回路にレベルの高い信号が入力されるということを意味し、前置増幅回路での歪みの発生を防止できないという問題もある。
【００１３】
そこで、本発明は上記の問題点を解決することを目的とするもので、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることのできるチューナ回路を提供する。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明のチューナ回路は、入力端子と、該入力端子から入力される複数チャンネルのＲＦ信号の中の所望のチャンネルのＲＦ信号に同調する入力同調回路と、該入力同調回路から出力されるＲＦ信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路と、前記入力同調回路の前段に設けられた前置増幅回路と、該前置増幅回路の前段に設けられた可変減衰回路とを備え、前記可変利得増幅回路と前記可変減衰回路が入力されるＲＦ信号のレベルに応じて設定される共通のＡＧＣ電圧で制御されるチューナ回路であって、前記可変減衰回路は、所定の直流電流値において流れる信号の相互変調歪みが最大になる直流電流・相互変調歪み特性を有するＰＩＮダイオードを備え、該ＰＩＮダイオードが信号経路に直列に配置されてなり、入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【００１５】
また、本発明のチューナ回路は、入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が１００μＡより小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【００１６】
また、本発明のチューナ回路は、前記ＡＧＣ電圧が、信号レベル検出点までの利得が最も小さいチャンネルの前記信号レベル検出点における信号レベルを基準として初期設定されていることを特徴とする。
【００１７】
このように構成することにより、本発明のチューナ回路においては、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることができる。
【００１８】
【発明の実施の形態】
図１に、本発明のチューナ回路の一実施例のブロック図を示す。図１については、既に従来の技術の欄においても説明しているように、本発明のチューナ回路１はブロック図レベルでは従来のチューナ回路との違いはない。本発明のチューナ回路の特徴は、共通のＡＧＣ電圧による可変減衰回路３および可変利得増幅回路６の制御方法にある。以下、その点について説明する。
【００１９】
まず、図３に可変減衰回路３の具体的な回路図を示す。可変減衰回路３は、減衰回路の主要部となる３つのＰＩＮダイオードＤ１、Ｄ２およびＤ３、トランジスタＱ１、チョークコイルＬ１、抵抗Ｒ１、Ｒ２、Ｒ３およびＲ４、コンデンサＣ１、Ｃ２およびＣ３から構成されている。
【００２０】
ここで、ＰＩＮダイオードＤ１のカソードは入力端子ＩＮに接続され、アノードはＤＣカット用のコンデンサＣ１を介して出力端子ＯＵＴに接続されている。ＰＩＮダイオードＤ１のアノードはチョークコイルＬ１を介してトランジスタＱ１のエミッタに接続され、トランジスタＱ１のコレクタは直流電源Ｖｃｃに接続されている。トランジスタＱ１のベースにはＡＧＣ電圧が入力される。
【００２１】
また、出力端子ＯＵＴは抵抗Ｒ１を介して直流電源Ｖｃｃに接続されるとともに抵抗Ｒ２を介して接地されている。ＰＩＮダイオードＤ２のアノードは出力端子ＯＵＴに接続され、カソードはコンデンサＣ２を介して高周波的に接地されている。ＰＩＮダイオードＤ３のカソードは入力端子ＩＮに接続され、アノードはコンデンサＣ３を介して高周波的に接地されている。ＰＩＮダイオードＤ２のカソードとＰＩＮダイオードＤ３のアノードは抵抗Ｒ３を介して接続されている。そして、入力端子ＩＮは抵抗Ｒ４を介して接地されている。
【００２２】
なお、入力端子ＩＮと出力端子ＯＵＴにはそれぞれ直流カット用のコンデンサが接続されるが、ここでは記載を省略している。
【００２３】
このように構成された可変減衰回路３において、トランジスタＱ１のベースに入力されるＡＧＣ電圧は、チューナ回路１の後段に設けられている復調回路における復調信号のレベルが低いとき、すなわちチューナ回路１への入力信号のレベルが低いときには高いレベル（例えば＋４Ｖ）になっており、復調信号のレベルが高くなるにつれて、つまりチューナ回路１への入力信号のレベルが高くなるにつれて低下して０Ｖに近づくような信号になる。すなわち、ＡＧＣ電圧は、復調信号のレベルが間接的にＲＦ信号のレベルを示しているものとして、これにしたがって設定される。本発明においては、この、復調信号のレベルを検出する回路上の位置、すなわち復調信号を検波してＡＧＣ電圧に変換するためのＡＧＣ検波回路を設ける回路上の位置を信号レベル検出点と称する。
【００２４】
可変減衰回路３は上記のように構成されているため、チューナ回路１への入力信号のレベルが低いときにはトランジスタＱ１のコレクタ・エミッタ間の抵抗が低くなり、ＰＩＮダイオードＤ１には比較的大きな直流電流が流れる。そのため、ＰＩＮダイオードＤ１の抵抗は低くなる。また、ＰＩＮダイオードＤ１のカソードの電位は高くなる。ＰＩＮダイオードのカソードの電位が高くなるということは、ＰＩＮダイオードＤ２と抵抗Ｒ３とＰＩＮダイオードＤ３からなる直列回路の両端の電位差が小さくなることを意味するため、ＰＩＮダイオードＤ２、Ｄ３に流れる直流電流は小さくなる。そのため、ＰＩＮダイオードＤ２、Ｄ３の抵抗は高くなる。ＰＩＮダイオードＤ１、Ｄ２、Ｄ３は実質的にπ型の減衰回路を構成しているが、入力信号のレベルが低いと信号経路に直列に設けられたＰＩＮダイオードＤ１の抵抗が低くなるために減衰量は小さくなる。
【００２５】
逆に、チューナ回路１への入力信号のレベルが高いときにはトランジスタＱ１のコレクタ・エミッタ間の抵抗が高くなり、ＰＩＮダイオードＤ１に流れる直流電流は小さくなる。そのため、ＰＩＮダイオードＤ１の抵抗は高くなる。また、ＰＩＮダイオードＤ１のカソードの電位は低くなる。ＰＩＮダイオードのカソードの電位が低くなるということは、ＰＩＮダイオードＤ２と抵抗Ｒ３とＰＩＮダイオードＤ３からなる直列回路の両端の電位差が大きくなることを意味するため、ＰＩＮダイオードＤ２、Ｄ３に流れる直流電流は大きくなる。そのため、ＰＩＮダイオードＤ２、Ｄ３の抵抗は低くなる。ＰＩＮダイオードＤ１、Ｄ２、Ｄ３からなるπ型の減衰回路の減衰量は、入力信号のレベルが高いと信号経路に直列に設けられたＰＩＮダイオードＤ１の抵抗が高くなるために大きくなる。このようにしてＡＧＣ電圧によって可変減衰回路３の減衰量が制御される。
【００２６】
ここで、図４に可変減衰回路３の減衰特性を実線で示す。図４において、横軸はＡＧＣ電圧のレベルを示し、縦軸は減衰量を示している。上記の説明のように、可変減衰回路３においてはＡＧＣ電圧のレベルが高いときには減衰量は小さく、ＡＧＣ電圧のレベルが低下するのにしたがって減衰量が増加している。
【００２７】
本発明のチューナ回路１においては、可変利得増幅回路６も可変減衰回路３と同じＡＧＣ電圧によって減衰量が制御される。図４に可変利得増幅回路６の減衰特性も２種類の破線で同時に示す。すでに説明したように、縦軸の減衰量は所定の増幅を行っている状態を基準とした減衰量である。可変利得増幅回路６においても、ＡＧＣ電圧のレベルが高いときには減衰量は小さく、ＡＧＣ電圧のレベルが低下するのにしたがって減衰量が増加するように構成されている。なお、可変利得増幅回路６の具体的な回路図については一般的なものを想定しているために記載を省略する。
【００２８】
図４においては、２種類の破線で２つの可変利得増幅回路の減衰特性（可変利得増幅回路ａおよびｂ）が示されている。２つの減衰特性ではＡＧＣ電圧の低下に対する減衰の始まる早さが異なる。この場合は、ＡＧＣ電圧の低下に対して、可変利得増幅回路ｂの減衰特性の方が可変利得増幅回路ａの減衰特性より減衰が遅いという。逆に、可変利得増幅回路ａの減衰特性の方が可変利得増幅回路ｂの減衰特性より減衰が早いともいう。図４においては、減衰の早い可変利得増幅回路ａの減衰特性が従来のチューナ回路におけるもので、減衰の遅い可変利得増幅回路ｂの減衰特性が本発明におけるものである。なお、可変利得増幅回路の減衰特性の方を２つ示しているのは、ＰＩＮダイオードを用いた可変減衰回路は減衰特性の変更が難しく、それに比べて可変利得増幅回路の方が減衰特性を変更しやすいからである。
【００２９】
本発明のチューナ回路においては、可変利得増幅回路の減衰特性を従来よりも遅らせている。従来は可変利得減衰回路の減衰量の方が可変減衰回路の減衰量より大きくなるＡＧＣ電圧の領域がある（図４では約０．２Ｖ〜約０．６Ｖ）が、可変利得増幅回路の減衰特性を従来よりも遅らせることによって、可変減衰回路の減衰量のほうが常に可変利得減衰回路の減衰量より大きくなっている。そのため、入力されるＲＦ信号のレベルが大きくなると、まず可変減衰回路３で大きく減衰される。ＲＦ信号のレベルが大きくなるほど可変減衰回路３での減衰量は大きくなる。可変減衰回路３での減衰量が大きいということは、可変減衰回路３において信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が小さくなっているということを意味する。それはすなわち、入力されるＲＦ信号が想定される最大レベルの時に、信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくなるようにＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作が設定されていることを意味する。
【００３０】
具体的には、図２より分かるように、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードの相互変調歪みが最大になる直流電流値は約１００μＡになる。そこで、想定される最大レベルのＲＦ信号が入力されたときに、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が１００μＡ以下（例えば５０μＡ）になるようにＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作を設定しておけばよい。可変利得増幅回路６の減衰特性を従来より遅らせるというのは、この状態を実現するための１つの手段である。
【００３１】
ＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作をこのように設定することによって、まず、入力されるＲＦ信号のレベルが大きいときに可変減衰回路３での減衰量が大きくなり、前置増幅回路４に必要以上に大きな信号が入力されない。そのため、前置増幅回路４における歪みの発生を防止することが可能になる。
【００３２】
また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【００３３】
なお、この実施例においては可変利得増幅回路６の減衰特性を変化させることによって可変減衰回路３との関係を設定しているが、可変減衰回路３の減衰特性を変化させることが可能であれば、可変利得増幅回路６の減衰特性を固定しておいても構わないものである。
【００３４】
また、想定される最大レベルのＲＦ信号が入力されたときに、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように設定した場合、入力信号のレベルが大きくなるほど相互変調歪みが小さくなるが、これは逆にいえばこの領域においては入力信号のレベルが低下するほど相互変調歪みが大きくなることを意味するように見える。そして、実際には入力信号のレベルが想定される最大値になるのはまれで、それより低いレベルになる方が一般的であるため、その一般的な状態において相互変調歪みが大きくなるのは好ましくないように見える。
【００３５】
しかしながら、図２は入力信号のレベルが一定の場合を示す特性であって、実際には可変減衰回路の減衰量が低下しているときには入力信号のレベルも低下している。相互変調歪みは入力信号のレベルの低下にしたがって急速に小さくなる性質があるため、例えばＰＩＮダイオードの直流電流値が相互変調歪みが最大になる値であっても、その時の入力信号のレベルが低ければ実質的な相互変調歪みは小さくなり、問題にはならない。
【００３６】
ところで、可変減衰回路３と可変利得増幅回路６を制御するＡＧＣ電圧は、信号レベル検出点における信号のレベル、すなわちＲＦ信号からＩＦ信号に変換し、さらにそれを復調して得られた信号のレベルを元にして決められる。全てのチャンネルにおいてＲＦ信号のレベルが同じ時に復調信号のレベルも同じになるのが理想だが、実際には各増幅回路や同調回路、ＲＦ信号をＩＦ信号に変換する際のミキサ回路の変換利得などには周波数特性が存在する。そのため、チャンネル毎のＲＦ信号のレベルが同じでも信号レベル検出点における信号のレベルが同じになるとは限らない。そして、ＡＧＣ電圧がこの信号レベル検出点における信号のレベルで決められるということは、チャンネルによってＲＦ信号のレベルが同じでもＡＧＣ電圧の値が異なる場合があること、すなわち可変減衰回路３や可変利得増幅回路６の減衰量が異なる場合があることを意味する。
【００３７】
ここで、仮に信号レベル検出点までの利得が比較的大きいチャンネルに基づいてＡＧＣ電圧が初期設定されていると、それに比べて利得が小さいチャンネルにおいては、ＲＦ信号のレベルが大きいにもかかわらずそれよりも小さいものとしてＡＧＣ電圧が設定される。そのため、チャンネルによっては可変減衰回路３や可変利得増幅回路６の減衰量が不十分になり、入力されるＲＦ信号が想定される最大レベルの時でも、ＰＩＮダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくならない可能性が出てくる。このような問題を避けるために、ＡＧＣ電圧は、信号レベル検出点までの利得の最も小さいチャンネルの信号レベルを基準として初期設定しておく必要がある。
【００３８】
【発明の効果】
本発明のチューナ回路によれば、可変利得増幅回路より前に同じＡＧＣ電圧で制御されるＰＩＮダイオードを備えた可変減衰回路を備え、入力されるＲＦ信号が想定される最大レベルの時に、ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、ＡＧＣ電圧に対する可変利得増幅回路と可変減衰回路の動作を設定しておくことによって、入力されるＲＦ信号のレベルが大きいときに可変減衰回路の減衰量が大きくなり、その直後に設けられる前置増幅回路における歪みの発生を防止することが可能になる。また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明のチューナ回路の一実施例を示すブロック図である。
【図２】図１のチューナ回路の可変減衰回路におけるＰＩＮダイオードに流れる直流電流と相互変調歪みとの関係を示す特性図である。
【図３】図１のチューナ回路における可変減衰回路を示す回路図である。
【図４】図１のチューナ回路における可変減衰回路および可変利得増幅回路の減衰特性を示す特性図である。
【符号の説明】
１…チューナ回路
２…入力端子
３…可変減衰回路
４…前置増幅回路
５…可変ＢＰＦ（入力同調回路）
６…可変利得増幅回路
７…可変ＢＰＦ
【発明の属する技術分野】
本発明は、チューナ回路、特にＣＡＴＶ用のチューナ回路に関する。
【０００２】
【従来の技術】
ＣＡＴＶ用のチューナ回路においては、図１に示すブロック図の本発明のチューナ回路１と同様に、多数のチャンネルの信号の中から所望のチャンネルの信号付近に同調させる入力同調回路である可変ＢＰＦ５と、可変ＢＰＦ５から出力される信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路６と、可変利得増幅回路６から出力される信号の中からさらに狭い範囲で所望のチャンネルの信号に同調させる狭帯域の可変ＢＰＦ７を備えている。
【０００３】
このうち、可変利得増幅回路６は、所定の利得のある状態を基準点として、ＡＧＣ電圧に基づいて利得を低下させるように動作させる。そのため、全体としては増幅動作をしてはいるものの、ＡＧＣ電圧による利得の変化は基準点からの減衰方向であるために減衰量と表現する。なお、このＡＧＣ電圧は、例えばチューナ回路の後段に設けられる復調回路において復調された信号のレベルが一定になるよう、復調信号のレベルに基づいて設定される。復調信号のレベルを検出する際には、例えば復調回路の後段に設けられたＡＧＣ検波回路が用いられる。
【０００４】
これだけの構成しか無い場合には、入力端子２側からチューナ回路１の可変ＢＰＦ５以降を見たリターンロス（ＲＬ）は、所望のチャンネルの信号の周波数においては大きくなる（反射が少ない）が、それ以外の周波数においては小さくなる（反射が大きい）。ＣＡＴＶ用のチューナ回路は共通のケーブルに接続するという性質上、上述のように反射が大きいチャンネルがあると、そのチャンネルにおいてケーブルの特性インピーダンスとの間で不整合が生じ、それが例えば他の家庭のＣＡＴＶ用のチューナ回路の動作に悪影響を与える可能性がある。そこで、全チャンネル帯域のリターンロスの改善のためにバッファアンプおよびローノイズアンプとして機能する広帯域の前置増幅回路４を設けている。この前置増幅回路４には、チューナ回路１に含まれるミキサ回路から漏れる局発信号が入力端子２からケーブル側に漏れるのを防止するアイソレーション改善の役割もある。
【０００５】
一方、ＣＡＴＶ用のチューナ回路へ入力されるＲＦ信号は、例えば米国仕様では−１５〜＋１５ｄＢｍＶ、日本仕様では−７〜＋２５ｄＢｍＶとなっているように信号レベルの差が大きい。そのために、信号レベルが大きいときに前置増幅回路４や可変利得増幅回路６で歪みが発生する可能性がある。そこで、歪みの発生を防止するために、前置増幅回路４の前段に、信号経路に直列に配置されるＰＩＮダイオードを有する可変減衰回路３を設け、これの減衰量を可変利得増幅回路６と同じＡＧＣ電圧で制御することによって、信号レベルの大きな信号が前置増幅回路４に入力されないようにしている。
【０００６】
このような構成を備えたチューナ回路は、例えば特許文献１に開示されている。
【０００７】
特許文献１のチューナ回路においては、入力されるＲＦ信号のレベルが小さい間は可変利得増幅回路のみに減衰動作をさせることによって全体のＡＧＣ動作をさせ、ＲＦ信号のレベルが大きくなって初めて可変減衰回路に減衰動作をさせるような制御方法を提案している。そして、これによってＲＦ信号のレベルが小さい間は良好なＮＦを保ち、ＲＦ信号のレベルが大きくなったときには可変利得増幅回路での歪みを少なくできるとしている。
【０００８】
【特許文献１】
特開平１０−２７６１０９号公報
【０００９】
【発明が解決しようとする課題】
特許文献１のチューナ回路においては、減衰動作の主体が可変利得増幅回路にあるために、入力されるＲＦ信号のレベルがかなり大きくなっても可変減衰回路の減衰量はそれほど大きくならない。これは可変減衰回路をレベルの高い信号があまり減衰されずに通過することを意味する。
【００１０】
ここで、図２に、信号経路に直列に配置されるＰＩＮダイオードを有する可変減衰回路において、入力信号のレベルが１０ｄＢｍの時の、直列に配置されるＰＩＮダイオードに流れる直流電流に対する出力信号のレベルと相互変調歪みのレベルの関係を示す。図２（ａ）に２次相互変調歪み（ＩＭ２）、図２（ｂ）に３次相互変調歪み（ＩＭ３）を示している。入力信号のレベルが一定なので、図２においては出力信号のレベルが高いほど減衰量が少ないことを意味している。図２より分かるように、直流電流が約１ｍＡ以上の時にはほとんど減衰はしないので、実際には直流電流が約０．５ｍＡ以下の状態で使用される。相互変調歪みは、直流電流が大きくて減衰量が小さいときには小さく、電流が小さくなって減衰量が増えるにつれて大きくなってある電流値においてピークに達し、電流が約１００μＡ以下になって減衰量がさらに大きくなると急激に小さくなるという傾向を示す。
【００１１】
このように、可変減衰回路として信号経路に直列に配置されるＰＩＮダイオードを有する場合、減衰量が比較的小さい段階においては減衰量が大きくなるにつれて相互変調歪みが大きくなるという問題がある。
【００１２】
また、可変減衰回路の減衰量が小さくて可変減衰回路をレベルの高い信号が通過するということは、前置増幅回路にレベルの高い信号が入力されるということを意味し、前置増幅回路での歪みの発生を防止できないという問題もある。
【００１３】
そこで、本発明は上記の問題点を解決することを目的とするもので、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることのできるチューナ回路を提供する。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明のチューナ回路は、入力端子と、該入力端子から入力される複数チャンネルのＲＦ信号の中の所望のチャンネルのＲＦ信号に同調する入力同調回路と、該入力同調回路から出力されるＲＦ信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路と、前記入力同調回路の前段に設けられた前置増幅回路と、該前置増幅回路の前段に設けられた可変減衰回路とを備え、前記可変利得増幅回路と前記可変減衰回路が入力されるＲＦ信号のレベルに応じて設定される共通のＡＧＣ電圧で制御されるチューナ回路であって、前記可変減衰回路は、所定の直流電流値において流れる信号の相互変調歪みが最大になる直流電流・相互変調歪み特性を有するＰＩＮダイオードを備え、該ＰＩＮダイオードが信号経路に直列に配置されてなり、入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【００１５】
また、本発明のチューナ回路は、入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が１００μＡより小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする。
【００１６】
また、本発明のチューナ回路は、前記ＡＧＣ電圧が、信号レベル検出点までの利得が最も小さいチャンネルの前記信号レベル検出点における信号レベルを基準として初期設定されていることを特徴とする。
【００１７】
このように構成することにより、本発明のチューナ回路においては、可変減衰回路での相互変調歪みの発生を抑え、同時に前置増幅回路での歪みの発生を抑えることができる。
【００１８】
【発明の実施の形態】
図１に、本発明のチューナ回路の一実施例のブロック図を示す。図１については、既に従来の技術の欄においても説明しているように、本発明のチューナ回路１はブロック図レベルでは従来のチューナ回路との違いはない。本発明のチューナ回路の特徴は、共通のＡＧＣ電圧による可変減衰回路３および可変利得増幅回路６の制御方法にある。以下、その点について説明する。
【００１９】
まず、図３に可変減衰回路３の具体的な回路図を示す。可変減衰回路３は、減衰回路の主要部となる３つのＰＩＮダイオードＤ１、Ｄ２およびＤ３、トランジスタＱ１、チョークコイルＬ１、抵抗Ｒ１、Ｒ２、Ｒ３およびＲ４、コンデンサＣ１、Ｃ２およびＣ３から構成されている。
【００２０】
ここで、ＰＩＮダイオードＤ１のカソードは入力端子ＩＮに接続され、アノードはＤＣカット用のコンデンサＣ１を介して出力端子ＯＵＴに接続されている。ＰＩＮダイオードＤ１のアノードはチョークコイルＬ１を介してトランジスタＱ１のエミッタに接続され、トランジスタＱ１のコレクタは直流電源Ｖｃｃに接続されている。トランジスタＱ１のベースにはＡＧＣ電圧が入力される。
【００２１】
また、出力端子ＯＵＴは抵抗Ｒ１を介して直流電源Ｖｃｃに接続されるとともに抵抗Ｒ２を介して接地されている。ＰＩＮダイオードＤ２のアノードは出力端子ＯＵＴに接続され、カソードはコンデンサＣ２を介して高周波的に接地されている。ＰＩＮダイオードＤ３のカソードは入力端子ＩＮに接続され、アノードはコンデンサＣ３を介して高周波的に接地されている。ＰＩＮダイオードＤ２のカソードとＰＩＮダイオードＤ３のアノードは抵抗Ｒ３を介して接続されている。そして、入力端子ＩＮは抵抗Ｒ４を介して接地されている。
【００２２】
なお、入力端子ＩＮと出力端子ＯＵＴにはそれぞれ直流カット用のコンデンサが接続されるが、ここでは記載を省略している。
【００２３】
このように構成された可変減衰回路３において、トランジスタＱ１のベースに入力されるＡＧＣ電圧は、チューナ回路１の後段に設けられている復調回路における復調信号のレベルが低いとき、すなわちチューナ回路１への入力信号のレベルが低いときには高いレベル（例えば＋４Ｖ）になっており、復調信号のレベルが高くなるにつれて、つまりチューナ回路１への入力信号のレベルが高くなるにつれて低下して０Ｖに近づくような信号になる。すなわち、ＡＧＣ電圧は、復調信号のレベルが間接的にＲＦ信号のレベルを示しているものとして、これにしたがって設定される。本発明においては、この、復調信号のレベルを検出する回路上の位置、すなわち復調信号を検波してＡＧＣ電圧に変換するためのＡＧＣ検波回路を設ける回路上の位置を信号レベル検出点と称する。
【００２４】
可変減衰回路３は上記のように構成されているため、チューナ回路１への入力信号のレベルが低いときにはトランジスタＱ１のコレクタ・エミッタ間の抵抗が低くなり、ＰＩＮダイオードＤ１には比較的大きな直流電流が流れる。そのため、ＰＩＮダイオードＤ１の抵抗は低くなる。また、ＰＩＮダイオードＤ１のカソードの電位は高くなる。ＰＩＮダイオードのカソードの電位が高くなるということは、ＰＩＮダイオードＤ２と抵抗Ｒ３とＰＩＮダイオードＤ３からなる直列回路の両端の電位差が小さくなることを意味するため、ＰＩＮダイオードＤ２、Ｄ３に流れる直流電流は小さくなる。そのため、ＰＩＮダイオードＤ２、Ｄ３の抵抗は高くなる。ＰＩＮダイオードＤ１、Ｄ２、Ｄ３は実質的にπ型の減衰回路を構成しているが、入力信号のレベルが低いと信号経路に直列に設けられたＰＩＮダイオードＤ１の抵抗が低くなるために減衰量は小さくなる。
【００２５】
逆に、チューナ回路１への入力信号のレベルが高いときにはトランジスタＱ１のコレクタ・エミッタ間の抵抗が高くなり、ＰＩＮダイオードＤ１に流れる直流電流は小さくなる。そのため、ＰＩＮダイオードＤ１の抵抗は高くなる。また、ＰＩＮダイオードＤ１のカソードの電位は低くなる。ＰＩＮダイオードのカソードの電位が低くなるということは、ＰＩＮダイオードＤ２と抵抗Ｒ３とＰＩＮダイオードＤ３からなる直列回路の両端の電位差が大きくなることを意味するため、ＰＩＮダイオードＤ２、Ｄ３に流れる直流電流は大きくなる。そのため、ＰＩＮダイオードＤ２、Ｄ３の抵抗は低くなる。ＰＩＮダイオードＤ１、Ｄ２、Ｄ３からなるπ型の減衰回路の減衰量は、入力信号のレベルが高いと信号経路に直列に設けられたＰＩＮダイオードＤ１の抵抗が高くなるために大きくなる。このようにしてＡＧＣ電圧によって可変減衰回路３の減衰量が制御される。
【００２６】
ここで、図４に可変減衰回路３の減衰特性を実線で示す。図４において、横軸はＡＧＣ電圧のレベルを示し、縦軸は減衰量を示している。上記の説明のように、可変減衰回路３においてはＡＧＣ電圧のレベルが高いときには減衰量は小さく、ＡＧＣ電圧のレベルが低下するのにしたがって減衰量が増加している。
【００２７】
本発明のチューナ回路１においては、可変利得増幅回路６も可変減衰回路３と同じＡＧＣ電圧によって減衰量が制御される。図４に可変利得増幅回路６の減衰特性も２種類の破線で同時に示す。すでに説明したように、縦軸の減衰量は所定の増幅を行っている状態を基準とした減衰量である。可変利得増幅回路６においても、ＡＧＣ電圧のレベルが高いときには減衰量は小さく、ＡＧＣ電圧のレベルが低下するのにしたがって減衰量が増加するように構成されている。なお、可変利得増幅回路６の具体的な回路図については一般的なものを想定しているために記載を省略する。
【００２８】
図４においては、２種類の破線で２つの可変利得増幅回路の減衰特性（可変利得増幅回路ａおよびｂ）が示されている。２つの減衰特性ではＡＧＣ電圧の低下に対する減衰の始まる早さが異なる。この場合は、ＡＧＣ電圧の低下に対して、可変利得増幅回路ｂの減衰特性の方が可変利得増幅回路ａの減衰特性より減衰が遅いという。逆に、可変利得増幅回路ａの減衰特性の方が可変利得増幅回路ｂの減衰特性より減衰が早いともいう。図４においては、減衰の早い可変利得増幅回路ａの減衰特性が従来のチューナ回路におけるもので、減衰の遅い可変利得増幅回路ｂの減衰特性が本発明におけるものである。なお、可変利得増幅回路の減衰特性の方を２つ示しているのは、ＰＩＮダイオードを用いた可変減衰回路は減衰特性の変更が難しく、それに比べて可変利得増幅回路の方が減衰特性を変更しやすいからである。
【００２９】
本発明のチューナ回路においては、可変利得増幅回路の減衰特性を従来よりも遅らせている。従来は可変利得減衰回路の減衰量の方が可変減衰回路の減衰量より大きくなるＡＧＣ電圧の領域がある（図４では約０．２Ｖ〜約０．６Ｖ）が、可変利得増幅回路の減衰特性を従来よりも遅らせることによって、可変減衰回路の減衰量のほうが常に可変利得減衰回路の減衰量より大きくなっている。そのため、入力されるＲＦ信号のレベルが大きくなると、まず可変減衰回路３で大きく減衰される。ＲＦ信号のレベルが大きくなるほど可変減衰回路３での減衰量は大きくなる。可変減衰回路３での減衰量が大きいということは、可変減衰回路３において信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が小さくなっているということを意味する。それはすなわち、入力されるＲＦ信号が想定される最大レベルの時に、信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくなるようにＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作が設定されていることを意味する。
【００３０】
具体的には、図２より分かるように、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードの相互変調歪みが最大になる直流電流値は約１００μＡになる。そこで、想定される最大レベルのＲＦ信号が入力されたときに、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が１００μＡ以下（例えば５０μＡ）になるようにＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作を設定しておけばよい。可変利得増幅回路６の減衰特性を従来より遅らせるというのは、この状態を実現するための１つの手段である。
【００３１】
ＡＧＣ電圧に対する可変利得増幅回路６と可変減衰回路３の動作をこのように設定することによって、まず、入力されるＲＦ信号のレベルが大きいときに可変減衰回路３での減衰量が大きくなり、前置増幅回路４に必要以上に大きな信号が入力されない。そのため、前置増幅回路４における歪みの発生を防止することが可能になる。
【００３２】
また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【００３３】
なお、この実施例においては可変利得増幅回路６の減衰特性を変化させることによって可変減衰回路３との関係を設定しているが、可変減衰回路３の減衰特性を変化させることが可能であれば、可変利得増幅回路６の減衰特性を固定しておいても構わないものである。
【００３４】
また、想定される最大レベルのＲＦ信号が入力されたときに、可変減衰回路３の信号経路に直列に配置されるＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように設定した場合、入力信号のレベルが大きくなるほど相互変調歪みが小さくなるが、これは逆にいえばこの領域においては入力信号のレベルが低下するほど相互変調歪みが大きくなることを意味するように見える。そして、実際には入力信号のレベルが想定される最大値になるのはまれで、それより低いレベルになる方が一般的であるため、その一般的な状態において相互変調歪みが大きくなるのは好ましくないように見える。
【００３５】
しかしながら、図２は入力信号のレベルが一定の場合を示す特性であって、実際には可変減衰回路の減衰量が低下しているときには入力信号のレベルも低下している。相互変調歪みは入力信号のレベルの低下にしたがって急速に小さくなる性質があるため、例えばＰＩＮダイオードの直流電流値が相互変調歪みが最大になる値であっても、その時の入力信号のレベルが低ければ実質的な相互変調歪みは小さくなり、問題にはならない。
【００３６】
ところで、可変減衰回路３と可変利得増幅回路６を制御するＡＧＣ電圧は、信号レベル検出点における信号のレベル、すなわちＲＦ信号からＩＦ信号に変換し、さらにそれを復調して得られた信号のレベルを元にして決められる。全てのチャンネルにおいてＲＦ信号のレベルが同じ時に復調信号のレベルも同じになるのが理想だが、実際には各増幅回路や同調回路、ＲＦ信号をＩＦ信号に変換する際のミキサ回路の変換利得などには周波数特性が存在する。そのため、チャンネル毎のＲＦ信号のレベルが同じでも信号レベル検出点における信号のレベルが同じになるとは限らない。そして、ＡＧＣ電圧がこの信号レベル検出点における信号のレベルで決められるということは、チャンネルによってＲＦ信号のレベルが同じでもＡＧＣ電圧の値が異なる場合があること、すなわち可変減衰回路３や可変利得増幅回路６の減衰量が異なる場合があることを意味する。
【００３７】
ここで、仮に信号レベル検出点までの利得が比較的大きいチャンネルに基づいてＡＧＣ電圧が初期設定されていると、それに比べて利得が小さいチャンネルにおいては、ＲＦ信号のレベルが大きいにもかかわらずそれよりも小さいものとしてＡＧＣ電圧が設定される。そのため、チャンネルによっては可変減衰回路３や可変利得増幅回路６の減衰量が不十分になり、入力されるＲＦ信号が想定される最大レベルの時でも、ＰＩＮダイオードに流れる直流電流が、相互変調歪みが最大になる直流電流値より小さくならない可能性が出てくる。このような問題を避けるために、ＡＧＣ電圧は、信号レベル検出点までの利得の最も小さいチャンネルの信号レベルを基準として初期設定しておく必要がある。
【００３８】
【発明の効果】
本発明のチューナ回路によれば、可変利得増幅回路より前に同じＡＧＣ電圧で制御されるＰＩＮダイオードを備えた可変減衰回路を備え、入力されるＲＦ信号が想定される最大レベルの時に、ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、ＡＧＣ電圧に対する可変利得増幅回路と可変減衰回路の動作を設定しておくことによって、入力されるＲＦ信号のレベルが大きいときに可変減衰回路の減衰量が大きくなり、その直後に設けられる前置増幅回路における歪みの発生を防止することが可能になる。また、入力されるＲＦ信号のレベルが大きいときに相互変調歪みの小さい特性領域でＰＩＮダイオードを利用できるために、可変減衰回路での相互変調歪みの発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明のチューナ回路の一実施例を示すブロック図である。
【図２】図１のチューナ回路の可変減衰回路におけるＰＩＮダイオードに流れる直流電流と相互変調歪みとの関係を示す特性図である。
【図３】図１のチューナ回路における可変減衰回路を示す回路図である。
【図４】図１のチューナ回路における可変減衰回路および可変利得増幅回路の減衰特性を示す特性図である。
【符号の説明】
１…チューナ回路
２…入力端子
３…可変減衰回路
４…前置増幅回路
５…可変ＢＰＦ（入力同調回路）
６…可変利得増幅回路
７…可変ＢＰＦ
Claims (3)
- 入力端子と、該入力端子から入力される複数チャンネルのＲＦ信号の中の所望のチャンネルのＲＦ信号に同調する入力同調回路と、該入力同調回路から出力されるＲＦ信号のレベルを所定のレベルまで増幅または減衰させる可変利得増幅回路と、前記入力同調回路の前段に設けられた前置増幅回路と、該前置増幅回路の前段に設けられた可変減衰回路とを備え、前記可変利得増幅回路と前記可変減衰回路が入力されるＲＦ信号のレベルに応じて設定される共通のＡＧＣ電圧で制御されるチューナ回路であって、
前記可変減衰回路は、所定の直流電流値において流れる信号の相互変調歪みが最大になる直流電流・相互変調歪み特性を有するＰＩＮダイオードを備え、該ＰＩＮダイオードが信号経路に直列に配置されてなり、
入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が相互変調歪みが最大になる直流電流値より小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とするチューナ回路。 - 入力されるＲＦ信号が想定される最大レベルの時に、前記ＰＩＮダイオードに流れる直流電流が１００μＡより小さくなるように、前記ＡＧＣ電圧に対する前記可変利得増幅回路と前記可変減衰回路の動作が設定されていることを特徴とする、請求項１に記載のチューナ回路。
- 前記ＡＧＣ電圧は、信号レベル検出点までの利得が最も小さいチャンネルの前記信号レベル検出点における信号レベルを基準として初期設定されていることを特徴とする、請求項１または２に記載のチューナ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365512A JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
| US10/706,086 US6977555B2 (en) | 2002-12-17 | 2003-11-13 | Tuner circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365512A JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200909A true JP2004200909A (ja) | 2004-07-15 |
| JP3896962B2 JP3896962B2 (ja) | 2007-03-22 |
Family
ID=32501108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365512A Expired - Fee Related JP3896962B2 (ja) | 2002-12-17 | 2002-12-17 | チューナ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6977555B2 (ja) |
| JP (1) | JP3896962B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006079969A1 (en) * | 2005-01-31 | 2006-08-03 | Nxp B.V. | Receiver having a gain-controllable input stage |
| JP2008011482A (ja) * | 2006-05-29 | 2008-01-17 | Alps Electric Co Ltd | 高周波回路 |
| JP2009027463A (ja) * | 2007-07-19 | 2009-02-05 | Sharp Corp | 地上波ｔｖ及びｃａｔｖ共用受信機 |
| US8976302B2 (en) * | 2009-09-30 | 2015-03-10 | Wi-Lan, Inc. | Radio frequency front end for television band receiver and spectrum sensor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019160A (en) * | 1975-12-05 | 1977-04-19 | Gte Sylvania Incorporated | Signal attenuator circuit for TV tuner |
| JPS6246332Y2 (ja) * | 1979-12-10 | 1987-12-14 | ||
| JPS60260220A (ja) * | 1984-06-06 | 1985-12-23 | Sharp Corp | Ｒｆ可変減衰回路 |
| JPH10276109A (ja) | 1997-03-27 | 1998-10-13 | Alps Electric Co Ltd | テレビジョン信号受信用チュ−ナ |
| FR2763763B1 (fr) * | 1997-05-23 | 1999-07-30 | Trt Lucent Technologies | Attenuateur variable a commande electronique |
-
2002
- 2002-12-17 JP JP2002365512A patent/JP3896962B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-13 US US10/706,086 patent/US6977555B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6977555B2 (en) | 2005-12-20 |
| US20040113702A1 (en) | 2004-06-17 |
| JP3896962B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009124189A (ja) | 自動利得制御回路 | |
| US20070293177A1 (en) | Radio frequency signal receiver with adequate automatic gain control | |
| JPH10276109A (ja) | テレビジョン信号受信用チュ−ナ | |
| JPH08307288A (ja) | ラジオ受信機 | |
| JP4350689B2 (ja) | チューナ回路およびデジタル放送受信機 | |
| US7430404B2 (en) | Tuner circuit and digital broadcast receiver with the same | |
| US20110085625A1 (en) | Receiver and semiconductor device | |
| JP2004200909A (ja) | チューナ回路 | |
| JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
| JP2008098771A (ja) | 低雑音増幅器 | |
| CN101378248A (zh) | 低噪声放大器以及包括该低噪声放大器的调谐器 | |
| WO2015019525A1 (ja) | カスコード型トランスコンダクタンス増幅器、可変利得回路およびこれらを備えたチューナシステム | |
| JP2000059451A (ja) | Ｑｐｓｋ変調信号受信ユニット | |
| WO2008060880A1 (en) | Input signal power control | |
| JP2015088775A (ja) | 受信機及び利得制御方法 | |
| JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
| JP2007517467A (ja) | 信号処理装置、ａｇｃ提供方法、テレビジョン信号受信機 | |
| JPH0678241A (ja) | 自動利得制御回路 | |
| JP2001111369A (ja) | 利得制御増幅回路、ミクサ回路及びそれらを用いた受信機、送信機 | |
| KR100714541B1 (ko) | 신호 감쇄 조절기능을 갖는 ｔｖ 수신장치 | |
| JP2007235524A (ja) | 可変利得増幅回路 | |
| US7386293B2 (en) | Receiving circuit | |
| JP2008529392A (ja) | 利得制御可能な入力段を有する受信装置 | |
| JP2522432Y2 (ja) | Ｆｍ受信装置 | |
| JP2004215151A (ja) | デジタル・アナログ共用チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |