JP2015088775A - 受信機及び利得制御方法 - Google Patents

受信機及び利得制御方法 Download PDF

Info

Publication number
JP2015088775A
JP2015088775A JP2013223361A JP2013223361A JP2015088775A JP 2015088775 A JP2015088775 A JP 2015088775A JP 2013223361 A JP2013223361 A JP 2013223361A JP 2013223361 A JP2013223361 A JP 2013223361A JP 2015088775 A JP2015088775 A JP 2015088775A
Authority
JP
Japan
Prior art keywords
voltage
voltage value
value
signal
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013223361A
Other languages
English (en)
Other versions
JP6220221B2 (ja
Inventor
直大 松井
Naohiro Matsui
直大 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013223361A priority Critical patent/JP6220221B2/ja
Priority to US14/487,145 priority patent/US9281792B2/en
Publication of JP2015088775A publication Critical patent/JP2015088775A/ja
Application granted granted Critical
Publication of JP6220221B2 publication Critical patent/JP6220221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078Circuits generating control signals for digitally modulated signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068Circuits generating control signals for both R.F. and I.F. stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2649Demodulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Power Engineering (AREA)

Abstract

【課題】精度の良い干渉波特性を得ることができる受信機、及び利得制御方法を提供すること。【解決手段】RFVGA101は、RFVGA利得制御信号に応じて利得を可変に制御し、受信信号を増幅して出力する。低域通過フィルタ12は、周波数変換器11が出力した信号をフィルタする。OFDM復調器15は、低域通過フィルタ12の出力信号を基にデジタル信号を生成する。電力検出判定回路16は、RFVGA利得制御信号の電圧値(DET0)またはRFVGA101の出力信号の電圧値(DET1)と、低域通過フィルタ12の出力信号の電圧値(DET3)と、低通過フィルタ12の中間ノードの電圧値(DET2)と、を基にRFVGA利得制御信号を制御する。【選択図】図4

Description

本発明は受信機及び利得制御方法に関し、例えば干渉波成分を除去する受信機及び利得制御方法に関する。
受信信号を中間周波数信号に変換し、中間周波数信号に対して信号処理を行うスーパーヘテロダイン方式の受信機が広く使用されている。一般に受信機に入力される信号には、受信したい周波数の信号(所望波)と、不必要な周波数の信号(干渉波)が混在している。そのため、干渉波の影響を小さくし、受信性能を向上させる各種の技術が開発されている。以下、干渉波の影響を小さくする技術について説明する。
特許文献1は、受信しようとした所望波に近接する周波数の干渉波を受信した場合にも離れた周波数の干渉波を受信した場合にも高い干渉波抑圧比が得られる受信回路が開示されている。当該受信回路は、AGCループと、AGCループの後段に設けられアクティブフィルタを含むフィルタ群と、フィルタ群の中間ノードと出力ノードとの差電圧を検出する事により所望波に近接する周波数の干渉波の存在を検出する差電力検出部を備える。更に受信回路は、差電力検出部が隣接する干渉波を検出したときにAGCループの収束電力を抑える方向に切り替える切り替え回路を有する。
特許文献2は、特許文献1と同様に干渉波抑圧比の向上を実現した受信機が開示されている。当該受信機は、所望波と共に受信した干渉波が所望波に隣接するチャンネルの干渉波であるか否かを判定し、当該判定に応じてAGCループを制御する構成を持つ。
特許文献3は、妨害波(干渉波)の有無を検出し、妨害波が検出された場合にはTOP(アンプに設定する利得を決定するための設定レベル)を変化させながら良好なBER(Bit Error Rate)が得られるTOPを検出する利得制御回路が開示されている。
特開2011−78034号公報 特開2011−211539号公報 特開2009−16912号公報
上述の特許文献1及び特許文献2に記載の受信機は、所望波に隣接するチャンネルの干渉波(特許文献1及び特許文献2における干渉波1)の有無を基にAGCループを制御し、干渉波抑圧比の向上を図っている。しかしながら、受信機が地上波テレビの電波受信を行う場合、所望波に隣接するチャンネルの干渉波の有無のみによる制御では十分に受信特性を向上させることができないという問題がある。また特許文献3の技術も同様に、妨害波の有無のみを判断基準とした制御を行うため、十分に受信特性を向上することができないという問題がある。
換言すると特許文献1〜3の技術では、受信状態を正確に判定した上での適切な受信機の制御を行っていないため、十分な干渉波耐性を得ることができないという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、受信機は、受信信号を増幅する増幅器の利得を制御する利得制御信号の電圧値及び増幅器の出力信号の電圧値及び受信信号の電圧値の少なくとも一つと、増幅器の出力をフィルタするフィルタ回路の出力信号の電圧値と、フィルタ回路の中間ノードの電圧値と、を基に複数種類の受信不良状態に関する判定処理を行い、判定に従って利得制御信号を制御する構成である。
前記一実施の形態によれば、精度の良い干渉波特性を得ることができる受信機、及び利得制御方法を提供することができる。
ある中継局における受信チャンネルの関係を示す概念図である。 受信チャンネルと相互変調歪みとの関係を示す概念図である。 所望波の電力レベルとサイドスロープとの関係を示す概念図である。 実施の形態1にかかる受信機1の構成を示すブロック図である。 実施の形態1にかかる電力検出判定回路16による判定処理を示すフローチャートである。 実施の形態1にかかる低域通過フィルタ12の入力段における電力値を示す概念図である。 実施の形態1にかかる低域通過フィルタ12の中間ノードにおける電力値を示す概念図である。 実施の形態1にかかる低域通過フィルタ12の出力段における電力値を示す概念図である。 干渉波抑圧比(D/U比)と差電圧(DET2−DET3)との関係を示す図である。 実施の形態1にかかるRFVGA101の出力電圧(DET1)と干渉波抑圧比(D/U比)の関係を示す図である。 実施の形態1にかかるRFVGA利得制御信号の電圧(差動増幅器104の出力信号、DET0)と干渉波抑圧比の関係を示す図である。 実施の形態1にかかるOFDM復調器16の出力したCNR(DET4)と干渉波抑圧比の関係を示す図である。 実施の形態1にかかるRFVGA101の出力電圧(DET1)とANT入力電圧の関係を示す図である。 実施の形態1にかかるRFVGA利得制御信号の電圧とANT入力電圧の関係を示す図である。 実施の形態1にかかるOFDM復調器16の出力したCNR(DET4)とANT入力電圧の関係を示す図である。 実施の形態1にかかる低域通過フィルタ12の出力電圧(DET3)とANT入力電圧との関係を示す図である。 実施の形態1にかかるRFVGA101の出力電圧値(DET1)とANT入力電圧の関係を示す図である。 実施の形態1にかかる電圧値(DET0)とANT入力電圧の関係を示す図である。 実施の形態1にかかる低域通過フィルタ12の出力信号の電圧値(DET3)と所望波の電力レベルとの関係を示す図である。 実施の形態1にかかるANT入力電圧とCNRの関係を示す図である。 実施の形態1にかかる電力検出判定回路16の処理の流れを示すフローチャートである。 実施の形態1にかかる受信機1の構成を示すブロック図である。 実施の形態2にかかるANT入力電圧と電圧値(DET1)との関係を示す図である。 実施の形態2にかかる電圧値(DET0)とANT入力電圧との関係を示す図である。 実施の形態2にかかるANT入力電圧と低域通過フィルタ12の出力電圧値(DET3)との関係を示す図である。 実施の形態2にかかるCNR(DET4)とANT入力電圧との関係を示す図である。 実施の形態2にかかる電力検出判定回路16の処理の流れを示すフローチャートである。 実施の形態2にかかるANT入力電圧と電圧値(DET1)との関係を示す図である。 実施の形態2にかかるANT入力電圧と電圧値(DET0)との関係を示す図である。 実施の形態2にかかる所望波の電力レベルと低域通過フィルタ12の出力信号の電圧値(DET3)との関係を示す図である。 実施の形態2にかかるANT入力電圧とCNRの関係を示す図である。
以下図面を参照して、本実施の形態にかかる受信機の構成及び動作について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
はじめに発明が解決しようとする課題で述べた上述の特許文献の課題について図面を用いて改めて詳しく説明しておく。まず図1を参照して、地上波デジタルテレビの受信チャンネルの関係について説明する。図1は、日本国内の神奈川県小田原中継局の受信チャンネルの関係を示す図である。この図と図2を参照して上述の特許文献1〜3の技術では第1の問題が起きるケースを説明する。
図1に示す中継局からの受信を行う地域では、放送チャンネルが34ch、36ch、38chというように等間隔で並んでいる。受信機が34chを受信しようとする場合(すなわち所望波が34chである場合)、他のチャンネルが全て干渉波となる。ここで36ch及び38chの電力レベルが高い場合、受信機において相互変調歪成分が2ch離れたチャンネルである34ch及び40chに出現する。これにより所望波である34chに相互変調歪成分が加算され、受信性能の劣化を招いてしまう。
図2を参照して更に説明する。図示するようにNチャンネル間隔でチャンネルが並んでいる(Ach、A+Nch、A+2Nch)。ここでA+Nch及びA+2Nchの電力レベルが高いため、相互変調歪が生じる。この相互変調歪成分は、図示するようにNch離れたAch(すなわち所望波)及びA+3Nchに現れる。所望波に現れた歪特性により干渉波耐性が劣化する。
次に上述の特許文献1〜3に記載の受信機では問題が起きる第2のケースを図3を参照して説明する。図3は、所望波の電力レベルが非常に高い場合を示している。例えば中継局等と受信機が物理的に近い位置にある場合、受信機には図3に示すような大きな電力の所望波が入力される。所望波の電力レベルが高い場合、図3に示すように所望波自身の相互変調歪によるサイドスロープ(すなわちノイズ)が発生する。このサイドスロープにより受信機の受信性能が劣化する恐れがある。
上述のように特許文献1及び特許文献2に記載の受信機は、所望波に隣接するチャンネルの干渉波(干渉波1)の有無を基にAGCループを制御している。また特許文献3に記載の利得制御回路も妨害波の有無のみを基準に受信制御を行っている。そのためこれらの先行技術では、図2及び図3に示すようなケースに対応できず、受信性能が十分ではなくなってしまう。
続いて本実施の形態にかかる受信機の構成について説明する。図4は、本実施の形態の受信機の構成を示すブロック図である。受信機1は、RFAGCループ回路10、周波数変換器11、低域通過フィルタ12、IF利得可変増幅器13、A/D変換器14、OFDM復調器15、電力検出判定回路16、A/D変換器17、電力検出器(DET)18、及び電力検出器(DET)19を有する。
RFAGCループ回路10は、アンテナANTから入力端子INに入力された受信信号を増幅する。RFAGCループ回路10は、RFVGA(高周波可変利得増幅器)101、電力検出器(DET)102、D/A変換器103、及び差動増幅器104を有する。
RFVGA101は、アンテナANTから入力端子INに入力された受信信号を増幅し、増幅した信号を周波数変換器11及び電力検出器102に供給する。RFVGA101は、差動増幅器104から出力されるRFVGA利得制御信号(単に利得制御信号とも記載する。)により利得を可変にできる機能を有する。電力検出器102は、RFVGA101の出力信号の電圧値(DET1)を検出して電力検出判定部16及び差動増幅器104に供給する。D/A変換器103は、電力検出判定回路16から入力される基準電圧制御信号をD/A変換することにより基準電圧を生成する。差動増幅器104は、D/A変換器103が出力する基準電圧と、電力検出器102の出力電圧と、の差電圧を増幅した信号をRFVGA利得制御信号としてRFVGA101及びA/D変換器17に供給する。
周波数変換器11は、ミキサ回路111と局部発振器112を有する。ミキサ回路111は、局部発信器112が発信する周波数とRFVGA101の出力信号を合成し、中間周波数信号を生成する。ミキサ回路111は、生成した中間周波数信号を低域通過フィルタ12に供給する。
低域通過フィルタ12には、周波数変換器11から中間周波数信号が入力される。低域通過フィルタ12は、所定の周波数(カットオフ周波数)以下の信号を通し、それ以外の信号を遮断するフィルタである。低域通過フィルタ12は、能動素子を有する多段構成を持ち、その中間ノードは電力検出器18と接続する。低域通過フィルタ12の内部構成は、例えば特許文献1の図8に示す構成と同等であれば良い。低域通過フィルタ12は、フィルタリング後の信号をIF利得可変増幅器13及び電力検出器19に供給する。
IF利得可変増幅器13は、低域通過フィルタ12から入力された信号を増幅してA/D変換器14に供給する。IF利得可変増幅器13は、OFDM復調器15から入力されるIF利得制御信号に基づいて利得を変化させる。A/D変換器14は、IF利得可変増幅器13からの入力信号をデジタル信号に変換してOFDM復調器15に供給する。
OFDM復調器15は、入力されたデジタル信号を復調する。またOFDM復調器15は、入力されたデジタル信号を基にCNR(Carrier-Noise Ratio, 品質電圧情報とも記載する。)を算出し、算出したCNRを電圧値(DET4)として電力検出判定回路16に供給する。
電力検出器18は、低域通過フィルタ12の中間ノードと接続し、その電圧値(DET2)を電力検出判定回路16に供給する。電力検出器19は、低域通過フィルタ12の出力信号の電圧値(DET3)を検出して電力検出判定回路16に供給する。A/D変換器17は、差動増幅器104が出力するRFVGA利得制御信号の電圧値(DET0)を電力検出判定回路16に供給する。
電力検出判定回路16は、入力された電圧値(DET0)〜(DET4)を基に複数種類の受信不良状態に関する判定処理を行う。そして電力検出判定回路16は、判定した受信状況を基に基準電圧制御信号を生成してD/A変換器103に入力する。この基準電圧制御信号は、RFAGCループ回路10の動作の基準となる基準電圧を生成するものである。すなわち電力検出判定回路16は、電圧値(DET0)〜(DET4)から判定される受信状況を基に基準電圧を変化させることによりRFVGA利得制御信号を制御し、ひいてはRFAGCループ回路10の動作を制御する。電力検出判定回路16の制御処理については図5〜図9を参照して詳細に説明する。
図5を参照する前に、RFAGCループ回路10と基準電圧の関係について説明する。なお、以下の説明では、RFAGCループ回路10の出力信号の電圧(RFVGA101の出力信号の電圧)を「RFAGCループ回路10の収束電圧(またはRFVGA101の収束電圧)」とも記載する。アンテナANTを介して入力端子INされる受信信号の入力電圧(以下の説明では、「ANT入力電圧」とも記載する。)をA[dBm]、RFVGA101の利得をB[dB]、RFAGCループ回路10の収束電圧をC[dBm]とした場合、“A+B=C”が成立する。そのため、ANT入力電圧A[dBm]が大きくなるにつれて、利得B[dB]は徐々に小さくなる。
上述したようにRFVGA101の利得は、差動増幅器104が出力するRFVGA利得制御信号により制御される。差動増幅器104は、基準電圧と、RFVGA101の出力電圧と、の差電圧を増幅した信号をRFVGA利得制御信号として出力する。そのため、基準電圧を低く設定した場合、RFAGCループ回路10の収束電圧は低くなる。一方、基準電圧を高く設定した場合、RFAGCループ回路10の収束電圧は高くなる。電力検出判定回路16は、受信不良を検出した場合には基準電圧を低くしてRFAGCループ回路10の収束電圧が低くなるように制御を行う。詳細は、図5〜図9を参照して説明する。
続いて図5を参照する。図5は、電力検出判定回路16の受信状況の判定と基準電圧設定の流れを示すフローチャートである。電力検出判定回路16は、受信開始時には干渉波が無く、所望波の入力電力が低い状態を想定する(S101)。そのため電力検出判定回路16は、RFAGCループ回路10の収束電力が高くなる設定である基準電圧=Zとなるように基準電圧制御信号を出力する(S101)。
次に電力検出判定回路16は、所望波と隣接するチャンネルの干渉波(以下、「隣接ch干渉波」とも記載し、所望波と隣接しないチャンネルの干渉波を「非隣接ch干渉波」とも記載する。)を検出し(S102)、この隣接ch干渉波が受信性能を劣化させる電力レベルで存在しているか否かの判定を行う(S103)。電力検出判定回路16は、電圧値(DET2)と電圧値(DET3)の電圧差を基に隣接ch干渉波の検出を行う。隣接ch干渉波が一定レベル以上で検出された場合(S103:有り)、電力検出判定回路16は基準電圧=W(W<Z)となるように基準電圧制御信号を出力する(S104)。電力検出判定回路16による隣接ch干渉波の検出処理について図6(A)〜図6(D)を参照して説明する。
図6(A)は、低域通過フィルタ12の入力段における電力値を示す概念図である。フィルタリング前であるため、干渉波、隣接ch干渉波、及び非隣接ch干渉波の其々の電力値が高い状態となる。低域通過フィルタ12は、内部のアクティブフィルタを多段構成にすることにより減衰特性を急峻にする。そのため、図6(A)に示すように低域通過フィルタ12の出力段における減衰特性(出力段Filter特性)は急峻であるが、低域通過フィルタ12の中間ノードにおける減衰特性(中間Filter特性)は出力段の減衰特性と比べてなだらかである。
図6(B)は、低域通過フィルタ12の中間ノードにおける電力値(すなわち電圧値(DET2))を示す概念図である。低域通過フィルタ12の中間ノードにおける減衰特性はなだらかであるため、非隣接ch干渉波は大きく減衰するものの、隣接ch干渉波の電力成分は残存する。図6(C)は、低域通過フィルタ12の出力段における電力値(すなわち電圧値(DET3))を示す概念図である。図示するように、非隣接ch干渉波に加えて隣接ch干渉波も大きく減衰している。
電力検出判定回路16は、図6(A)〜図6(C)の特性を基に隣接ch干渉波を検出する。詳細には電力検出判定回路16は、電圧検出器18の出力電圧(DET2)と電圧検出器19の出力電圧(DET3)の差電圧を求めることにより、隣接ch干渉波の成分を取り出す。電力検出判定回路16は、この算出した成分により所望波対妨害波比(D/U比であり、干渉波抑圧比とも記載する。)を推定する。図6(D)は、干渉波抑圧比(D/U比)と差電圧(DET2−DET3)との関係を示す図である。図示するように、差電圧(DET2−DET3)が大きいほど、干渉波抑圧比(D/U比)も大きな値となる。電力検出判定回路16は、D/U比が閾値A(第1閾値)よりも大きいか否かにより、隣接ch干渉波が受信性能を劣化させる電力レベルで存在しているかを判定する。この閾値Aと、基準電圧=Zに設定した前後の各電圧(DET1、DET0、DET4)と、の関係を図7(A)〜図7(C)を参照して説明する。
図7(A)は、RFVGA101の出力電圧(DET1)と干渉波抑圧比(D/U比)の関係を示す図である。図7(B)は、RFVGA利得制御信号の電圧(差動増幅器104の出力信号、DET0)と干渉波抑圧比の関係を示す図である。図7(C)は、OFDM復調器16の出力したCNR(DET4)と干渉波抑圧比の関係を示す図である。図7(A)〜図7(C)において、実線は基準電圧設定を変更する前(すなわち基準電圧=Z)の電圧遷移を示し、点線は基準電圧設定を変更した後(すなわち基準電圧=W)の電圧遷移を示す。
図7(A)に示すように、干渉波抑圧比が上昇した場合であっても、RFAGCループ回路10の制御が有効である干渉波抑圧比の範囲ではRFVGA101の収束電圧は一定となる(図7(A)実線参照)。しかし図7(B)に示すように、RFVGA101の出力電圧を一定とするために、干渉波抑圧比が大きくなるにつれてRFVGA利得制御信号の電圧値(DET0)が小さくなる。ここで基準電圧=Z、すなわち基準電圧が高い設定である場合(図7(B)実線)、RFVGA利得制御信号の電圧が変化し始める点(RFAGC利得制御変化点)が干渉波抑圧比の高い値となる。これにより、干渉波の相互変調歪が生じ、図7(C)に示すように干渉波抑圧比の上昇に伴ってCNR(DET4)の劣化が生じる(図7(C)実線)。
上述のように電力検出判定回路16は、電圧検出器18の出力電圧(DET2)と電圧検出器19の出力電圧(DET3)の差電圧から干渉波抑圧比を算出する。電力検出判定回路16は、受信不可能となるCNRの値を基準に閾値Aを定め、この閾値Aと干渉波抑圧比の算出値を比較する。電力検出判定回路16は、干渉波抑圧比の算出値が閾値A以上となった場合に基準電圧をW(W<Z)に変化させる。
基準電圧を小さくすることにより、RFVGA101の収束電圧の値が小さくなる(図7(A)点線)。これに応じてRFVGA利得制御信号の電圧が変化し始める点(RFAGC利得制御変化点)が干渉波抑圧比の小さくなる方に推移し(図7(B)点線)、干渉波の相互変調歪の影響を受けづらくなる。干渉波の相互変調歪の影響が軽減されることによりCNRが改善し(図7(C)点線)、受信性能が向上する。
なお、隣接ch干渉波の入力時に基準電圧を下げてAGCループ(RFAGCループ回路10)を下げることにより受信性能を向上させるメカニズムは、特許文献1段落0017〜0024にも記載されているため適宜参照されたい。
再び図5を参照する。隣接ch干渉波が所定レベルで検出されなかった場合(S103:無し)、電力検出判定回路16は所望波を検出し(S105)、所望波の電力レベルが一定値以上であるか否かを判定する(S106)。所望波の電力レベルが一定値以上である場合(S106:Yes)、電力検出判定回路16は基準電圧=X(W<=X<Z)となるように基準電圧制御信号を出力する(S107)。所望波の電力レベルが一定値以上ではない場合(S106:No)、電力検出判定回路16は後述する複数干渉波検出処理(S108)を行う。
図8(A)〜図8(D)を参照して、電力検出判定回路16による所望波の電力レベル判定(S105、S106)について説明する。図8(A)は、RFVGA101の収束電圧(DET1)とANT入力電圧(アンテナANTからの入力信号の電圧であり、干渉波と所望波の総電圧)の関係を示す図である。図8(B)は、RFVGA利得制御信号の電圧値(DET0)とANT入力電圧の関係を示す図である。図8(C)は、OFDM復調器16の出力したCNR(DET4)とANT入力電圧の関係を示す図である。図8(D)は、低域通過フィルタ12の出力電圧(DET3)とANT入力電圧との関係を示す図である。図8(A)〜(D)では図中の実線は基準電圧の設定変更前(基準電圧=Z)の電圧遷移を示し、点線は基準電圧の設定変更後(基準電圧=X)の電圧遷移を示す。
図8(A)の実線で示すように、ANT入力電圧が高くなってきた場合であっても、ループ制御によりRFVGA101の利得制御範囲内であればRFVGA101からの出力電圧は一定となる。ANT入力電圧がRFVGA101の利得制御範囲を超えた場合、RFVGA101からの収束電圧は増加する。またANT入力電圧の増加に伴い、RFVGA101からの収束電圧を一定に保つために電圧値(DET0)が低下する(図8(B)実線)。これは、RFVGA利得制御信号の取りうる値の最小値に近づくことと等価である。
上述のように所望波の高い電圧レベルである際にはサイドスロープ(図3)が生じ、ここで基準電圧の設定が高い設定である場合(すなわち基準電圧=Zである場合)には早い段階でCNRが悪化する(図8(C)実線)。
そこで電力検出判定回路16は、電力値(DET0)を基に所望波が所定レベル以上であるか否かを判定する。詳細には電力検出判定回路16は、電力値(DET0)が閾値Bに対応する基準電圧切替閾値(第2閾値)以下であるか否かを判定する(図8(B))。この閾値BはCNR基準値を基に定めればよい(図8(C))。
電力値(DET0)が基準電圧切替閾値(第2閾値)以下である場合、電力検出判定回路16は電力値(DET1)が閾値Bに対応する基準電圧切替閾値(第3閾値)以上であるかを判定する。電力値(DET1)が基準電圧切替閾値以上である場合、電力検出判定回路16は所望波の電力レベルが高いと判定する(S106:Yes)。電力値(DET0)または電力値(DET1)の判定を満たさない場合、電力検出判定回路16は所望波の電力レベルが低いと判定する(S106:No)。
所望波の電力レベルが受信不良を起こすレベルと判定した場合(S106:Yes)、電力検出判定回路16は基準電圧をX(W<=X<Z)に切り替える。これにより、電圧値(DET1)、換言するとRFAGCループ回路10の収束電圧が低くなる(図8(A)点線)。換言するとRFAGCループ回路10の収束電圧が低くなることにより、RFVGA利得制御信号の電圧が変化し始める点(RFAGC利得制御変化点)がANT入力電圧の小さくなる方向へシフトする(図8(B)点線)。すなわちANT入力電圧が小さい場合であっても、RFVGA利得制御信号の電圧値(DET0)が徐々に小さくなる。換言するとRFVGA101の利得が早く減衰する。これにより、ANT入力電圧が高い場合のCNR(DET4)が改善する(図8(C)点線)。すなわち受信感度可能範囲が広がる(図8(C)点線に示すようにANT入力電圧が高い状態の場合にCNRが改善する)ことにより、受信性能が向上する。
なお所望波の電圧レベルが高い場合、低域通過フィルタ12の出力信号の電圧値(DET3)は、RFVGA101の出力信号の電圧値(DET1)に周波数変換器11と低域通過フィルタ12の利得が加わったものとなる。すなわち所望波の電圧レベルが高い場合、RFVGA101の出力信号の電圧値(DET1)と低域通過フィルタ12の出力信号の電圧値(DET3)には相関がある。図8(D)は、低域通過フィルタ12の出力電圧値(DET3)とANT入力電圧との関係を示す図である。低域通過フィルタ12がフィルタリングを行うため、低域通過フィルタ12の出力電圧値(DET3)とRFVGA101の出力信号の電圧値(DET1)は、ANT入力電圧に対してほぼ同一の電圧変化となる(つまり図8(A)実線の形状と図8(D)実線の形状がほぼ同一となる)。そのため電力検出判定回路16は、電圧値(DET1)に代わって電圧値(DET3)を用い、電圧値(DET3)が基準電圧切替閾値(第4閾値)以上であるかを判定を行ってもよい。
また上述の説明では電力検出判定回路16は、電力値(DET0)及び電力値(DET1)(または(DET3))を用いて所望波の電力レベルを判定したが、必ずしもこれに限られない。すなわち判定精度は低くなるものの、電力検出判定回路16は電力値(DET0)のみを用いて所望波の電力レベルを判定してもよい。
再び図5を参照する。隣接ch干渉波が検出されず(S103:No)、かつ所望波の電力レベルが一定値以上ではなかった場合(S106:No)、電力検出判定回路16は複数干渉波による相互変調歪の検出を行う(S108)。この検出(S108)は、図2に示すような等間隔でチャンネルが配置され、相互変調歪により受信性能を悪化させるケースの対応のために行われる。図2に示すケースが検出された場合(S109:Yes)、電力検出判定回路16は基準電圧=Y(W<=X<=Y<Z)となるように基準電圧制御信号を出力する(S110)。図2に示すケースが検出されなかった場合(S109:No)、電力検出判定回路16は基準電圧を初期値のまま(基準電圧=Z)とする。そして、電力検出判定回路16は再び隣接ch干渉波の検出処理(S102)から処理を行う。
電力検出判定回路16による複数干渉波による相互変調歪の検出及び判定(S108、S109)の詳細について説明する。当該検出/判定処理は、3つのステップにわたって行われる。この検出/判定処理を概略すると、ANT入力電圧が大きく、所望波の電圧レベルが小さく、CNRが基準値以下であれば所望波以外の干渉波のトータル電力が大きいと判断し、図2に示すケースを生じ得ると判定する。以下、図9(A)〜図9(D)及び図10のフローチャートを参照して、詳細に説明する。図9(A)、(B)、(D)では図中の実線は基準電圧の設定変更前(基準電圧=Z)の電圧遷移を示し、点線は基準電圧の設定変更後(基準電圧=Y)の電圧遷移を示す。
第1のステップとして電力検出判定回路16は、RVFGA101に入力されるANT入力電圧が一定値以上であるか否かを判定する。この判定は、電圧値(DET0)及び電圧値(DET1)の少なくとも一方を用いて行われる。まず電圧値(DET1)を用いて判定を行うケースについて説明する。図9(A)は、RFVGA101の出力電圧値(DET1)とANT入力電圧の関係を示す図である。RFVGA101の出力電圧値(DET1)は、ANT入力電圧の上昇に応じて高くなり、その後に利得制御により一定値となり、利得制御範囲よりも大きいANT入力電圧が入力されると再度高くなる。電力検出判定回路16は、ANT入力電圧の閾値Cを定め、電力値(DET1)が閾値Cに対応する基準電圧切替閾値(第5閾値)以上であるかを判定する。電力値(DET1)が基準電圧切替閾値以上である場合、電力検出判定回路16はANT入力電圧が所定レベルよりも高いと判定する(図10 S1081:Yes)。
続いて電圧値(DET0)を用いたANT入力電圧の判定について説明する。図9(B)は、電圧値(DET0)とANT入力電圧の関係を示す図である。電圧値(DET0)は、図9(B)実線で示すようにANT入力電圧が高くなるにつれて小さくなる。そこで電力検出判定回路16は、電力値(DET0)が閾値Cに対応する基準電圧切替閾値(第6閾値)以下であるか否かを判定する。電力値(DET0)が基準電圧切替閾値以下である場合、電力検出判定回路16はANT入力電圧が高い状態と判定する(図10 S1081:Yes)。
なお電力検出判定回路16は、電圧値(DET0)及び電圧値(DET1)による判定の双方を満たす場合に入力電圧が一定値以上であると判定してもよい。双方の判定を行うことにより、より精度の高い判定を行うことができる。
ANT入力電圧が一定値以上である場合(図10S1081:Yes)、電力検出判定回路16は低域通過フィルタ12の出力信号の電圧値(DET3)が所定閾値(第7閾値)以下であるか否かを判定する(S1082)。図9(C)は、所望波の電力レベルと低域通過フィルタ12の出力信号の電圧値(DET3)との関係を示す図である。図9(C)では、5段階の所望波の電力レベルの電圧変化を示している。図9(C)に示すように、所望波の電力レベルが高い場合には低域通過フィルタ12からの出力電圧値(DET3)が全体的に高くなり、所望波の電力レベルが低い場合には低域通過フィルタ12からの出力電圧値(DET3)が全体的に低くなる。そこで電力検出判定回路16は、所望波の期待値と低域通過フィルタ12の出力電圧値(DET3)を比較することにより所望波の電力レベルが高いか否かを判定する(図10 S1082)。
電力検出判定回路16は、所望波の電力レベルが低い場合(図10 S1082:Yes)、図10のS1081の判定と合わせて干渉波のトータル電力レベルが高いものと推定してCNRの判定(図10 S1083)を行う。所望波の電力レベル(すなわち電圧値(DET3))が高い場合(図10 S1082:No)、電力検出判定回路16は複数干渉波による受信不良が無いものと判定する(図10 S1085)。
ANT入力電圧が高く(図10 S1081:Yes)、所望波の電力レベルが一定値以下である場合(図10 S1082:Yes)、電力検出判定回路16はCNRが品質基準値を満たすか否かを判定する(図10 S1083)。図9(D)は、ANT入力電圧とCNRの関係を示す図である。図示するように、ANT入力電圧が一定値以上を超えると、CNRは徐々に低くなる。電力検出判定回路16は、電圧値(DET4)が品質基準値を満たすか否かを判定する(図10S1083)。
電力検出判定回路16は、CNR(DET4)が品質基準値を満たす場合(図10 S1083:Yes)、複数干渉波による受信不良が無いものと判定する(図10 S1085)。CNR(DET4)が品質基準値を満たさない場合(図10 S1083:No)、電力検出判定回路16は複数干渉波による受信不良が有るものと判定する(図10 S1084)。電力検出判定回路16は、複数干渉波による受信不良が有ると判定した場合(図10 S1084)、基準電圧=Y(W<=X<=Y<Z)となるように設定を変更する。一方で複数干渉波による受信不良が無いと判定した場合(図10 S1085)、電力検出判定回路16は基準電圧を初期値Xのままとする。
基準電圧を小さくする(基準電圧=Y)ことにより、RFVGA101の出力電圧の値が小さくなる(図9(A)点線)。これに応じてRFVGA利得制御信号の電圧が変化し始める点(RFAGC利得制御変化点)がANT入力電圧の小さい方に推移する(図9(B)点線)。換言するとRFVGA101の利得が早く減衰する。これにより、ANT入力電圧が高い場合のCNR(DET4)が改善する(図9(D)点線)。すなわち受信感度可能範囲が広がる(図9(D)点線に示すようにANT入力電圧が高い状態の場合にCNRが改善する)ことにより、受信性能が向上する。
なお、上述のCNRの判定(図10 S1083)を行わない場合であっても、電力検出判定回路16は複数の干渉波のトータル電圧レベルが高いことを検出することができる。そのため電力検出判定回路16は、CNRの判定(図10 S1083)を行うことなく基準電圧の設定を行うことも可能である。しかしながらCNRの判定(図10 S1083)を行うことにより、等間隔に配置された干渉波の影響を所望波が受けていることを正確に把握でき、より精度良く基準電圧を設定することができる。
以上の図5に示すフローに従い、受信機1は複数種類の受信不良要因を検出し、検出した受信不良要因に応じて基準電圧(ひいてはRFVGA101を制御するRFVGA制御電圧)を制御する。
続いて本実施の形態にかかる受信機1の効果について説明する。上述のように受信機1は、電圧値(DET0〜DET4)を参照して、複数種類の受信不良状態(隣接ch干渉波が強いレベルで存在する、所望波の受信レベルが高い、複数干渉波の相互変調歪が存在する)についての判定処理を行っている。このように複数種類の受信不良状態について判定を行っているため、受信機1は判定した受信状態に応じた正確な利得制御を行うことができる。正確な利得制御を行うことにより、受信機1は十分な干渉波耐性を得ることができる。
詳細には受信機1は、図5に示すフローに従って基準電圧の制御を行う。電力検出判定回路16は、隣接ch干渉波の受信レベルが大きかった場合には他の判定を行うことなく即座に基準電圧を変更する。ここで隣接ch干渉波の受信レベルの判定にはCNRを使用しない。すなわち受信機1は、アナログ信号である受信信号をデジタル復調する前に基準電圧の切り替えを行うことができる。そのため受信機1は、受信不良状態からの即座の復旧を行うことができる。
また電力検出判定回路16は、CNR(電圧値(DET4))を用いて所望波のレベル判定や複数干渉波による相互変調歪の判定を行っている。電力検出判定回路16は、CNRを用いることにより実際の受信品質を考慮した正確な判定を行うことができる。
電力検出判定回路16は、検出した受信不良状態に応じて基準電圧を変化させている(上述のW,X,Y,Z)。そのため電力検出判定回路16は、受信状態に応じた細かな制御を行うことができる。
<実施の形態2>
続いて実施の形態2にかかる受信機1の構成及び動作について説明する。本実施の形態にかかる電力検出判定回路16は、実施の形態1とは異なる手順で所望波のレベル判定(図5 S105,S106)及び複数干渉波による相互変調歪の検出(図5 S108、S109)を行う。以下、実施の形態1と異なる点を中心に説明を行う。
図11は、本実施の形態にかかる受信機1の構成を示すブロック図である。本実施の形態にかかる受信機1を構成する各回路は、図4に示す構成と同じであるが信号の入出力関係が若干異なる。電力検出器102には、RFVGA101の出力信号ではなく、アンテナANTからの入力信号が供給される。そのため本実施の形態において電圧値(DET1)は、アンテナANTからの入力信号の電圧値となる。また差動増幅器104には、DAC103から出力される信号と、電力検出器19からの出力信号が供給される。低域通過フィルタ12からの出力信号は、フィルタ後の信号であるため所望波のみの成分とほぼ同視することができる。そこで受信機1は、低域通過フィルタ12からの出力信号の電圧値(DET3)を基にRFAGCループ回路10を制御する。
続いて、本実施の形態にかかる所望波のレベル判定(図5S105,S106)について図12(A)〜図12(D)及び図13のフローチャートを参照して説明する。図12(A)〜(D)では図中の実線は基準電圧の設定変更前(基準電圧=Z)の電圧遷移を示し、点線は基準電圧の設定変更後(基準電圧=X)の電圧遷移を示す。図13は、本実施の形態の所望波のレベル判定(S106)の詳細な流れを示すフローチャートである。なお、電力検出判定回路16の全体的な処理の流れ(S101〜S111)は図5と同様であるため、処理の流れに関する詳細な説明は省略する。
所望波のレベル判定を行う前提として、S104において隣接ch干渉波の電力レベルが低いことが判定されている。そのため、RFVGA利得制御信号の電圧値(DET0)が小さい場合、所望波の電力レベルが大きいことが想定される。そこで電力検出判定回路16は、CNRの品質基準値を基に定めた閾値Dに対応する基準電圧切替閾値と電圧値(DET0)を比較する。図12(B)は、電圧値(DET0)とANT入力電圧との関係を示す図である。図示するようにANT入力電圧が大きくなるに従い、電圧値(DET0)は小さくなっていく。そこで電力検出判定回路16は、電圧値(DET0)が基準電圧切替閾値以下であるか否かを判定する(図13 S1061)。電圧値(DET0)が基準電圧切替閾値以下ではない場合(図13 S1061:No)、電力検出判定回路16は所望波が所定レベルに達していないと判定する(図13 S1065)。
電圧値(DET0)が基準電圧切替閾値以下である場合(図13 S1061:Yes)、電力検出判定回路16は電圧値(DET1)と電圧値(DET3)に相関があるか否かを判定する(S1062)。図12(A)は、ANT入力電圧と電圧値(DET1)との関係を示す図である。図12(C)は、ANT入力電圧と低域通過フィルタ12の出力電圧値(DET3)との関係を示す図である。ANT入力電圧がRFVGA101の利得制御範囲を超えた場合、ANT入力電圧の上昇と比例するように電圧値(DET3)が上昇する(図12(C))。前提として隣接ch干渉波の電力レベルが低いことが判定されているため、アンテナANTからの入力信号の電圧値(DET1)と低域通過フィルタ12からの出力信号の電圧(DET3)に相関がある場合、所望波の電力レベルが高いことが想定される。そのため電力検出判定回路16は、電圧値(DET1)と電圧値(DET3)に相関があるか否かを判定する。電圧値(DET1)と電圧値(DET3)に相関が無い場合(図13 S1062:No)、電力検出判定回路16は所望波が所定レベルに達していないと判定する(図13 S1065)。
電圧値(DET1)と電圧値(DET3)に相関がある場合(図13 S1062:Yes)、電力検出判定回路16はCNR(DET4)が品質基準値を満たしているか否かを判定する(図13 S1063)。図12(D)は、CNR(DET4)とANT入力電圧との関係を示す図である。CNR(DET4)が品質基準値を満たしている場合(図13 S1063:Yes)、電力検出判定回路16は所望波の電力レベルが所定レベルに達していないと判定する(図13 S1065)。一方、CNR(DET4)が品質基準値を満たしていない場合(図13 S1063:No)、電力検出判定回路16は所望波の電力レベルが所定レベルに達していると判定する(図13 S1064)。
所望波の電力レベルが受信不良を起こすレベルと判定した場合(図13 S1064)、電力検出判定回路16は基準電圧をX(W<=X<Z)に切り替える。基準電圧が小さくなることにより、RFVGA利得制御信号の電圧が変化し始める点(RFAGC利得制御変化点)がANT入力電圧の小さくなる方向へシフトする(図12(B)点線)。すなわちRFVGA101の利得が早く減衰する。これにより、ANT入力電圧が高い場合のCNR(DET4)が改善する(図12(D)点線)。つまり受信感度可能範囲が広がる(図12(D)点線に示すようにANT入力電圧が高い状態の場合にCNRが改善する)ことにより、受信性能が向上する。
なお図13では、電力検出判定回路16は、図13のS1061〜S1063の判定をすべて満たす場合に所望波の電力レベルが高いと判定したが、必ずしもこれに限られない。電力検出判定回路16は、図13のS1061またはS1062の処理の少なくとも一方を行うことにより所望波のレベル判定を行ってもよい。しかしながら、図13のS1061〜S1063の判定を行うことにより所望波の電力レベルを正確に判定することができる。
続いて、本実施の形態にかかる複数干渉波による相互変調歪の検出及び判定(図5S108、S109)について図14(A)〜(D)及び図10のフローチャートを参照して説明する。処理の流れは実施の形態1と同様(図10と同様)である。当該判定の前提として、隣接ch干渉波の電力レベルが低く(S103:無し)、所望波の電力レベルも低い(S106:No)と判定されている。当該検出/判定処理は、実施の形態1と同様の3つのステップにわたって行われる。すなわち検出/判定処理を概略すると、ANT入力電圧(アンテナANTから入力される信号のトータル電圧)が大きく、所望波の電圧レベルが小さく、CNRが品質基準値以下であれば所望波以外の干渉波のトータル電力が大きいと判断し、図2に示すケースを生じ得ると判定する。
第1のステップとして電力検出判定回路16は、電圧値(DET1)が一定値以上であるか否かを判定する。電圧値(DET1)は、ANT入力電圧に比例して単調に増加する。図14(A)は、ANT入力電圧と電圧値(DET1)との関係を示す図である。電力検出判定回路16は、ANT入力電圧の閾値Eを定め、電力値(DET1)が閾値Eに対応する基準電圧切替閾値(第8閾値)以上であるかを判定する。電力値(DET1)が基準電圧切替閾値以上である場合、電力検出判定回路16はANT入力電圧が所定レベルよりも高いと判定する(図10 S1081:Yes)。
また実施の形態1と同様に電圧値(DET0)を用いてANT入力電圧の判定を行ってもよい。図14(B)は、ANT入力電圧と電圧値(DET0)との関係を示す図である。当該判定方法は、実施の形態1と同様であるため詳細な説明は省略する。
電圧値(DET1)が一定値以上である場合(図10S1081:Yes)、電力検出判定回路16は低域通過フィルタ12の出力信号の電圧値(DET3)が所定値以下であるか否かを判定する(S1082)。図14(C)は、所望波の電力レベルと低域通過フィルタ12の出力信号の電圧値(DET3)との関係を示す図である。図14(C)では、5段階の所望波の電力レベルの電圧変化を示している。図14(C)に示すように、所望波の電力レベルが高い場合には低域通過フィルタ12からの出力電圧値(DET3)が全体的に高くなる。そこで電力検出判定回路16は、所望波の期待値(第9閾値)と低域通過フィルタ12の出力電圧値(DET3)を比較することにより所望波の電力レベルが高いか否かを判定する(図10 S1082)。
電力検出判定回路16は、所望波の電力レベルが低い場合(図10 S1082:Yes)、図10のS1081の判定と合わせて干渉波のトータル電力レベルが高いものと推定してCNRの判定(図10 S1083)を行う。一方、所望波の電力レベル(すなわち電圧値(DET3))が高い場合(図10 S1082:No)、電力検出判定回路16は複数干渉波の相互変調歪の影響による受信不良が無いものと判定する(図10 S1085)。
電圧値(DET1)が高く(図10 S1081:Yes)、所望波の電力レベルが一定値以下である場合(図10 S1082:Yes)、電力検出判定回路16はCNRが品質基準値を満たすか否かを判定する(図10 S1083)。図14(D)は、ANT入力電圧とCNRの関係を示す図である。図示するように、ANT入力電圧が一定値以上を超えると、CNRは徐々に低くなる。電力検出判定回路16は、電圧値(DET4)が品質基準値を満たすか否かを判定する(図10 S1083)。
電力検出判定回路16は、CNR(DET4)が品質基準値を満たす場合(図10 S1083:Yes)、複数干渉波の相互変調歪の影響による受信不良が無いものと判定する(図10 S1085)。CNR(DET4)が品質基準値を満たさない場合(図10 S1083:No)、電力検出判定回路16は複数干渉波の相互干渉歪による受信不良が有るものと判定する(図10 S1084)。電力検出判定回路16は、複数干渉波の相互干渉歪による受信不良が有ると判定した場合(図10 S1084)、基準電圧=Y(W<=X<=Y<Z)となるように設定を変更する。一方で複数干渉波の相互干渉歪による受信不良が無いと判定した場合(図10 S1085)、電力検出判定回路16は基準電圧を初期値Xのままとする。
なお、上述のCNRの判定(図10 S1083)を行わない場合であっても、精度は落ちるものの電力検出判定回路16は複数の干渉波のトータル電圧レベルが高いことを検出できる。
基準電圧を小さくする(基準電圧=Y)ことにより、実施の形態1と同様にCNRが改善する。すなわち、RFVGA101の利得が早く減衰する(図14(B)点線)。これにより、ANT入力電圧が高い場合のCNR(DET4)が改善する(図14(D)点線)。
次に本実施の形態にかかる受信機1の効果について説明する。上述のように本実施の形態にかかる受信機1は、低域通過フィルタ12の出力信号によりRFAGCループ回路10を制御する構成である。当該構成であっても受信機1は、アンテナANTからの受信状況(隣接ch干渉波が存在する状態なのか、所望波の受信レベルが高い状態なのか、複数干渉波による影響を受けている状態なのか)を検出し、これに応じてRFAGCループ回路10を制御している。受信機1は、各電圧値(DET0〜DET4)を用いて受信状況を正確に判定してRFAGCループ回路10の利得制御を最良の状態とするため、受信性能を改善することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
なお、上述した実施の形態1または実施の形態2に記載の受信機1は、半導体基板の上に半導体集積回路として形成することができる。
1 受信機
10 RFAGCループ回路
101 RFVGA
102 電力検出器
103 D/A変換器
104 差動増幅器
11 周波数変換器
111 ミキサ回路
112 局部発振器
12 低域通過フィルタ
13 IF利得可変増幅器
14 A/D変換器
15 OFDM復調器
16 電力検出判定回路
17 A/D変換器
18 電力検出器
19 電力検出器

Claims (16)

  1. 利得制御信号に応じて利得を可変にできる機能を有し、受信信号を増幅して出力する電圧制御利得可変増幅器と、
    前記電圧制御利得可変増幅器の出力信号の周波数を変換した信号をフィルタするフィルタ回路と、
    前記フィルタ回路の出力信号を基にデジタル信号を生成する復調器と、
    前記利得制御信号の電圧値及び前記電圧制御利得可変増幅器の出力信号の電圧値及び前記受信信号の電圧値の少なくとも一つと、前記フィルタ回路の出力信号の電圧値と、前記フィルタ回路の中間ノードの電圧値と、を基に複数種類の受信不良状態に関する判定処理を行い、判定に従って前記利得制御信号を制御する電力検出判定回路と、
    を有する受信機。
  2. 前記復調器は、前記デジタル信号を生成すると共に、生成した前記デジタル信号の品質を示す品質電圧情報を出力し、
    前記電力検出判定回路は、前記利得制御信号の電圧値及び前記電圧制御利得可変増幅器の出力信号の電圧値及び前記受信信号の電圧値の少なくとも一つと、前記フィルタ回路の出力信号の電圧値と、前記フィルタ回路の中間ノードの電圧値と、に加えて前記品質電圧情報に基づいて前記判定処理を行う、
    請求項1に記載の受信機。
  3. 前記電力検出判定回路は、
    受信不良状態を検出した場合に、前記電圧制御利得可変増幅器の出力信号の電圧が低くなるように前記利得制御信号を制御する、
    請求項2に記載の受信機。
  4. 前記フィルタ回路は、能動素子を有する多段構成を持つ低域通過型フィルタである、
    請求項1に記載の受信機。
  5. 前記電力検出判定回路は、
    前記フィルタ回路の出力信号の電圧値と前記フィルタ回路の中間ノードの電圧値の差分値を第1閾値と比較し、当該比較により受信したいチャンネルの受信信号である所望波の隣接チャンネルの干渉波の受信レベルを算出し、当該受信レベルが一定値以上であるか否かに応じて前記利得制御信号の電圧値を切り替える、
    請求項3に記載の受信機。
  6. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、前記利得制御信号の電圧値が第2閾値以下であれば前記所望波の電力レベルが受信不良を起こすレベルと判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  7. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、前記利得制御信号の電圧値が第2閾値以下であり、前記電圧制御利得可変増幅器の出力信号の電圧値が第3閾値以上であれば前記所望波の電力レベルが受信不良を起こすレベルと判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  8. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、前記利得制御信号の電圧値が第2閾値以下であり、前記フィルタ回路の出力信号の電圧値が第4閾値以上であれば前記所望波の電力レベルが受信不良を起こすレベルと判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  9. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、
    前記電圧制御利得可変増幅器の出力信号の電圧値が第5閾値以上であり、前記フィルタ回路の出力信号の電圧値が第7閾値以下であり、前記品質電圧情報が品質基準値を満たしていなければ、前記所望波に対して複数干渉波の相互変調歪の影響が生じていると判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  10. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、
    前記利得制御信号の電圧値が第6閾値以下であり、前記フィルタ回路の出力信号の電圧値が第7閾値以下であり、前記品質電圧情報が品質基準値を満たしていなければ、前記所望波に対して複数干渉波の相互変調歪の影響が生じていると判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  11. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、
    前記受信信号の電圧値と前記フィルタ回路の出力信号の電圧値に所定の相関があれば、前記所望波の電力レベルが受信不良を起こすレベルと判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  12. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、
    前記受信信号の電圧値と前記フィルタ回路の出力信号の電圧値に所定の相関があり、前記品質電圧情報が品質基準値を満たさないときには、前記所望波の電力レベルが受信不良を起こすレベルと判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  13. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上ではなかった場合、
    前記受信信号の電圧値が第8閾値以上であり、前記フィルタ回路の出力信号の電圧値が第9閾値以下であり、前記品質電圧情報が品質基準値を満たしていなければ、前記所望波に対して複数干渉波の相互変調歪の影響が生じていると判定して前記利得制御信号の電圧値を切り替える、
    請求項5に記載の受信機。
  14. 前記電力検出判定回路は、
    前記隣接チャンネルの干渉波の受信レベルが一定値以上であった場合に、前記電圧制御利得可変増幅器の出力信号の電圧が最も低くなるように前記利得制御信号を制御する、
    請求項5に記載の受信機。
  15. 請求項1〜請求項14のいずれか1項に記載の受信機を備えた半導体集積回路。
  16. 利得制御信号に応じて利得を可変にできる増幅器により受信信号を増幅し、
    増幅した信号の周波数を変換した信号をフィルタし、
    フィルタ済みの信号を基にデジタル信号を生成し、
    前記利得制御信号の電圧値及び前記電圧制御利得可変増幅器の出力信号の電圧値及び前記受信信号の電圧値の少なくとも一つと、前記フィルタ回路の出力信号の電圧値と、前記フィルタ回路の中間ノードの電圧値と、を基に複数種類の受信不良状態に関する判定処理を行い、判定に従って前記利得制御信号を制御する、
    利得制御方法。
JP2013223361A 2013-10-28 2013-10-28 受信機、半導体集積回路及び利得制御方法 Expired - Fee Related JP6220221B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013223361A JP6220221B2 (ja) 2013-10-28 2013-10-28 受信機、半導体集積回路及び利得制御方法
US14/487,145 US9281792B2 (en) 2013-10-28 2014-09-16 Receiver and method for gain control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223361A JP6220221B2 (ja) 2013-10-28 2013-10-28 受信機、半導体集積回路及び利得制御方法

Publications (2)

Publication Number Publication Date
JP2015088775A true JP2015088775A (ja) 2015-05-07
JP6220221B2 JP6220221B2 (ja) 2017-10-25

Family

ID=52995449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223361A Expired - Fee Related JP6220221B2 (ja) 2013-10-28 2013-10-28 受信機、半導体集積回路及び利得制御方法

Country Status (2)

Country Link
US (1) US9281792B2 (ja)
JP (1) JP6220221B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088157A1 (fr) * 2018-11-06 2020-05-08 Parrot Faurecia Automotive Sas Dispositif electronique et procede de reception d'un signal radioelectrique, circuit integre implementant un tel dispositif
US11870406B2 (en) * 2022-03-14 2024-01-09 Rafael Microelectronics, Inc. Fast automatic gain control circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016121A (ja) * 1999-06-29 2001-01-19 Toshiba Corp フィルタ装置および無線受信装置
JP2006050585A (ja) * 2004-07-07 2006-02-16 Sharp Corp デジタル放送受信装置及び自動利得制御回路
JP2009016912A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 利得制御回路、受信機および受信機に用いられる利得制御方法
JP2009027329A (ja) * 2007-07-18 2009-02-05 Niigata Seimitsu Kk 自動利得制御回路
US20100040178A1 (en) * 2007-01-19 2010-02-18 Nextwave Broadband Inc. Transceiver with Receive Path Performance Diversity and Combiner with Jammer Detect Feedback
JP2011087034A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 受信回路及び半導体装置
JP2011211539A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体受信機と自動利得制御方法
US20130058439A1 (en) * 2011-09-06 2013-03-07 Ying-Yao Lin Receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598864B2 (en) * 2004-12-23 2013-12-03 Power Survey Llc Apparatus and method for monitoring and controlling detection of stray voltage anomalies
JPWO2011074193A1 (ja) * 2009-12-15 2013-04-25 パナソニック株式会社 自動利得制御装置及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016121A (ja) * 1999-06-29 2001-01-19 Toshiba Corp フィルタ装置および無線受信装置
JP2006050585A (ja) * 2004-07-07 2006-02-16 Sharp Corp デジタル放送受信装置及び自動利得制御回路
US20100040178A1 (en) * 2007-01-19 2010-02-18 Nextwave Broadband Inc. Transceiver with Receive Path Performance Diversity and Combiner with Jammer Detect Feedback
JP2009016912A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 利得制御回路、受信機および受信機に用いられる利得制御方法
JP2009027329A (ja) * 2007-07-18 2009-02-05 Niigata Seimitsu Kk 自動利得制御回路
JP2011087034A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 受信回路及び半導体装置
JP2011211539A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 半導体受信機と自動利得制御方法
US20130058439A1 (en) * 2011-09-06 2013-03-07 Ying-Yao Lin Receiver

Also Published As

Publication number Publication date
US9281792B2 (en) 2016-03-08
JP6220221B2 (ja) 2017-10-25
US20150117571A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5783251B2 (ja) 受信装置及び受信方法
US6741844B2 (en) Receiver for audio enhancement and method therefor
EP0999649B1 (en) Method and arrangement for linearizing a radio receiver
US9748993B2 (en) Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability
JP3180682B2 (ja) 受信機
JP2009124189A (ja) 自動利得制御回路
JPH0746148A (ja) Agc回路付受信機
US8804882B2 (en) Receiving apparatus, and computer readable memory medium that stores a program
TWI378667B (ja)
JP6220221B2 (ja) 受信機、半導体集積回路及び利得制御方法
WO2012017627A1 (ja) 高周波受信装置及び無線受信機
JP2000174644A (ja) Fm信号受信中ノイズを低減する方法及びレシ―バ
US20100284541A1 (en) Receiving apparatus
US20110085625A1 (en) Receiver and semiconductor device
JP2003174373A (ja) 隣接妨害検出装置および方法、ならびにその方法を利用可能な放送受信装置
JP4263123B2 (ja) 信号処理回路
US20090086859A1 (en) Receiving unit receiving digital television broadcasting
JP2007184693A (ja) Fmチューナ
JP2007013560A (ja) 周波数変換器及び無線機
JP2004153718A (ja) Agc制御回路及びagc増幅器制御方法
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP2010045706A (ja) ダイバーシティ受信装置とこれを用いた電子機器
US6977555B2 (en) Tuner circuit
JP4941165B2 (ja) 受信装置
JP5444084B2 (ja) 半導体受信機と自動利得制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R150 Certificate of patent or registration of utility model

Ref document number: 6220221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees