JP2008529392A - 利得制御可能な入力段を有する受信装置 - Google Patents

Abstract

受信装置は、入力端（SI）から出力端（SO）への信号方向に向かって、入力トランジスタ（Q1）および減衰器（D1、D2、R7-R12、C2-C5）を具える入力段（LNA）を有する。減衰器は、制御信号（VDC）によって決まる減衰を提供する。入力段は、制御信号に応じて、入力トランジスタにバイアスを付与するトランジスタバイアス回路（R2）を具える。

Description

本発明は、利得制御可能な入力段を有する受信装置に関するものである。この受信装置は、例えば、複数のチャネルをユーザの家庭に伝送するケーブルネットワークと結合できるデジタル・ビデオ・レコーダとすることができる。この種のデジタル・ビデオ・レコーダにおいては、利得制御可能な入力段は一般的に複数のチャネルをチューナに転送し、このチューナによって特定チャンネルの選択が可能となる。また、本発明は、受信装置の動作方法に関するものでもある。

米国特許第5,706,060号には、アンテナ信号を受信するＲＦ受信部を有するビデオレコーダが記載されている。ＲＦ受信部はインダクタンスに接続された２つの広帯域増幅器を含む。１つの広帯域増幅器は、ＲＦ受信部の入力増幅器を構成する。もう１つの広帯域増幅器は、アンテナ信号をテレビジョン受信機にループスルー供給する信号経路を構成する。

本発明の目的は、利得制御可能な入力段を有する受信装置を改良することにある。

本発明の一態様によれば、受信装置は、入力端から出力端への信号方向に向かって、入力トランジスタおよび減衰器を具える入力段を有する。減衰器は制御信号によって決まる減衰を提供する。入力段は、制御信号に応じて、入力トランジスタをバイアスするトランジスタバイアス回路を具える。

本発明は以下の状況を考慮に入れる。一般的に、ケーブルネットワークと結合される受信装置の入力段は、比較的強い信号を受信する。入力段の一部を形成する入力トランジスタはこれらの信号を増幅する。後段が非常に強い信号を受信するので、これらの後段が歪を生成し、その結果、受信品質を劣化させるという危険性がある。後段は、いわば、過負荷となる。入力段の一部を形成する減衰器は、この種の過負荷を防止するために、減衰を与えることができる。さらに、入力段が生成しうる歪が許容可能なレベルになるように、入力段の入力トランジスタがバイアスされる。ノイズはあまり重要ではない。一般的に、受信信号が比較的強いので、ノイズが比較的多いときでも、ＳＮ比は許容可能となる。

受信信号が比較的弱い場合もありうる。許容可能なＳＮ比を達成するために、入力段内の減衰を低減することができる。一般的な強い信号状況下より、弱い信号状況下では、減衰は小さくなる。減衰は、入力段が相当な信号利得を提供する点まで低減することができる。この信号利得は、後段が受信装置の総ノイズに寄与する程度を低減する。後段はノイズに比較的わずかな影響しか与えない。入力段はノイズに比較的大きな影響を与える。すなわち、入力段にほとんどあるいは全く減衰がないときでさえ、入力段は受信装置の総ノイズを実質的に決定する。

入力トランジスタは、入力段のノイズ特性を実質的に決定する。特に、ノイズ特性は入力トランジスタのバイアスによって決まる。一般に、入力トランジスタが比較的低いノイズを有する特定のバイアス範囲が存在する。この低いノイズバイアス範囲は、上述したような、一般的な強い信号状況に対して好適なバイアスと一致させる必要はない。従って、これらの一般的状況下で満足な性能を提供するように設計された入力段は、比較的多くのノイズを生成することがありうる。

上述した本発明の態様に従って、入力段は、制御信号に応じて入力トランジスタをバイアスするトランジスタバイアス回路を具え、制御信号を用いて減衰を制御する。

したがって、減衰が比較的小さいとき、すなわち、弱い信号状況の場合、入力トランジスタは低ノイズバイアスを有することができる。このことは、減衰が比較的大きいとき、すなわち、強い信号状況の場合に、入力トランジスタが強い信号バイアスになるのを妨げない。こういうわけで、本発明は、比較的良好な受信感度に寄与する、改良された低ノイズ動作を可能にする。

本発明のこれらのあるいはその他の態様を、図面を参照して、以下に詳細に説明する。

図１は、デジタル多用途ディスク（ＤＶＤ）レコーダもしくはハードディスクドライブ（ＨＤＤ）レコーダのようなデジタル・ビデオ・レコーダDVRまたは両者の組合せを示す。デジタル・ビデオ・レコーダDVRは、例えば、ケーブルネットワークのためのいわゆるセットトップボックスに含めることができる。一般的に、デジタル・ビデオ・レコーダDVRは主電源を有する。

デジタル・ビデオ・レコーダDVRは、入力端で受信された高周波スペクトルRFI内に存在する所望の信号を選択する。所望の信号はデータを伝送する。デジタル・ビデオ・レコーダDVRは、このデータをディスクに記録する。デジタル・ビデオ・レコーダDVRは、破線で図示するテレビ・セットTVSあるいは任意の他種の受信装置と結合することができる。

デジタル・ビデオ・レコーダDVRは、利得制御可能な入力段LNA、チューナTUN、デコーダDECおよびレコーダRECを具える。利得制御可能な入力段LNAは高周波スペクトルRFを増幅する。利得制御可能な入力段LNAは、２つの出力信号、すなわち、制御可能利得増幅された高周波スペクトルRFGCと、固定利得増幅された高周波スペクトルRFGFとを供給する。デジタル・ビデオ・レコーダDVRのチューナTUNは、制御可能利得増幅された高周波スペクトルRFGCを受信する。テレビ・セットTVSは、固定利得増幅された高周波スペクトルRFGFを受信する。このように、固定利得増幅された高周波スペクトルRFGFは、図１に示すテレビ・セットTVSのような１つ以上の他の装置に供給することができる、いわゆるループスルー信号（loop-through signal）を構成する。

チューナTUNは、制御可能利得増幅高周波スペクトルRFGCに応じて、中間周波信号IFを供給する。中間周波信号IFは、高周波スペクトルRFI内の所望の信号が周波数シフトされたものである。高周波スペクトルRFI内の他の信号は、比較的に大きく減衰される。デコーダDECは、中間周波信号IFから記録可能なデータDATを読み出す。記録可能なデータDATは、例えば、映画を表示することができる。レコーダRECは、記録可能なデータDATを、デジタル・ビデオ・レコーダDVR内のディスクに記録する。

チューナTUNは、比較的に強い信号が受信品質を劣化させることを防止する自動利得制御回路ＡＧＣを具えることができる。そのために、自動利得制御回路ＡＧＣは、チューナが提供する信号利得を調整する。信号利得は、弱信号受信状況下では比較的高い。逆に、信号利得は、強信号受信状況下では比較的低い。信号利得を決定する自動利得制御電圧Vagcは、比較的強い信号あるいは比較的弱い信号が高周波スペクトルRFI内に存在するか否かを示す。

図２は利得制御可能な入力段LNAを示す。利得制御可能な入力段LNAは、高周波スペクトルRFIを受信する入力SIと、制御可能利得増幅された高周波スペクトルRFGCを供給する出力端SOとを具える。利得制御可能な入力段LNAは、固定利得増幅された高周波スペクトルRFGFを供給するループスルー出力端LTをさらに具える。利得制御可能な入力段LNAは、利得制御値VGを受信する利得制御入力端を有する。利得制御値VGは、例えば、図１に破線で示すチューナの自動利得制御電圧Vagcとすることができる。

利得制御可能な入力段LNAは、入力トランジスタQ1、２つのダイオードD1、D2、様々な抵抗R1、R2、・・・、R12、様々なキャパシタンスC1、C2、・・・、C6、様々なインダクタンスL1、L2、L3、L4を具える。利得制御可能な入力段LNAは、電源ラインVCCおよび信号接地グラウンドラインGNDを有し、それらの間に電源電圧が印加される。利得制御可能な入力段LNAは、広帯域のインピーダンス整合回路WIM、信号分割回路SPCおよび制御インターフェース回路CICをさらに具える。制御インターフェース回路CICは、利得制御可能な入力段LNAが受信する利得制御値VGによって決まる、制御可能なダイオードバイアス電圧VDCを供給する。

以下、上述した要素のそれぞれの役割を、入力端SIから出力端SOへの信号方向に向かって、簡単に説明する。

広帯域のインピーダンス整合回路WIMによって、利得制御可能な入力段LNAは、比較的広い周波数レンジ全体にわたって、所望のインピーダンスレンジ内の入力インピーダンスを有することができる。一般的に、所望のインピーダンスレンジは、５０オームまたは７５オームの中心値を有する。従って、その入力がケーブルネットワークに結合されたとき、利得制御可能な入力段LNAにおける信号の反射は比較的小さい。言い換えると、利得制御可能な入力段LNAは、比較的広い周波数レンジ全体にわたって比較的小さい反射損失を有する。広帯域のインピーダンス整合回路WIMは、例えば、いわゆるＬ型、Ｔ型またはΠ型に結合されたさまざまなインダクタンスおよびキャパシタンスまたはそれらの任意の組合せをも含むことができる。

抵抗R1、R2、R3、R4、R5およびインダクタンスL1、L2によって、バイアス電流IBを入力トランジスタQ1に流すことができる。バイアス電流IBは、抵抗R1、R2、R3、R4、R5の各値および制御インターフェース回路CICが供給する制御可能なダイオードバイアス電圧VDCによって決まる。抵抗R3、R4、キャパシタンスC1およびインダクタンスL1は、入力トランジスタQ1のコレクタとベース間でフィードバック回路を構成する。入力トランジスタQ1のエミッタと信号グラウンドとの間に結合された抵抗R5もまた、所定の信号フィードバックを提供する。入力トランジスタQ1は、これらのフィードバック要素が実質的に決定する信号利得を提供する。インダクタンスL2は、入力トランジスタQ1のコレクタ負荷インピーダンスを構成する。

増幅された入力信号は、入力トランジスタQ1のコレクタに存在する。信号分割回路SPCは、増幅信号を２つの信号部分に分割する。一方の信号部分はループスルー出力端LTに流れる。他方の信号部分は減衰器を経て出力端SOに流れる。出力端SOはこのように、入力トランジスタQ1が供給する増幅信号の減衰した信号を受信する。

２つのダイオードD1およびD2は、入力トランジスタQ1と出力端SOとの間にある減衰器の核を形成する。減衰器は、インダクタンスL3及びL4と、キャパシタンスC2、C3、C4及びC5と、抵抗R6、R7、R8、R9、R10、R11及びR12をさらに具える。

抵抗R6およびR7は、電源ラインVCCおよび信号グラウンドラインGNDの間に結合された分圧器を形成する。この分圧器は上部ダイオードバイアス電圧VDUを供給する。同様に、抵抗R11およびR12は他の分圧器を形成し、下部ダイオードバイアス電圧VDLを供給する。上部ダイオードバイアス電圧VDUは、下部ダイオードバイアス電圧VDLよりダイオード接合電圧の２倍ほど高いことが好ましい。

ダイオードD1は、インダクタンスL3を経て上部ダイオードバイアス電圧VDUを受信するアノードと、抵抗R9およびインダクタンスL4を経て制御可能なダイオードバイアス電圧VDCを受信するカソードとを有する。ダイオードD2は、抵抗R9、インダクタンスL4および抵抗R10を経て制御可能なダイオードバイアス電圧VDCを受信するアノードと、下部ダイオードバイアス電圧VDLを受信するカソードとを有する。

インダクタンスL3およびL4は、信号転送を阻止するという意味において、信号デカップリングを提供する。キャパシタンスC2およびC5は、直流転送を阻止するという意味において、直流デカップリングを提供する。キャパシタンスC3、C4およびC6は、信号グラウンドへ短絡するという意味において、信号グラウンドカップリングを提供する。

利得制御可能な入力段LNAは、制御可能なダイオードバイアス電圧VDCが比較的高い値を有するとき、低利得モードで動作する。例えば、制御可能なダイオードバイアス電圧VDCが上部ダイオードバイアス電圧VDUより高いとき、低利得モードが適用される。ダイオードD1のアノードが上部ダイオードバイアス電圧VDUを受信し、カソードが制御可能なダイオードバイアス電圧VDCを受信することを思い出されたい。従って、低利得モードでは、ダイオードD1のアノードは、カソードが受信する電圧より低い電圧を受信する。その結果、ダイオードD1は実質的に非導通となるので、比較的高いインピーダンスを構成する。逆に、ダイオードD2は、実質的に導通しているので、比較的低いインピーダンスを構成する。これは、ダイオードD2のアノードが受信する制御可能なダイオードバイアス電圧VDCが、カソードが受信する下部ダイオードバイアス電圧VDLより、少なくとも１つのダイオード接合電圧分だけ高いためである。

低利得モードでは、入力トランジスタQ1からの出力端SOまでの減衰は比較的大きい。抵抗R8およびR10は、その減衰を実質的に決定する。低利得モードでは、ダイオードD1は開回路とみなすことができ、ダイオードD2は短絡とみなすことができる。

利得制御可能な入力段LNAは、制御可能なダイオードバイアス電圧VDCが比較的低い値を有するとき、高利得モードで動作する。例えば、制御可能なダイオードバイアス電圧VDCが下部ダイオードバイアス電圧VDLより低いとき、高利得モードが適用される。ダイオードD1は実質的に導通しているので、比較的低いインピーダンスを構成する。これは、ダイオードD1のアノードが受信する上部イオードバイアス電圧VDUが、カソードが受信する制御可能なダイオードバイアス電圧VDCより、少なくとも１つのダイオード接合電圧分だけ高いためである。逆に、ダイオードD2は実質的に非導通であるので、比較的高いインピーダンスを構成する。これは、ダイオードD2のカソードが受信する下部ダイオードバイアス電圧VDLが、アノードが受信する制御可能なダイオードバイアス電圧VDCより高いためである。

高利得モードでは、入力トランジスタQ1からの出力端SOまでの減衰は比較的小さい。高利得モードでは、ダイオードD1は短絡とみなすことができる、ダイオードD2は開回路とみなすことができる。抵抗R8およびR10は、ほとんど影響せず、大きい信号損失を導入しない。

高利得モードでは、利得制御可能な入力段LNAが入力端SIから出力端SOまでの信号利得を提供する。この信号利得は、入力トランジスタQ1が提供する信号利得と実質的に一致する。信号利得は、チューナTUNがデジタル・ビデオ・レコーダDVRの受信感度に影響を及ぼす程度を低減する。チューナ・ノイズは比較的わずかな影響しか与えない。逆に、利得制御可能な入力段LNAが生成するノイズは、比較的大きい影響を与える。すなわち、利得制御可能な入力段LNAは、高利得モードにおける受信感度を実質的に決定する。

入力トランジスタQ1を流れるバイアス電流IBにより、利得制御可能な入力段LNAが生成するノイズが実質的に決まる。ノイズは、特定のバイアス電流範囲において比較的少ない。この低ノイズのバイアス電流範囲は、入力トランジスタQ1が低利得モードにおいて好適に動作する別のバイアス電流範囲と必ずしも一致させる必要はない。

図２に示す利得制御可能な入力段LNAにおいて、入力トランジスタQ1のバイアス電流IBは、制御可能な減衰を提供する２つのダイオードD1およびD2に印加される制御可能なダイオードバイアス電圧VDCによって決まる。制御可能なダイオードバイアス電圧VDCは、抵抗R2によって、バイアス電流IBに影響を及ぼす。制御可能なダイオードバイアス電圧VDCが減少すると、抵抗R2はバイアス電流IBを減少させる。従って、バイアス電流IBは、低利得モードより高利得モードのとき低い。このバイアス電流IBの減少によって、入力トランジスタQ1が生成するノイズが低減する。その結果、利得制御可能な入力段LNAは、高利得モードにおいて、比較的良好なノイズ特性を有する。その上、上述したように、デジタル・ビデオ・レコーダは比較的良好な受信感度を有する。

上述した低利得モードおよび高利得モードは、２つの極端な例である。利得制御可能な入力段は、これらの２つの極端な例の間にある多数の異なるモードで動作することができる。この点に関し、制御インターフェース回路CICが、利得制御値VGに応じて、制御可能なダイオードバイアス電圧VDCを連続的に調整することができる点に留意する必要がある。また、制御インターフェース回路CICは、制御可能なダイオードバイアス電圧VDCを離散的なステップで調整することもできる。図１に示すチューナTUNの自動利得制御電圧Vagcが利得制御値VGを構成できることは上述したとおりである。その場合、制御インターフェース回路CICは、直流シフト回路および、必要に応じて、インバータを具えることができる。

下表は、利得制御可能な入力段LNAの信号利得と、利得制御可能な入力段LNA内の入力トランジスタQ1のバイアス電流IBと関係の一例を示す。
信号利得： バイアス電流（IB）：
−１５．０ｄＢ ７０ｍＡ
−１０．０ｄＢ ６２ｍＡ
−５．０ｄＢ ５８ｍＡ
０．０ｄＢ ４５ｍＡ
＋５．０ｄＢ ２５ｍＡ

図面を参照しながら上述した詳細な説明は、請求項１に記載されている以下の特性を示す。受信装置（DVR）は、入力端（SI）から出力端（SO）への信号方向に向かって、入力トランジスタ（Q1）および減衰器（D1、D2、R7-R12、C2-C5）を具える入力段（LNA）を有する。減衰器は制御信号（VDC）によって決まる減衰を提供する。トランジスタバイアス回路（R2）は、制御信号に応じて、入力トランジスタをバイアスする。

さらに、上述した詳細な説明は、請求項２に記載されている以下の選択的な特性を示す。トランジスタバイアス回路（R2）は、減衰を減少させる制御信号（VDC）の変化に応じて、入力トランジスタ（Q1）を流れるバイアス電流（IB）を減少させる。多くの実施例において、このような減衰に依存するバイアスは、弱信号状況下で入力トランジスタノイズを低減する。

さらに、上述した詳細な説明は、請求項３に記載されている以下の選択的な特性を示す。減衰器（D1、D2、R7-R12、C2-C5）は、入力トランジスタ（Q1）および出力端（SO）の間に結合される直列結合ダイオード（D1）と、出力端（SO）および信号グラウンド（GND）の間に結合されるシャント結合ダイオード（D2）とを具える。ダイオードバイアス回路（R9、L4）は、制御信号（VDC）に応じて、直列結合ダイオードおよびシャント結合ダイオードにバイアスを付与する。これらの特性によって、低歪信号減衰が可能となる。

さらに、上述した詳細な説明は、請求項４において引用される以下の選択的な特性を示す。減衰器（D1、D2、R7-R12、C2-C5）は、直列結合ダイオード（D1）と並列に結合されるシャント結合抵抗（R8）および、シャント結合ダイオード（D2）と直列に結合される直列結合抵抗（R10）を具える。これらの特性によって、さらに、低歪信号減衰が可能となる。

さらに、上述した詳細な説明は、請求項６に記載されている以下の選択的な特性を示す。受信装置は、入力信号（RFGC）を入力段（LNA）の出力端（SO）から受信するチューナ（TUN）を具える。チューナ（TUN）は、自動利得制御信号（Vagc）を供給する自動利得制御回路（ＡＧＣ）を具える。受信装置は、入力段（LNA）に対する制御信号（VDC）をチューナの自動利得制御信号から引き出す結合回路（CIC）を具える。これらの特性によって、費用効率の高い実施が可能となる。

上述した特性は、多数の異なる方法で実現することができる。これを説明するために、いくつかの代替例を簡単に示す。

入力トランジスタは、電界効果トランジスタまたは任意の他種のトランジスタとすることができる。バイアス回路は能動素子を具えることができる。例えば、図１に示す利得制御可能な増幅器LNAが、入力トランジスタQ1がＮＰＮでなくＰＮＰトランジスタに変更されたと仮定する。その場合、バイアス回路は、減衰が減少するとき、ＰＮＰトランジスタのバイアス電流の減少を達成するために、反転トランジスタを具えることができる。

減衰器は、トランジスタベースの減衰器または任意の他種の減衰器とすることができる。減衰を決定する制御信号は、電圧でなく電流とすることもできる。その点で、図２に示す利得制御可能な増幅器LNAが受信する利得制限値VGはデジタル値とすることができる点に留意する必要がある。この種のデジタル値は、デジタル・ビデオ・レコーダDVRに含まれる制御装置から発生させることができる。代案として、利得制御可能な増幅器LNAは、利得制御値VGを発生する信号レベル検出器を具えてもよい。このような実施例では、利得制御値VGは他の機能要素から発生させる必要はない。

図２に示す利得制御可能な入力段LNA内の信号分割回路SPCが信号ループスルーを可能にしているが、この種の信号分割回路は信号ループスルーを必要としない実施例では省略することができる。利得制御可能な入力段LNAはケーブルネットワーク接続可能な受信装置（例えば、図１に示すデジタル・ビデオ・レコーダDVR）で特に有利であるが、利得制御可能な入力段LNAは他方式の受信装置でも効果的に用いることができる。

ハードウェア要素、ソフトウェア要素、あるいはその両者によって、機能を実現する多数の方法がある。この点で、図面は非常に概略的であり、各々が本発明の１つの可能な実施形態を示しているに過ぎない。このように、図面は、種々のブロックとして種々の機能を示すが、これは、ハードウェアまたはソフトウェアの単一要素が複数の機能を実行することを除外するわけではない。また、ハードウェア、ソフトウェアまたはその両者の組立てが機能を実行することを除外するわけではない。

上述した本明細書の記述では、図面を参照する詳細な説明は例示であり、本発明を限定するわけではない。特許請求の範囲内の多数の変形例が存在する。「具えている」という単語は、請求項に列記されたもの以外の要素またはステップの存在を除外しない。単数形で述べる要素またはステップは複数の要素またはステップの存在を除外するものではない。

デジタル・ビデオ・レコーダを示すブロックダイヤグラムである。 デジタル・ビデオ・レコーダの利得制御可能な入力段を示す回路図である。

Claims (8)

1. 入力段を有する受信装置において、
   前記入力段が、入力端から出力端への信号方向に向かって、
   入力トランジスタと、
   制御信号に応じた減衰を提供する減衰器とを具えるとともに、
   前記入力段が、前記制御信号に応じて前記入力トランジスタをバイアスするように構成されたランジスタバイアス回路を具えること、
   を特徴とする受信装置。
2. 前記トランジスタバイアス回路が、減衰を減少させる制御信号の変化に応じて、前記入力トランジスタを流れるバイアス電流を減少させるように構成されていることを特徴とする請求項１に記載の受信装置。
3. 前記減衰器が、
   前記入力トランジスタおよび前記出力端の間に結合された直列結合ダイオードと、
   前記出力端および信号グラウンドの間に結合されたシャント結合ダイオードと、
   前記制御信号に応じて、前記直列結合ダイオードおよび前記シャント結合ダイオードにバイアスを付与するように構成されたダイオードバイアス回路と、
   を具えることを特徴とする請求項１に記載の受信装置。
4. 前記減衰器が、
   前記直列結合ダイオードと並列に結合されたシャント結合抵抗と、
   前記シャント結合ダイオードと直列に結合された直列結合抵抗と、
   を具えることを特徴とする請求項３に記載の受信装置。
5. 前記入力段の前記出力端から入力信号を受信するよう結合されたチューナを具えることを特徴とする請求項１に記載の受信装置。
6. 前記チューナが、自動利得制御信号を供給する自動利得制御回路を具え、
   前記受信装置が、前記チューナの前記自動利得制御信号から前記入力段に対する前記制御信号を引き出すよう構成された結合回路を具えている、
   ことを特徴とする請求項５に記載の受信装置。
7. 前記入力段が、前記入力端と前記入力トランジスタと間に結合された広帯域のインピーダンス整合回路を具えていることを特徴とする請求項１に記載の受信装置。
8. 入力段を有する受信装置の動作方法において、
   前記入力段が、入力端から出力端への信号方向に向かって、入力トランジスタと、制御信号に応じた減衰を提供する減衰器とを具えるとともに、
   前記方法が、前記制御信号に応じて前記入力トランジスタをバイアスするトランジスタバイアスステップを具えることを特徴とする方法。

Images