JP2962800B2 - 可変バンドパスフィルタの制御回路 - Google Patents
可変バンドパスフィルタの制御回路Info
- Publication number
- JP2962800B2 JP2962800B2 JP2260778A JP26077890A JP2962800B2 JP 2962800 B2 JP2962800 B2 JP 2962800B2 JP 2260778 A JP2260778 A JP 2260778A JP 26077890 A JP26077890 A JP 26077890A JP 2962800 B2 JP2962800 B2 JP 2962800B2
- Authority
- JP
- Japan
- Prior art keywords
- bpf
- output
- signal
- frequency
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は可変バンドパスフィルタの制御回路に関
し、特にたとえば集積回路内に構成された可変バンドパ
スフィルタを自動的に制御する、制御回路に関する。
し、特にたとえば集積回路内に構成された可変バンドパ
スフィルタを自動的に制御する、制御回路に関する。
最近、VTR等の画像記録再生装置に使用される集積回
路は、可変フィルタを内蔵し、集積回路の内部でまたは
外部からその可変フィルタを自動的に調整するように構
成される傾向がある。
路は、可変フィルタを内蔵し、集積回路の内部でまたは
外部からその可変フィルタを自動的に調整するように構
成される傾向がある。
従来、この種の可変バンドパスフィルタ（Variable B
and−Pass Filter:以下、単に「BPF」という。）を自動
的に制御する方法として、第６図または第７図図示の方
法が知られている。
and−Pass Filter:以下、単に「BPF」という。）を自動
的に制御する方法として、第６図または第７図図示の方
法が知られている。
第６図の従来のBPFの制御回路１では、制御される第
１および第２のBPF2aおよび2bと基準BPF3とが用いられ
る。BPF2a,2bおよび３は、それぞれの間での強い相関を
確保するために、実際の集積回路内では、同一の回路形
態、同一の定数および同一のパターン形態で形成され
る。
１および第２のBPF2aおよび2bと基準BPF3とが用いられ
る。BPF2a,2bおよび３は、それぞれの間での強い相関を
確保するために、実際の集積回路内では、同一の回路形
態、同一の定数および同一のパターン形態で形成され
る。
そして、基準BPF3の入力には、図示しない基準信号源
からの所定の周波数を有する基準信号が与えられ、基準
BPF3の出力が位相比較器４に与えられる。位相比較器４
では、基準BPF3の出力と基準信号との位相を比較して、
基準BPF3を制御するための制御信号（制御電圧または制
御電流）を出力する。
からの所定の周波数を有する基準信号が与えられ、基準
BPF3の出力が位相比較器４に与えられる。位相比較器４
では、基準BPF3の出力と基準信号との位相を比較して、
基準BPF3を制御するための制御信号（制御電圧または制
御電流）を出力する。
BPFは、一般に、第8A図に示す特性を有するものであ
り、基準周波数f0のとき位相が０゜となり、周波数が高
い方向にずれているときは位相が−90゜まで変化し、一
方周波数が低い方向にずれているときは位相が＋90゜ま
で変化する。したがって、位相比較器４からの制御信号
のレベルは、基準BPF3の出力の位相のずれすなわち周波
数ずれの程度を表し、この制御信号によって基準BPF3を
制御することによって、基準BPF3の中心周波数を基準信
号の周波数f0と一致するように調整できる。
り、基準周波数f0のとき位相が０゜となり、周波数が高
い方向にずれているときは位相が−90゜まで変化し、一
方周波数が低い方向にずれているときは位相が＋90゜ま
で変化する。したがって、位相比較器４からの制御信号
のレベルは、基準BPF3の出力の位相のずれすなわち周波
数ずれの程度を表し、この制御信号によって基準BPF3を
制御することによって、基準BPF3の中心周波数を基準信
号の周波数f0と一致するように調整できる。
一方、前述のように被制御BPF2aおよび2bは基準BPF3
と強い相関を有するものであるため、基準BPF3を制御す
る制御信号をこれらBPF2aおよび2bの制御信号として与
えることによって、BPF2aおよび2bが基準BPF3と同じ態
様で制御され、結果的に、BPF2aおよび2bの中心周波数
が基準信号の周波数f0に一致する。
と強い相関を有するものであるため、基準BPF3を制御す
る制御信号をこれらBPF2aおよび2bの制御信号として与
えることによって、BPF2aおよび2bが基準BPF3と同じ態
様で制御され、結果的に、BPF2aおよび2bの中心周波数
が基準信号の周波数f0に一致する。
なお、第６図図示の従来回路の場合、基準BPF3はオー
ルパスフィルタに代えられてもよい。この場合、オール
パスフィルタは、たとえば、第8B図図示のような特性を
有する。すなわち、オールパスフィルタでは、基準周波
数f0のときには−180゜の位相を有し、周波数が高くな
ると−360゜まで位相が変化しかつ周波数が低くなると
０゜まで位相が変化する。したがって、基準BPF3に代え
てオールパスフィルタが用いられても、先に説明したと
同様の動作が行われ得る。
ルパスフィルタに代えられてもよい。この場合、オール
パスフィルタは、たとえば、第8B図図示のような特性を
有する。すなわち、オールパスフィルタでは、基準周波
数f0のときには−180゜の位相を有し、周波数が高くな
ると−360゜まで位相が変化しかつ周波数が低くなると
０゜まで位相が変化する。したがって、基準BPF3に代え
てオールパスフィルタが用いられても、先に説明したと
同様の動作が行われ得る。
第７図図示の別の従来のBPFの制御回路１では、BPFの
出力は基準周波数f0で位相０゜でありかつ以上のゲイン
を有するループでBPFの出力を入力に正帰還させるとBPF
はf0発振することをを利用する。すなわち、第７図の従
来技術では、基準BPF3の出力と入力との間に１以上のゲ
インを有するアンプ５が接続され、そのアンプ５を通し
て基準BPF3の出力が入力に正帰還される。そして、基準
BPF3の発振出力信号と基準信号とが位相比較器４によっ
て比較され、この位相比較器４から制御信号が出力され
る。この制御信号が、第６図の従来技術と同様に、被制
御BPF2aおよび2bならびに基準BPF3に与えられる。
出力は基準周波数f0で位相０゜でありかつ以上のゲイン
を有するループでBPFの出力を入力に正帰還させるとBPF
はf0発振することをを利用する。すなわち、第７図の従
来技術では、基準BPF3の出力と入力との間に１以上のゲ
インを有するアンプ５が接続され、そのアンプ５を通し
て基準BPF3の出力が入力に正帰還される。そして、基準
BPF3の発振出力信号と基準信号とが位相比較器４によっ
て比較され、この位相比較器４から制御信号が出力され
る。この制御信号が、第６図の従来技術と同様に、被制
御BPF2aおよび2bならびに基準BPF3に与えられる。
第６図および第７図のいずれの従来技術においても、
BPF2a,2bおよび３は、同一集積回路チップ上に形成され
るため比較的強い相関を示すが、集積回路内の素子のば
らつきによって、各BPF2a,2bおよび３が同じ周波数f0に
調整されるべき場合には、実際には、±２％程度のばら
つきがある。
BPF2a,2bおよび３は、同一集積回路チップ上に形成され
るため比較的強い相関を示すが、集積回路内の素子のば
らつきによって、各BPF2a,2bおよび３が同じ周波数f0に
調整されるべき場合には、実際には、±２％程度のばら
つきがある。
また、BPF2aとBPF2bとが異なる周波数に調整されるべ
き場合、たとえば、基準BPF3の中心周波数とBPF2aの中
心周波数とを同じに調整し、BPF2bの中心周波数を基準B
PF3のそれの1/2に調整する場合、位相比較器４からの制
御電流を1/2してBPF2bに与える。この場合、制御電流を
調整する回路の素子のばらつきも加わるので、周波数は
約５％程度ばらつく。
き場合、たとえば、基準BPF3の中心周波数とBPF2aの中
心周波数とを同じに調整し、BPF2bの中心周波数を基準B
PF3のそれの1/2に調整する場合、位相比較器４からの制
御電流を1/2してBPF2bに与える。この場合、制御電流を
調整する回路の素子のばらつきも加わるので、周波数は
約５％程度ばらつく。
さらに、第６図の従来技術において、高精度化の要求
に応えるために、基準フィルタとしてＱの高いBPFを用
いたとき、基準周波数f0と基準BPFの周波数とがずれて
いると、基準BPFからの出力レベルが小さくなっていま
い、基準BPFが制御不可能になる場合がある。
に応えるために、基準フィルタとしてＱの高いBPFを用
いたとき、基準周波数f0と基準BPFの周波数とがずれて
いると、基準BPFからの出力レベルが小さくなっていま
い、基準BPFが制御不可能になる場合がある。
それゆえに、この発明の主たる目的は、精度よくBPF
を制御できる、BPFの制御回路を提供することである。
を制御できる、BPFの制御回路を提供することである。
この発明は、簡単にいえば、基準信号を与えるための
基準信号付与手段、BPFからの出力信号と基準信号とを
位相比較してBPFを制御するための制御信号を出力する
位相比較手段、BPFの出力信号を受けるレベル制限手
段、およびレベル制限手段からの出力と基準信号とを重
畳的にBPFの入力に与える加算手段を備える、BPFの制御
回路である。
基準信号付与手段、BPFからの出力信号と基準信号とを
位相比較してBPFを制御するための制御信号を出力する
位相比較手段、BPFの出力信号を受けるレベル制限手
段、およびレベル制限手段からの出力と基準信号とを重
畳的にBPFの入力に与える加算手段を備える、BPFの制御
回路である。
BPFの入力には、加算手段によって、基準信号とレベ
ル制限手段を経たBPFの出力とが重畳された信号が与え
られる。基準信号の周波数とBPFの周波数とがずれてBPF
の出力に含まれる基準信号成分レベルが一定以下になる
と、レベル制御手段を含む正帰還ループが形成され、BP
Fは発振する。したがって、位相比較手段では、BPFから
の発振出力と基準信号とを位相比較することになる。
ル制限手段を経たBPFの出力とが重畳された信号が与え
られる。基準信号の周波数とBPFの周波数とがずれてBPF
の出力に含まれる基準信号成分レベルが一定以下になる
と、レベル制御手段を含む正帰還ループが形成され、BP
Fは発振する。したがって、位相比較手段では、BPFから
の発振出力と基準信号とを位相比較することになる。
なお、基準信号の周波数とBPFの中心周波数とのずれ
が比較的小さいときには、BPFは発振せず、位相比較手
段はBPFの出力に含まれる基準信号成分と基準信号とを
比較する。
が比較的小さいときには、BPFは発振せず、位相比較手
段はBPFの出力に含まれる基準信号成分と基準信号とを
比較する。
或る実施例では、位相比較手段からの制御信号は、直
接、そのBPFに与えられるが、別の実施例では、制御信
号は被制御BPFに与えられる。前者の実施例では、前述
の重畳信号または入力信号がスイッチによって切り換え
られて、時分割態様で、BPFの入力に与えられる。そし
て、必要に応じて、BPFの出力にスイッチおよびサンプ
ルホールド回路が接続され、BPFの出力信号に含まれる
基準信号を除去する。
接、そのBPFに与えられるが、別の実施例では、制御信
号は被制御BPFに与えられる。前者の実施例では、前述
の重畳信号または入力信号がスイッチによって切り換え
られて、時分割態様で、BPFの入力に与えられる。そし
て、必要に応じて、BPFの出力にスイッチおよびサンプ
ルホールド回路が接続され、BPFの出力信号に含まれる
基準信号を除去する。
この発明によれば、基準信号の周波数とBPFの周波数
とがずれたとき自動的にBPFによって発振回路を構成す
るようにしているので、従来技術と異なり、BPFが制御
不能状態になることがなく、BPFを安定かつ確実に制御
することができる。
とがずれたとき自動的にBPFによって発振回路を構成す
るようにしているので、従来技術と異なり、BPFが制御
不能状態になることがなく、BPFを安定かつ確実に制御
することができる。
この発明の上述の目的、その他の目的、特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第１図に示すこの発明の一実施例のBPF回路10は、BPF
12を含み、このBPF12の入力にはスイッチ14が接続さ
れ、出力にはスイッチ16が接続される。スイッチ14の接
点14aには入力信号が与えられ、接点14bには加算器18の
出力が与えられる。スイッチ14は、制御バルブによって
切り換えられ、したがって、BPF12には、時分割態様
で、入力信号または加算器18の出力が与えられる。具体
的には、入力信号がクロマ信号の場合、クロマ信号とバ
ースト信号との間の期間には、加算器18の出力がBPF12
に与えられるように、スイッチ14は接点14b側に切り換
えられる。
12を含み、このBPF12の入力にはスイッチ14が接続さ
れ、出力にはスイッチ16が接続される。スイッチ14の接
点14aには入力信号が与えられ、接点14bには加算器18の
出力が与えられる。スイッチ14は、制御バルブによって
切り換えられ、したがって、BPF12には、時分割態様
で、入力信号または加算器18の出力が与えられる。具体
的には、入力信号がクロマ信号の場合、クロマ信号とバ
ースト信号との間の期間には、加算器18の出力がBPF12
に与えられるように、スイッチ14は接点14b側に切り換
えられる。
スイッチ16もまた制御パルスによってオンまたはオフ
され、スイッチ16がオフの間、BPF12の出力はサンプル
ホールド回路20によってサンプルホールドされる。した
がって、スイッチ14を通してクロマ信号がBPF12に入力
されているときには、BPF12の出力がスイッチ16を通し
てそのまま出力される。しかしながら、加算切器18の出
力がBPF12に入力されている期間では、サンプルホール
ド回路20の出力が出力信号として導出される。したがっ
て、出力信号（クロマ信号）に基準信号が重畳されて出
力されるのが防止される。
され、スイッチ16がオフの間、BPF12の出力はサンプル
ホールド回路20によってサンプルホールドされる。した
がって、スイッチ14を通してクロマ信号がBPF12に入力
されているときには、BPF12の出力がスイッチ16を通し
てそのまま出力される。しかしながら、加算切器18の出
力がBPF12に入力されている期間では、サンプルホール
ド回路20の出力が出力信号として導出される。したがっ
て、出力信号（クロマ信号）に基準信号が重畳されて出
力されるのが防止される。
BPF12の出力はまた、位相比較器22の一方入力に与え
られ、位相比較器22の他方入力には基準信号が与えられ
る。そして、位相比較器22には、図示しないが、スイッ
チ16とサンプルホールド回路20と同じ組合せが含まれ、
BPF12の出力に基準信号以外が現れたときにはそれを位
相比較信号としては用いないようにしている。位相比較
器22の出力がBPF12の制御入力に直接与えられる。
られ、位相比較器22の他方入力には基準信号が与えられ
る。そして、位相比較器22には、図示しないが、スイッ
チ16とサンプルホールド回路20と同じ組合せが含まれ、
BPF12の出力に基準信号以外が現れたときにはそれを位
相比較信号としては用いないようにしている。位相比較
器22の出力がBPF12の制御入力に直接与えられる。
BPF12の出力はさらに、リミッタアンプ（以下、単に
「リミッタ」ということもある。）24を経て加算器18に
与えられる。加算器18にはまだ基準信号が与えられる。
したがって、加算器18からは、リミッタ24を経て一定レ
ベルのBPF12の出力と基準信号とが加算されて得られる
重畳信号が出力される。
「リミッタ」ということもある。）24を経て加算器18に
与えられる。加算器18にはまだ基準信号が与えられる。
したがって、加算器18からは、リミッタ24を経て一定レ
ベルのBPF12の出力と基準信号とが加算されて得られる
重畳信号が出力される。
上述のBPF12としては、第2A図または第2B図（および
第３図）に示すような、集積回路内蔵型の可変フィルタ
が利用可能である。
第３図）に示すような、集積回路内蔵型の可変フィルタ
が利用可能である。
第2A図の可変フィルタの特性は次のようになる。
式（１），（２）よりv1を消去すると、式（３）が得
られる。
られる。
j ωc1j ωc2r1r2v2−j ωc1j ωc2r1r2v5 ＝v3−v2＋j ωc2r2v4−j ωc2r2v2 …（３） この可変フィルタをローパスフィルタとして構成する
場合、v4＝v5＝0,v3＝vin,v2＝voutと設定される。
場合、v4＝v5＝0,v3＝vin,v2＝voutと設定される。
この場合、伝達関数は、j ω＝ｓとすると、式（４）
与えられる。
与えられる。
したがって、周波数およびＱは式（５），（６）で与
えられる。
えられる。
上述の可変フィルタがBPFとして構成される場合、v3
＝v5＝0,v4＝vin,v2＝voutと設定され、伝達関数、周波
数およびＱは、j ω＝ｓとすると、それぞれ、式
（７），（８）および（９）で与えられる。
＝v5＝0,v4＝vin,v2＝voutと設定され、伝達関数、周波
数およびＱは、j ω＝ｓとすると、それぞれ、式
（７），（８）および（９）で与えられる。
その他、この可変フィルタはv3＝v5＝vin,v4＝0,v2＝
voutとして設定することによってハイパスフィルタとし
て、また、v3＝v5＝vin,v4＝−vin,v2＝voutと設定する
ことによってオールパスフィルタとして動作する。すな
わち、同一形態のフィルタ構成で、入出力端子を適当に
選ぶことにより、各種のフィルタが構成できる。
voutとして設定することによってハイパスフィルタとし
て、また、v3＝v5＝vin,v4＝−vin,v2＝voutと設定する
ことによってオールパスフィルタとして動作する。すな
わち、同一形態のフィルタ構成で、入出力端子を適当に
選ぶことにより、各種のフィルタが構成できる。
第2B図は第１図実施例に用いたフィルタ構成を示し、
第３図にその詳細回路を示す。この場合の特性は下記の
ようになる。
第３図にその詳細回路を示す。この場合の特性は下記の
ようになる。
可変フィルタをBPFとして用いるのであるから、前述
のように、v3＝v5＝0,v4＝vin,v2＝voutと設定し、式
（10），（11）からv1を消去し、j ω＝ｓとすると、伝
達関数および周波数は、それぞれ、式（12）および（1
3）で与えられる。
のように、v3＝v5＝0,v4＝vin,v2＝voutと設定し、式
（10），（11）からv1を消去し、j ω＝ｓとすると、伝
達関数および周波数は、それぞれ、式（12）および（1
3）で与えられる。
したがって、第３図に示されるそれぞれの差動対の電
流Ｉを変化させれば、BPFの中心周波数f0を変えること
ができる。したがって、第１図実施例では、位相比較器
22の出力すなわち制御信号がこの電流Ｉを制御する。
流Ｉを変化させれば、BPFの中心周波数f0を変えること
ができる。したがって、第１図実施例では、位相比較器
22の出力すなわち制御信号がこの電流Ｉを制御する。
第１図実施例において、BPF12の中心周波数が外乱の
ために大きくずれた場合、BPF12のＱが高いと、BPF12か
ら出力される基準信号成分のレベルが低下してしまい、
BPF12が制御不可能となる場合がある。その場合、この
第１図実施例では、BPF12に発振を生ぜしめ、その発振
周波数を用いてBPF12の中心周波数を基準信号の周波数f
0付近まで引き戻すように制御する。このことを、第4A
図および第4B図を参照して説明する。
ために大きくずれた場合、BPF12のＱが高いと、BPF12か
ら出力される基準信号成分のレベルが低下してしまい、
BPF12が制御不可能となる場合がある。その場合、この
第１図実施例では、BPF12に発振を生ぜしめ、その発振
周波数を用いてBPF12の中心周波数を基準信号の周波数f
0付近まで引き戻すように制御する。このことを、第4A
図および第4B図を参照して説明する。
第4A図において、基準信号の入力vinに応じた基準信
号成分の出力voutのレベルが、発振レベルより小さくな
るとBPFは基準信号の周波数f0で発振する。
号成分の出力voutのレベルが、発振レベルより小さくな
るとBPFは基準信号の周波数f0で発振する。
BPFの伝達関数をＦ（Ｓ）とすると、 v1＝vin＋vz v2＝Avout vout＝v1F（Ｓ） vout＝（vin＋Avout）Ｆ（Ｓ） 上記の伝達関数は式（15）で与えられる。
したがって、式（16）が得られる。
第4B図に示すように、第１図実施例のBPF12が発振し
た場合、基準信号はBPF12を通過せず、伝達関数は式（1
7）で与えられる。
た場合、基準信号はBPF12を通過せず、伝達関数は式（1
7）で与えられる。
ω０＝ωの場合|F（Ｓ）｜＝１であるから第4B図で
は、式（18）が得られる。
は、式（18）が得られる。
リミッタアンプが介在するため、実際にはv2は一定レ
ベルであり、ゲインＡはリミッタアンプへの入力レベル
で変化する。
ベルであり、ゲインＡはリミッタアンプへの入力レベル
で変化する。
vinとv2とを加算するレベル比をＢを これをＴ（Ｓ）に代入し|T（Ｓ）｜を求めると式（20）
が得られる。
が得られる。
|T（Ｓ）｜＞Ｂのとき、入力vinの周波数がループさ
れる。|T（Ｓ）｜＜Ｂのとき、入力vinによるBPF12出力
は発振レベルより小さくなり、BPF12は発振する。
れる。|T（Ｓ）｜＜Ｂのとき、入力vinによるBPF12出力
は発振レベルより小さくなり、BPF12は発振する。
なお、vinのレベルとv2との加算比により、加算器18
からの重畳信号によって制御できる範囲と、発振によっ
て制御する範囲とを適宜とを適宜設定することができ
る。
からの重畳信号によって制御できる範囲と、発振によっ
て制御する範囲とを適宜とを適宜設定することができ
る。
このようにして、第１図実施例では、BPF12の出力に
含まれる基準信号成分のレベルがリミッタ24で決まる一
定レベル以下になると、自動的に、BPF12によって発振
回路を構成するようにしているので、BPF12は常に安定
かつ確実に制御され得る。
含まれる基準信号成分のレベルがリミッタ24で決まる一
定レベル以下になると、自動的に、BPF12によって発振
回路を構成するようにしているので、BPF12は常に安定
かつ確実に制御され得る。
第１図実施例では、位相比較器22の出力は直接BPF12
に与えられた。しかしながら、第５図に示す実施例で
は、このようなBPF12を基準BPF12′として用いる。すな
わち、第５図実施例では、第１図実施例のBPF12と同じ
構成の基準BPF12′を用い、位相比較器22′では、基準B
PF12′の出力と基準信号とを位相比較する。そして、位
相比較器24の出力すなわち制御信号は、基準BPF12′と
ともに、被制御BPF12aおよび12bにも与えられる。した
がって、BPF12aおよび12bが、第７図従来技術と同様
に、基準BPF12′と同じ態様で制御される。結果的に、B
PF12aおよび12bの中心周波数が基準BPF12′と同じまた
は一定の関係を有する周波数になるように制御される。
に与えられた。しかしながら、第５図に示す実施例で
は、このようなBPF12を基準BPF12′として用いる。すな
わち、第５図実施例では、第１図実施例のBPF12と同じ
構成の基準BPF12′を用い、位相比較器22′では、基準B
PF12′の出力と基準信号とを位相比較する。そして、位
相比較器24の出力すなわち制御信号は、基準BPF12′と
ともに、被制御BPF12aおよび12bにも与えられる。した
がって、BPF12aおよび12bが、第７図従来技術と同様
に、基準BPF12′と同じ態様で制御される。結果的に、B
PF12aおよび12bの中心周波数が基準BPF12′と同じまた
は一定の関係を有する周波数になるように制御される。
このようにして、この発明では、BPFに基準信号を入
力してBPFの中心周波数を制御する方法と、BPFを発振さ
せてBPFの中心周波数を制御する方法とを併用して、す
なわち、自動的に切り換えているので、BPF12（または1
2a,12bおよび12′）を常に安定的に制御することができ
る。
力してBPFの中心周波数を制御する方法と、BPFを発振さ
せてBPFの中心周波数を制御する方法とを併用して、す
なわち、自動的に切り換えているので、BPF12（または1
2a,12bおよび12′）を常に安定的に制御することができ
る。
第１図はこの発明の一実施例を示すブロック図である。 第2A図はおよび第2B図は、それぞれ、この実施例に利用
可能な可変フィルタの異なる例を示す回路図である。 第３図は第2B図に示す可変フィルタを詳細に示す回路図
である。 第4A図および第4B図は、それぞれ、第１図実施例の動作
を示すブロック図である。 第５図はこの発明の他の実施例を示すブロック図であ
る。 第６図は従来技術を示すブロック図である。 第７図は別の従来技術を示すブロック図である。 第8A図および第8B図は、それぞれ、BPFおよびオールパ
スフィルタの特性を示すグラフである。 図において、10はBPF回路、12,12a,12b,12′はBPF、14,
16はスイッチ、18は加算器、20はサンプルホールド回
路、22は位相比較器、24はリミッタを示す。
可能な可変フィルタの異なる例を示す回路図である。 第３図は第2B図に示す可変フィルタを詳細に示す回路図
である。 第4A図および第4B図は、それぞれ、第１図実施例の動作
を示すブロック図である。 第５図はこの発明の他の実施例を示すブロック図であ
る。 第６図は従来技術を示すブロック図である。 第７図は別の従来技術を示すブロック図である。 第8A図および第8B図は、それぞれ、BPFおよびオールパ
スフィルタの特性を示すグラフである。 図において、10はBPF回路、12,12a,12b,12′はBPF、14,
16はスイッチ、18は加算器、20はサンプルホールド回
路、22は位相比較器、24はリミッタを示す。
Claims (1)
- 【請求項１】基準信号を与えるための基準信号付与手
段、 可変バンドパスフィルタからの出力信号と前記基準信号
とを位相比較して前記可変バンドパスフィルタを制御す
るための制御信号を出力する位相比較手段、 前記可変バンドパスフィルタの前記出力信号を受けるレ
ベル制限手段、および 前記レベル制限手段からの出力と前記基準信号とを重畳
的に前記可変バンドパスフィルタの入力に与える加算手
段を備える、可変バンドパスフィルタの制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260778A JP2962800B2 (ja) | 1990-09-29 | 1990-09-29 | 可変バンドパスフィルタの制御回路 |
| CA002052385A CA2052385C (en) | 1990-09-29 | 1991-09-27 | Variable band-pass filter circuit |
| EP91116686A EP0479201B1 (en) | 1990-09-29 | 1991-09-30 | Variable band-pass filter circuit |
| DE69108501T DE69108501T2 (de) | 1990-09-29 | 1991-09-30 | Steuerbare Bandpass-Filterschaltung. |
| US07/767,783 US5182478A (en) | 1990-09-29 | 1991-09-30 | Variable band-pass filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260778A JP2962800B2 (ja) | 1990-09-29 | 1990-09-29 | 可変バンドパスフィルタの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04138711A JPH04138711A (ja) | 1992-05-13 |
| JP2962800B2 true JP2962800B2 (ja) | 1999-10-12 |
Family
ID=17352598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260778A Expired - Fee Related JP2962800B2 (ja) | 1990-09-29 | 1990-09-29 | 可変バンドパスフィルタの制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5182478A (ja) |
| EP (1) | EP0479201B1 (ja) |
| JP (1) | JP2962800B2 (ja) |
| CA (1) | CA2052385C (ja) |
| DE (1) | DE69108501T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4038111A1 (de) * | 1990-11-29 | 1992-06-04 | Thomson Brandt Gmbh | Universalfilter |
| JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
| KR100189961B1 (ko) * | 1992-04-09 | 1999-06-01 | 윤종용 | 잡음 제거 장치 |
| US5345119A (en) * | 1992-09-16 | 1994-09-06 | At&T Bell Laboratories | Continuous-time filter tuning with a delay-locked-loop in mass storage systems or the like |
| JPH07193454A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 帯域通過フィルタ |
| US5635863A (en) * | 1995-05-25 | 1997-06-03 | Vtc, Inc. | Programmable phase comparator |
| KR100262725B1 (ko) * | 1995-06-12 | 2000-08-01 | 윤종용 | 디지타이저컨트롤러 |
| US6141425A (en) * | 1996-09-30 | 2000-10-31 | Sony Corporation | Sound quality adjustment circuit |
| JP2002076842A (ja) * | 2000-08-30 | 2002-03-15 | Sony Corp | フィルタ装置、フィルタ制御方法、及び受信装置 |
| JP2002374149A (ja) * | 2001-06-12 | 2002-12-26 | Sharp Corp | 可変周波数フィルタ回路 |
| DE102004047871A1 (de) * | 2004-10-01 | 2006-04-06 | Deutsche Thomson-Brandt Gmbh | Signal-Eingangsschaltung |
| KR20080072790A (ko) * | 2005-05-25 | 2008-08-07 | 콸콤 인코포레이티드 | 필터 보정 |
| US7974333B2 (en) * | 2005-07-04 | 2011-07-05 | Panasonic Corporation | Semiconductor apparatus and radio circuit apparatus using the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1156199B (it) * | 1978-04-18 | 1987-01-28 | Selenia Ind Elettroniche | Perfezionamento nei circuiti si sintonia automatica per filtri controllati in tensione mediante controllo di fase digitale |
| JPS60214617A (ja) * | 1984-04-11 | 1985-10-26 | Hitachi Ltd | フイルタ集積回路 |
| JPH0626296B2 (ja) * | 1984-10-29 | 1994-04-06 | 株式会社日立製作所 | 無調整フイルタ |
| JPS61281613A (ja) * | 1985-05-20 | 1986-12-12 | Sanyo Electric Co Ltd | アクテイブフイルタの自動調整装置 |
| JPS62117407A (ja) * | 1985-11-18 | 1987-05-28 | Sanyo Electric Co Ltd | アクティブフィルタの自動調整装置 |
| JPH0681317B2 (ja) * | 1986-06-16 | 1994-10-12 | 株式会社日立製作所 | 色同期回路 |
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| US5023491A (en) * | 1988-01-18 | 1991-06-11 | Nec Corporation | Filter circuit arrangements with automatic adjustment of cut-off frequencies |
-
1990
- 1990-09-29 JP JP2260778A patent/JP2962800B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-27 CA CA002052385A patent/CA2052385C/en not_active Expired - Fee Related
- 1991-09-30 DE DE69108501T patent/DE69108501T2/de not_active Expired - Fee Related
- 1991-09-30 US US07/767,783 patent/US5182478A/en not_active Expired - Lifetime
- 1991-09-30 EP EP91116686A patent/EP0479201B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5182478A (en) | 1993-01-26 |
| DE69108501D1 (de) | 1995-05-04 |
| CA2052385C (en) | 2000-10-24 |
| CA2052385A1 (en) | 1992-03-30 |
| EP0479201A2 (en) | 1992-04-08 |
| DE69108501T2 (de) | 1996-01-11 |
| EP0479201B1 (en) | 1995-03-29 |
| JPH04138711A (ja) | 1992-05-13 |
| EP0479201A3 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962800B2 (ja) | 可変バンドパスフィルタの制御回路 | |
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| US5825252A (en) | Synthesized oscillation circuit | |
| JPH02215215A (ja) | アナログフィルタの自動調整回路 | |
| JPH0681317B2 (ja) | 色同期回路 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JP3563204B2 (ja) | フィルタ | |
| JP2568571B2 (ja) | 帯域除去周波数制御装置 | |
| JP3081418B2 (ja) | フィルタの自動調整回路 | |
| JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPS60126908A (ja) | フイルタ装置 | |
| JP2941573B2 (ja) | 狭帯域帯域阻止フィルタ | |
| JP2740001B2 (ja) | 信号処理用フィルタの周波数調整回路 | |
| JP3184376B2 (ja) | 周波数自動調整回路 | |
| JP2599194B2 (ja) | 濾波周波数制御装置 | |
| JP3026713B2 (ja) | カラートラップ回路 | |
| JPH01216611A (ja) | 濾波周波数制御装置 | |
| JP3005390B2 (ja) | フィルタ遮断周波数の自動設定回路 | |
| JPH0546360Y2 (ja) | ||
| JP3030193B2 (ja) | フィルタ調整回路およびそれを用いたｙ／ｃ分離回路 | |
| JPH03173217A (ja) | フィルタの自動調整装置 | |
| JPS59138145A (ja) | 位相同期回路 | |
| JPH09326636A (ja) | 発振器 | |
| JPH05299971A (ja) | Ｉｃフィルタのばらつき補正システム | |
| JPH04150505A (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |