KR0171652B1

KR0171652B1 - 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로

Info

Publication number: KR0171652B1
Application number: KR1019950018304A
Authority: KR
Inventors: 시게루 가가와
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1994-06-29
Filing date: 1995-06-29
Publication date: 1999-03-30
Also published as: JP2834000B2; KR960003073A; US5594387A; JPH0818357A

Abstract

네거티브 피드백 루프를 갖는 증폭기 회로는 증폭기 회로는 복수개의 차동 증폭단으로 이루어진 차동 증폭기 회로와, 저역 통과 필터를 각각 포함하며 차동 증폭기 회로의 동위상 출력과 역위상 출력중의 하나와 제1 및 제2입력중의 하나와의 사이에 제공되는 제1 및 제2 네거티브 피드백 회로를 포함한다. 상기 증폭기 회로는 동위상 및 역위상 출력에 대한 신호를 더하여, 피드백되는 신호의 교류 성분을 억제한 억제 회로를 더 포함한다.

Description

자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로

제1도는 종래의 회로도.

제2도는 본 발명의 제1실시예의 증폭기 회로도.

제3도는 본 발명의 제2실시예의 증폭기 회로도.

제4도는 본 발명의 제3실시예의 증폭기 회로도.

* 도면의 주요부분에 대한 부호의 설명

4, 5 : 저항 12, 13 : 저역 통과 필터

본 발명은 증폭기 회로에 관한 것으로, 특히 네거티브 피드백 회로를 갖는 중간 주파수 증폭기 회로에 관한 것이다.

제1도에 종래의 중간 주파수 증폭기의 일예를 도시하였다. 중간 주파수 신호는 신호원(50)으로부터 결합 커패시터(1)를 통하여 차동 증폭기 회로(11)에 공급된다. 상기 회로(11)는 캐스케이드 방식으로 연결된 복수개의 차동 증폭기로 이루어진다. 그러나, 상기 도면에서는 초단 차동 증폭기(2)와 종단 차동 증폭기(3) 만을 도시하였다. 비록 각각의 차동 증폭기(2 - 3)는 반전 및 비반전 입력과 진성(true) 및 상보형(complementary)출력을 가지지만, 서로 연결되어 있는 차동 증폭기회로(11)는 제1 및 제2 입력 노드(B,C)와 제1 및 제2 출력 노드(D,E,)를 가진다. 또한, 제1 출력 노드(D)에서의 신호는 제1 입력 노드(B)에서의 신호 및 제2 출력 노드(E)에서의 신호와 역상이다. 출력 노드(D)는 출력 단자(10)에 연결된다.

입력 신호의 직류 성분은 커패시터(1)에 의하여 차단된다. 즉, 입력 신호의 교류 성분은 차동 증폭기 회로(11)의 제1 입력 노드(B)에 입력된 후에 차동 증폭기 회로(11)을 각 증폭기(2-3)에 의하여 증폭된다. 차동 증폭기 회로(11)의 출력 노드(D)에서의 진성 출력 신호는 출력 단자(10)에 공급되고 또한 저역 통과 필터(13)를 통하여 제1 입력 노드(B)에 피드백 된다. 노드(E)에서의 상보형 출력 신호는 저역 통과 필터(12)를 통하여 제2 입력 노드(C)에 피드백된다. 따라서, 두 개의 네거티브 피드백 회로 루프가 제공되어 자기 바이어스 회로를 구성한다.

저역 통과 필터(13)는 저항(7)과 필터링 커패시터(9)로 구성되며, 저역 통과 필터(13)의 출력은 저항(5)을 통하여 입력 노드(B)에 공급된다.

차동 증폭기 회로(11)의 입력 임피던스는 상기 저항(5)에 의하여 정해진다.

저역 통과 필터(12)는 저항(6)과 필터링 커패시터(8)로 구성된다. 이렇게 구성된 저역 통과 필터(12,14)는 차동 증폭기 회로(11)의 진성 및 상보형 출력 신호의 교류 성분을 차단하고 피드백되는 직류 성분을 통과시켜 차동 증폭기 회로(11)의 직류 동작점을 안정시킨다.

이렇게 구성된 중간 주파수 증폭기 회로에 있어서, 노드(B)로부터 차동 증폭기 회로(11)와 노드(D)를 통하여 저역 통과 필터(13)의 출력 노드(F)까지의 루프 이득(Gb)은 다음의 식(1)로 주어진다.

상기 G11은 차동 증폭기 회로(11)의 이득이고, Rf는 각 피드백 저항(6, 7)의 저항치이고, Cf는 각 필터링 커패시터(8, 9)의 커패시턴스이고, ω는 신호의 각주파수이다.

일반적인 피드백 회로에서, 개방 루프 이득은 G(상기 식(1)에서는 G11)이고, 피드백 성분은 β 이고, 루프 이득은 Gβ이며, 따라서 제1도에서, 예를 들면 바이어스 저항(5) 바로 뒤에서 피드백 경로가 단절되었을 때, 식(1)에서의 루프 이득(Gb)은 노드(B)로부터 노드(D)를 통하여 노드(F)까지의 부분의 이득에 대응한다.

또한, 노드(C, E, G)를 포함하는 피드백 루프는 노드(B, D, F)를 포함하는 피드백 루프와 동일한 구조를 가지기 때문에, 노드(C)로부터 차동 증폭기 회로(11)와 노드(E)를 통하여 저역 통과 필터(12)의 출력 노드(G) 까지의 루프 이득(Gc)은 루프 이득(Gb)과 동일하다. 따라서, 다음식(2)가 성립한다.

즉, 크기가 동일하고 위상이 반대인 신호가 차동 증폭기 회로(11)와 연결된 각 노드(B, C)에 피드백된다.

따라서, 노드(B, C) 사이의 차동 입력에 대한 노드(F, G) 사이의 차동 출력의 피드백 이득(Gr)(차동 신호의 푸프 이득)은 상기 식(1) 과(2)로부터 다음의 식(3)으로 표시된다.

상기 종래의 중간 주파수 증폭기 회로에 있어서, 식(3)에서 보는 바와 같이, 저역 통과 필터(12, 13)를 구성하는 커패시터 및 저항의, 커패시턴스(Cf) 및 레지스턴스(Rf)에 의하여 피드백 이득이 결정된다. 그러나, 회로 소자를 소형화하기 위하여 커패시턴스(Cf)와 피드백 레지스턴스(Rf)를 더 작게 만들면, 피드백 이득(Gf)이 증가되어 발진 안정성의 저하가 초래된다.

이와 같은 중간 주파수 증폭기 회로의 동작을 안정시키기 위하여, 일본 특개평 제255711호에는, 종단 차동 증폭기에 포함된 소정 트랜지스터의 출력에 소정의 피드백 전압을 인가하고 이를 초단 차동 증폭기에 포함된 소정의 트랜지스터에 피드백시키는 직류 전압 피드백 수단과, 직류 전압 피드백 수단에 의하여 공급된 피드백 전압과 실질적으로 동일한 바이어스 전압을 상기 소정의 트랜지스터를 제외한 또 다른 초단 차동 증폭기의 트랜지스터에 인가하는 바이어스 수단으로 이루어지는 중간 주파수 증폭기 회로가 개시되었다.

상술한 중간 주파수 증폭기 회로에 있어서, 그 동작은 직류 피드백을 수행함으로써 안정화되며, 직류 피드백과 관련된 종단 차동 증폭기로부터의 피드백 전압은 초단 차동 증폭기 트랜지스터의 바이어스 전압과 동일하게 된다.

그러나, 상기 제안된 중간 주파수 증폭기 회로에 있어서, 종단 차동 증폭기로부터의 피드백 전압을 초단 차동 증폭기의 트랜지스터의 바이어스 전압과 동일하게 하는 바이어스 회로가 요구된다. 따라서, 회로 소자의 갯수는 줄어들지 않았으며 회로의 크기는 더 커졌다.

또한, 제안된 증폭기 회로에 있어서는, 피드백 이득을 설정하기 위하여, 직류 피드백 수단과 피드백 전압으로서 바이어스를 결정하는 것이 필요하고, 따라서 회로 크기를 줄이기 위하여서는 바이어스 회로 자체가 줄어들어야 한다. 또한, 필요한 바이어스 전압을 얻기 위해, 소자 크기를 감소시키는 데는 필수적으로 제한이 존재하게 된다.

따라서, 본 발명의 다른 목적은 네거티브 피드백 루프가 형성된 개선된 증폭기 회로를 제공하는 것이다.

본 발명의 다른 목적은 발진 안정성을 개선시킬 수 있으며 회로 소자의 크기와 회로를 축소함에 적당한 피드백 형태의 중간 주파수 증폭기 회로를 제공하는 것이다.

입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기회로 ;

본 발명에 따른 증폭기 회로는, 제1 저역 통과 필터를 포함하며 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프 ; 및 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단(4, 5) ; 을 포함하는 것을 특징으로 하는 증폭기 회로이며, 본 발명에 따른 다른 증폭기 회로는, 입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기 회로; 제1 저역 농과 필터를 포함하여 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프; 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단(4, 5); 및 상기 제2 입력노드로 피이드백되는 신호의 교류성분을 억제하는, 상기 제2 저역 통과 필터 및 상기 제2 입력 노드사이에 접속된, 제2 수단(70); 을 포함하되, 상기 제1 수단은, 상기 제1 저역 통과 필터의 출력과 상기 제1 입력노드 사이에 접속된 제1 저항(5)과, 상기 제2 저역 통과 필터의 출력과 상기 제1 입력노드 사이에 접속된 제2 저항(4)을 포함하는 것을 특징으로 하는 증폭기 회로이며, 본 발명에 따른 또 다른 증폭기 회로는, 입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기 회로 ; 제1 저역 통과 필터를 포함하며 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프 ; 및 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단(20, 21) ; 을 포함하되, 상기 제1 수단은, 상기 제1 출력 노드와 상기 제1 저역 통과 필터의 입력 사이에 접속된 제1 저항(21)과, 상기 제2 출력 노드와 상기 제1 저역 통과 필터의 입력 사이에 접속된 제2 저항(20)을 구비하는 것을 특징으로 하는 증폭기 회로이다.

특히, 본 발명은 제1 출력 노드에서의 신호가 제2 출력 노드에서의 신호와 위상에 있어서 반대하는 것을 이용한다. 이들 두 개의 신호를 합한 후의 신호는, 실질적으로 교류 성분을 포함하지 않는다. 결과적으로, 제1 입력 노드에 피드백되는 신호도, 교류 성분을 가지지 않는다. 따라서, 상기 회로의 이득 마아진은 종래 회로보다 6dB 만큼 크며 따라서 발진 안정성이 개선된다. 본 발명에 따르며, 저역 통과 필터를 구성하는 저항 및 커패시터가 소형화되면, 피드백 이득은 종래 회로의 피이드백 이득의 절반이 되며, 이득 마아진은 6dB 만큼 개선된다. 따라서, 회로 소자의 소형화를 실현시킬 수 있다.

두 신호를 합하는 것은 제1 및 제2 저역 통과 필터로부터의 출력 신호에 대하여 행해져야 한다.

제2도에서, 중간 주파수 증폭기 회로로서 본 발명의 제1 실시예에 의한 증폭기 회로가 도시되었으며, 제1도와 동일한 구성 요소는 동일한 부재번호로 표시하였다.

본 회로에 있어서는, 본 발명에 따른 억제회로로서, 입력 노드(B, C) 사이에 저항(4)이 제공되어 있다. 상기 저항(4)은 저항(5) 과 동일한 저항치를 가진다. 본 실시예에서, 저항(4, 5)의 병렬 저항치는 상기 회로의 입력 임피던스를 나타내며, 각 저항(4, 5)의 값은 2kΩ정도가 되도록 디자인된다.

동작 시에, 저역 통과 필터(12)는 저역 통과 필터(13)와 동일한 구조와 동일한 시정수를 가지기 때문에, 각 노드(G, F)에 나타나는 신호들이 각각 약간의 교류 성분을 가지더라고, 각각의 위상은 반대이며 진폭은 동일하다. 상기 신호는 저항(4, 5)을 통하여 노드(H)에서 합쳐진다. 결과적으로, 노드(H)에서는 신호는 교류 성분이 억제되고 직류 성분만이 남는다. 즉, 차동 증폭기 회로(11)의 신호 입력 노드(B)에는 직류만이 피드백된다.

따라서, 노드(B)로부터 차동 증폭기 회로(11)와 노드(D) 및(F)를 경유하여 노드(H)까지 이르는 신호 경로에 있어서, 교류 신호(각 주파수는 ω)의 루프 이득(Gb)은 다음과 같이 0 이다.

노드(C)로부터 노드(E)를 경유하여 노드(G)까지의 루프 이득(Gc)은 제3도에 도시된 종래의 회로와 유사하게 다음의 식(5)으로 주어진다.

따라서, 차동 입력에 대한 노드(B,C)에서의 차동 출력의 피드백 이득(Gf)은 식(4,5)로부터 다음의 식(6)으로 표시된다.

상기 식(6)을 제1도에 도시된 종래 회로의 식(3)과 비교하면, 본 실시예의 피드백 이득(Gf)이 종래 회로의 이득보다 6 dB 적으며 발진 안정성이 개선되었음을 알 수 있다. 따라서, 본 실시예에서, 저역 통과 필터를 구성하는 저항과 커패시터가 소형화 되었을지라도, 피드백 이득은 종래의 회로의 절반이며 이득 마아진은 6 dB 개선되었다. 또한, 위상 마아진도 비슷하게 개선되었다.

제3도의 회로에서, 제1 출력 노드(D)(출력 단자(10))와 저역 통과 필터(13)의 입력(Ι)사이에 저항(21)이 연결되었으며, 제2 출력 노드(E)와 저역 통과 필터(13)의 입력(Ι) 사이에 저항(20) 이 연결되어 있다.

상기 저항(20, 21)은 서로 동일한 저항치를 가진다. 따라서, 저역 통과 필터(13)에 공급된 신호는 실질적으로 직류 성분이다. 따라서, 제1 입력 노드(B)에는 직류만이 피드백된다. 따라서, 제3도의 회로는 제2도의 회로와 실질적으로 동일한 효과를 제공한다. 그러나, 제3도의 회로는 두 개의 저항(20, 21)을 필요로 하는데 반해, 제2도의 회로는 하나의 저항(4)만을 필요로 한다. 즉, 제2도의 회로는, 억제 회로 및 입력 임피던스 결정 회로로서, 저항(4, 5)을 사용한다. 따라서, 제2도의 회로가 제3도의 회로보다 더 유리하다.

제4도에 도시된 증폭기 회로는, 저항(71)과 커패시터(72)로 이루어지는 제3 저역 통과 필터(70)를 더 포함한다. 상기 필터(70)는 제2 입력 노드(C)와 저항(4)의 일측 단부(G) 사이에 제공되며, 따라서 저역 통과 필터(12)로부터의 교류 출력 성분을 더욱 필터링하여 제거시킨다.

따라서, 상기 제2 입력 노드(C) 역시, 교류 성분이 없는 상태로 되고, 따라서 이득 마아진이 한층 더 개선된다.

제4도에 도시된 것과 같은 기술에 있어서, 제3도에 도시된 회로의 노드 C 및 G 사이에 부가적인 저역 통과 필터가 제공될 수도 있다.

상술한 것처럼, 본 발명에 따르면, 차동 증폭기 회로의 동위상 출력과 역위상 출력을 합쳐서 얻어진 신호를, 그이 신호 입력 단자에 피드백 시킴으로써, 차동 신호의 피드백 이득이 감소하였으며, 따라서 발진 안정성이 개선되었다. 또한, 본 발명에 따르면, 차동 신호의 피드백 이득은, 종래의 중간 주파수 증폭기 회로의 피드백 이득의 절반이며, 다시 말해서, 저항을 사용하여 차동 증폭기 회로의 동위상 출력과 역위상 출력의 피드백 경로를 연결함으로써 6dB 정도 작아지며, 따라서 교류 성분이 억제된 신호가 신호 입력 단자로 피드백된다. 감소된 피드백 이득으로 인하여, 발진 안정성은 상당히 개선되었다.

따라서, 본 발명에 따르면, 저역 통과 필터를 구성하는 저항과 커패시터가 소형화되면, 피드백 이득은 종래 피이드백 이득의 절반이 되며, 이득 마아진 (위상 마아진)은 6dB 만큼 개선된다. 따라서, 회로 소자의 소형화가 실현된다.

또한, 본 발명에 따르면, 동위상 피드백 경로와 역위상 피드백 경로 사이에 단순히 저항을 삽입함으로써, 회로 소자를 소형화하는 것, 및 발진 안정성을 개선시키는 것, 그리고 이득 마아진과 위상 마아진을 개선시키는 것이 가능하기 때문에, 본 발명의 실질적인 효과는 상당하다.

본 발명은 상기 실시예에 제한되지 않으며 본 발명의 사상에서 벗어남이 없이 그 변형과 변화가 가능하다.

Claims

입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기회로 ; 제1 저역 통과 필터를 포함하며 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프 ; 및 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단 ; 을 포함하는 것을 특징으로 하는 증폭기 회로.
제1항에 있어서, 상기 제1 저역 통과 필터의 출력과 상기 제1 입력 노드 사이에 접속된 제1 저항과, 상기 제2 저역 통과 필터의 출력과 상기 제1 입력 노드 사이에 접속된 제2 저항을 포함하는 것을 특징으로 하는 증폭기 회로.
입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기 회로 ; 제1 저역 통과 필터를 포함하며 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프 ; 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단 ; 및 상기 제2 입력 노드로 피이드백되는 신호의 교류성분을 억제하는, 상기 제2 저역 통과 필터 및 상기 제2 입력 노드사이에 접속된, 제2 수단 ; 을 포함하되, 상기 제1 수단은, 상기 제1 저역 통과 필터의 출력과 상기 제1 입력 노드 사이에 접속된 제1 저항고, 상기 제2 저역 통과 필터의 출려과 상기 제1 입력 노드 사이에 접속된 제2 저항을 포함하는 것을 특징으로 하는 증폭기 회로.
제3항에 있어서, 상기 제2 수단은, 제3 저역 통과 필터를 포함하는 것을 특징으로 하는 증폭기 회로.
입력 신호가 공급되는 제1 입력 노드 및 제2 입력 노드와, 제1 출력 노드 및 제2 출력 노드를 갖는 차동 증폭기회로 ; 제1 저역 통과 필터를 포함하며 상기 제1 출력 노드와 상기 제1 입력 노드 사이에 제공된 제1 피드백 루프 ; 제2 저역 통과 필터를 포함하며 상기 제2 출력 노드와 상기 제2 입력 노드 사이에 제공된 제2 피드백 루프 ; 및 상기 제1 및 제2 출력 노드에서의 신호들에 비례하는 신호들을 가산함으로써 상기 제1 입력 노드로 피드백되는 신호의 교류 성분을 억제하는, 상기 제1 및 제2 피드백 루프에 접속된 제1 수단 ; 을 포함하되, 상기 제1 수단은, 상기 제1 출력 노드와 상기 제1 저역 통과 필터의 입력 사이에 접속된 제1 저항과, 상기 제2 출력 노드와 상기 제1 저역 통과 필터의 입력 사이에 접속된 제2 저항을 구비하는 것을 특징으로 하는 증폭기 회로.
제5항에 있어서, 상기 제2 입력 노드에 피드백되는 신호의 교류 성분을 억제하기 위한, 상기 제2 저역 통과 필터의 출력과 상기 제2 입력 노드 사이에 접속된 제2 수단을 더 포함하는 것을 특징으로 하는 증폭기 회로.
제6항에 있어서, 상기 제2 수단은, 제3 저역 통과 필터를 포함하는 것을 특징으로 하는 증폭기 회로.