JP4412507B2 - 半導体回路 - Google Patents
半導体回路 Download PDFInfo
- Publication number
- JP4412507B2 JP4412507B2 JP2007259664A JP2007259664A JP4412507B2 JP 4412507 B2 JP4412507 B2 JP 4412507B2 JP 2007259664 A JP2007259664 A JP 2007259664A JP 2007259664 A JP2007259664 A JP 2007259664A JP 4412507 B2 JP4412507 B2 JP 4412507B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- unit
- input
- load
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Description
110、120 差動アンプ
130a、130b CMOSインバータ
140 ローパスフィルタ
111、121 差動入力部
112、122 負荷抵抗部
113 負荷調整部
141a、141b トランスファゲート
142 容量部
NMOSトランジスタ N111a、N111b、N112a、N112b、N113a、N113b、N121a、N121b、N122a、N122b
PMOSトランジスタ P114a、P114b、P123a、P123b、P142a、P142b
Claims (20)
- 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷調整部は接地端子と接続され、
前記負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は前記負荷抵抗部と前記負荷調整部の間に接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷調整部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷抵抗部は前記負荷調整部と前記差動入力部の間に接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷調整部は前記差動入力部と接地端子に対し並列に接続される
記載の半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記差動負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷調整部は前記負荷抵抗部と電源電圧端子に対し並列に接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷調整部は前記差動信号出力端子と接地端子間に接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷調整部は前記差動信号出力端子と電源電圧端子間に接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記差動入力部は、
前記入力差動信号の一方がゲートに入力される第1のトランジスタと、
前記入力差動信号の他方がゲートに入力される第2のトランジスタと、有し、
前記負荷抵抗部は、
前記第1のトランジスタのドレインと接続される第1のノードと前記差動出力端子の一方との間に接続される第3のトランジスタと、
前記第2のトランジスタのドレインと接続される第2のノードと前記差動出力端子の他方との間に接続される第4のトランジスタと、
ドレインが前記差動出力端子の一方と接続し、ゲートが前記第2のノードと接続される第5のトランジスタと、
ドレインが前記差動出力端子の他方と接続し、ゲートが前記第1のノードと接続される第6のトランジスタと、を有する
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記負荷抵抗部は、
ドレインが前記差動出力端子の一方と接続し、ゲートが前記差動出力端子の他方と接続される第1のトランジスタと、
ドレインが前記差動出力端子の他方と接続し、ゲートが前記差動出力端子の一方と接続される第2のトランジスタと、を備える
半導体回路。 - 前記負荷調整部は接地端子と接続され、
前記負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は前記負荷抵抗部と前記負荷調整部の間に接続される
請求項7または請求項8に記載の半導体回路。 - 前記負荷調整部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷抵抗部は前記負荷調整部と前記差動入力部の間に接続される
請求項7または請求項8に記載の半導体回路。 - 前記負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷調整部は前記差動入力部と接地端子に対し並列に接続される
請求項7または請求項8に記載の半導体回路。 - 前記差動負荷抵抗部は電源電圧端子と接続され、
前記差動入力部は接地端子と接続され、
前記負荷調整部は前記負荷抵抗部と電源電圧端子に対し並列に接続される
請求項7または請求項8に記載の半導体回路。 - 前記負荷調整部は前記差動信号出力端子と接地端子間に接続される
請求項7または請求項8に記載の半導体回路。 - 前記負荷調整部は前記差動信号出力端子と電源電圧端子間に接続される
請求項7または請求項8に記載の半導体回路。 - 前記差動信号出力端子と前記ローパスフィルタ間に差動バッファが複数段接続される
請求項7〜請求項14のいずれか1項に記載の半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記差動入力部は、
前記入力差動信号の一方がゲートに入力される第1のトランジスタと、
前記入力差動信号の他方がゲートに入力される第2のトランジスタと、
を有し、
前記負荷抵抗部は、
前記第1のトランジスタのドレインと接続される第1のノードと前記差動出力端子の一方との間、及び、前記第2のトランジスタのドレインと接続される第2のノードと前記差動出力端子の他方との間に前記負荷調整部が接続され、
ゲートが前記第2のノードに、ドレインが前記差動出力端子の一方に接続される第3のトランジスタと、
ゲートが前記第1のノードに、ドレインが前記差動出力端子の他方に接続される第4のトランジスタと、
を有する
半導体回路。 - 前記差動入力部は前記負荷抵抗部と接地端子との間に接続される
請求項16に記載の半導体回路。 - 前記差動信号出力端子と前記ローパスフィルタ間に差動バッファが複数段接続される
請求項16または請求項17に記載の半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記ローパスフィルタは、抵抗部及び容量部を備え、
前記抵抗部は、第1のトランスファゲート及び第2のトランスファゲートからなり、また、前記容量部は、第1のトランジスタのゲート容量と第2のトランジスタのゲート容量からなり、
前記第1のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち一方の差動信号が入力され、他方の端子は、第1のノードと接続され、
前記第2のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち他方の差動信号が入力され、他方の端子は、第2のノードと接続され、
前記第1のトランジスタのドレインおよびソースは、前記第1のノードと接続され、ゲートは前記第2のノードと接続され、
前記第2のトランジスタのドレインおよびソースは、前記第2のノードと接続され、ゲートは前記第1のノードと接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部が出力する電流に応じて、電圧を出力する負荷抵抗部と、
前記負荷抵抗部からの出力電圧に応じた差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記ローパスフィルタが抽出した信号の直流成分をフィードバックして前記負荷抵抗部の抵抗値を調節する負荷調整部と、を備え、
前記ローパスフィルタは、抵抗部及び容量部を備え、
前記抵抗部は、第1のトランスファゲート及び第2のトランスファゲートからなり、また、前記容量部は、第1のトランジスタのゲート容量と第2のトランジスタのゲート容量からなり、
前記第1のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち一方の差動信号が入力され、他方の端子は、第1のノードと接続され、
前記第2のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち他方の差動信号が入力され、他方の端子は、第2のノードと接続され、
前記第1のトランジスタのドレインおよびソースは、接地端子と接続され、ゲートは前記第1のノードと接続され、
前記第2のトランジスタのドレインおよびソースは、接地端子と接続され、ゲートは前記第2のノードと接続される
半導体回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259664A JP4412507B2 (ja) | 2007-10-03 | 2007-10-03 | 半導体回路 |
US12/232,144 US7768328B2 (en) | 2007-10-03 | 2008-09-11 | Semiconductor circuit |
TW097135471A TWI385922B (zh) | 2007-10-03 | 2008-09-16 | 半導體電路 |
KR1020080094605A KR100996386B1 (ko) | 2007-10-03 | 2008-09-26 | 반도체 회로 |
EP08017216A EP2045924A1 (en) | 2007-10-03 | 2008-09-30 | Semiconductor circuit |
CN200810161948XA CN101404481B (zh) | 2007-10-03 | 2008-10-06 | 半导体电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259664A JP4412507B2 (ja) | 2007-10-03 | 2007-10-03 | 半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009089311A JP2009089311A (ja) | 2009-04-23 |
JP4412507B2 true JP4412507B2 (ja) | 2010-02-10 |
Family
ID=40148628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259664A Expired - Fee Related JP4412507B2 (ja) | 2007-10-03 | 2007-10-03 | 半導体回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7768328B2 (ja) |
EP (1) | EP2045924A1 (ja) |
JP (1) | JP4412507B2 (ja) |
KR (1) | KR100996386B1 (ja) |
CN (1) | CN101404481B (ja) |
TW (1) | TWI385922B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100954111B1 (ko) * | 2008-06-05 | 2010-04-23 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
US7928765B2 (en) * | 2009-03-30 | 2011-04-19 | Lsi Corporation | Tuning high-side and low-side CMOS data-paths in CML-to-CMOS signal converter |
CN102835027B (zh) * | 2010-02-12 | 2016-05-25 | 斯佩罗设备有限公司 | 宽带模拟射频元件 |
KR101103070B1 (ko) | 2010-04-30 | 2012-01-06 | 주식회사 하이닉스반도체 | 클럭 신호 듀티 보정 회로 |
US8482352B2 (en) * | 2010-06-30 | 2013-07-09 | International Business Machines Corporation | Differential amplifier stage with integrated offset cancellation circuit |
US8183921B1 (en) * | 2010-11-24 | 2012-05-22 | Altera Corporation | Offset cancellation for continuous-time circuits |
KR101931408B1 (ko) * | 2012-08-01 | 2018-12-20 | 르네사스 일렉트로닉스 가부시키가이샤 | 레벨 시프트 회로, 반도체 장치 |
CN104662799A (zh) | 2012-09-05 | 2015-05-27 | 纽兰斯公司 | 双二阶校准 |
US9379709B2 (en) * | 2014-06-30 | 2016-06-28 | Finisar Corporation | Signal conversion |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0716158B2 (ja) * | 1988-05-13 | 1995-02-22 | 日本電気株式会社 | 出力回路およびそれを用いた論理回路 |
JPH07114349B2 (ja) * | 1988-12-28 | 1995-12-06 | 株式会社東芝 | デューティ制御回路装置 |
JPH06260920A (ja) | 1993-03-04 | 1994-09-16 | Sumitomo Electric Ind Ltd | 論理回路 |
NL9300913A (nl) | 1993-05-27 | 1994-12-16 | Sara Lee De Nv | Werkwijze en inrichting voor het bereiden van een drank. |
JP2834000B2 (ja) * | 1994-06-29 | 1998-12-09 | 日本電気株式会社 | 中間周波増幅回路 |
US5471665A (en) * | 1994-10-18 | 1995-11-28 | Motorola, Inc. | Differential DC offset compensation circuit |
US5631603A (en) * | 1995-09-29 | 1997-05-20 | Rockwell International Corporation | Offset cancellation for differential amplifiers |
US5990716A (en) * | 1996-06-27 | 1999-11-23 | Lsi Logic Corporation | Method and system for recovering digital data from a transmitted balanced signal |
JPH11274902A (ja) | 1998-03-19 | 1999-10-08 | Fujitsu Ltd | 波形成形回路 |
US6188280B1 (en) * | 1998-08-27 | 2001-02-13 | Maxim Integrated Products | Differential amplifier with gain linearization through transconductance compensation |
TW516265B (en) * | 2000-12-30 | 2003-01-01 | Silicon Integrated Sys Corp | DC offset canceling circuit used for variable gain amplifier |
JP2003179447A (ja) * | 2001-12-10 | 2003-06-27 | Nec Electronics Corp | 可変利得回路 |
DK1491014T3 (da) * | 2002-03-15 | 2009-02-02 | Gennum Corp | System og fremgangsmåde til kompensering af linietab over et digitalt visuelt interface (DVI) link |
JP3935777B2 (ja) | 2002-05-28 | 2007-06-27 | 富士通株式会社 | 出力回路装置 |
US7132882B2 (en) * | 2002-07-19 | 2006-11-07 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Amplifier having multiple offset-compensation paths and related systems and methods |
JP2004343277A (ja) | 2003-05-14 | 2004-12-02 | Mitsubishi Electric Corp | 入力バッファ回路 |
JP2005026760A (ja) | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | タイミング信号発生回路および信号受信回路 |
JP4057990B2 (ja) * | 2003-10-23 | 2008-03-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路装置 |
JP3805769B2 (ja) | 2003-12-17 | 2006-08-09 | 株式会社東芝 | 差動対回路及び演算増幅回路 |
US7532065B2 (en) * | 2005-07-12 | 2009-05-12 | Agere Systems Inc. | Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers |
JP4707099B2 (ja) | 2005-08-23 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 差動出力回路 |
US20070159224A1 (en) * | 2005-12-21 | 2007-07-12 | Amar Dwarka | Duty-cycle correction circuit for differential clocking |
US7603084B2 (en) * | 2006-02-03 | 2009-10-13 | Wionics Technologies, Inc. | Method and apparatus for DC offset calibration |
-
2007
- 2007-10-03 JP JP2007259664A patent/JP4412507B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-11 US US12/232,144 patent/US7768328B2/en not_active Expired - Fee Related
- 2008-09-16 TW TW097135471A patent/TWI385922B/zh not_active IP Right Cessation
- 2008-09-26 KR KR1020080094605A patent/KR100996386B1/ko not_active IP Right Cessation
- 2008-09-30 EP EP08017216A patent/EP2045924A1/en not_active Withdrawn
- 2008-10-06 CN CN200810161948XA patent/CN101404481B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101404481A (zh) | 2009-04-08 |
KR20090034734A (ko) | 2009-04-08 |
TWI385922B (zh) | 2013-02-11 |
KR100996386B1 (ko) | 2010-11-24 |
TW200929873A (en) | 2009-07-01 |
US7768328B2 (en) | 2010-08-03 |
US20090091364A1 (en) | 2009-04-09 |
EP2045924A1 (en) | 2009-04-08 |
CN101404481B (zh) | 2012-07-18 |
JP2009089311A (ja) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412507B2 (ja) | 半導体回路 | |
JP4412508B2 (ja) | 半導体回路 | |
JP3935777B2 (ja) | 出力回路装置 | |
US7973596B2 (en) | Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers | |
JP5602662B2 (ja) | 信号配線システム及びジッタ抑制回路 | |
JP2017108355A (ja) | 増幅回路及びボルテージレギュレータ | |
US11152902B2 (en) | Semiconductor device and memory system | |
US5039953A (en) | Class AB CMOS output amplifier | |
US20090267698A1 (en) | Dual supply inverter for voltage controlled ring oscillator | |
US20070222479A1 (en) | Complementary signal generating circuit | |
US8878609B2 (en) | Differential amplifier circuit | |
US7274216B2 (en) | Duty cycle controlled CML-CMOS converter | |
JP6949463B2 (ja) | シングル差動変換回路 | |
JP4707099B2 (ja) | 差動出力回路 | |
JP2005318376A (ja) | 信号増幅回路 | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP5195145B2 (ja) | 差動増幅器 | |
JP6321960B2 (ja) | 遅延装置 | |
US8963582B2 (en) | Signal amplification circuit and method | |
JP2013026837A (ja) | ボルテージフォロワ回路 | |
JP4939291B2 (ja) | 半導体回路 | |
CN115021726A (zh) | 时钟缓冲电路以及模数转换器 | |
US8098097B2 (en) | Radio frequency buffer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |