JPH03179904A - 緩衝増幅装置 - Google Patents
緩衝増幅装置Info
- Publication number
- JPH03179904A JPH03179904A JP1317579A JP31757989A JPH03179904A JP H03179904 A JPH03179904 A JP H03179904A JP 1317579 A JP1317579 A JP 1317579A JP 31757989 A JP31757989 A JP 31757989A JP H03179904 A JPH03179904 A JP H03179904A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- dividing point
- voltage dividing
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000009499 grossing Methods 0.000 abstract description 9
- 230000002238 attenuated effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は緩衝増幅装置に関し、特に電源変動の大きな
所で使用する場合の緩衝増幅回路とその前段の発振回路
に対する電源の安定化に関するものである。
所で使用する場合の緩衝増幅回路とその前段の発振回路
に対する電源の安定化に関するものである。
［従来の技術］
第４図は従来の装置を示す接続図で、図面の左下の部分
が発振回路、右下の部分が緩衝増幅回路、中央」二部の
部分は平滑回路を示す。平滑回路の部分には、定電圧回
路を用いる場合もあるが、この明細書では総称してこれ
を平滑回路ということにする。
が発振回路、右下の部分が緩衝増幅回路、中央」二部の
部分は平滑回路を示す。平滑回路の部分には、定電圧回
路を用いる場合もあるが、この明細書では総称してこれ
を平滑回路ということにする。
第４図において、Ｑｌ、Ｑ２．Ｑ３はそれぞれトランジ
スタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５Ｒ６はそれぞれ抵
抗、Ｃ１，Ｃ２，Ｃ３，Ｃ４゜Ｃ５，Ｃ６，Ｃ７はそれ
ぞれコンデンサ、Ｌ］Ｌ２はそれぞれコイルであり、Ｉ
ｏ、Ｉｔ 、Ｉ２はそれぞれ矢印で示す部分の電流を示
す。
スタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５Ｒ６はそれぞれ抵
抗、Ｃ１，Ｃ２，Ｃ３，Ｃ４゜Ｃ５，Ｃ６，Ｃ７はそれ
ぞれコンデンサ、Ｌ］Ｌ２はそれぞれコイルであり、Ｉ
ｏ、Ｉｔ 、Ｉ２はそれぞれ矢印で示す部分の電流を示
す。
発振回路はＱｌのコレクタ接地のコルピッツ発振回路で
、Ｌｌ、Ｃ１，Ｃ２，Ｃ３か同調回路をＪＦｉｌＥし、
Ｃ５はバイパスコンデンサであり、Ｒ１゜Ｒ２Ｒ３はバ
イアス電圧供給用の抵抗を示す。
、Ｌｌ、Ｃ１，Ｃ２，Ｃ３か同調回路をＪＦｉｌＥし、
Ｃ５はバイパスコンデンサであり、Ｒ１゜Ｒ２Ｒ３はバ
イアス電圧供給用の抵抗を示す。
Ｃ４は結合コンデンサ、Ｑ２はエミッタ接地の緩衝増幅
回路を構成し、Ｒ２は負荷インピーダンスとなるチョー
クコイル、Ｃ６はバイパスコンデンサ、Ｒ４，Ｒ５は直
流バイアス電圧供給用の抵抗を示す。
回路を構成し、Ｒ２は負荷インピーダンスとなるチョー
クコイル、Ｃ６はバイパスコンデンサ、Ｒ４，Ｒ５は直
流バイアス電圧供給用の抵抗を示す。
また、Ｒ６，Ｃ７により低域通過フィルタを構成し、電
源中に存在するノイズやリップルがＱ３のベースでは十
分に減衰される。Ｑ３のコレクタ電圧にはノイズやリッ
プルが含まれていてもＱ３のベースにはノイズやリップ
ルが含まれていないので、Ｑ３のエミッタから供給され
る電源はノイズやリップルのない直流になる。
源中に存在するノイズやリップルがＱ３のベースでは十
分に減衰される。Ｑ３のコレクタ電圧にはノイズやリッ
プルが含まれていてもＱ３のベースにはノイズやリップ
ルが含まれていないので、Ｑ３のエミッタから供給され
る電源はノイズやリップルのない直流になる。
別の見方をすると、低域通過フィルタＲ６，Ｃ７から直
接負荷へ接続したのでは、Ｒ６による電圧降下が大きい
ので、Ｑ３によって電圧降下がないようにしている。
接負荷へ接続したのでは、Ｒ６による電圧降下が大きい
ので、Ｑ３によって電圧降下がないようにしている。
発振回路の発振周波数は電源電圧の変動と負荷の変動と
の影響を受けるので、緩衝増幅回路により負荷変動の影
響を遮断し、平滑回路により電源の電圧変動をなくして
いる。
の影響を受けるので、緩衝増幅回路により負荷変動の影
響を遮断し、平滑回路により電源の電圧変動をなくして
いる。
［発明が解決しようとする課題］
上記のような従来の装置は以上のように構成されている
ので、所要電流１．は、Ｉｏ−１，＋■２となり、発振
回路に必要な電流■１の他に、緩衝増幅回路に必要な電
流■２を必要とし、装置＝ ５ の小型化、低消費電力化を達成する上で障害になるとい
う問題点かあった。
ので、所要電流１．は、Ｉｏ−１，＋■２となり、発振
回路に必要な電流■１の他に、緩衝増幅回路に必要な電
流■２を必要とし、装置＝ ５ の小型化、低消費電力化を達成する上で障害になるとい
う問題点かあった。
この発明はかかる課題を解決するためになされたもので
、低消費電力化に好適な緩衝増幅装置を得ることを目的
としている。
、低消費電力化に好適な緩衝増幅装置を得ることを目的
としている。
［課題を解決するための手段］
この発明にかかる緩衝増幅装置は、発振回路と緩衝増幅
回路とを直列接続して消費電力の低減を図るとともに、
緩衝増幅回路に平滑回路としての動作を行わせることと
したものである。
回路とを直列接続して消費電力の低減を図るとともに、
緩衝増幅回路に平滑回路としての動作を行わせることと
したものである。
［作用］
発振回路と緩衝増幅回路とを直列にして同一の電流を流
すことにより、発振回路と緩衝増幅回路がそれぞれの電
源を必要とする従来の装置に比べ、消費電力が低減でき
る。
すことにより、発振回路と緩衝増幅回路がそれぞれの電
源を必要とする従来の装置に比べ、消費電力が低減でき
る。
［］実施例］
以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の第１の実施例を示す接続図で、図におい
て第４図と同一符号は同一または相当部分を示し、Ｒ７
はベース抵抗を示す。
図はこの発明の第１の実施例を示す接続図で、図におい
て第４図と同一符号は同一または相当部分を示し、Ｒ７
はベース抵抗を示す。
この明細書ではＱ２を第１のトランジスタということに
する。またＲ４とＲ５との接続点は、Ｑ２のコレクタ電
圧の分圧点であって、この明細書では分圧点ｐというこ
とにする。
する。またＲ４とＲ５との接続点は、Ｑ２のコレクタ電
圧の分圧点であって、この明細書では分圧点ｐというこ
とにする。
分圧点ｐの電圧に含まれる交流成分は十分に減衰するよ
うに設計される。第１図に示す実施例ではバイパスコン
デンサＣ７により交流成分が接地される。分圧点ｐの電
圧に交流成分がないと、Ｑ２のベースにもＣ４を経て加
えられる信号電圧以外の交流成分はなく、従ってＱ２の
エミッタには直流電流に信号電流が重畳したものが流れ
、この信号成分はＣ５によりバイパスされ、発振回路に
はノイズやリップルのない直流電圧が供給される。
うに設計される。第１図に示す実施例ではバイパスコン
デンサＣ７により交流成分が接地される。分圧点ｐの電
圧に交流成分がないと、Ｑ２のベースにもＣ４を経て加
えられる信号電圧以外の交流成分はなく、従ってＱ２の
エミッタには直流電流に信号電流が重畳したものが流れ
、この信号成分はＣ５によりバイパスされ、発振回路に
はノイズやリップルのない直流電圧が供給される。
抵抗Ｒ７は、Ｃ４からの信号電圧をＣ７により接地する
ことのないように挿入されている。
ことのないように挿入されている。
電源に含まれるノイズやリップルは、Ｒ２を経て出力端
子（Ｑ２のコレクタ）に現れるが、Ｃ６゜Ｒ２の低域通
過フィルタにより減衰され、かつ信号と異なりＱ２て増
幅されることはないので、信号対雑音比は十分に低くな
る。
子（Ｑ２のコレクタ）に現れるが、Ｃ６゜Ｒ２の低域通
過フィルタにより減衰され、かつ信号と異なりＱ２て増
幅されることはないので、信号対雑音比は十分に低くな
る。
以上のようにして、Ｑ２によって平滑回路を兼ねた緩衝
増幅回路を構成することかできる。従って第４図の回路
に必要な電流のうち、■２に相当する電流分を減少でき
る。
増幅回路を構成することかできる。従って第４図の回路
に必要な電流のうち、■２に相当する電流分を減少でき
る。
第２図はこの発明の第２の実施例を示す接続図で、図に
おいて第１図と同一符号は同−又は相当部分を示し、Ｒ
８，Ｒ９は分圧用の抵抗、Ｅｓは基準直流電圧、ＡＰは
演算増幅器など利得の十分に大きい増幅器を示す。
おいて第１図と同一符号は同−又は相当部分を示し、Ｒ
８，Ｒ９は分圧用の抵抗、Ｅｓは基準直流電圧、ＡＰは
演算増幅器など利得の十分に大きい増幅器を示す。
Ｑ２のエミッタ電圧が、Ｅｓの所定倍数になるように分
圧点ｐの電圧がフィードバック制御されるので、分圧点
ｐの電圧に含まれる交流成分が十分に減衰されるはかり
でなく、Ｑ２のコレクタ電圧（すなわち発振回路の電源
電圧）に対する定電圧回路となる。
圧点ｐの電圧がフィードバック制御されるので、分圧点
ｐの電圧に含まれる交流成分が十分に減衰されるはかり
でなく、Ｑ２のコレクタ電圧（すなわち発振回路の電源
電圧）に対する定電圧回路となる。
第３図はこの発明の第３の実施例を示す接続図で、第１
図と同一符号は同−又は相当部分を示し、Ｑ４は第２の
トランジスタ、Ｒ，１０，Ｒ］、１．Ｒ１２はそれぞれ
抵抗、Ｃ８はバイパスコンデンサを示す。Ｑ４はエミッ
タ接地の増幅回路を構成し、そのコレクタにはＱ２のエ
ミッタが接続され、Ｑ２はベース接地の増幅回路を構成
し、Ｑ２．Ｑ４によってカスコード増幅回路を構成し、
発振回路に対してはＱ２．Ｑ４の２段の平滑回路が入っ
た形になる。
図と同一符号は同−又は相当部分を示し、Ｑ４は第２の
トランジスタ、Ｒ，１０，Ｒ］、１．Ｒ１２はそれぞれ
抵抗、Ｃ８はバイパスコンデンサを示す。Ｑ４はエミッ
タ接地の増幅回路を構成し、そのコレクタにはＱ２のエ
ミッタが接続され、Ｑ２はベース接地の増幅回路を構成
し、Ｑ２．Ｑ４によってカスコード増幅回路を構成し、
発振回路に対してはＱ２．Ｑ４の２段の平滑回路が入っ
た形になる。
エミッタ入力、ベース接地のＱ２のベースには第１図に
Ｒ７で示すベース抵抗は必要ない。
Ｒ７で示すベース抵抗は必要ない。
［発明の効果］
以上のようにこの発明によれば、発振回路のトランジス
タと緩衝増幅回路のトランジスタとを直列に接続して、
消費電力を低減することができ、平滑回路のトランジス
タと緩衝増幅回路のトランジスタとを１個のトランジス
タで兼用して必要なトランジスタの数を低減することが
できる。
タと緩衝増幅回路のトランジスタとを直列に接続して、
消費電力を低減することができ、平滑回路のトランジス
タと緩衝増幅回路のトランジスタとを１個のトランジス
タで兼用して必要なトランジスタの数を低減することが
できる。
ＵＨＦＨＦ上の高周波回路の場合は、緩衝増幅回路の負
荷インピーダンスを大きくすることが困難で、増幅回路
の飽和は電流による飽和となるように設計されているこ
とが多い。この場合コレクターエミッタ間電圧は電源電
圧より十分小さくてよい場合が多く、このような場合が
トランジスタを直列に接続して消費電力を低減するのに
適している。
荷インピーダンスを大きくすることが困難で、増幅回路
の飽和は電流による飽和となるように設計されているこ
とが多い。この場合コレクターエミッタ間電圧は電源電
圧より十分小さくてよい場合が多く、このような場合が
トランジスタを直列に接続して消費電力を低減するのに
適している。
第１図はこの発明の第１の実施例を示す接続図、第２図
はこの発明の第２の実施例を示す接続図、第３図はこの
発明の第３の実施例を示す接続図、第４図は従来の装置
を示す接続図。 Ｑ２・・・第１のトランジスタ、Ｑ４・・・第２のトラ
ンジスタ、ｐ・・・分圧点、Ｃ７・分圧点のバイパスコ
ンデンサ、Ｑｌ、ＬＬ、ＣＩ。 Ｃ２，Ｃ３，、、発振回路、Ｑ２．Ｒ２Ｃ４゜・緩衝増
幅回路、Ｒ８，Ｒ９，Ｅｓ、ＡＰ −・フィードバック
回路。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
はこの発明の第２の実施例を示す接続図、第３図はこの
発明の第３の実施例を示す接続図、第４図は従来の装置
を示す接続図。 Ｑ２・・・第１のトランジスタ、Ｑ４・・・第２のトラ
ンジスタ、ｐ・・・分圧点、Ｃ７・分圧点のバイパスコ
ンデンサ、Ｑｌ、ＬＬ、ＣＩ。 Ｃ２，Ｃ３，、、発振回路、Ｑ２．Ｒ２Ｃ４゜・緩衝増
幅回路、Ｒ８，Ｒ９，Ｅｓ、ＡＰ −・フィードバック
回路。 なお、各図中同一符号は同一または相当部分を示すもの
とする。
Claims (5)
- （１）そのコレクタが負荷インピーダンスを経て直流電
源に接続され、そのエミッタから発振回路の電源電流が
供給される第１のトランジスタ、この第１のトランジス
タのコレクタと接地との間の電圧を所定の分圧比で分圧
した分圧点ｐと接地との間の電圧に含まれる交流成分を
減衰する手段、 上記分圧点ｐの電圧を上記第１のトランジスタのベース
のバイアス電圧として接続する手段、上記第１のトラン
ジスタにより構成した増幅回路の入力として上記発振回
路の発振周波数電圧を結合する手段、 上記第１のトランジスタのコレクタから、緩衝増幅され
た発振周波数電圧を出力する手段、を備えた緩衝増幅装
置。 - （２）分圧点ｐの電圧を第１のトランジスタのベースの
バイアス電圧として接続する手段は、上記分圧点ｐと上
記第１のトランジスタのベースとの間を抵抗により接続
してなり、 上記第１のトランジスタにより構成した増幅回路の入力
として発振回路の発振周波数電圧を結合する手段は、上
記発振回路の出力を上記第１のトランジスタのベースに
接続してなることを特徴とする請求項第１項記載の緩衝
増幅装置。 - （３）分圧点ｐと接地との間の電圧に含まれる交流成分
を減衰する手段は、分圧点ｐと接地との間にバイパスコ
ンデンサを接続してなることを特徴とする請求項第２項
記載の緩衝増幅装置。 - （４）分圧点ｐと接地との間の電圧に含まれる交流成分
を減衰する手段は、第１のトランジスタのエミッタ電圧
と基準直流電圧との差を誤差電圧とし、この誤差電圧を
零にするよう分圧点ｐの電圧をフィードバック制御して
なることを特徴とする請求項第２項記載の緩衝増幅装置
。 - （５）分圧点ｐと接地との間の電圧に含まれる交流成分
を減衰する手段は、分圧点ｐと接地との間にバイパスコ
ンデンサを接続してなり、 分圧点ｐの電圧を第１のトランジスタのベースのバイア
ス電圧として接続する手段は、上記分圧点ｐと上記第１
のトランジスタのベースとを直接接続してなり、 第１のトランジスタにより構成した増幅回路の入力とし
て発振回路の発振周波数電圧を結合する手段は、上記第
１のトランジスタのエミッタと上記発振回路の電源端子
との間に第２のトランジスタを接続し、この第２のトラ
ンジスタのベースに上記発振回路の出力を接続してなる
ことを特徴とする請求項第１項記載の緩衝増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1317579A JPH03179904A (ja) | 1989-12-08 | 1989-12-08 | 緩衝増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1317579A JPH03179904A (ja) | 1989-12-08 | 1989-12-08 | 緩衝増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03179904A true JPH03179904A (ja) | 1991-08-05 |
Family
ID=18089814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1317579A Pending JPH03179904A (ja) | 1989-12-08 | 1989-12-08 | 緩衝増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03179904A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440276A (en) * | 1992-11-26 | 1995-08-08 | Samsung Electro-Mechanics Co., Ltd. | Voltage controlled oscillating circuit for preventing a load pulling |
| JP2012070282A (ja) * | 2010-09-24 | 2012-04-05 | Sumitomo Electric Ind Ltd | 電子回路 |
| JP2013093785A (ja) * | 2011-10-27 | 2013-05-16 | Seiko Epson Corp | 発振回路、発振器、電子機器及び発振回路の起動方法 |
| JP2021010048A (ja) * | 2019-06-28 | 2021-01-28 | 新日本無線株式会社 | 演算増幅器 |
-
1989
- 1989-12-08 JP JP1317579A patent/JPH03179904A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440276A (en) * | 1992-11-26 | 1995-08-08 | Samsung Electro-Mechanics Co., Ltd. | Voltage controlled oscillating circuit for preventing a load pulling |
| JP2012070282A (ja) * | 2010-09-24 | 2012-04-05 | Sumitomo Electric Ind Ltd | 電子回路 |
| JP2013093785A (ja) * | 2011-10-27 | 2013-05-16 | Seiko Epson Corp | 発振回路、発振器、電子機器及び発振回路の起動方法 |
| JP2021010048A (ja) * | 2019-06-28 | 2021-01-28 | 新日本無線株式会社 | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| US5408193A (en) | Active circuit filter for reducing conducted radiation from a load back to its power supply | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| JPS63157515A (ja) | フィルター回路 | |
| JPH0578204B2 (ja) | ||
| US20040008096A1 (en) | Inductor equivalent circuit and application thereof | |
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| JPH03179904A (ja) | 緩衝増幅装置 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPS645370Y2 (ja) | ||
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPH0677739A (ja) | 利得制御回路 | |
| JPH06103389A (ja) | 二重入力信号加算回路 | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JP3229569B2 (ja) | フイルタ回路 | |
| JPH02288411A (ja) | 帯域通過特性を有する集積フイルタ回路 | |
| JPH1079642A (ja) | フィルタ回路 | |
| JPH03117012A (ja) | 増幅回路 | |
| JPS6157728B2 (ja) | ||
| JPH0544842B2 (ja) | ||
| JPS60105A (ja) | 周波数制御可能な発振回路 | |
| JPS61245608A (ja) | たて積み回路 | |
| JPS59202712A (ja) | 電源雑音除去回路 | |
| JPH0519324B2 (ja) |