JPH0519324B2 - - Google Patents
Info
- Publication number
- JPH0519324B2 JPH0519324B2 JP58200478A JP20047883A JPH0519324B2 JP H0519324 B2 JPH0519324 B2 JP H0519324B2 JP 58200478 A JP58200478 A JP 58200478A JP 20047883 A JP20047883 A JP 20047883A JP H0519324 B2 JPH0519324 B2 JP H0519324B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- transistor
- buffer circuit
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/025—Equalizers; Volume or gain control in limited frequency bands
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
この発明は、増幅回路に係り、特に、グラフイ
ツクコライザ等として用いられる周波数特性可変
増幅回路の改良に関する。
ツクコライザ等として用いられる周波数特性可変
増幅回路の改良に関する。
第１図は、従来の周波数特性可変増幅回路を示
す。この増幅回路には、入力端子２に加えられる
信号に所望の周波数特性を付与するための複数の
フイルタ回路４1，４2…４Nが設置され、各フイ
ルタ回路４1〜４Nには入力端子２から抵抗３を介
して入力信号が与えられ、フイルタ回路４1〜４N
によつて所望の周波数特性が付与された信号は、
コンデンサ６を介して差動増幅器８の非反転入力
端子（＋）に与えられる。コンデンサ６は、フイ
ルタ回路４1，４2…４Nや入力側回路が増幅器８
と別のICで構成されるため、増幅器８で独自の
バイアス電圧を設定するための直流カツト用であ
る。
す。この増幅回路には、入力端子２に加えられる
信号に所望の周波数特性を付与するための複数の
フイルタ回路４1，４2…４Nが設置され、各フイ
ルタ回路４1〜４Nには入力端子２から抵抗３を介
して入力信号が与えられ、フイルタ回路４1〜４N
によつて所望の周波数特性が付与された信号は、
コンデンサ６を介して差動増幅器８の非反転入力
端子（＋）に与えられる。コンデンサ６は、フイ
ルタ回路４1，４2…４Nや入力側回路が増幅器８
と別のICで構成されるため、増幅器８で独自の
バイアス電圧を設定するための直流カツト用であ
る。
各フイルタ回路４1〜４Nは、個別に可変抵抗１
０、半導体インダクタ１２及び定電流源１４で構
成され、半導体インダクタ１２はトランジスタ１
６、抵抗１８，２０及びコンデンサ２２，２４で
構成され、可変抵抗１０の調整によつて入力信号
に所望の周波数特性を付与できるように構成され
ている。
０、半導体インダクタ１２及び定電流源１４で構
成され、半導体インダクタ１２はトランジスタ１
６、抵抗１８，２０及びコンデンサ２２，２４で
構成され、可変抵抗１０の調整によつて入力信号
に所望の周波数特性を付与できるように構成され
ている。
そして、差動増幅器８の非反転入力端子（＋）
には、信号入力とともに、バイアス回路２６から
一定の直流バイアスが付与されている。このバイ
アス回路２６は、抵抗２８，３０，３２から構成
され、電源端子３４と基準電位点端子（GND）
３６との間に印加される電圧Vccを抵抗２８，３
０で分圧して得た値を抵抗３２を介してバイアス
入力としている。
には、信号入力とともに、バイアス回路２６から
一定の直流バイアスが付与されている。このバイ
アス回路２６は、抵抗２８，３０，３２から構成
され、電源端子３４と基準電位点端子（GND）
３６との間に印加される電圧Vccを抵抗２８，３
０で分圧して得た値を抵抗３２を介してバイアス
入力としている。
また、差動増幅器８は、その反転入力端子
（−）と出力点との間に帰還素子３８が接続され
て帰還増幅器として構成され、その出力は出力端
子４０から取り出される。
（−）と出力点との間に帰還素子３８が接続され
て帰還増幅器として構成され、その出力は出力端
子４０から取り出される。
しかしながら、この増幅回路では、複数のフイ
ルタ回路４1〜４Nの設置によつて、その入力イン
ピーダンスが信号周波数により変化するため、外
来ノイズに対して不安定である。
ルタ回路４1〜４Nの設置によつて、その入力イン
ピーダンスが信号周波数により変化するため、外
来ノイズに対して不安定である。
このため、第２図に示すように、増幅回路の入
力部にバツフア回路４２を設置するとともに、こ
のバツフア回路４２に独自のバイアス回路４４か
ら一定のバイアスを与えるようにしたものが提案
された。バツフア回路４２はトランジスタ４６及
び抵抗４８で構成され、また、バイアス回路４４
はバイアス回路２６と同様に抵抗５０，５２，５
４で構成されている。そして、バツフア回路４２
を通過した入力信号は、コンデンサ５６及び抵抗
３を介して各フイルタ回路４1〜４Nに与えられ
る。そして、各フイルタ回路４1，４2…４Nの共
振時、即ち、中心周波数においては半導体インダ
クタ１２のインピーダンスは抵抗成分だけになる
ので、抵抗３は、半導体インダクタ１２の抵抗及
び可変抵抗１０とともに分圧回路を成し、差動増
幅器８の入力信号に対するアツテネータとして機
能する。また、コンデンサ５６は、バツフア回路
４２がフイルタ回路４1，４2…４NとのICで構成
されるため、フイルタ回路４1，４2…４Nで独自
のバイアス電圧を設定するための直流カツト用で
ある。
力部にバツフア回路４２を設置するとともに、こ
のバツフア回路４２に独自のバイアス回路４４か
ら一定のバイアスを与えるようにしたものが提案
された。バツフア回路４２はトランジスタ４６及
び抵抗４８で構成され、また、バイアス回路４４
はバイアス回路２６と同様に抵抗５０，５２，５
４で構成されている。そして、バツフア回路４２
を通過した入力信号は、コンデンサ５６及び抵抗
３を介して各フイルタ回路４1〜４Nに与えられ
る。そして、各フイルタ回路４1，４2…４Nの共
振時、即ち、中心周波数においては半導体インダ
クタ１２のインピーダンスは抵抗成分だけになる
ので、抵抗３は、半導体インダクタ１２の抵抗及
び可変抵抗１０とともに分圧回路を成し、差動増
幅器８の入力信号に対するアツテネータとして機
能する。また、コンデンサ５６は、バツフア回路
４２がフイルタ回路４1，４2…４NとのICで構成
されるため、フイルタ回路４1，４2…４Nで独自
のバイアス電圧を設定するための直流カツト用で
ある。
しかしながら、この増幅回路では２個の結合コ
ンデンサ５６，６を必要とし、全回路を半導体集
積回路で構成する場合、外部接続する部品点数を
増加させ、且つその端子を必要としている。ま
た、バツフア回路４２にバイアス回路４４、差動
増幅器８にバイアス回路２６を個別に設置するこ
とは、回路構成の複雑化とともに、半導体集積回
路で構成する上でチツプ面積を拡大する原因にな
る。また、従来、抵抗３２に50kΩのインピーダ
ンスが用いられており、差動増幅器８に対し、例
えば100kΩの高いインピーダンスでバイアスが付
与されていたため、外来ノイズ等の影響で不安定
になるという欠点があつた。
ンデンサ５６，６を必要とし、全回路を半導体集
積回路で構成する場合、外部接続する部品点数を
増加させ、且つその端子を必要としている。ま
た、バツフア回路４２にバイアス回路４４、差動
増幅器８にバイアス回路２６を個別に設置するこ
とは、回路構成の複雑化とともに、半導体集積回
路で構成する上でチツプ面積を拡大する原因にな
る。また、従来、抵抗３２に50kΩのインピーダ
ンスが用いられており、差動増幅器８に対し、例
えば100kΩの高いインピーダンスでバイアスが付
与されていたため、外来ノイズ等の影響で不安定
になるという欠点があつた。
そこで、この発明は、入力インピーダンスを高
くして安定化を図り、結合用コンデンサを除いて
回路構成の簡略化を図るとともに、集積回路で構
成するに適した増幅回路の提供を目的とする。即
ち、この発明の増幅回路は、信号入力部に設置さ
れ、その信号入力部の入力インピーダンスを高く
設定するトランジスタ４６を備え、そのベースに
入力信号が加えられるとともに、そのエミツタ側
に第１の抵抗４８が接続されたバツフア回路４２
と、第２の抵抗５０，５２にダイオード６０，６
２を直列に接続した分圧回路を以て電源電圧Vcc
を分圧することにより、一定の直流バイアス電圧
を形成し、この直流バイアス電圧を前記バツフア
回路の前記トランジスタのベースに加えるバイア
ス回路４４と、を備えた増幅回路であつて、前記
バツフア回路の前記トランジスタのエミツタに第
３の抵抗３を介して複数の可変抵抗１０を接続
し、この可変抵抗及び前記第３の抵抗を介して前
記第１の抵抗に並列に接続された複数の半導体イ
ンダクタ１２を備えた複数のフイルタ回路４1，
４2…４Nと、前記バツフア回路の前記トランジス
タのエミツタに前記第３の抵抗を介して正相入力
端子｛非反転入力端子（＋）｝が接続されること
により、この正相入力端子に前記直流バイアス電
圧が前記トランジスタのベース・エミツタ間及び
前記第３の抵抗を介して加えられ、前記バツフア
回路に前記第３の抵抗及び前記各可変抵抗を介し
て逆相入力端子｛反転入力端子（−）｝が接続さ
れることにより、この逆相入力端子に前記直流バ
イアス電圧が前記トランジスタのベース・エミツ
タ間、前記第３の抵抗及び前記各可変抵抗を介し
て加えられ、前記正相入力端子及び前記逆相入力
端子間に前記各フイルタ回路の前記可変抵抗を通
して得られる出力信号が加えられることにより、
この出力信号を取り出す増幅器８とを設置したこ
とを特徴とする。
くして安定化を図り、結合用コンデンサを除いて
回路構成の簡略化を図るとともに、集積回路で構
成するに適した増幅回路の提供を目的とする。即
ち、この発明の増幅回路は、信号入力部に設置さ
れ、その信号入力部の入力インピーダンスを高く
設定するトランジスタ４６を備え、そのベースに
入力信号が加えられるとともに、そのエミツタ側
に第１の抵抗４８が接続されたバツフア回路４２
と、第２の抵抗５０，５２にダイオード６０，６
２を直列に接続した分圧回路を以て電源電圧Vcc
を分圧することにより、一定の直流バイアス電圧
を形成し、この直流バイアス電圧を前記バツフア
回路の前記トランジスタのベースに加えるバイア
ス回路４４と、を備えた増幅回路であつて、前記
バツフア回路の前記トランジスタのエミツタに第
３の抵抗３を介して複数の可変抵抗１０を接続
し、この可変抵抗及び前記第３の抵抗を介して前
記第１の抵抗に並列に接続された複数の半導体イ
ンダクタ１２を備えた複数のフイルタ回路４1，
４2…４Nと、前記バツフア回路の前記トランジス
タのエミツタに前記第３の抵抗を介して正相入力
端子｛非反転入力端子（＋）｝が接続されること
により、この正相入力端子に前記直流バイアス電
圧が前記トランジスタのベース・エミツタ間及び
前記第３の抵抗を介して加えられ、前記バツフア
回路に前記第３の抵抗及び前記各可変抵抗を介し
て逆相入力端子｛反転入力端子（−）｝が接続さ
れることにより、この逆相入力端子に前記直流バ
イアス電圧が前記トランジスタのベース・エミツ
タ間、前記第３の抵抗及び前記各可変抵抗を介し
て加えられ、前記正相入力端子及び前記逆相入力
端子間に前記各フイルタ回路の前記可変抵抗を通
して得られる出力信号が加えられることにより、
この出力信号を取り出す増幅器８とを設置したこ
とを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する 第３図は、この発明の増幅回路の実施例を示
し、第２図と同一部分には同一符号を付してあ
る。
て詳細に説明する 第３図は、この発明の増幅回路の実施例を示
し、第２図と同一部分には同一符号を付してあ
る。
信号入力部にバツフア回路４２が設置され、こ
のバツフア回路４２には、ベースに入力端子２を
通じて入力信号が加えられるとともに、入力信号
部の入力インピーダンスを高く設定するためのト
ランジスタ４６が設置されている。このトランジ
スタ４６のコレクタは電源側に直結され、また、
そのエミツタ側には第１の抵抗４８が接続されて
いる。
のバツフア回路４２には、ベースに入力端子２を
通じて入力信号が加えられるとともに、入力信号
部の入力インピーダンスを高く設定するためのト
ランジスタ４６が設置されている。このトランジ
スタ４６のコレクタは電源側に直結され、また、
そのエミツタ側には第１の抵抗４８が接続されて
いる。
また、このバツフア回路４２には、トランジス
タ４６のベースに一定の直流バイアス電圧を加え
るためのバイアス４４が設置されている。このバ
イアス回路４４は、第２の抵抗５０，５２、抵抗
５４及びダイオード６０，６２で構成されてい
る。
タ４６のベースに一定の直流バイアス電圧を加え
るためのバイアス４４が設置されている。このバ
イアス回路４４は、第２の抵抗５０，５２、抵抗
５４及びダイオード６０，６２で構成されてい
る。
そして、バツフア回路４２の出力側には、第３
の抵抗３を介して複数のフイルタ回路４1〜４Nが
設置されているとともに、フイルタ回路４1〜４N
で任意の周波数特性が付与された出力信号を取り
出すための増幅器として設置された差動増幅器８
が従来の結合コンデンサを除いて直結されてい
る。フイルタ回路４1〜４Nには、個別に可変抵抗
１０、半導体インダクタ１２及び定電流源１４が
設置されており、半導体インダクタ１２が抵抗３
を介してバツフア回路４２の抵抗４８に、抵抗１
０及び定電流源１４とともに並列に接続されてい
る。したがつて、バツフア回路４２の入力側に設
置されているバイアス回路４４に発生した直流バ
イアス電圧は、バツフア回路４２のトランジスタ
４６のベース・エミツタ間及び抵抗３を介して差
動増幅器８の正相入力側の非反転入力端子（＋）
に加えられるとともに、バツフア回路４２のトラ
ンジスタ４６のベース・エミツタ間、抵抗３及び
並列化された可変抵抗１０を介して差動増幅器８
の逆相入力側の反転入力端子（−）に加えられて
いる。この増幅回路では、従来回路で必要として
いたコンデンサ６，５６が省略されて直結されて
いるのは、単一のバイアス回路４４を以て共通の
バイアス電圧を設定して実現しており、このバイ
アス電圧の共通化は、共通のチツプ上に半導体集
積回路化で容易に実現できる。そして、この実施
例においても、抵抗３は、中心周波数における半
導体インダクタ１２の抵抗及び可変抵抗１０とと
もに分圧回路を成し、差動増幅器８の入力信号に
対してアツテネータとして機能している。各半導
体インダクタ１２の各トランジスタ１６のベース
は抵抗２０を介して基準電位点に接続しており、
この基準電位点としては、一定のバイアス電圧点
に設定してもよい。
の抵抗３を介して複数のフイルタ回路４1〜４Nが
設置されているとともに、フイルタ回路４1〜４N
で任意の周波数特性が付与された出力信号を取り
出すための増幅器として設置された差動増幅器８
が従来の結合コンデンサを除いて直結されてい
る。フイルタ回路４1〜４Nには、個別に可変抵抗
１０、半導体インダクタ１２及び定電流源１４が
設置されており、半導体インダクタ１２が抵抗３
を介してバツフア回路４２の抵抗４８に、抵抗１
０及び定電流源１４とともに並列に接続されてい
る。したがつて、バツフア回路４２の入力側に設
置されているバイアス回路４４に発生した直流バ
イアス電圧は、バツフア回路４２のトランジスタ
４６のベース・エミツタ間及び抵抗３を介して差
動増幅器８の正相入力側の非反転入力端子（＋）
に加えられるとともに、バツフア回路４２のトラ
ンジスタ４６のベース・エミツタ間、抵抗３及び
並列化された可変抵抗１０を介して差動増幅器８
の逆相入力側の反転入力端子（−）に加えられて
いる。この増幅回路では、従来回路で必要として
いたコンデンサ６，５６が省略されて直結されて
いるのは、単一のバイアス回路４４を以て共通の
バイアス電圧を設定して実現しており、このバイ
アス電圧の共通化は、共通のチツプ上に半導体集
積回路化で容易に実現できる。そして、この実施
例においても、抵抗３は、中心周波数における半
導体インダクタ１２の抵抗及び可変抵抗１０とと
もに分圧回路を成し、差動増幅器８の入力信号に
対してアツテネータとして機能している。各半導
体インダクタ１２の各トランジスタ１６のベース
は抵抗２０を介して基準電位点に接続しており、
この基準電位点としては、一定のバイアス電圧点
に設定してもよい。
そして、差動増幅器８の出力端子と反転入力端
子（−）との間には、帰還素子３８が接続されて
いる。
子（−）との間には、帰還素子３８が接続されて
いる。
このような構成において、電源電圧をVcc、ダ
イオード６０，６２の順方向降下電圧をそれぞれ
VF、トランジスタ４６のベース・エミツタ間電
圧VBEをVFとすると、差動増幅器８の非反転入力
端子（＋）のバイアス電圧VBは、 VB＝（Vcc−2VF／２＋2VF）−VF＝Vcc／２ ……(1) となる。このようにバイアス電圧VBをVcc／２に
設定すれば、入力信号の中点がVcc／２に設定さ
れて最大の信号振幅を得ることができる。
イオード６０，６２の順方向降下電圧をそれぞれ
VF、トランジスタ４６のベース・エミツタ間電
圧VBEをVFとすると、差動増幅器８の非反転入力
端子（＋）のバイアス電圧VBは、 VB＝（Vcc−2VF／２＋2VF）−VF＝Vcc／２ ……(1) となる。このようにバイアス電圧VBをVcc／２に
設定すれば、入力信号の中点がVcc／２に設定さ
れて最大の信号振幅を得ることができる。
そして、信号入力部に設置したバツフア回路４
２は、交流的には通常のバツフア回路として機能
するが、差動増幅器８の直結によつて、直流的に
は差動増幅器８に対する安定化バイアス回路とし
て機能する。従つて、入力インピーダンスを高く
設定し、しかも、それを安定化することができ、
さらに、差動増幅器８にバツフア回路４２から安
定したバイアスを供給することができるととも
に、単一のバイアス回路４４から所定のバイアス
をバツフア回路４２及び差動増幅器８に供給する
ことができ、バイアス回路系統の構成の簡略化を
図ることができる。
２は、交流的には通常のバツフア回路として機能
するが、差動増幅器８の直結によつて、直流的に
は差動増幅器８に対する安定化バイアス回路とし
て機能する。従つて、入力インピーダンスを高く
設定し、しかも、それを安定化することができ、
さらに、差動増幅器８にバツフア回路４２から安
定したバイアスを供給することができるととも
に、単一のバイアス回路４４から所定のバイアス
をバツフア回路４２及び差動増幅器８に供給する
ことができ、バイアス回路系統の構成の簡略化を
図ることができる。
特に、差動増幅器８に対してバツフア回路４２
をバイアス源とし、しかも、抵抗３は５〜10kΩ
程度のインピーダンスを用いることができるの
で、フイルタ回路４1〜４Nによるバイアスの不安
定化を大幅に改善でき、動作の安定化を図ること
ができる。
をバイアス源とし、しかも、抵抗３は５〜10kΩ
程度のインピーダンスを用いることができるの
で、フイルタ回路４1〜４Nによるバイアスの不安
定化を大幅に改善でき、動作の安定化を図ること
ができる。
また、差動増幅器８の直結で結合コンデンサが
不要となり、半導体集積回路で構成する場合、外
部接続する部品の省略とともに、その接続のため
の端子を削減できる。
不要となり、半導体集積回路で構成する場合、外
部接続する部品の省略とともに、その接続のため
の端子を削減できる。
次に、第４図を参照して半導体インダクタ１２
の動作を説明する。
の動作を説明する。
周知のように、半導体集積回路では等価的にイ
ンダクタを構成することが可能であり、半導体イ
ンダクタ１２は、トランジスタ１６でエミツタフ
オロワ回路、即ち、入力インピーダンスが無限
大、出力インピーダンスが零、ゲインが１の増幅
器を構成している。そこで、このエミツタフオロ
ワ回路を成すトランジスタ１６に抵抗及びコンデ
ンサを付加することによりインダクタンス成分を
実現している。即ち、第４図のＡに示す半導体イ
ンダクタ１２において、抵抗をR1、R2、コンデ
ンサC0、Ｃとすると、ａ点から見た入力インピ
ーダンスZinは、 Zin＝R1＋jωCR1R2 ……(2) となる。この入力インピーダンスZinの構成によ
り、半導体インダクタ１２は、第４図のＢに示す
近似回路で表すことができる。
ンダクタを構成することが可能であり、半導体イ
ンダクタ１２は、トランジスタ１６でエミツタフ
オロワ回路、即ち、入力インピーダンスが無限
大、出力インピーダンスが零、ゲインが１の増幅
器を構成している。そこで、このエミツタフオロ
ワ回路を成すトランジスタ１６に抵抗及びコンデ
ンサを付加することによりインダクタンス成分を
実現している。即ち、第４図のＡに示す半導体イ
ンダクタ１２において、抵抗をR1、R2、コンデ
ンサC0、Ｃとすると、ａ点から見た入力インピ
ーダンスZinは、 Zin＝R1＋jωCR1R2 ……(2) となる。この入力インピーダンスZinの構成によ
り、半導体インダクタ１２は、第４図のＢに示す
近似回路で表すことができる。
そこで、この半導体インダクタ１２の共振周波
数f0は、 f0＝１／2π√0 1、2 ……(3) となり、Ｑは、 Ｑ＝√2 0 1 ……(4) となる。
数f0は、 f0＝１／2π√0 1、2 ……(3) となり、Ｑは、 Ｑ＝√2 0 1 ……(4) となる。
したがつて、半導体インダクタ１２は、適当な
定数設定によつて個別に中心周波数f0が異なるイ
ンダクタンスとして機能する。
定数設定によつて個別に中心周波数f0が異なるイ
ンダクタンスとして機能する。
なお、実施例では２以上のフイルタ回路を設置
した場合について説明したが、この発明は単一の
フイルタ回路を設置した場合でも、同様の効果が
期待できる。
した場合について説明したが、この発明は単一の
フイルタ回路を設置した場合でも、同様の効果が
期待できる。
以上説明したように、この発明によれば、バイ
アス回路の削減、結合コンデンサの削減により、
回路構成の簡略化とともに、集積回路化に適した
回路として構成でき、しかも、入力インピーダン
スを高くできるので、増幅器に対するバイアス入
力の安定化を図ることができ、入力信号に対して
安定した周波数特性を付与することができる。
アス回路の削減、結合コンデンサの削減により、
回路構成の簡略化とともに、集積回路化に適した
回路として構成でき、しかも、入力インピーダン
スを高くできるので、増幅器に対するバイアス入
力の安定化を図ることができ、入力信号に対して
安定した周波数特性を付与することができる。
第１図及び第２図は従来の周波数特性可変増幅
回路を示す回路図、第３図はこの発明の増幅回路
の実施例を示す回路図、第４図は第３図に示した
増幅回路における半導体インダクタの動作を示す
回路図である。 ８……差動増幅器、４1，４2…４N……フイル
タ回路、４２……バツフア回路、４４……バイア
ス回路、４６……トランジスタ、４８……第１の
抵抗、３……第２の抵抗、１０……可変抵抗、１
２……半導体インダクタ。
回路を示す回路図、第３図はこの発明の増幅回路
の実施例を示す回路図、第４図は第３図に示した
増幅回路における半導体インダクタの動作を示す
回路図である。 ８……差動増幅器、４1，４2…４N……フイル
タ回路、４２……バツフア回路、４４……バイア
ス回路、４６……トランジスタ、４８……第１の
抵抗、３……第２の抵抗、１０……可変抵抗、１
２……半導体インダクタ。
Claims (1)
- 【特許請求の範囲】 １ 信号入力部に設置され、その信号入力部の入
力インピーダンスを高く設定するトランジスタを
備え、そのベースに入力信号が加えられるととも
に、そのエミツタ側に第１の抵抗が接続されたバ
ツフア回路と、 第２の抵抗にダイオードを直列に接続した分圧
回路を以て電源電圧を分圧することにより、一定
の直流バイアス電圧を形成し、この直流バイアス
電圧を前記バツフア回路の前記トランジスタのベ
ースに加えるバイアス回路と、を備えた増幅回路
であつて、 前記バツフアの回路の前記トランジスタのエミ
ツタに第３の抵抗を介して複数の可変抵抗を接続
し、この可変抵抗及び前記第３の抵抗を介して前
記第１の抵抗に並列に接続された複数の半導体イ
ンダクタを備えた複数のフイルタ回路と、 前記バツフア回路の前記トランジスタのエミツ
タに前記第３の抵抗を介して正相入力端子が接続
されることにより、この正相入力端子に前記直流
バイアス電圧が前記トランジスタのベース・エミ
ツタ間及び前記第３の抵抗を介して加えられ、前
記バツフア回路に前記第３の抵抗及び前記可変抵
抗を介して逆相入力端子が接続されることによ
り、この逆相入力端子に前記直流バイアス電圧が
前記トランジスタのベース・エミツタ間、前記第
３の抵抗及び前記各可変抵抗を介して加えられ、
前記正相入力端子及び前記逆相入力端子間に前記
各フイルタ回路の前記可変抵抗を通して得られる
出力信号が加えられることにより、この出力信号
を取り出す増幅器と、 を設置したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200478A JPS6091706A (ja) | 1983-10-25 | 1983-10-25 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200478A JPS6091706A (ja) | 1983-10-25 | 1983-10-25 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091706A JPS6091706A (ja) | 1985-05-23 |
| JPH0519324B2 true JPH0519324B2 (ja) | 1993-03-16 |
Family
ID=16424978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200478A Granted JPS6091706A (ja) | 1983-10-25 | 1983-10-25 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091706A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58516B2 (ja) * | 1975-04-04 | 1983-01-06 | 三洋電機株式会社 | コウデンヘンカンスイソハツセイソウチ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58516U (ja) * | 1981-06-25 | 1983-01-05 | 日本ビクター株式会社 | グラフイツク・イコライザ回路 |
-
1983
- 1983-10-25 JP JP58200478A patent/JPS6091706A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58516B2 (ja) * | 1975-04-04 | 1983-01-06 | 三洋電機株式会社 | コウデンヘンカンスイソハツセイソウチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6091706A (ja) | 1985-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3758885A (en) | Gyrator comprising voltage-controlled differential current sources | |
| JPH063861B2 (ja) | アクティブ・フィルタ | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| KR100450252B1 (ko) | 발진회로및발진방법 | |
| JPS6039220A (ja) | 電流安定化回路 | |
| JPH06224689A (ja) | 低周波及び超低周波応用装置のためのｒｃフィルタ | |
| US5760641A (en) | Controllable filter arrangement | |
| WO1981003405A1 (en) | Current mode biquadratic active filter | |
| JP3822105B2 (ja) | カットオフ周波数の変動が最小化されたフィルタ | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| JPH0519324B2 (ja) | ||
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| US4015207A (en) | Anti-reciprocal network | |
| JPH0225286B2 (ja) | ||
| JP2877569B2 (ja) | 半導体インダクタンス回路 | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPH03179904A (ja) | 緩衝増幅装置 | |
| JPS62181513A (ja) | トランジスタ回路 | |
| JPH0720967Y2 (ja) | グランドアイソレーション回路 | |
| JPS6165607A (ja) | 水晶発振回路 | |
| JPH02288411A (ja) | 帯域通過特性を有する集積フイルタ回路 | |
| JPH0161247B2 (ja) | ||
| JPS6121857Y2 (ja) |