JPH0578204B2

JPH0578204B2 -

Info

Publication number: JPH0578204B2
Application number: JP2196059A
Authority: JP
Inventors: Esu Kurosubii Fuiritsupu
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1989-07-25
Filing date: 1990-07-24
Publication date: 1993-10-28
Also published as: JPH0357310A; US4910480A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、電流増幅器、特に、カスケード電流
ミラー増幅器に関する。

［従来の技術］第４図に示す従来の電流ミラーは、一般に、集
積回路形式かデイスクリート形式の増幅器や、バ
イアス回路に用いられている。入力トランジスタ
１６のベース及びコレクタは、共通結合してお
り、入力端１０の入力電流を受ける。出力トラン
ジスタ１８のベースは、入力トランジスタ１６の
ベースに結合している。出力トランジスタ１８の
コレクタは、出力電流を出力端１２に供給する。
トランジスタ１６及び１８のエミツタは、共通結
合して、エミツタ端１４に接続する。このエミツ
タ端１４は、接地、定電圧源又は他の回路に結合
する。第４図のこの電流ミラーの利得は、約１で
ある。代わりに、第４図の電流ミラーを電流利得
がほぼ１の等価トランジスタとみなしてもよい。
この場合、入力端１０がベースであり、出力端１
２がコレクタであり、エミツタ端１４がエミツタ
である。よつて、以下、添付図において、入力端
１０を増幅器ベース端と呼び、出力端１２を増幅
器コレクタ端と呼び、エミツタ端１４を増幅器エ
ミツタ端と呼ぶ。

電流ミラーの利得を増加する従来の方法を第５
図に示す。この回路において、出力トランジスタ
２０及び２２を出力トランジスタ１８と並列に結
合する。したがつて、この電流増幅器の利得は、
３である。よつて、電流利得が３のトランジスタ
と等価になる。

［発明が解決しようとする課題］しかし、第５図の電流増幅器では、出力トラン
ジスタを並列に付加して電流利得を増やすので、
対応する−3dBローフオフ周波数が低下する。

周波数応答特性を改善したカスケード電流増幅
器を第６図に示す。この回路において、トランジ
スタ１６及び１８を含む第１電流ミラーからのエ
ミツタ電流は、入力トランジスタ２４及び出力ト
ランジスタ２６を含む第２電流ミラーへの入力と
なる。第１電流ミラーからのエミツタ電流は、増
幅器ベース端１０での入力電流の２倍なので、ト
ランジスタ２４及び２６の大きさは、トランジス
タ１６及び１８の２倍に選択する。トランジスタ
１８及び２６のコレクタは互いに結合され、増幅
器コレクタ端１２に接続されるので、第６図に示
す増幅器の電流利得は３となる。すなわち、電流
利得が３の等価トランジスタとなる。第６図に示
す回路は、第５図に示す回路と、利得は同じだ
が、その帯域幅は大幅に改善されている。

第６図の電流ミラー増幅器は、いくつかの電流
ミラーを用いてカスケードしてもよいが、前段の
電流ミラーのエミツタ電流が次段の電流ミラーの
入力が向けられる。かかる構成においては、各電
流ミラー出力電流を加算し、その素子の大きさを
各前段の電流ミラーの２倍にする。Ｎ段の電流ミ
ラーでは、総合電流利得が2N＋１になる。

第５図の従来回路よりも周波数応答が改善され
た第６図の回路には、不必要な接続がある。その
結果、最善の周波数応答が得られず、集積回路又
は回路基板のレイアウトが難しい。また、使用す
る素子が正確に一致していないと、電位電流が集
中してしまう。したがつて、周波数応答が最適
で、レイアウトが簡単で、電流の集中が減少で
き、相互接続を少なくした階層電流増幅器が望ま
れている。

したがつて、本発明の目的の１つは、従来のカ
スケード電流ミラー増幅器よりも周波数応答が改
善された電流増幅器の提供にある。

本発明の他の目的は、レイアウトが簡単で、必
要とするクロスオーバの数を減らした電流増幅器
の提供にある。

本発明の更に他の目的は、大きさの等しい素子
を用い、電流集中の影響を最低にした電流増幅器
の提供にある。

［課題を解決するための手段及び作用］本発明によれば、従来のカスケード電流増幅器
よりも相互接続の少ない電流増幅器を提供でき
る。この電流増幅器は、第１電流ミラー段と、第
２電流ミラー段とを具えている。第１電流ミラー
段は、入力端が増幅器ベース端に結合して入力電
流を受け、出力端が増幅器コレクタ端に結合し、
１対のエミツタ端を有する電流ミラーを有する。
また、第２電流ミラー段は、第１電流ミラー段の
各エミツタ端に対応した２個の電流ミラーを有し
ており、これら２個の電流ミラーの各々の入力端
は、第１電流ミラー段の電流ミラーのエミツタ端
の１つに夫々結合している。第２電流ミラー段の
２つの電流出力端は、増幅器コレクタ端に結合し
ており、電流利得を与える。電流ミラー段を更に
付加して、電流利得を増加できる。この場合、付
加する各電流ミラー段は、前段の電流ミラー段の
各エミツタ端に対応する電流ミラーを具えてい
る。この各電流ミラーは、入力端が前段のエミツ
タ端の１つに結合し、出力端が増幅器コレクタ端
に結合し、１対のエミツタ端を有している。な
お、最終電流ミラー段のエミツタ端は、増幅器エ
ミツタ端に結合している。

本発明の上述及びその他の目的は、以下の説明
及び添付図より明らかになろう。なお、以下の実
施例は、本発明を限定するものではなく、当業者
が本発明を理解するためのものである。

［実施例］第１図は、本発明の電流増幅器の原理的な回路
図である。この回路でのトランジスタは、等しい
大きさであるが、その他の電気的特性は、第６図
の電流ミラー増幅器と同じである。よつて、第６
図の２倍の大きさのトランジスタ２４を単一の大
きさのトランジスタ２４ａ及び２４ｂに置き換
え、同様に、２倍の大きさのトランジスタ２６を
単一の大きさのトランジスタ２６ａ及び２６ｂに
置き換える。等しい領域の素子を用いて電流ミラ
ー増幅器を最構成すると、点線１５で示した接続
が不要になることが明かであろう。なお、点線１
５は、トランジスタ２４ａの結合したコレクタ及
びベースとトランジスタ２４ｂの結合したコレク
タ及びベースとの間の不要な接続を示すと共に、
トランジスタ２６ａのコレクタ及びトランジスタ
２６ｂのコレクタ間の不要な接続を示している。

点線１５を除去し、トランジスタ１６，１８，
２４ａ，２４ｂ，２６ａ及び２６ｂの大きさが等
しいと仮定すると、第１図は、電流利得が３の本
発明による電流増幅器の第１実施例となる。

この電流増幅器は、入力電流を受ける増幅器ベ
ース端１０と、トランジスタ１８，２６ａ及び２
６ｂのコレクタからの分担電流を加算する増幅器
コレクタ端１２とを具えている。第１電流ミラー
は、増幅器ベース端１０に結合され、この電流ミ
ラーの入力端を形成する相互接続のベース及びコ
レクタを有する入力トランジスタ１６を具えてい
る。この第１電流ミラーは、出力バイポーラ・ト
ランジスタ１８を含んでおり、このトランジスタ
１８のベースは、入力トランジスタ１６のベース
に結合され、コレクタは、増幅器コレクタ端１２
に結合された電流ミラーの出力端を形成する。

第２電流ミラーは、入力トランジスタ２４ａ及
び出力トランジスタ２６ａを含んでおり、第３電
流ミラーは入力トランジスタ２４ｂ及び出力トラ
ンジスタ２６ｂを含んでいる。第２電流ミラーの
入力端は、トランジスタ２４ａの結合したコレク
タ及びベースであり、また、出力端は、トランジ
スタ２６ａのコレクタである。第３電流ミラーの
入力端は、トランジスタ２４ｂの結合したコレク
タ及びベースであり、また、出力端は、トランジ
スタ２６ｂのコレクタである。第２電流ミラーの
入力端は、トランジスタ１６のエミツタ端に結合
し、出力端は、増幅器コレクタ端１２に結合し、
１対のエミツタ端は、増幅器エミツタ端１４に結
合する。第３電流ミラーの入力端は、トランジス
タ１８のエミツタ端に結合し、出力端は、増幅器
コレクタ端１２に結合し、１対のエミツタ端は、
増幅器エミツタ端１４に結合する。

第１図に示す電流増幅器の利得は、３である。
１単位に電流が増幅器ベース端１０に流れると仮
定すると、１単位の電流がトランジスタ１８のコ
レクタに流れる。１単位の電流は、トランジスタ
１６及び１８の夫々のエミツタに流れ、トランジ
スタ２６ａ及び２６ｂのコレクタに１単位の電流
を発生する。増幅器コレクタ端１２にて、３単位
の電流が加算される。

本発明による電流増幅器の他の実施例を第２図
に示す。この実施例は、３つのカスケード接続部
分、即ち、電流ミラー段を有しており、その利得
は７である。この電流増幅器は、増幅器ベース端
１０と、増幅器コレクタ端１２とを具えている。
第１電流ミラー段は、トランジスタ１６及び１８
を具えており、その入力端は増幅器ベース端１０
に結合され、その出力端は増幅器コレクタ端１２
に結合され、１対のエミツタ端を具えている。第
２電流段は、第１電流段の各エミツタ端に対応す
る電流ミラーを含んでいる。２個の電流ミラー
は、トランジスタ２４ａ及び２６ａと、トランジ
スタ２４ｂ及び２６ｂとを含んでいる。各電流ミ
ラー入力端は、第１電流ミラー段の電流ミラーの
エミツタ端の１つ、即ち、トランジスタ１６及び
１８のエミツタ端に夫々結合している。各電流ミ
ラーの出力端は、増幅器コレクタ端１２に結合し
ている。

第２図より、一層大きな利得が望ましいなら
ば、後段に電流ミラーを付加できることが判る。
電流ミラーの最終段は、Ｎ番目の電流ミラー段と
なる。なお、Ｎは、３以上の整数である。したが
つて、Ｎ番目の電流ミラー段は、Ｎ−１番目の電
流ミラー段の各エミツタ端に対応する電流ミラー
を含んでおり、この電流ミラーの各々の入力端
は、Ｎ−１番目の電流ミラー段のエミツタ端の１
つに結合され、出力端は、増幅器コレクタ端１２
に結合され、１対のエミツタ端は、増幅器エミツ
タ端１４に結合されている。よつて、Ｎ番目の電
流ミラー、即ち、第２電流ミラー段の入力端は、
トランジスタ３０ａ，３０ｂ，３４ａ及び３４ｂ
の結合したベース及びコレクタであり、これら入
力端は、Ｎ−１番目、即ち第２電流ミラー段のト
ランジスタ２６ａ，２４ａ，２４ｂ及び２６ｂの
エミツタ端に夫々結合されている。同様に、Ｎ番
目、即ち第３電流ミラー段の電流ミラーの出力端
は、トランジスタ２８ａ，２８ｂ，３２ａ及び３
２ｂのコレクタであり、これら出力端は、増幅器
コレクタ端１２に結合されている。なお、各電流
は、前段の電流ミラー段からの出力と加算され
る。

第２図の電流ミラーにおいて、第１図の電流増
幅器と同様に、多くの不要な接続が除去されてい
る。よつて、トランジスタ２４ａ及び２６ａと、
２４ｂ及び２６ｂのエミツタ電流は、第６図に示
すカスケード電流ミラーの場合と同様には加算は
されずに、次段の電流ミラーの入力として用いら
れる。不要な接続を除いた結果、回路の帯域幅が
増加する。高周波数において、コレクタ・ベース
間容量、その他トランジスタの規制抵抗及び容量
や、他の要因により、独立した電流ミラーのエミ
ツタ電流の位相が、他の電流ミラーに対してシフ
トすることが判る。これにより、加算したエミツ
タ電流の高周波成分に部分的なキヤンセルが生じ
て、帯域幅が減少する。第６図の回路に示す方法
で、電流ミラーを順次カスケードにすると、この
帯域幅損失が増加する。本発明による電流増幅器
はエミツタ電流に対して独立した電流路を用いて
いるので、高周波電流での減衰が減少する。

市販の2N3904型トランジスタのコンピユー
タ・モデルを用いた回路シミユレーシヨンによ
り、電流増幅器の高周波応答を確認できた。この
コンピユータ・シミユレーシヨンにより、電流増
幅器の周波数応答が、従来の電流ミラーやカスケ
ード電流増幅器よりも優れていることが確認でき
た。以下の表は、第４及び第５図に示す従来の電
流増幅器、第６図に示す加算カスケード電流増幅
器、第１〜第３図に示す本発明による電流増幅器
における3dB周波数対電流利得を示すコンピユー
タ・シミユレーシヨンの結果である。

従来の電流増幅器：利得３：83.2MHz 加算カスケード電流増幅器：利得３：124MHz 本発明の電流増幅器：利得３：128MHz 従来の電流増幅器：利得７：42.4MHz 加算カスケード電流増幅器：利得７：95.5MHz 本発明の電流増幅器：利得７：102MHz 従来の電流増幅器：利得15：22.4MHz 加算カスケード電流増幅器：利得15：77.6MHz 本発明の電流増幅器：利得15：84.6MHz 本発明の更に他の特徴は、集積回路又はデイス
クリート形式のいずれにおいても、レイアウトが
簡単なことである。余分なエミツタ電流が加算せ
ずに、等しい大きさの素子を用いているので、ク
ロスオーバの必要がなくなり、レイアウトが簡単
になる。本発明では、等しい大きさの素子を用い
ることにより、使用するデイスクリート・トラン
ジスタが安価なものでよい。しかし、本発明でな
ければ、高価なパワー素子や集積回路を、高価な
冷却手段と共に用いなければならない点に留意さ
れたい。

本発明の他の利点は、第５図に示す従来の電流
ミラーでの電流集中を減らせることである。Ｎ＋
１個（Ｎは電流ミラーの利得）の素子の代わり
に、わずか２個の素子の特性を一致させるのみで
よいので、電流集中の問題がなくなる。電流集中
を減らす１つの方法は、電流ミラーの最終段の総
べてのトランジスタと増幅器エミツタ端１４との
間にエミツタ安定抵抗器を付加することである。
第５図の従来回路では、総べての素子を安定化し
なければならないが、第３図に示す本発明による
電流増幅器では、わずかＭ／２＋１個（Ｍは、回
路内の素子の総数）の素子のみを安定化させれば
よいことに留意されたい。よつて、トランジスタ
２６ａ，２４ａ，２４ｂ及び２６ｂのエミツタ及
び増幅器エミツタ端１４間に、エミツタ安定化抵
抗器３６ａ，３８ａ，３８ｂ及び３６ｂを直列に
挿入する。

本発明の好適な実施例について上述したが、当
業者には、本発明の要旨を逸脱することなく、
種々の変形変更が可能なことが明かであろう。例
えば、トランジスタは、適切なバイアスを用いる
ならば、集積回路や、デイスクリートや、PNP
や、NPNや、エンハンスメント・ゲートFETの
如き他の３端素子でもよい。さらに、本発明を２
つのトランジスタ電流ミラーの階層構造を構成す
るならば、任意の形式の電流ミラー、例えば、ワ
イドラー電流ミラー、ウイルソン電流ミラー、又
はベース電流補償電流ミラーを用いてもよい。ま
た、増幅器エミツタ端１４を接地しても、電圧源
又は他の回路ノードに結合してもよいし、電圧出
力端として用いてもよい。

［発明の効果］したがつて、本発明の電流増幅器によれば、従
来のカスケード電流ミラー増幅器よりも周波数応
答を改善でき、レイアウトが簡単になり、必要と
するクロスオーバの数を減らせる。また、大きさ
の等しい素子を用い、電流の集中の影響を最低に
できる。

【図面の簡単な説明】

第１図は、本発明による電流増幅器の第１実施
例の回路図、第２図は、本発明による電流増幅器
の第２実施例の回路図、第３図は、本発明による
電流増幅器の第３実施例の回路図、第４図は、従
来の電流ミラーの回路図、第５図は、電流利得が
３である従来の電流ミラーの回路図、第６図は、
電流利得が３で、周波数数応答を改善した従来の
カスケード電流ミラーの回路図である。１０……増幅器ベース端、１２……増幅器コレ
クタ端、１４……増幅器エミツタ端。

Claims

【特許請求の範囲】１入力端が増幅器ベース端に結合され、出力端
が増幅器コレクタ端に結合され、第１及び第２エ
ミツタ端を有する第１電流ミラーと、入力端が上記第１電流ミラーの第１エミツタ端
に結合され、出力端が上記増幅器コレクタ端に結
合され、１対のエミツタ端が増幅器エミツタ端に
結合された第２電流ミラーと、入力端が上記第１電流ミラーの第２エミツタ端
に結合され、出力端が上記増幅器コレクタ端に結
合され、１対のエミツタ端が上記増幅器エミツタ
端に結合された第３電流ミラーとを具えた電流増
幅器。