JPS59202712A - 電源雑音除去回路 - Google Patents
電源雑音除去回路Info
- Publication number
- JPS59202712A JPS59202712A JP7737983A JP7737983A JPS59202712A JP S59202712 A JPS59202712 A JP S59202712A JP 7737983 A JP7737983 A JP 7737983A JP 7737983 A JP7737983 A JP 7737983A JP S59202712 A JPS59202712 A JP S59202712A
- Authority
- JP
- Japan
- Prior art keywords
- input
- noise
- power source
- power supply
- expression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、電源電圧を抵抗分割し中点電位（アナログア
ース）を内部で作成するＬＳＩの電源雑音除去比（ＰＳ
ＲＲ）に関するものである。“（背景技術） 従来、入力信号源と電源電圧を抵抗分割した中点電位を
アナログアースとしたＬＳＩとの整合には図−１に示す
回路が一般的に用いられていた。
ース）を内部で作成するＬＳＩの電源雑音除去比（ＰＳ
ＲＲ）に関するものである。“（背景技術） 従来、入力信号源と電源電圧を抵抗分割した中点電位を
アナログアースとしたＬＳＩとの整合には図−１に示す
回路が一般的に用いられていた。
同図に於いて、１は入力信号源、Ｒは入力信号源の入力
インピーダンス＋ＣＩは結合コンデンサ。
インピーダンス＋ＣＩは結合コンデンサ。
３はＬＳＩ、４は電源電圧、２は中点電位端子。
５．６は演算増幅器＋Ｒ３は入力信号源の入力インビー
ダンスと等しいインピーダンス整合用抵抗、Ｒ６はバイ
アス用抵抗、およびＲ４、Ｒｓは中点電位作成用抵抗で
ある。
ダンスと等しいインピーダンス整合用抵抗、Ｒ６はバイ
アス用抵抗、およびＲ４、Ｒｓは中点電位作成用抵抗で
ある。
いま、ＶｓｓにＶＮ（交流信号）なる雑音が重畳した場
合の電源電圧を■′ｓｓとすると。
合の電源電圧を■′ｓｓとすると。
Ｖ ｓｓ ＝ Ｖ’ｓｓ 十Ｖ 、、、 ・
・・（１）となる。この時、Ｒ４＝Ｒ５を考慮（完全な
中点）して２の中点電位をＶＭとすると ＶＭ＝黍Ｖｓｓ十↓■、 となる。
・・（１）となる。この時、Ｒ４＝Ｒ５を考慮（完全な
中点）して２の中点電位をＶＭとすると ＶＭ＝黍Ｖｓｓ十↓■、 となる。
この様な回路構成の場合、本来の入力信号（一定レベル
とする）がＶ ＩＮとして印加されていた時の中点電位
が■、であると、等価的に次に示す入力Ｖ１″ＮがＬＳ
Ｉに印加されることになる。
とする）がＶ ＩＮとして印加されていた時の中点電位
が■、であると、等価的に次に示す入力Ｖ１″ＮがＬＳ
Ｉに印加されることになる。
ｖ、Ｎ＝ｖ＋Ｎ ＶＮ −（２）従って、■
、、かＶ １．、Ｉと同一周波数であるとＬＳＩが誤動
作することになり、電源雑音除去比（ＰＳＲＲ）の劣化
となった。
、、かＶ １．、Ｉと同一周波数であるとＬＳＩが誤動
作することになり、電源雑音除去比（ＰＳＲＲ）の劣化
となった。
（発明の課題）
本発明はこの点に鑑みてなされたもので、入力信号にあ
らかじめ■、に重畳される電源雑音成分と逆相なものを
重畳させることにより、互いに雑音成分を打消させ、電
源雑音除去比（ＰＳＲＲ）を向上させるものである。
らかじめ■、に重畳される電源雑音成分と逆相なものを
重畳させることにより、互いに雑音成分を打消させ、電
源雑音除去比（ＰＳＲＲ）を向上させるものである。
（発明の構成および作用）
第２図は本発明の一実施例の構成回路であり、１〜６お
よびＲＱ 、Ｒ５＋ ＣＩは第１図で述べたものと同
一である。７はＲ，、Ｒ２の抵抗分割点、Ｃ２は結合コ
ンデンサであり使用周波数に対して年視できるインピー
ダンスである。Ｒ，、Ｒ２＋Ｒ３は入力信号源の入力イ
ンピーダンスにより変る抵抗イ【ムであり、Ｒ１、Ｒ２
は入力信号に電源雑音を重畳させる１動きも有する。
よびＲＱ 、Ｒ５＋ ＣＩは第１図で述べたものと同
一である。７はＲ，、Ｒ２の抵抗分割点、Ｃ２は結合コ
ンデンサであり使用周波数に対して年視できるインピー
ダンスである。Ｒ，、Ｒ２＋Ｒ３は入力信号源の入力イ
ンピーダンスにより変る抵抗イ【ムであり、Ｒ１、Ｒ２
は入力信号に電源雑音を重畳させる１動きも有する。
次にこの第２図を用いて、電源雑音除去作用について説
明する。入力信号源Ｖ １（、が印加されると交流成分
はＣ２を通過し、７にはＲ１とＲ２によりＶｓｓを分割
した電位があるので、次に示す入力■１．１が等測的に
ＬＳＩ入力に印加されることになる。但し、ＬＳＩ入力
は７とする。
明する。入力信号源Ｖ １（、が印加されると交流成分
はＣ２を通過し、７にはＲ１とＲ２によりＶｓｓを分割
した電位があるので、次に示す入力■１．１が等測的に
ＬＳＩ入力に印加されることになる。但し、ＬＳＩ入力
は７とする。
■ＩＮＩ ＝ Ｖ ＩＮ” Ｒ、十Ｒ２Ｖｓｓこの時、
式（１）で示した様な電源雑音■、がＶｓｓに重畳した
とすると、 ＲＲ ■ ＋ｈ＋ ｔ ＝ Ｖ ＩＮ ＋
Ｖ ｓｓ ＋ Ｒ、＋ Ｒ２Ｖ ＮＲ
１＋Ｒ２ ・・・（３）となる。式（３）中、第２項は直流分であ
り、式（２）で示した様な中点電位■、による電源雑音
ｖＮの等個入力成分２ ＶＮ （交流会）を考慮す
ると、全体での等価交流入力成分なり１ＮＡＣとして、 Ｖ 、ＮＡＣ＝ Ｖ 、、 ＋ Ｖ、−↓Ｖ
Ｎ・ （４）Ｒ，＋Ｒ２２ となることがわかる。
式（１）で示した様な電源雑音■、がＶｓｓに重畳した
とすると、 ＲＲ ■ ＋ｈ＋ ｔ ＝ Ｖ ＩＮ ＋
Ｖ ｓｓ ＋ Ｒ、＋ Ｒ２Ｖ ＮＲ
１＋Ｒ２ ・・・（３）となる。式（３）中、第２項は直流分であ
り、式（２）で示した様な中点電位■、による電源雑音
ｖＮの等個入力成分２ ＶＮ （交流会）を考慮す
ると、全体での等価交流入力成分なり１ＮＡＣとして、 Ｖ 、ＮＡＣ＝ Ｖ 、、 ＋ Ｖ、−↓Ｖ
Ｎ・ （４）Ｒ，＋Ｒ２２ となることがわかる。
従ってＲ，＝ＲＺとすることで式（４）中、第２、第３
項（雑音分）同志打消されてＶ ＩＮ ＡＣは、Ｖ Ｉ
ＮＡＣ＝ Ｖ ＋Ｎ−（５） となり、電源雑音による影響が無くなる。また７よりＬ
ＳＩ側を見込んだ入力インピーダンスをＺｉｎとする、
Ｒ，、Ｒ２、Ｒ３の並列接続と言うことで、 ・・・（６）となる。
項（雑音分）同志打消されてＶ ＩＮ ＡＣは、Ｖ Ｉ
ＮＡＣ＝ Ｖ ＋Ｎ−（５） となり、電源雑音による影響が無くなる。また７よりＬ
ＳＩ側を見込んだ入力インピーダンスをＺｉｎとする、
Ｒ，、Ｒ２、Ｒ３の並列接続と言うことで、 ・・・（６）となる。
従って、Ｒ，、Ｒ２、Ｒ３の値を式（５）および式（６
）が成り立つ様に設定することで、回路の入力インピー
ダンスを変えることなく電源雑音除去を行うことが出来
る。
）が成り立つ様に設定することで、回路の入力インピー
ダンスを変えることなく電源雑音除去を行うことが出来
る。
但し、この働きはＬＳＩ内部の初段増幅器に対してであ
り、ＬＳＩ内部の全増幅器に対して電源雑音除去を行う
ものではなく、ＬＳＩ初段人力に対して電源雑音除去を
行うことで電源雑音による誤動作を最少にするものであ
る。
り、ＬＳＩ内部の全増幅器に対して電源雑音除去を行う
ものではなく、ＬＳＩ初段人力に対して電源雑音除去を
行うことで電源雑音による誤動作を最少にするものであ
る。
（発明の効果）
以上詳細に説明した様に、本発明によれば、要求された
回路の入力インピーダンスを変えることなく少ない外付
部品（抵抗２本、コンデンサ１個）で電源雑音除去が可
能であり、従来の電源より抵抗分割で中点電位（アナロ
グアース）を作成するＬＳＩに有効である。
回路の入力インピーダンスを変えることなく少ない外付
部品（抵抗２本、コンデンサ１個）で電源雑音除去が可
能であり、従来の電源より抵抗分割で中点電位（アナロ
グアース）を作成するＬＳＩに有効である。
第１図は従来の中点電位を内部で抵抗分割する方式のＬ
ＳＩ入力回路の一例であり、第２図は同ＬＳＩに本発明
を適用した一実施例の回路図である。 Ｖ ｌｊＪ ｐ入力信号源。 Ｒ・Ｒ１・Ｒ２・Ｒ３・Ｒ４・Ｒ５・Ｒ６；抵抗ＣＩ
、Ｃ２；コンデンサ、Ｖｓｓ；電源電圧。 特許出願人 沖電気工業株式会社 特許出願代理人
ＳＩ入力回路の一例であり、第２図は同ＬＳＩに本発明
を適用した一実施例の回路図である。 Ｖ ｌｊＪ ｐ入力信号源。 Ｒ・Ｒ１・Ｒ２・Ｒ３・Ｒ４・Ｒ５・Ｒ６；抵抗ＣＩ
、Ｃ２；コンデンサ、Ｖｓｓ；電源電圧。 特許出願人 沖電気工業株式会社 特許出願代理人
Claims (1)
- 電源電圧を抵抗分割して中点電位を作り、該中点電位を
アナログアースとしてアナログ信号処理を行う集積回路
において、入力信号を第１のコンデンサを通して、該電
源電圧を抵抗分割した中点に接続し、該中点を第２のコ
ンデンサを通して該集積回路の入力端子に接続し、抵抗
分割比を電源電圧に交流雑音が加った時該集積回路にお
ける電源雑音による誤動作が最少になる様に設定するこ
とを特徴とする電源雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7737983A JPS59202712A (ja) | 1983-05-04 | 1983-05-04 | 電源雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7737983A JPS59202712A (ja) | 1983-05-04 | 1983-05-04 | 電源雑音除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202712A true JPS59202712A (ja) | 1984-11-16 |
| JPH0315842B2 JPH0315842B2 (ja) | 1991-03-04 |
Family
ID=13632256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7737983A Granted JPS59202712A (ja) | 1983-05-04 | 1983-05-04 | 電源雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191616U (ja) * | 1985-05-22 | 1986-11-28 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137715A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Electronic circuit |
-
1983
- 1983-05-04 JP JP7737983A patent/JPS59202712A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137715A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Electronic circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191616U (ja) * | 1985-05-22 | 1986-11-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315842B2 (ja) | 1991-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815037A (en) | High-pass filter, particularly for canceling out the offset in a chain of amplifiers | |
| JPS59202712A (ja) | 電源雑音除去回路 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| US5471170A (en) | Current-mode amplification system, and corresponding operational amplifier, gain section and amplification element | |
| JP3166681B2 (ja) | アクティブフィルタおよびアクティブフィルタ用集積回路 | |
| JPH03179904A (ja) | 緩衝増幅装置 | |
| JP3121310B2 (ja) | 基準電流発生回路 | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPH0310244B2 (ja) | ||
| JPS6117619Y2 (ja) | ||
| JPS5821211Y2 (ja) | リニアｉｃの耐ノイズ回路 | |
| JP2002358603A (ja) | 磁気再生装置 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS6117618Y2 (ja) | ||
| JPH0533059Y2 (ja) | ||
| JPH0321054Y2 (ja) | ||
| JPS61281711A (ja) | バツフア回路 | |
| JPS6322687B2 (ja) | ||
| JPH01126566A (ja) | 電界検出回路 | |
| JPH05183343A (ja) | Ｆｍ検波回路 | |
| JPS59135913A (ja) | 増幅回路 | |
| JPH053416A (ja) | フイルタ回路 | |
| JP2003115722A (ja) | 複合電子回路 | |
| JPS6211811B2 (ja) | ||
| JPS5934707A (ja) | 直結増幅回路 |