JP3030193B2 - フィルタ調整回路およびそれを用いたｙ／ｃ分離回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はフィルタ調整回路およ
びそれを用いたＹ／Ｃ分離回路に関し、特にたとえばＩ
Ｃ（集積回路）化されるジャイレータを含む、フィルタ
調整回路およびそれを用いたＹ／Ｃ分離回路に関する。

【０００２】

【従来の技術】位相検波を行うためには、通常、比較す
る信号に対して位相が９０°ずれた信号が必要である。
このため従来では、図９に示す櫛型Ｙ／Ｃ分離回路１の
ように、９０°移相回路２によってジャイレータ３の出
力信号Ｖout を９０°移相させ、位相比較器４で入力信
号Ｖinと９０°移相回路２からの出力信号Ｖout とのバ
ーストどうしの位相検波を行っていた。この位相検波の
結果によって、入力信号Ｖinと出力信号Ｖout との位相
差が１８０°、すなわちディレイライン５の遅延量が１
Ｈになるようにジャイレータ３および６の値を制御す
る。そして、１Ｈずれた入力信号Ｖinと出力信号Ｖout
すなわちコンポジット信号どうしを加算器７で加算し、
減算器８で減算することによって、それぞれ輝度信号お
よび色信号を作る。

【０００３】また、図１０に、バンドパスフィルタ（以
下、単に「ＢＰＦ」という）２′を調整するための従来
のフィルタ調整回路１′を示す。フィルタ調整回路１′
では、フィルタ３′をジャイレータ４′を含むＢＰＦと
して構成する。そして、フィルタ３′すなわちジャイレ
ータ４′からの出力信号を９０°移相回路５′で９０°
移相させ、その信号とフィルタ３′への信号とを位相比
較器６′で比較する。そして、その比較結果に応じた制
御電圧をＬＰＦ７′から出力することによってジャイレ
ータ４′および調整すべきＢＰＦ２′のジャイレータ
８′をそれぞれ調整して、ＢＰＦ２′の位相を調整して
いた。

【０００４】

【発明が解決しようとする課題】図９および図１０に示
す従来技術では、いずれも容量を含む９０°移相回路が
必要であった。したがって、素子数が多くなり、またＩ
Ｃ化した場合のチップ面積が大きくなるという問題点が
あった。それゆえに、この発明の主たる目的は、簡単か
つ小型にできる、フィルタ調整回路およびそれを用いた
Ｙ／Ｃ分離回路を提供することである。

【０００５】

【課題を解決するための手段】第１発明は、ジャイレー
タを含み入力信号が与えられるフィルタ、およびフィル
タ内の特定箇所からの信号と入力信号とのそれぞれの位
相を比較してフィルタを調整する信号を出力する位相比
較手段を備えるフィルタ調整回路であって、ジャイレー
タは、入力信号が与えられる入力端子に接続される第１
入力および交流的にアースされた直流電源に接続される
第２入力を含む第１の差動増幅回路、第１の差動増幅回
路の出力に接続される第３入力および交流的にアースさ
れた直流電源に接続される第４入力を含む第２の差動増
幅回路、第２の差動増幅回路の出力を第１入力に接続す
る帰還経路、および第１の差動増幅回路の出力と交流的
アースとの間に介挿されるコンデンサを含み、位相比較
手段に与える出力信号として、ジャイレータの第３入力
に与えられる信号を用いる、フィルタ調整回路である。

【０００６】第２発明は、ジャイレータを含み入力信号
が与えられるフィルタ、およびフィルタ内の特定箇所か
らの信号と入力信号とのそれぞれの位相を比較してフィ
ルタを調整する信号を出力する位相比較手段を備えるフ
ィルタ調整回路であって、ジャイレータは、入力信号を
積分する積分回路、積分回路の出力信号と入力信号との
差分を検出するための第１の差動増幅回路、第１の差動
増幅回路によって検出した差分の信号を入力信号に帰還
する帰還経路、第１の差動増幅回路に電流を供給する第
１の可変電流源、積分回路の出力信号と入力信号との差
分を検出するための第２の差動増幅回路、第２の差動増
幅回路に電流を供給する第２の可変電流源、および第２
の差動増幅回路によって検出した差分の信号を電流−電
圧変換して電圧信号を得る変換手段を含み、位相比較手
段に与える出力信号として、電圧信号を用いる、フィル
タ調整回路である。

【０００７】

【作用】第１発明では、位相比較手段に与える信号とし
て、フィルタ内の特定箇所からの信号すなわちジャイレ
ータの第３入力に与えられる信号を用いる。この信号は
ジャイレータの出力信号より９０°位相が遅れた９０°
移相出力となる。したがって、ジャイレータの出力信号
を９０°移相回路によって９０°遅らせて位相比較手段
に与えていた従来と異なり、９０°移相回路を用いるこ
となくジャイレータの第３入力に与えられる信号がその
まま位相比較手段に与えられる。

【０００８】第２発明では、位相比較手段に与える信号
として、フィルタ内の特定箇所からの信号すなわち変換
手段によって電流−電圧変換して得られる電圧信号を用
いる。この電圧信号はジャイレータの出力信号より９０
°位相が遅れた９０°移相出力となる。したがって、従
来とは異なり、ジャイレータの出力信号を９０°移相す
る９０°移相器を用いることなく、電圧信号がそのまま
位相比較手段に与えられる。

【０００９】第１発明または第２発明であるフィルタ調
整回路を用いてＹ／Ｃ分離回路が形成され、また、第１
発明または第２発明のフィルタ調整回路に含まれるフィ
ルタとしてバンドパスフィルタが用いられ得る。

【００１０】

【発明の効果】この発明によれば、容量を有する９０°
移相回路を削除したフィルタ調整回路が得られる。した
がって、フィルタ調整回路を構成する素子数を減少で
き、構成が簡単になる。また、９０°移相回路を削除す
ることによって容量を削減できるので、特に回路をＩＣ
化する場合には、チップ面積を大幅に縮小できる。その
結果、小型化が図れ、さらに低コスト化をも図れる。

【００１１】また、このようなフィルタ調整回路を用い
ることによって簡単かつ小型のＹ／Ｃ分離回路が得られ
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。

【００１２】

【実施例】図１を参照して、この実施例の櫛型のＹ／Ｃ
分離回路１０は、たとえばＩＣ（集積回路）として構成
され、加算器１２および減算器１４を含む。加算器１２
および減算器１４には、それぞれ入力コンポジット映像
信号が入力される。入力コンポジット映像信号は抵抗ｒ
１およびｒ２を介してディレイライン１６の入力端子１
８に与えられる。ディレイライン１６は、１Ｈの遅延時
間を有し、入力コンポジット映像信号を１Ｈ遅延して出
力映像信号として出力端子２０から出力する。この出力
映像信号は加算器１２および減算器１４に入力される。
加算器１２では、「前ライン＋現ライン」が演算され、
残った輝度信号が出力され、減算器１４では、「前ライ
ン−現ライン」が演算され、残った色信号が出力され
る。ディレイライン１６の入力端子１８と２２との間お
よび出力端子２０と２４との間には、それぞれＢＰＦを
構成するジャイレータ２６および２８が接続される。ジ
ャイレータ２６および２８は、それぞれ、ディレイライ
ン１６の入力終端インダクタンスおよび出力終端インダ
クタンスとして機能し、そのインダクタンス値がローパ
スフィルタ（以下、「ＬＰＦ」という）３０の出力によ
って制御される。ただし、ディレイライン１６の入力お
よび出力の両方を終端する必要はなく、少なくともディ
レイライン１６の出力を終端していればよい。そして、
ＬＰＦ３０には、入力コンポジット映像信号に含まれる
バースト信号とジャイレータ２８の途中から取り出され
た信号に含まれるバースト信号とのそれぞれの位相差に
応じた誤差信号が入力される。この実施例では、入力コ
ンポジット映像信号とジャイレータ２８の途中から取り
出された信号とがそれぞれ位相比較器３２に与えられ
る。したがって、位相比較器３２からは、両信号が９０
°の位相差のときを基準として、両信号の位相差の９０
°からのずれ量に応じた誤差信号がＬＰＦ３０に与えら
れる。したがって、ＬＰＦ３０からは、誤差信号に応じ
た制御電圧が出力され、その制御電圧がジャイレータ２
６および２８に与えられる。なお、Ｙ／Ｃ分離回路１０
において、フィルタ調整回路は１点鎖線３３で囲まれた
部分である。

【００１３】ここで、ジャイレータ２６および２８に
は、たとえば図２に示す回路が用いられる。図２に示す
回路は、差動増幅回路３４および３６を含む。差動増幅
回路３４は、トランジスタＱ１およびＱ２を含む差動対
３８を含み、差動増幅回路３６は、トランジスタＱ３お
よびＱ４を含む差動対４０を含む。トランジスタＱ１と
端子３９との間にはトランジスタＱ５が介挿され、トラ
ンジスタＱ５のベースが端子３９に、トランジスタＱ５
のコレクタが直流電源Ｖｃｃに、トランジスタＱ５のエ
ミッタがＲ１を介してトランジスタＱ１のベースにそれ
ぞれ接続される。また、トランジスタＱ２と交流的にア
ースされた直流電源４２との間にはトランジスタＱ６が
介挿され、トランジスタＱ６のベースが直流電源４２
に、トランジスタＱ６のコレクタが直流電源Ｖｃｃに、
トランジスタＱ６のエミッタがトランジスタＱ２のベー
スにそれぞれ接続される。トランジスタＱ１のベースと
トランジスタＱ２のベースとの間には抵抗Ｒ２が介挿さ
れる。抵抗Ｒ１とＲ２とが分圧回路を構成する。トラン
ジスタＱ２のコレクタとトランジスタＱ１のコレクタが
接続される直流電源Ｖｃｃとの間にはコンデンサＣ１が
介挿される。

【００１４】また同様に、差動増幅回路３４の出力すな
わちトランジスタＱ２のコレクタとトランジスタＱ３と
の間にはトランジスタＱ７が介挿され、トランジスタＱ
７のベースがトランジスタＱ２のコレクタに、トランジ
スタＱ７のコレクタが直流電源Ｖｃｃに、トランジスタ
Ｑ７のエミッタが抵抗Ｒ３を介してトランジスタＱ３の
ベースにそれぞれ接続される。また、直流電源４２とト
ランジスタＱ４との間にはトランジスタＱ８が介挿さ
れ、Ｑ８のベースが直流電源４２に、トランジスタＱ８
のコレクタが直流電源Ｖｃｃに、トランジスタＱ８のエ
ミッタがトランジスタＱ４のベースにそれぞれ接続され
る。トランジスタＱ３のベースとトランジスタＱ４のベ
ースとの間には抵抗Ｒ４が介挿される。抵抗Ｒ３とＲ４
とが分圧回路を構成する。そして、トランジスタＱ３の
コレクタが端子３９およびトランジスタＱ５のベースに
接続される。

【００１５】なお、上述のように、トランジスタＱ６お
よびＱ８のそれぞれのベースには、直流電源４２によっ
て一定の固定バイアスが供給されており、交流的アース
とされる。また、４４，４６，４８および５０は定電流
源（直列電流源）であり、５２，５４，５６および５８
は可変電流源である。さらに、コンデンサＣ１は、トラ
ンジスタＱ２のコレクタと直流電源４２との間に介挿さ
れてもよい。この回路では、抵抗Ｒ１，Ｒ２およびＲ
３，Ｒ４による分圧回路ならびにトランジスタＱ５〜Ｑ
８などを付加することによって、ダイナミックレンジが
大きくされている。

【００１６】このように構成される図２に示す回路の動
作を説明する。図２において容量Ｃ１と交流的アース間
に発生する信号Ｖｃは、数１で表される。

【００１７】

【数１】

【００１８】また、差動対４０を構成するトランジスタ
Ｑ３およびＱ４のベース間に発生する電位差Ｖ２は、数
２で表される。

【００１９】

【数２】

【００２０】図２に示すように電流Ｉｘを定めると、電
流Ｉｘは数３で表され、Ｖ１／Ｉｘは数４で表される。

【００２１】

【数３】

【００２２】

【数４】

【００２３】したがって、図２に示す回路は、数５で示
すようなインダクタンスを構成していることがわかる。

【００２４】

【数５】

【００２５】また、数５から、差動対３８を構成するト
ランジスタＱ１およびＱ２の微分抵抗ｒｅ０あるいは差
動対４０を構成するトランジスタＱ３およびＱ４の微分
抵抗ｒｅ１を、ＬＰＦ３０からの制御電圧によって調整
することにより、図２に示す回路すなわちジャイレータ
２６および２８のインダクタンス値を制御できることが
わかる。すなわち、ＬＰＦ４４からの制御電圧によっ
て、図２における可変電流源５６および５８の電流Ｉ０
および／またはＩ１を制御すれば、微分抵抗ｒｅ０およ
び／またはｒｅ１が変化し、ジャイレータ２６および２
８の等価インダクタンスが変化される。これによってデ
ィレイライン１６の遅延量を制御できる。

【００２６】ここで、図２の端子３９は図１のＡ点に相
当し、Ａ点の電圧Ｖout に対するＢ点のＡＣ電位Ｖ
（Ｂ）は、バースト部分すなわちＢＰＦ（ジャイレータ
２６および２８）の同調点である３．５８ＭＨｚにおい
ては、数６で表される。

【００２７】

【数６】

【００２８】数６からわかるように、Ｂ点のＡＣ電位Ｖ
（Ｂ）は、Ｖout に対して位相が９０°ずれている（遅
れている）ことがわかる。このＢ点に得られる信号を位
相検波に用いる。すなわち、図１に示すように、ジャイ
レータ２８では、Ｂ点で得られる信号を位相比較器３２
に与える。これがこの発明の大きな特徴である。次い
で、ＬＰＦ３０および位相比較器３２は図３のように構
成され、図４に示すように動作する。図３の入力端子６
０および６２には、図４（Ａ）に示すような信号が入力
され、入力端子６４および６６には、ジャイレータ２８
のＢ点から図４（Ｂ）に示すような信号が入力される。

【００２９】 両信号が同相の場合、正の周期ではト
ランジスタＱ９およびＱ１３がオンしかつ負の周期では
トランジスタＱ１１およびＱ１４がオンする。したがっ
て、出力Ｃにおける電圧は図４（Ｃ）に示すように負方
向に半周期ごとに脈動し、出力Ｄにおける電圧は図４
（Ｄ）に示すように一定電圧となる。したがって、トラ
ンジスタＱ１５を流れる電流Ｉ２（すなわちＩ５）は図
４（Ｅ）に示すように正方向に脈動し、トランジスタＱ
１６を流れる電流Ｉ３は図４（Ｆ）に示すように一定電
流となる。そのため、Ｉ３−Ｉ５であるＬＰＦ３０に流
れる電流Ｉ４は、図４（Ｇ）に示すように負方向に脈動
する。この電流Ｉ４が、たとえば抵抗ＲとコンデンサＣ
とを含むＬＰＦ３０によって平滑（積分）され、したが
って、ＬＰＦ３０は図４（Ｈ）に示すように、両信号が
同相のときには負の制御電圧を出力する。

【００３０】 両信号が逆相の場合、図４（Ａ）に示
す信号が正の周期ではトランジスタＱ１２およびＱ１４
がオンしかつ図４（Ａ）に示す信号が負の周期ではトラ
ンジスタＱ１０およびＱ１３がオンする。したがって、
出力Ｃにおける電圧は図４（Ｃ）に示すように一定とな
り、出力Ｄにおける電圧は図４（Ｄ）に示すように負方
向に半周期毎に脈動する。したがって、トランジスタＱ
１５を流れる電流Ｉ２（すなわちＩ５）は図４（Ｅ）に
示すように一定電流となり、トランジスタＱ１６を流れ
る電流Ｉ３を図４（Ｆ）に示すように正方向に脈動す
る。そのため、Ｉ３−Ｉ５であるＬＰＦ３０に流れる電
流Ｉ４は、図４（Ｇ）に示すように正方向に脈動する。
この電流Ｉ４がＬＰＦ３０によって平滑（積分）され、
したがって、ＬＰＦ３０は図４（Ｈ）に示すように、両
信号が逆相のときには正の制御電圧を出力する。

【００３１】 図４（Ｂ）に示すジャイレータ２８か
らの信号が図４（Ａ）に示す信号より９０°位相が進ん
でいる場合、図４（Ａ）の信号の前半周期の前半ではト
ランジスタＱ９およびＱ１３がオンし、後半ではトラン
ジスタＱ１２およびＱ１４がオンする。また、図４
（Ａ）の信号の後半周期の前半ではトランジスタＱ１１
およびＱ１４がオンし、後半ではトランジスタＱ１０お
よびＱ１３がオンする。したがって、出力Ｃにおける電
圧は図４（Ｃ）に示すように各半周期の前半にのみ負方
向電圧となり、出力Ｄにおける電圧は図４（Ｄ）に示す
ように各半周期の後半にのみ負方向電圧として出現す
る。したがって、トランジスタＱ１５を流れる電流Ｉ２
（すなわちＩ５）は図４（Ｅ）に示すように各半周期の
前半にのみ正方向に流れ、トランジスタＱ１６を流れる
電流Ｉ３は図４（Ｆ）に示すように各半周期の後半にの
み正方向に流れる。そのため、Ｉ３−Ｉ５であるＬＰＦ
３０に流れる電流Ｉ４は、図４（Ｇ）に示すようにほぼ
正弦波となる。したがって、ＬＰＦ３０は図４（Ｈ）に
示すように、図４（Ｂ）に示すジャイレータ２８からの
信号が図４（Ａ）に示す信号より９０°位相が進んでい
るときにはほぼ０の制御電圧を出力する。

【００３２】 図４（Ｂ）に示すジャイレータ２８か
らの信号が図４（Ａ）に示す信号より９０°位相が遅れ
ている場合、図４（Ａ）の信号の前半周期の前半ではト
ランジスタＱ１２およびＱ１４がオンし、後半ではトラ
ンジスタＱ９およびＱ１３がオンする。また、図４
（Ａ）の信号の後半周期の前半ではトランジスタＱ１０
およびＱ１３がオンし、後半ではトランジスタＱ１１お
よびＱ１４がオンする。したがって、出力Ｃにおける電
圧は図４（Ｃ）に示すように各半周期の後半にのみ負方
向電圧となり、出力Ｄにおける電圧は図４（Ｄ）に示す
ように各半周期の前半にのみ負方向電圧として出現す
る。したがって、トランジスタＱ１５を流れる電流Ｉ２
（すなわちＩ５）は図４（Ｅ）に示すように各半周期の
後半にのみ正方向に流れ、トランジスタＱ１６を流れる
電流Ｉ３は図４（Ｆ）に示すように各半周期の前半にの
み正方向に流れる。そのため、Ｉ３−Ｉ５であるＬＰＦ
３０に流れる電流Ｉ４は、図４（Ｇ）に示すようにほぼ
正弦波となる。したがって、ＬＰＦ３０は図４（Ｈ）に
示すように、図４（Ｂ）に示すジャイレータ２８からの
信号が図４（Ａ）に示す信号より９０°位相が遅れてい
るときにはほぼ０の制御電圧を出力する。

【００３３】このようにして、位相比較器３２に入力さ
れる２つの信号の位相差が９０°のときは、ＬＰＦ３０
からはほぼ０の制御電圧が出力される。２つの信号の位
相差が９０°からずれている場合には、そのずれ量に応
じて正または負の制御電圧がＬＰＦ３０から出力され
る。このＬＰＦ３０からの制御電圧に応じてジャイレー
タ２６および２８のインダクタンス値が調整される。な
お、図１の実施例では、位相比較器３２に入力される２
つの信号のうち、図４（Ｂ）に示すジャイレータ２８か
らの信号が図４（Ａ）に示す信号より９０°位相が進ん
でいるときを基準とし、それからのずれ量に応じた制御
信号がＬＰＦ３０から出力される。

【００３４】この実施例によれば、ジャイレータ２８
（図２）のＢ点から得られる信号（９０°移相出力）
を、位相検波のため位相比較器３２に直接与えることに
よって、従来では必要であった９０°移相回路が不要と
なる。これによって、Ｙ／Ｃ分離回路１０の素子数およ
び容量を削減できる。したがって、ＩＣ化した場合のチ
ップ面積を減少させることができる。

【００３５】また、ジャイレータ２６および２８とし
て、図５に示す回路を用いることもできる。図５に示す
回路は、帰還型の積分回路６８および差動増幅回路７０
を含み、端子７２から入力信号Ｖｉが与えられる。そし
て、この入力信号Ｖｉが、エミッタフォロワを構成する
トランジスタＱ１７を通して、積分回路６８の入力端子
であるトランジスタＱ１８のベースに入力される。トラ
ンジスタＱ１８はトランジスタＱ１９とともに差動対７
４を構成し、この差動対７４の出力が、トランジスタＱ
１９のコレクタからトランジスタＱ２０のエミッタに出
力される。このトランジスタＱ２０のエミッタには、積
分用のコンデンサＣ２と抵抗Ｒ５との直列回路が接続さ
れる。そして、差動対７４の出力すなわちトランジスタ
Ｑ２０のエミッタが差動増幅回路７０のトランジスタＱ
２１のベースに接続され、このトランジスタＱ２１とと
もに差動対７６を構成するトランジスタＱ２２のベース
がトランジスタＱ１７の出力に接続される。

【００３６】そして、差動増幅回路７０のトランジスタ
Ｑ２１には可変電流源７８によって電流が供給される。
そして、トランジスタＱ２１から出力される電流Ｉ６
が、帰還経路８０を介してトランジスタＱ１７のベース
すなわち入力信号Ｖｉに帰還される。また、差動増幅回
路７０と同様の差動増幅回路８２が設けられる。差動対
７４の出力すなわちトランジスタＱ２０のエミッタが差
動増幅回路８２のトランジスタＱ２３のベースに接続さ
れ、このトランジスタＱ２３とともに差動対８４を構成
するトランジスタＱ２４のベースがトランジスタＱ１７
の出力に接続される。そして、帰還増幅回路８２のトラ
ンジスタＱ２３には可変電流源８６から電流が供給され
る。そして、トランジスタＱ２３から出力される電流Ｉ
７（＝Ｉ６）が、抵抗Ｒ６と直流電源８８との直列回路
を含む電流−電圧変換回路９０に与えられ、電流Ｉ７を
電圧に変換した電圧信号Ｖｘが得られる。なお、図５の
回路において、９２，９４，９６および９８は定電流源
（直列電流源）であり、１００および１０２は可変電流
源であり、１０４はバイアス電源（直列電圧源）であ
る。また、差動対７６および８４のそれぞれの微分抵抗
をｒｅとする。

【００３７】図５に示す回路において、トランジスタＱ
２０のエミッタに表れる積分回路６８の出力信号Ｖｏは
数７で与えられる。

【００３８】

【数７】

【００３９】また、差動増幅回路７０の差動対７６の一
方入力にはその積分回路６８の出力信号Ｖｏが与えら
れ、他方入力には入力信号Ｖｉが与えられる。したがっ
て、このとき帰還経路８０を流れる電流Ｉ６は、数８で
示される。

【００４０】

【数８】

【００４１】ここで、Ｌ＝Ｃ２・Ｒ５・２ｒｅとする
と、数８は数９となる。

【００４２】

【数９】

【００４３】数９より、電流Ｉ６は、入力信号Ｖｉに対
して位相が９０°遅れていることがわかる。ここで、入
力信号Ｖｉに対して位相が９０°ずれた信号を得るに
は、電流Ｉ６と等しい電流を別個に取り出し、その電流
を電圧に変換してやればよい。すなわち、図５に示すよ
うに、差動増幅回路８２を別個に設けて、電流Ｉ６と等
しい電流Ｉ７を取り出し、電流−電圧変換回路９０によ
って電圧信号Ｖｘに変換する。すると、電圧信号Ｖｘと
電流Ｉ７とは同相なので、電圧信号Ｖｘは入力信号Ｖｉ
に対して位相が９０°遅れた９０°移相出力となる。し
たがって、入力信号Ｖｉに対して位相が９０°遅れた電
圧信号Ｖｘを、図５に示す回路から取り出せる。したが
って、ジャイレータ２８として図５に示す回路を用い、
電圧信号Ｖｘを位相比較器３２に直接与えれば、上述の
実施例と同様に処理でき、従来のように９０°移相回路
を用いる必要はない。なお、図５の端子７２が図１のＡ
点に相当する。

【００４４】図６に、他の実施例のフィルタ調整回路１
０６を示す。フィルタ調整回路１０６は、フィードバッ
ク系を構成し、たとえばＢＰＦ１０８の位相を調整する
ものである。ＢＰＦ１０８は、抵抗Ｒ７，コンデンサＣ
３およびジャイレータ１１０を含む。フィルタ調整回路
１０６は、抵抗Ｒ８，コンデンサＣ４およびジャイレー
タ１１２を含むＢＰＦ１１４を含む。フィルタ調整回路
１０６は、さらにＬＰＦ３０および位相比較器３２を含
む。ジャイレータ１１０および１１２には、たとえば図
２に示す回路が用いられ得る。ジャイレータ１１０とし
て図２の回路を用いるときには、図２の端子３９がジャ
イレータ１１０のＥ点に相当し、ジャイレータ１１２と
して図２の回路を用いるときには、図２の端子３９がジ
ャイレータ１１２のＦ点に相当する。そして、ジャイレ
ータ１１２の途中から取り出される信号は、図２に示す
回路のＢ点から取り出される信号であり、この信号が位
相比較器３２に直接与えられる。したがって、位相比較
器３２には、ＢＰＦ１１４に与えられる入力信号とジャ
イレータ１１２の途中から取り出される信号とが与えら
れ、位相比較器３２からは、両信号が９０°の位相差の
ときを基準として、両信号の位相差の９０°からのずれ
量に応じて誤差信号をＬＰＦ３０に与える。したがっ
て、ＬＰＦ３０からは、誤差信号に応じて制御信号が出
力され、その制御電圧がジャイレータ１１０および１１
２に与えられる（図４参照）。

【００４５】ここで、ＢＰＦ１０８の減衰量は、周波数
ｆ０＝ｆ１のときにほぼ０とする。この周波数ｆ０＝ｆ
１の信号が入力端子１１６からＢＰＦ１０８に与えられ
たときに、ＢＰＦ１０８の入出力の位相差を０°として
出力端子１１８からその信号を出力できるように、フィ
ルタ調整回路１０６によって調整する。このとき、少な
くともＢＰＦ１０８のコンデンサＣ３の容量とＢＰＦ１
１４のコンデンサＣ４の容量とを等しくしておく。そし
て、ＢＰＦ１１４の入力端１２０から周波数ｆ０＝ｆ１
の信号を与え、位相比較器３２に与えられる２つの信号
の位相差が常に９０°になる（この場合ジャイレータ１
１２からの信号の方が９０°遅れる）ようにＢＰＦ１１
４内のジャイレータ１１２の値を制御する。これによっ
て、ＢＰＦ１１４に周波数ｆ０＝ｆ１の信号が与えられ
たとき、ＢＰＦ１１４の入出力の位相差を０°に保ち、
その信号を出力する。このように、従来とは異なり、９
０°移相回路を用いることなくフィルタ調整が可能とな
る。

【００４６】また、図７に示すように、図６のＢＰＦ１
０８の他にトラップ１２２の位相を調整することもでき
る。トラップ１２２は、抵抗Ｒ９，コンデンサＣ５およ
びジャイレータ１１０を含む。トラップ１２２のジャイ
レータ１１０に、フィルタ調整回路１０６のＬＰＦ３０
からの制御電圧を与えることによって、トラップ１２２
の位相を調整できる。すなわち、トラップ１２２の減衰
量は、周波数ｆ０＝ｆ１のときにピークとすると、この
周波数ｆ０＝ｆ１の信号が入力端子１２４から与えられ
たとき、トラップ１２２の入出力の位相差を０°として
出力端子１２６からその信号を出力できるようになる。
この場合も、９０°移相回路を用いる必要はない。な
お、ＢＰＦ１１４のコンデンサＣ４の容量とトラップ１
２２のコンデンサＣ５の容量とが等しければ、フィルタ
調整回路１０６の端子１２０から周波数ｆ０＝ｆ１の信
号を入力すればよい。

【００４７】また、図６および図７に示す実施例におい
て、Ｃ３≠Ｃ４の場合、Ｃ４≠Ｃ５の場合でも、フィル
タ調整回路１０６によってＢＰＦ１０８およびトラップ
１２０の調整を行えることはいうまでもない。さらに、
フィルタ調整回路１０６によって位相が調整されるフィ
ルタとしては、上述のものに限定されず、オールパスフ
ィルタやローパスフィルタなど様々なフィルタの位相が
フィルタ調整回路１０６によって調整され得る。

【００４８】さらに図８に示すように、フィルタ調整回
路１０６のＢＰＦ１１４自体をフィルタとして用い、Ｂ
ＰＦ１１４の位相を調整する場合にも、この発明を適用
し得る。この場合にも９０°移相回路を用いる必要はな
い。なお、図６ないし図８に示す各実施例において、ジ
ャイレータ１１０および１１２として図５の回路を用い
ることができる。ジャイレータ１１２に図５に示す回路
を用いる場合、位相比較器３２に直接与えられる信号は
電圧信号Ｖｘである。

【００４９】このように、図６ないし図８に示すフィル
タ調整回路１０６では、従来とは異なり９０°移相回路
を削除することができる。なお、この発明は、９０°の
位相差を利用して処理するあらゆる回路に用いることが
できる。

【図面の簡単な説明】

【図１】この発明の一実施例のＹ／Ｃ分離回路を示すブ
ロック図である。

【図２】ジャイレータの一例を示す回路図である。

【図３】位相比較器およびＬＰＦの一例を示す回路図で
ある。

【図４】位相比較器およびＬＰＦの動作を示す波形図で
ある。

【図５】ジャイレータの他の例を示す回路図である。

【図６】ＢＰＦを調整するフィルタ調整回路を示す回路
図である。

【図７】トラップを調整するフィルタ調整回路を示す回
路図である。

【図８】フィルタ調整回路を示す回路図である。

【図９】従来のＹ／Ｃ分離回路を示すブロック図であ
る。

【図１０】従来のフィルタ調整回路を示すブロック図で
ある。

【符号の説明】

１０ …Ｙ／Ｃ分離回路 ２６，２８，１１０，１１２ …ジャイレータ ３０ …ＬＰＦ ３２ …位相比較器 ３４，３６，７０，８２ …差動増幅回路 ３８，４０，７４，７６，８４ …差動対 １０６ …フィルタ調整回路 １０８，１１４ …ＢＰＦ １２２ …トラップ Ｑ１〜Ｑ２４ …トランジスタ Ｃ，Ｃ１〜Ｃ５ …コンデンサ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−339152（ＪＰ，Ａ) 特開 昭60−126908（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/16 H03H 11/04 H03H 11/08 H04N 9/78

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】ジャイレータを含み入力信号が与えられる
   フィルタ、および前記フィルタ内の特定箇所からの信号
   と前記入力信号とのそれぞれの位相を比較して前記フィ
   ルタを調整する信号を出力する位相比較手段を備えるフ
   ィルタ調整回路であって、 前記ジャイレータは、 前記入力信号が与えられる入力端子に接続される第１入
   力および交流的にアースされた直流電源に接続される第
   ２入力を含む第１の差動増幅回路、 前記第１の差動増幅回路の出力に接続される第３入力お
   よび交流的にアースされた直流電源に接続される第４入
   力を含む第２の差動増幅回路、 前記第２の差動増幅回路の出力を前記第１入力に接続す
   る帰還経路、および前記第１の差動増幅回路の出力と交
   流的アースとの間に介挿されるコンデンサを含み、 前記位相比較手段に与える出力信号として、前記ジャイ
   レータの第３入力に与えられる信号を用いる、フィルタ
   調整回路。
2. 【請求項２】ジャイレータを含み入力信号が与えられる
   フィルタ、および前記フィルタ内の特定箇所からの信号
   と前記入力信号とのそれぞれの位相を比較して前記フィ
   ルタを調整する信号を出力する位相比較手段を備えるフ
   ィルタ調整回路であって、 前記ジャイレータは、 前記入力信号を積分する積分回路、 前記積分回路の出力信号と前記入力信号との差分を検出
   するための第１の差動増幅回路、 前記第１の差動増幅回路によって検出した前記差分の信
   号を前記入力信号に帰還する帰還経路、 前記第１の差動増幅回路に電流を供給する第１の可変電
   流源、 前記積分回路の出力信号と前記入力信号との差分を検出
   するための第２の差動増幅回路、 前記第２の差動増幅回路に電流を供給する第２の可変電
   流源、および前記第２の差動増幅回路によって検出した
   前記差分の信号を電流−電圧変換して電圧信号を得る変
   換手段を含み、 前記位相比較手段に与える出力信号として、前記電圧信
   号を用いる、フィルタ調整回路。
3. 【請求項３】請求項１または２記載のフィルタ調整回路
   を用いた、Ｙ／Ｃ分離回路。
4. 【請求項４】前記フィルタはバンドパスフィルタであ
   る、請求項１または２記載のフィルタ調整回路。