JPH02137408A - Ｄｃフィードバック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばオーディオ信号処理用集積回路にお
いて、バッファアンプの入力側に設けたレベルシフト用
抵抗に直流電流を流して所定バッファ段から出力する信
号の直流レベルを補償するＤＣフィードバック回路の改
良に関する。

（従来の技術） オーディオ信号処理用集積回路（以下ＩＣ＞では、オフ
セット電圧がダイナミックレンジや歪みなど緒特性を悪
化させる要因となるため、オフセット除去のためにＡＣ
結合回路が複数段設けられる。

第５図は従来のオーディオ帯域用ＩＣに採用されるＡＣ
結合回路を示す。

第５図において、５１はＩＣを示し、オーディオ信号は
、１つのバッファ段におけるＩｃ内部入力端子５２より
外付はキャパシタＣ２１，バッファアンプ８２１を通っ
てＩＣ内部出力端子５３に導出するようになっている。

５Ｇは基準電位ｖｒを与える電圧源であり、この基準電
圧源５６の供給する電圧は、抵抗Ｒ２１を介してバッフ
ァアンプ８２１に人力し、内部出力端子５３に現れる信
号の直流レベルを設定している。キャパシタＣ２１は、
ＡＣ結合用コンデンサであり外部端子５４．５５間に接
続しである。

この回路のＡＣ伝達特性は、キｉ！パシタＣ２１と抵抗
Ｒ２１で決まる時定数のバイパス特性を現わし、その伝
達関数Ｈ（ｓ）とカットオフ周波数ｆｃは、次式のよう
に表わすことができる。

尚、Ｃ２１＝キヤパシタＣ２１の容量値、Ｒ２１＝抵抗
Ｒ２１の抵抗ｆｆｉ、　Ｓ＝ニラプラス算子である。

ここで、Ｈｉ　Ｆｉ　オーディオ信号の要求されるカッ
トオフ周波数ｆｃとして２０［Ｈｚｌとすると、ＩＣ全
体では複数段設けられるので、−段あたり略２［Ｈｚｌ
以下のカットオフ周波数が要求される。

また、カットオフ周波数を下げるために、Ｒ２１を大ぎ
くすると、抵抗Ｒ２１へ流れるバッファアンプＢ２１へ
の入力電流によって、出力信号のオフセット電圧が大き
くなり好ましくない。この点を考慮して、Ｒ２１は通常
３０［ＫΩ］程度に選ぶ。この場合、カットオフ周波数
ｆｃ−２［Ｈｚｌとずれば、であり、高価な電解コンデ
ンサを使用しなければならない。大規模なオーディオ信
号処理用ＩＣでは、このようにＡＣ結合が何箇所か設け
られるのが酋通であり、ステレオ用ではその２倍だけあ
るため、安価なセラミックコンデンサと比較するとコス
トがかさんでくる。

また、上記のようなＡＣ結合では、ＩＣの外部端子を２
個要する。大規模なｌＣｒ−は、ＡＣ結合だけでかなり
の端子数を使用してしまい、ＩＣのコストアップになっ
たり、ビン数の制約によりＩＣとしての機能を制限する
ことになったりする。

オーディオ信号の結合手段として、ＡＣ結合用のキャパ
シタを用いず、基準電位Ｖｒを出力信号−フィードバッ
クすることで、バッファ段にバイパスフィルター特性を
持たせて出力信号の直流レベルを補償する回路がある。

第６図はこのような従来のＤＣフィードバック回路を示
す。６１はＩＣを示し、その内部端子６２゜６３間のバ
ッファ段は、レベルシフト抵抗Ｒ１１とバッファアンプ
Ｂｉ１の直列接続にて構成する。

一方、Ｔ１１．　Ｔ１２は演緯増幅器にて構成される変
換コンダクタンス・アンプであり、入力電圧に比例した
電流を負荷の大きさに関係なく供給し別称電圧−電流変
換器とも呼ばれる。これらは、間にキャパシタＣ２２を
置いてフィードバック回路を構成している。変換コンダ
クタンス・アンプＴＩ２は内部端子６３に現れる出力信
号を非反転端子より入力し、この出力信号と反転端子に
印加された基準電圧源６６の与える縫準電位ｖｒとの差
電圧に比例した電流を出力する。この出力電流は外部端
子６４と接地点との間に接続したキャパシタ０２２で電
圧化されて変換コンダクタンス・アンプＴ１１の反転入
力端子に印加する。変換コンダクタンス・アンプＴ１１
は、非反転端子より基準電圧源６６からの電圧を入力し
、その基準電位■ｒとキャパシタＣ２２からの電圧との
差電圧に比例した電流Ｉｇｉを抵抗Ｒ１１に流すように
している。

上記構成による回路は、出力信号を、変換コンダクタン
ス・アンプＴ１２で基準電位■ｒと比較し、その差電圧
に比例した電流をキャパシタＣ２２に流して直流誤差分
を検出する。更にその誤差分を再び変換コンダクタンス
・アンプＴ１１で直１ｆｔ！ＩＩｇｉに変換して抵抗Ｒ
１１に流す（帰還）ことにより、出力信号についてその
直流誤差分に比例して直流レベルを補償することができ
る。この場合、フィードバックループの直流利得が十分
大きいと考えると、結果的に出力信号における直流レベ
ルはＶｒに等しくなる。

すなわち、フィードバック回路の入力差電圧をゼロとし
てＤＣ特性を計算すると、 ＶＩＮ＋ａｍ５−　Ｒ１１（Ｖｒ　−ｏｍ６−　ｒ１２
（ＶＯ−Ｖｒ））＝ＶＯ・・・・・・■ ここで、ｒ１２は変換コンダクタンス・アンプＴ１２の
出力インピーダンスを表わし、ＶＩＮは端子６２におけ
る入力信号を、ＶＯは端子６３における出力信号を、ｇ
１５は変換コンダクタンス・アンプＴ１１の変換コンダ
クタンス（以下ｇｔｍ値という）を、ＱｌＧは変換コン
ダクタンス・アンプＴ１２の９鴎値をそれぞれ表わす。

■式をｖＯについて解くと、 但し、Ａ＝ｇｍ６−　ｒ１２．　ａ＝ｇｍ５−　Ｒ１１
ｒある。

ここで、α夕１と選んでおけば、Ａ＞１なので、０式は
、ＶＯ−Ｖｒと近似できる。このように、出力信号の基
準電位、すなわち端子６３における直流電位は、基準電
圧［６６の与える電位ｖｒと一致するように制御される
。

次に、この回路のＡＣ特性Ｈ（Ｓ）を計算すると、より と表わすことができる。これはカットオフ周波数ｆｃが のバイパスフィルターを表わす。即ち、であれば、第５
図の回路とまったく等価であることを意味する。しかも
、キャパシタ接続のための外部端子は１つで済み、ＩＣ
の端子数削減を図ることができる。

しかして、外部端子数は削減できても、キャパシタＣ１
２の容量値を小さくできるか否かが問題である。

第６図の回路において、カットオフ周波数ｆｃを一定と
して容量値Ｃ１２を減らす方法は、０式より次の２通り
の方法が考えられる。

（１）Ｑ■５・Ｒ１１を減らす。

（２）　ａｇ＋６を減らす。

しかし、（１）の方法は、制御可能な入力オフセットの
範囲を狭めることになり、これを余り小さくすることは
できない。（これは０．２程度までである）。また、（
２）の方法は、回路自身の持つオフセットが増大し、そ
の結果、出力端＋６３における信号のオフセットを増大
させてしまうことになる。すなわち■式において、例え
ば変換コンダクタンス・アンプＴ１１での差電圧に基づ
＜Ｉｏｆの影響を考えてみると、 ＶＩＮ＋ｇｍ５−　　Ｒ１１［Ｖｒ　　−ｒ１２（Ｑｌ
Ｇ（ＶＯ−Ｖｒ　）　＋　Ｉｇｉ）］−ＶＯ・・・・・
・０これをｖＯについて解くと、 と近似できる。但し、α−１，Ａ＞１とする。

これよりＩｇｉを一定と考えると、ｇｍ６を減らすほど
、出力信号のオフセットは増大してしまう。

そのほか、ｇｍ６を小さくするためには、変換コンダク
タンス・アンプＴ１２の入力段のバイアス電流を相当小
さくしてＪ３　＜必要があり、その結果入力段のペアト
ランジスタのミスマツチによる出力信号のオフセットが
大きくなる。

（発明が解決しようとする課題） 以上のごとく、ＡＣ結合を使用せず、外部端子と接地点
間にＤＣ９１運用キャパシタを接続しただけのＤＣフィ
ードバック法で出力信号の直流レベルを安定化する従来
のＤＣＣフィードパフ回路は、（１）の方法では人力オ
フセットの範囲が狭くなり、（２）の方法では残留オフ
セットが大きくなるという問題があった。このため、従
来のＤＣＣフィードパフ回路は、１段あたりの端子数を
１つにできても、容量値の大きな電解コンデンサを用い
なければならず、コストがかさむ。また、電解コンデン
サは、セラミックコンデンサと比べ極性を持つため故障
する率が高く、信頼性を低下させるという欠点もあった
。

この発明は上記問題点を除去し、容積値の小さいコンデ
ンサを使用することができ、しかも補償可能な入力オフ
セットの範囲を狭めることなく、また、残留オフセット
を増大させることのないＤＣＣフィードパフ回路の提供
を目的とＪる。

［発明の構成］ （課題を解決するための手段） この発明は、バッファアンプ及びこのバッファアンプに
入力信号を導くレベルシフト用の第１の抵抗と、前記バ
ッファアンプからの出力信号と基準電圧源からの基準電
位との差電圧に比例した電流を導出する第１の変換コン
ダクタンス・アンプと、この変換コンダクタンス・アン
プの出力電流と同等の電流を前記第１の抵抗に流し前記
バッファアンプからの出力信号のオフセットを補遺する
第２の変換コンダクタンス・アンプとを有し、前記第１
の変換コンダクタンス・アンプと第２の変換コンダクタ
ンス・アンプとの聞に、演算増幅器、２つの抵抗及びキ
ャパシタによって構成する容量増倍回路を接続したこと
を特徴とする。

（作用） このような構成によれば、外部端子に接続した主１１バ
シタが小容量であっても、その効果が容量増倍回路を構
成する演算増幅器の出力端に増倍されて現われ、人寄１
％のキャパシタを接続したのと等価になる。このため、
第１の変換コンダクタンス・アンプのｇｍ値を減らした
り、レベルシフト抵抗や第２の変換コンダクタンス・ア
ンプのｇｌ値を減じることがなく、補償できる入力オフ
セットの範囲が広く、残留オフセットも少ないバッファ
回路となる。

（実施例） 以下、この発明をオーディオ信号処理用ＩＣに適用した
実施例によって説明する。

第１図はこの発明に係るＤＣＣフィードパフ回路の一実
箱例を示す回路図である。同図中、１１はオーディオ信
号処理用ＩＣを、１２．１３は１つのバッファ段におけ
る信号ρ入力側と出力側の端子を、１４はＩＣ１１の外
部端子を示す。

端子１２から入力レベルシフト用抵抗Ｒ１及びバッファ
アンプＢ１を介して端子１３間の回路は、この実施例に
係るオーディオ信号処理用ＩＣにおける１つのバッファ
段を構成している。

前記バッファアンプＢ１から出力する出力信号は、端子
１３に導出すると共に、（第１の）変換コンダクタンス
・アンプＴ２の非反転端子（＋）にも導く。変換コンダ
クタンス・アンプＴ２は、端子１３に現れる出力信号の
直流レベル（ＤＣレベル）を与える基準電圧源１からの
出力電圧を反転端子（−）より入力し、これら出力信号
と基準電位Ｖｒとの差電圧に比例した電流を出力端子よ
り導出する。

前記変換コンダクタンス・アンプＴ２の出力電流は、そ
れぞれ抵抗Ｒ２、Ｒ３を介して演算増幅器ＯＰ１の非反
転端子（十）及び反転端子（−）に導き、非反転端子は
外部端子１４に内部接続する。

そして、この外部端子１４と接地点間に直流帰還用のキ
ャパシタＣ１を接続する。

演算増幅器ＯＰ１の反転端子と出力端子間は互いに接続
し、演算増幅器ＯＰ１の出力端子は第１の変換コンダク
タンス・アンプＴ１の反転端子に接続する。この第１の
変換コンダクタンス・アンプＴ１の非反転端子にも、前
記基準電圧源１からの電圧を印加し基準電位Ｖ「に保持
する。変換コンダクタンス・アンプＴ１の出力端子は、
前記レベルシフト抵抗Ｒ１からの信号が導かれるバッフ
ァアンプＢ１の入力端に接続覆る。

以上の構成より成るＤＣフィードバック回路は、′ｅ４
棹増幅器ＯＰ１　、抵抗Ｒ２，Ｒ３及びキャパシタＣ１
によって容量増倍回路を構成し、演算増幅器ＯＰ１の出
フＪ端子と接地点間に、キャパシタＣ１の容量を所定倍
した合成キャパシタを接続したのと等価となる。

第２図は上記容量増倍回路の作用を説明する説明図であ
り、（ａ）は第１図の容量増倍回路を抽出した回路図、
（ｂ）はその等価回路を示す。

第２図（ａ）において、抵抗Ｒ＾は抵抗Ｒ３に、抵抗Ｒ
Ｂは抵抗Ｒ２に、キャパシタＯＡはキャパシタＣ１に、
利ｍＡのバッファアンプは、演算増幅器ＯＰ１に相当す
る。また、端子Ｐ１は抵抗Ｒ２、Ｒ３の接続交点に相当
し、端子Ｐ２は演算増幅器ＯＰ１の出力端子に相当して
いる。

今、演算増幅器ＯＰ１を理想的であるとし、その入力イ
ンピーダンスと開放利得が無限大と仮定し、端子Ｐ１に
おける入力電流をｌ　ｉｎ、電圧を■ｉｎ、端子Ｐ２に
おける電圧をＶＯ，キャパシタＣＡの両端に現われる電
圧をＶＣとすると、次式％式％ 尚、各係数符号は第２図（ａ）の回路素子に付した符号
に一致させである。

これより、第２図（ａ）は第２図（ｂ）のような等価回
路で表わすことができる。つまり、キャパシタＣ＾の容
量値は、端子Ｐ２で考えれば、（ＲＡ＋ＲＢ）／ＲＡ倍
されたのと等価となり、この倍率を大きく選べば、小容
量のキャパシタで等価的に大容量が実現できることを意
味する。言い換えれば、第２図（ａ）において、電流１
ｉｎはＲＡとＲＢより分流され、このうちＲＡ　／　（
ＲＡ　＋ＲＢ　）ｘｌｉｎ分がキャパシタＣ＾に流れる
ことになるため、逆に考えれば、ＣＡが（ＲＡ　＋ＲＢ
　）／ＲＡ倍されたのと等価になるわけである。

したがって、この実施例の動作は、第６図と同じになり
、変換コンダクタンス・アンプＴ１Ｔ２と容量増倍回路
より成るフィードバック回路は、端子Ｔ１３における出
力信号と基準電位Ｖｒとの差電圧に比例した電流■ｇｉ
を抵抗Ｒ１に流して、入力オフセットを出力信号の直流
レベルの変動に応じて制御し、出力信号の直流レベル安
定化する。

第１図の回路のＡＣ特性を計算すると、第６図のときと
同様の計算により、 と表わすことができる。これはカットオフ周波数ｆｃが のバイパスフィルター特性を表わず。ここで、第６図の
回路と比較して、 ｑｍｌ＝ａｍ５．　Ｒ１−Ｒ１１，ｏｉ２＝ｑｍ６　　
　・・・０として、両方の回路が同じカットオフ周波数
特性を持つための条件を■式と１５式の比較より求める
と、 Ｃ２−□・Ｃ２２・、Ｑ となる。これは第６図の回路と同じ機能をＲ３／（Ｒ２
＋Ｒ３）の容量値で実現できることを意味する。

一例として実用的な値を挙げれば、 ｇｍｉ・Ｒ１＝０．３．ｏｍ２＝１０μＳ、Ｒ２＝１８
にΩ、Ｒ３＝２にΩ。ｆｃ　＝２ＨｚとしてＣ１の値を
１５式より求めると、 Ｃ１＝０．０２４　［μＦ］となり、第５図の回路の場
合の２．７［μＦ］と比べ、略１／１００の小容量で済
む。

このように、フィードバック回路中に容量増倍回路を用
いることで、容量を小さくするために、従来採用された
（１）や（２）の方法を取らず、ＱｌｌＲｌやｇｍ２の
値を小さくすることがない。このため、入力オフセット
範囲を狭め補償性能を低下させたり、残留オフセット量
を増やすことなく、キャパシタの小容量化を図ることが
できる。また、第５図の回路と比べ、キャパシタを接続
するためにＩＣの外部端子を１つ使用するだけ良く、Ｔ
Ｃの機能の充実或いは端子数の削減を遂行する。

更に、上記の一例で説明したような容量のキャパシタは
、セラミックコンデンサを使用することができ、外付は
部品のコスト低下と共に、実装スペースの削減くセラミ
ックの方が小さい）と信頼性の向上を図ることができる
。

次に、この発明の他の実施例を第３図、第４図を参照し
て説明する。

第３図はこの発明に係るＤＣフィードバック回路の一実
施例を示す回路図である。

第３図において、３１はＩＣ，３２は入力側内部端子、
３３は出力側内部端子、３４．３５は外部端子である。

端子３２と端子３３間は、レベルシフト抵抗Ｒ４とバッ
ファアンプＢ２との縦続接続を接続する。

バッファアンプＢ２の出力信号は、（第１の）変換コン
ダクタンス・アンプＴ４で、基準電圧源２からの電圧と
比較し、バッファアンプＢ２の出力端子は、抵抗Ｒ５、
Ｒ６の接続交点に接続する。

抵抗Ｒ５、Ｒ６は、容量増倍回路を構成する演算増幅器
ＯＰ２の各反転及び非反転端子間に直列接続しである。

演算増幅器ＯＰ２は、反転端子は外部端子３５に接続し
、非反転端子は前記基準電圧源２からの電圧を印加する
。また、演算増幅器ＯＰ２の出力端子は外部端子３４に
接続すると共に、（第２の）変換コンダクタンス・アン
プＴ３の非反転端子に接続する。前記変換コンダクタン
ス・アンプＴ３は反転端子を基準電圧源２に接続し、出
力端子は前記バッファアンプＢ２の入力端子に接続する
。

尚、外部端子３４．３５間にはキャパシタＣ２を接続す
る。

第４図は上記実施例に用いた容量増倍回路の作用を説明
する説明図であり、第４図（ａ）は容量増倍回路を抽出
した回路図、その第４図（ｂ）は等価回路図である。

第４図（ａ）において、抵抗ＲΔは抵抗Ｒ６に、抵抗Ｒ
Ｂは抵抗Ｒ５に、キャパシタＣＡ４よキ１ＰバシタＣ２
に、利得Ａのアンプは演算増幅器ＯＰ２にそれぞれ相当
する。また、端子Ｐ３は抵抗Ｒ５Ｒ６の接続交点に相当
し、端子Ｐ４は演算増幅器ＯＰ２の出力端子に相当して
いる。

このような回路についても、回路の式を計惇すると、演
ｎ増幅器ＯＰ２人カインピーダンスと開放利得は無限大
であると仮定し、また、直流帰還がかかった状態で動作
づるため反転端子は仮想接地とすると、 が得られる。但し、ｌｉｎは端子Ｐ３に流入する電流、
■ｉｎは同電圧、ＶＯは端子Ｐ４の出すｊ電圧である。

これらの結果より第４図（ａ）の容ｆｆ１ｉｉ！！倍回
路は、第４図（ｂ）のような等価回路で表わすことがで
きる。すなわち、非反転端子を仮想接地と考えると、抵
抗ＲＡ　、ＲＢの並列回路による入力端と、電流源と利
得１のアンプとで表わされる出力側とを結合した回路と
なり、主１１パシタＣＡは出力側で（Ｒ＾十ＲＢ）／Ｒ
Ａ倍された合成キャパシタとなる。つまり、演算増幅器
ＯＰ２は、第１図の回路と同様に、キャパシタＣＡを（
ＲＡ　＋ＲＢ　）　／ＲＡ倍した合成キャパシタを出力
端子と基準電位点との間に接続したのと等価となる。

したがって、第３図の実施例におけるフィードバック回
路も、直流帰還回路として動き、抵抗Ｒ４に電流Ｉｇｉ
を流して入ツノオフセットを制御する。

また、キャパシタＣ２も安価で信頼性の高いセラミック
コンデンサを使用することができる。

尚、この実施例では、ＩＣの外部端子として２つを必要
となる。しかし、この実施例は０流的にはフィードバッ
ク回路に演算増幅器を開放動作させていることになるた
め、フィードバック回路の利得が高くなり、第１図の実
施例より残留オフセットを少なくする利点を持っている
。

尚、各実施例において、キャパシタＣＩ　、　Ｃ２はＩ
Ｃに外付けすることで説明したが、ＩＣ内部に形成して
も良い。

［発明の効果］ 以上説明したようにこの発明によれば、オフセット補償
性能が良好で、しかも直流帰還用のキｔ／パシタを小容
量化することができるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係るＤＣフィードバック回路の一実
施例を示す回路図、第２図は第１図の実施例に用いた容
ｎ増倍回路の作用を説明する説明図、第３図はこの発明
の他の実施例を示す回路図、第４図は第３図に用いた８
酎増倍回路の作用を説明（る説明図、第５図はＡＣ結合
による従来回路を示す回路図、第６図はこの発明の基礎
となっだＤＣフィードバック法による従来の回路を示す
回路図である。 １．２・・・基準電圧源、１１．３１・・・オーディオ
信号処理用集積回路、１４．３４．３５・・・外部端子
、ＴＩ。 Ｔ３・・・第１変換コンダクタンス・アンプ、Ｔ２゜Ｔ
４・・・第２変換コンダクタンス・アンプ、ＯＰｌ　。 ＯＲ３・・・演算増幅器、Ｒ１、Ｒ４・・・レベルシフ
ト抵抗（第１の抵抗）　、Ｒ２、Ｒ３、Ｒ５、Ｒ６・・
・Ｃ２＋ 第５図 第６図 手続ン１１１正書（自発） 平成元年 ２月２３日 ２、発明の名称 ＤＣフィードバック回路 ３、補正をする者 事件との関係

Claims (2)

【特許請求の範囲】
1. （１）バッファアンプと、このバッファアンプに入力信
   号を導くレベルシフト用の第１の抵抗と、前記バッファ
   アンプからの出力信号と基準電圧源の供給する基準電位
   との差電圧に比例した電流を導出する第１の変換コンダ
   クタンス・アンプと、一方入力端子と出力端子間を接続
   した演算増幅器、他方入力端子と接地点との間に接続し
   たキャパシタ及び前記入力端子間に直列接続した第１及
   び第２の抵抗から成り、前記直列接続の交点より前記第
   １の変換コンダクタンス・アンプからの電流を前記第１
   、第２の抵抗の比率で分流して前記キャパシタに流し、
   前記キャパシタの容量を前記出力端子と接地点間に前記
   第２、第３の抵抗の比率によつて増倍して現わす容量増
   倍回路と、この容量増倍回路からの出力と前記基準電位
   との差電圧に比例した電流を前記第１の抵抗に流し前記
   バッファアンプから出力する出力信号のオフセットを補
   償する第２の変換コンダクタンス・アンプとを具備した
   ことを特徴とするＤＣフィードバック回路。
2. （２）バッファアンプと、このバッファアンプに入力信
   号を導くレベルシフト用の第１の抵抗と、前記バッファ
   アンプからの出力信号と基準電圧源の供給する基準電位
   との差電圧に比例した電流を導出する第１の変換コンダ
   クタンス・アンプと、演算増幅器、この演算増幅器の一
   方入力端子と出力端子間に接続したキャパシタ、及び前
   記基準電位点に直列接続した第２、第３の抵抗とから成
   り、前記直列接続の交点より前記第１の変換コンダクタ
   ンス・アンプからの電流を前記第１、第２の抵抗の比率
   で分流して前記キャパシタに流し、前記キャパシタの容
   量値を前記出力端子と基準電位点間に前記第２、第３の
   抵抗の比率によって増倍して現わす容量増倍回路と、 この容量増倍回路からの出力と前記基準電位との差電圧
   に比例した電流を前記第１の抵抗に流し前記バッファア
   ンプより出力する出力信号のオフセットを補償する第２
   の変換コンダクタンス・アンプとを具備したことを特徴
   とするＤＣフィードバック回路。