JP3254427B2 - Ｖｃｏ特性のキャリブレーション方法 - Google Patents
Ｖｃｏ特性のキャリブレーション方法Info
- Publication number
- JP3254427B2 JP3254427B2 JP28755398A JP28755398A JP3254427B2 JP 3254427 B2 JP3254427 B2 JP 3254427B2 JP 28755398 A JP28755398 A JP 28755398A JP 28755398 A JP28755398 A JP 28755398A JP 3254427 B2 JP3254427 B2 JP 3254427B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- oscillation frequency
- frequency
- vco
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 44
- 230000010355 oscillation Effects 0.000 claims description 82
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、発振周波数をコン
トロール電圧によって変化させるＶＣＯ（電圧制御発振
器）に対し、その発振周波数対コントロール電圧特性の
調整を行うキャリブレーション方法に関する。
トロール電圧によって変化させるＶＣＯ（電圧制御発振
器）に対し、その発振周波数対コントロール電圧特性の
調整を行うキャリブレーション方法に関する。
【０００２】
【従来の技術】図９は、ＶＣＯ（電圧制御発振器）２０
を用いたＰＬＬ（位相同期ループ）回路３０の基本構成
回路図である。ＶＣＯ２０は、コントロール電圧線４６
から入力されるコントロール電圧Ｖｃにより、出力信号
線４２から出力される発振周波数ｆｏを変化させること
ができる。ＰＬＬ回路３０では、通常、ＶＣＯ２０から
出力される発振周波数ｆｏを可変分周器２２でＮ分周し
た信号（ｆｏ／Ｎ）と、入力信号線４４から入力される
基準周波数ｆｉを可変分周器２４でＤ分周した信号（ｆ
ｉ／Ｄ）との位相差を位相比較器２６で検出する。そし
て、この位相差がなくなるように、ＶＣＯ２０に対して
チャージ・ポンプ３２で電圧Ｖｃのフィードバックをか
けている。
を用いたＰＬＬ（位相同期ループ）回路３０の基本構成
回路図である。ＶＣＯ２０は、コントロール電圧線４６
から入力されるコントロール電圧Ｖｃにより、出力信号
線４２から出力される発振周波数ｆｏを変化させること
ができる。ＰＬＬ回路３０では、通常、ＶＣＯ２０から
出力される発振周波数ｆｏを可変分周器２２でＮ分周し
た信号（ｆｏ／Ｎ）と、入力信号線４４から入力される
基準周波数ｆｉを可変分周器２４でＤ分周した信号（ｆ
ｉ／Ｄ）との位相差を位相比較器２６で検出する。そし
て、この位相差がなくなるように、ＶＣＯ２０に対して
チャージ・ポンプ３２で電圧Ｖｃのフィードバックをか
けている。
【０００３】ただし、このフィードバック・ループで
は、ＶＣＯ２０のコントロール電圧Ｖｃの初期値やＶＣ
Ｏ２０の初期発振周波数が、出力すべき目的のターゲッ
ト周波数ｆｔ（最小値ｆｔ＿L ，最大値ｆｔ＿H ）から
大きく外れていると、ロックしないという問題が起こ
る。そこで、コントロール電圧Ｖｃの初期値が所定の範
囲から外れないように、クランプ回路３４等でＶｃの範
囲（下限値Ｖclamp ＿L ，上限値Ｖclamp ＿H ）を制約
している。従来の方式では、コントロール電圧Ｖｃの中
心電圧に対して中心周波数で発振するように、チャージ
・ポンプ３２内で補正をかける等している。
は、ＶＣＯ２０のコントロール電圧Ｖｃの初期値やＶＣ
Ｏ２０の初期発振周波数が、出力すべき目的のターゲッ
ト周波数ｆｔ（最小値ｆｔ＿L ，最大値ｆｔ＿H ）から
大きく外れていると、ロックしないという問題が起こ
る。そこで、コントロール電圧Ｖｃの初期値が所定の範
囲から外れないように、クランプ回路３４等でＶｃの範
囲（下限値Ｖclamp ＿L ，上限値Ｖclamp ＿H ）を制約
している。従来の方式では、コントロール電圧Ｖｃの中
心電圧に対して中心周波数で発振するように、チャージ
・ポンプ３２内で補正をかける等している。
【０００４】しかし、図１０の特性曲線αに示すよう
に、チャージ・ポンプ３２内の補正だけでは、コントロ
ール電圧Ｖｃのクランプ範囲内（Ｖclamp ＿L 〜Ｖclam
p ＿H）で確実にターゲット周波数ｆｔの範囲（ｆｔ＿L
〜ｆｔ＿H ）をカバーできる保証はない。これは、発
振周波数ｆｏをコントロールする機構は、フィードバッ
ク・ループ内のチャージ・ポンプ３２だけなので、プロ
セス等の変動でＶＣＯ２０の特性曲線が速過ぎる方や遅
過ぎる方にふれた場合、思い通りの発振ができなくなる
ためである。
に、チャージ・ポンプ３２内の補正だけでは、コントロ
ール電圧Ｖｃのクランプ範囲内（Ｖclamp ＿L 〜Ｖclam
p ＿H）で確実にターゲット周波数ｆｔの範囲（ｆｔ＿L
〜ｆｔ＿H ）をカバーできる保証はない。これは、発
振周波数ｆｏをコントロールする機構は、フィードバッ
ク・ループ内のチャージ・ポンプ３２だけなので、プロ
セス等の変動でＶＣＯ２０の特性曲線が速過ぎる方や遅
過ぎる方にふれた場合、思い通りの発振ができなくなる
ためである。
【０００５】また、図１０の特性曲線βに示すように、
ＶＣＯ２０が非直線的な特性を有する場合は、動作点に
応じて特性が変わるので、ＰＬＬロック時間にばらつき
が生じてしまう。さらに、クランプ電圧自体も変動しう
るので、これら全ての要因を考慮して、ターゲット周波
数ｆｔの最高，最低周波数（ｆｔ＿L ，ｆｔ＿H ）での
動作点の調整等をして、ＶＣＯ２０の発振特性を最適に
設定する必要がある。
ＶＣＯ２０が非直線的な特性を有する場合は、動作点に
応じて特性が変わるので、ＰＬＬロック時間にばらつき
が生じてしまう。さらに、クランプ電圧自体も変動しう
るので、これら全ての要因を考慮して、ターゲット周波
数ｆｔの最高，最低周波数（ｆｔ＿L ，ｆｔ＿H ）での
動作点の調整等をして、ＶＣＯ２０の発振特性を最適に
設定する必要がある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、コン
トロール電圧範囲内で必ずターゲット周波数を発振でき
るように、ＶＣＯの発振周波数対コントロール電圧特性
の調整を行うことである。
トロール電圧範囲内で必ずターゲット周波数を発振でき
るように、ＶＣＯの発振周波数対コントロール電圧特性
の調整を行うことである。
【０００７】
【課題を解決するための手段】本発明のＶＣＯ特性のキ
ャリブレーション方法は、１つの態様では、コントロー
ル電圧範囲内の基準電圧における発振周波数が、動作要
求されているターゲット周波数の最大値となるように、
発振周波数対コントロール電圧特性を調整するステップ
と、前記発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値から前記基準電圧
までの範囲内に、発振周波数がターゲット周波数の最小
値となるコントロール電圧が存在することを確認するス
テップとを含む。
ャリブレーション方法は、１つの態様では、コントロー
ル電圧範囲内の基準電圧における発振周波数が、動作要
求されているターゲット周波数の最大値となるように、
発振周波数対コントロール電圧特性を調整するステップ
と、前記発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値から前記基準電圧
までの範囲内に、発振周波数がターゲット周波数の最小
値となるコントロール電圧が存在することを確認するス
テップとを含む。
【０００８】また、本発明のＶＣＯ特性のキャリブレー
ション方法は、もう１つの態様では、発振周波数が、動
作要求されているターゲット周波数の最大値となるよう
に、分周比Ｎ，Ｄを選択するステップと、前記発振周波
数がターゲット周波数の最大値となった状態で、コント
ロール電圧が最も小さくなるように、発振周波数対コン
トロール電圧特性を初期化するステップと、前記発振周
波数がターゲット周波数の最大値となった状態で、発振
周波数対コントロール電圧特性を調整して、コントロー
ル電圧を最小の状態から増加させていくステップと、前
記増加されたコントロール電圧が、コントロール電圧範
囲内の基準電圧に達すると、前記発振周波数対コントロ
ール電圧特性の調整を終了するステップとを含む。
ション方法は、もう１つの態様では、発振周波数が、動
作要求されているターゲット周波数の最大値となるよう
に、分周比Ｎ，Ｄを選択するステップと、前記発振周波
数がターゲット周波数の最大値となった状態で、コント
ロール電圧が最も小さくなるように、発振周波数対コン
トロール電圧特性を初期化するステップと、前記発振周
波数がターゲット周波数の最大値となった状態で、発振
周波数対コントロール電圧特性を調整して、コントロー
ル電圧を最小の状態から増加させていくステップと、前
記増加されたコントロール電圧が、コントロール電圧範
囲内の基準電圧に達すると、前記発振周波数対コントロ
ール電圧特性の調整を終了するステップとを含む。
【０００９】さらに本発明は、上記とは逆に、発信周波
数がターゲット周波数の最小値となるようにキャリブレ
ーションをする方法も提供する。
数がターゲット周波数の最小値となるようにキャリブレ
ーションをする方法も提供する。
【００１０】
【発明の実施の形態】次に、本発明に係るＶＣＯ特性の
キャリブレーション方法の実施の形態について、図面に
基づいて詳しく説明する。
キャリブレーション方法の実施の形態について、図面に
基づいて詳しく説明する。
【００１１】本発明に係るキャリブレーション方法でＶ
ＣＯ特性の調整を行う、コンパレータ１４とキャリブレ
ーション・コントローラ１２を備えたＰＬＬ回路１０を
図１に示す。コンパレータ１４には、コントロール電圧
線４６からコントロール電圧Ｖｃが入力されると共に、
基準電圧入力線１６から基準電圧Ｖref が入力される。
コンパレータ１４はコントロール電圧Ｖｃと基準電圧Vr
efとの大小比較を行い、両者の大小関係が逆転した場合
に、キャリブレーション・コントローラ１２にこのこと
を知らせる。本実施例では、最初はＶｃの方が小さく、
Ｖｃを増加させてＶref に達した時点でコントローラ１
２にこのことを知らせる。
ＣＯ特性の調整を行う、コンパレータ１４とキャリブレ
ーション・コントローラ１２を備えたＰＬＬ回路１０を
図１に示す。コンパレータ１４には、コントロール電圧
線４６からコントロール電圧Ｖｃが入力されると共に、
基準電圧入力線１６から基準電圧Ｖref が入力される。
コンパレータ１４はコントロール電圧Ｖｃと基準電圧Vr
efとの大小比較を行い、両者の大小関係が逆転した場合
に、キャリブレーション・コントローラ１２にこのこと
を知らせる。本実施例では、最初はＶｃの方が小さく、
Ｖｃを増加させてＶref に達した時点でコントローラ１
２にこのことを知らせる。
【００１２】キャリブレーション・コントローラ１２
は、本発明のキャリブレーション方法を用いてＶＣＯ２
０の発振周波数ｆｏ対コントロール電圧Ｖｃ特性の調整
を行うものである。また、その他の可変分周器２２，２
４や位相比較器２６，チャージ・ポンプ３２，クランプ
回路３４等は従来のＰＬＬ回路３０と同様のものを用い
ている。
は、本発明のキャリブレーション方法を用いてＶＣＯ２
０の発振周波数ｆｏ対コントロール電圧Ｖｃ特性の調整
を行うものである。また、その他の可変分周器２２，２
４や位相比較器２６，チャージ・ポンプ３２，クランプ
回路３４等は従来のＰＬＬ回路３０と同様のものを用い
ている。
【００１３】また、ＶＣＯ２０内部の構成として、リン
グオシレータ・タイプのＶＣＯに用いられる周波数コン
トロール部の簡略図を図２（ａ）に、その１段分の可変
電流源６２の詳細図を図２（ｂ）に示す。各可変電流源
６２は、キャリブレーション・ビットＣＢ０−ＣＢ４を
受取るＦＥＴと、アナログのコントロール電圧Ｖｃに応
答する重み付け電流源×１−×１６とを含む。キャリブ
レーション・ビットＣＢｎ（ｎ＝０，１，２，３，４）
は、×２n の電流源に接続されるＦＥＴのゲートに入力
される。また、コントロール電圧Ｖｃもすべての可変電
流源６２に共通に印加される。この回路では、理想的に
は発振周波数がインバータ部の電流値に比例して大きく
なる。したがって、周波数は、可変電流源６２による可
変の電流値に対して直線的に変化するのが好ましい。つ
まり周波数は、チャージ・ポンプ３２でコントロールさ
れる電圧（Ｖｃ）とキャリブレーション・ビットのどち
らに対しても直線的にコントロールされるのが好まし
い。
グオシレータ・タイプのＶＣＯに用いられる周波数コン
トロール部の簡略図を図２（ａ）に、その１段分の可変
電流源６２の詳細図を図２（ｂ）に示す。各可変電流源
６２は、キャリブレーション・ビットＣＢ０−ＣＢ４を
受取るＦＥＴと、アナログのコントロール電圧Ｖｃに応
答する重み付け電流源×１−×１６とを含む。キャリブ
レーション・ビットＣＢｎ（ｎ＝０，１，２，３，４）
は、×２n の電流源に接続されるＦＥＴのゲートに入力
される。また、コントロール電圧Ｖｃもすべての可変電
流源６２に共通に印加される。この回路では、理想的に
は発振周波数がインバータ部の電流値に比例して大きく
なる。したがって、周波数は、可変電流源６２による可
変の電流値に対して直線的に変化するのが好ましい。つ
まり周波数は、チャージ・ポンプ３２でコントロールさ
れる電圧（Ｖｃ）とキャリブレーション・ビットのどち
らに対しても直線的にコントロールされるのが好まし
い。
【００１４】ここで、キャリブレーション・ビットは、
発振周波数ｆｏ対コントロール電圧Ｖｃ特性の調整状態
を段階的に表す値であり、仮に１１の調整段階があると
したときは、図３に示すように特性曲線の調整を行うこ
とができる。この場合、キャリブレーション・ビット
（ＣＢ）は１〜１１まで調整でき、キャリブレーション
・ビットを最大（ＣＢ＝１１）にすると特性曲線Ａの状
態に調整され、キャリブレーション・ビットを最小（Ｃ
Ｂ＝１）にすると特性曲線Ｃの状態に調整され、キャリ
ブレーション・ビットを中間の値（ＣＢ＝６）にすると
特性曲線Ｂの状態に調整される。そのため、キャリブレ
ーション・ビットを変化させることにより、特性曲線Ａ
と特性曲線Ｃの間で段階的に、発振周波数ｆｏ対コント
ロール電圧Ｖｃ特性の調整を行うことができる。
発振周波数ｆｏ対コントロール電圧Ｖｃ特性の調整状態
を段階的に表す値であり、仮に１１の調整段階があると
したときは、図３に示すように特性曲線の調整を行うこ
とができる。この場合、キャリブレーション・ビット
（ＣＢ）は１〜１１まで調整でき、キャリブレーション
・ビットを最大（ＣＢ＝１１）にすると特性曲線Ａの状
態に調整され、キャリブレーション・ビットを最小（Ｃ
Ｂ＝１）にすると特性曲線Ｃの状態に調整され、キャリ
ブレーション・ビットを中間の値（ＣＢ＝６）にすると
特性曲線Ｂの状態に調整される。そのため、キャリブレ
ーション・ビットを変化させることにより、特性曲線Ａ
と特性曲線Ｃの間で段階的に、発振周波数ｆｏ対コント
ロール電圧Ｖｃ特性の調整を行うことができる。
【００１５】そして、同じコントロール電圧範囲（例え
ばＶclamp ＿L 〜Ｖclamp ＿H ）では、キャリブレーシ
ョン・ビットを増加させると発振周波数ｆｏは全体的に
高くなり、キャリブレーション・ビットを減少させると
発振周波数ｆｏは全体的に低くなる。よって、所定のコ
ントロール電圧Ｖｃに対して、キャリブレーション・ビ
ットを１つ増加（減少）させるごとに、発振周波数ｆｏ
を所定周波数ずつ増加（減少）させることができる。す
なわち、キャリブレーション・ビットにより発振周波数
ｆｏを直線的にコントロールすることができる。本実施
例では、キャリブレーション・ビットは１〜３１まで変
化させることができ、キャリブレーション・ビットが大
きいほど発振周波数ｆｏが全体的に高くなるように設定
してある。
ばＶclamp ＿L 〜Ｖclamp ＿H ）では、キャリブレーシ
ョン・ビットを増加させると発振周波数ｆｏは全体的に
高くなり、キャリブレーション・ビットを減少させると
発振周波数ｆｏは全体的に低くなる。よって、所定のコ
ントロール電圧Ｖｃに対して、キャリブレーション・ビ
ットを１つ増加（減少）させるごとに、発振周波数ｆｏ
を所定周波数ずつ増加（減少）させることができる。す
なわち、キャリブレーション・ビットにより発振周波数
ｆｏを直線的にコントロールすることができる。本実施
例では、キャリブレーション・ビットは１〜３１まで変
化させることができ、キャリブレーション・ビットが大
きいほど発振周波数ｆｏが全体的に高くなるように設定
してある。
【００１６】ＶＣＯ２０の発振周波数ｆｏ対コントロー
ル電圧Ｖｃ特性は理想的には図４に示すような特性とな
る。特性曲線Ａ，Ｂ，Ｃは、それぞれ異なるキャリブレ
ーション・ビット（Ａは最大，Ｂは最適，Ｃは最小）に
おけるＶＣＯ２０の発振周波数ｆｏ対コントロール電圧
Ｖｃの特性曲線である。
ル電圧Ｖｃ特性は理想的には図４に示すような特性とな
る。特性曲線Ａ，Ｂ，Ｃは、それぞれ異なるキャリブレ
ーション・ビット（Ａは最大，Ｂは最適，Ｃは最小）に
おけるＶＣＯ２０の発振周波数ｆｏ対コントロール電圧
Ｖｃの特性曲線である。
【００１７】また、ＰＬＬに組込まれたときのＶＣＯ２
０の発振周波数ｆｏは、基準周波数ｆｉと可変分周器２
２，２４の分周比Ｎ，Ｄを用いて、 ｆｏ ＝ （Ｎ／Ｄ）×ｆｉ と表わせる。すなわち、ＶＣＯ２０を含むＰＬＬが動作
しているときは、キャリブレーション・ビットの変化を
補償するようにコントロール電圧Ｖｃが変化するので、
ＶＣＯ２０の発振周波数ｆｏは、キャリブレーション・
ビットとは無関係に分周比Ｎ，Ｄで決定される。
０の発振周波数ｆｏは、基準周波数ｆｉと可変分周器２
２，２４の分周比Ｎ，Ｄを用いて、 ｆｏ ＝ （Ｎ／Ｄ）×ｆｉ と表わせる。すなわち、ＶＣＯ２０を含むＰＬＬが動作
しているときは、キャリブレーション・ビットの変化を
補償するようにコントロール電圧Ｖｃが変化するので、
ＶＣＯ２０の発振周波数ｆｏは、キャリブレーション・
ビットとは無関係に分周比Ｎ，Ｄで決定される。
【００１８】次に、このようなキャリブレーション方法
を用いて、ＶＣＯ２０の発振周波数ｆｏ対コントロール
電圧Ｖｃ特性の調整を行う場合について、その作用を説
明する。このＶＣＯ特性調整は、主にコンパレータ１４
とキャリブレーション・コントローラ１２とを用いて行
う。図５にキャリブレーションのタイミング図を、図６
にキャリブレーションのフロー・チャートを示す。
を用いて、ＶＣＯ２０の発振周波数ｆｏ対コントロール
電圧Ｖｃ特性の調整を行う場合について、その作用を説
明する。このＶＣＯ特性調整は、主にコンパレータ１４
とキャリブレーション・コントローラ１２とを用いて行
う。図５にキャリブレーションのタイミング図を、図６
にキャリブレーションのフロー・チャートを示す。
【００１９】ＶＣＯ２０は、パワー・オン時あるいはパ
ワー・セーブ・モードからの復帰時にキック・パルス
（パワー・オン・リセット信号５０の立ち下がり時に出
るパルス）をもらって発振を始める。そして、入力信号
（基準周波数ｆｉ）に対して発振周波数ｆｏがターゲッ
ト周波数の最大値ｆｔ＿H となるように分周比Ｎ，Ｄを
選択（例えば、ｆｉ＝４０ＭＨｚ，ターゲット周波数ｆ
ｔ＝１３５〜２７０ＭＨｚの場合、Ｎ／Ｄ＝１３５／２
０）する（Ｓ１００）。また、発振周波数対コントロー
ル電圧特性を初期化して（キャリブレーション・ビット
を最大にして）、発振周波数ｆｏがターゲット周波数の
最大値ｆｔ＿H となった状態で、コントロール電圧が最
も小さくなるようにする（Ｓ１０２）。このときのＶＣ
Ｏ２０の状態は、図４の特性曲線Ａ上のＰ点に対応して
いる。
ワー・セーブ・モードからの復帰時にキック・パルス
（パワー・オン・リセット信号５０の立ち下がり時に出
るパルス）をもらって発振を始める。そして、入力信号
（基準周波数ｆｉ）に対して発振周波数ｆｏがターゲッ
ト周波数の最大値ｆｔ＿H となるように分周比Ｎ，Ｄを
選択（例えば、ｆｉ＝４０ＭＨｚ，ターゲット周波数ｆ
ｔ＝１３５〜２７０ＭＨｚの場合、Ｎ／Ｄ＝１３５／２
０）する（Ｓ１００）。また、発振周波数対コントロー
ル電圧特性を初期化して（キャリブレーション・ビット
を最大にして）、発振周波数ｆｏがターゲット周波数の
最大値ｆｔ＿H となった状態で、コントロール電圧が最
も小さくなるようにする（Ｓ１０２）。このときのＶＣ
Ｏ２０の状態は、図４の特性曲線Ａ上のＰ点に対応して
いる。
【００２０】その後、キャリブレーション・スタート信
号５２が入ると、クランプ回路３４の電圧初期化信号５
６によりクランプ回路３４が動作を開始する。そして、
キャリブレーション・ビットを１つずつ減少（デクリメ
ント）させていく（Ｓ１０４）。キャリブレーション・
コントローラ１２の初期状態では、キャリブレーション
・ビットは最大値３１（'11111' ）で、ここから１ビッ
トずつ減少させていく。このとき、入力信号の基準周波
数ｆｉ及び可変分周器２２，２４の分周比Ｎ，Ｄは一定
なので、発振周波数ｆｏはターゲット周波数の最大値ｆ
ｔ＿H のまま変化せず、コントロール電圧Ｖｃのみが増
加していく（Ｓ１０６）。つまり、Ｐ点からＱ点に向か
って直線的にＶＣＯ２０の状態は変化していく。
号５２が入ると、クランプ回路３４の電圧初期化信号５
６によりクランプ回路３４が動作を開始する。そして、
キャリブレーション・ビットを１つずつ減少（デクリメ
ント）させていく（Ｓ１０４）。キャリブレーション・
コントローラ１２の初期状態では、キャリブレーション
・ビットは最大値３１（'11111' ）で、ここから１ビッ
トずつ減少させていく。このとき、入力信号の基準周波
数ｆｉ及び可変分周器２２，２４の分周比Ｎ，Ｄは一定
なので、発振周波数ｆｏはターゲット周波数の最大値ｆ
ｔ＿H のまま変化せず、コントロール電圧Ｖｃのみが増
加していく（Ｓ１０６）。つまり、Ｐ点からＱ点に向か
って直線的にＶＣＯ２０の状態は変化していく。
【００２１】キャリブレーション・コントローラ１２
は、コントロール電圧Ｖｃと基準電圧Ｖref との比較を
行うコンパレータ１４の出力信号５４を入力として受け
取り、ＶｃがＶref に達するまでキャリブレーション・
ビットのデクリメントを続ける（Ｓ１０８）。キャリブ
レーション・ビットをデクリメントさせてからＶｃとＶ
ref の比較を行うまでは、ＶＣＯの安定化時間として約
１msecの待ち時間がある。また、待ち時間の終端におい
て比較を行っている時は、チャージ・ポンプ３２をＶｃ
ノードから切り離すパルス信号５８が出力される。これ
は電荷の流入、流出によるコンパレータ１４の入力ノイ
ズを防ぐためである。
は、コントロール電圧Ｖｃと基準電圧Ｖref との比較を
行うコンパレータ１４の出力信号５４を入力として受け
取り、ＶｃがＶref に達するまでキャリブレーション・
ビットのデクリメントを続ける（Ｓ１０８）。キャリブ
レーション・ビットをデクリメントさせてからＶｃとＶ
ref の比較を行うまでは、ＶＣＯの安定化時間として約
１msecの待ち時間がある。また、待ち時間の終端におい
て比較を行っている時は、チャージ・ポンプ３２をＶｃ
ノードから切り離すパルス信号５８が出力される。これ
は電荷の流入、流出によるコンパレータ１４の入力ノイ
ズを防ぐためである。
【００２２】そして、コントロール電圧Ｖｃが基準電圧
Ｖref に達したところ、つまり図４のＱ点で、キャリブ
レーション・ビットの減少プロセスを終了する。キャリ
ブレーション・コントローラ１２は、このコントロール
電圧Ｖｃが基準電圧Ｖref に達した時（Ｑ点）のキャリ
ブレーション・ビットの値を保持しておく。
Ｖref に達したところ、つまり図４のＱ点で、キャリブ
レーション・ビットの減少プロセスを終了する。キャリ
ブレーション・コントローラ１２は、このコントロール
電圧Ｖｃが基準電圧Ｖref に達した時（Ｑ点）のキャリ
ブレーション・ビットの値を保持しておく。
【００２３】基準電圧Ｖref の発生には、コントロール
電圧Ｖｃの上限と下限（Ｖclamp ＿H とＶclamp ＿L ）
を決める基準電圧源と同じものを用いており、値として
はＶclamp ＿H よりあるマージン（約０．０５〜０．２
０Ｖ）の分だけ低めになるように設定されている。ま
た、基準電圧Ｖref はクランプ電圧とマッチングがとれ
ていて、必ずＶclamp ＿L とＶclamp ＿H の間にある。
すなわち、これらの電圧はプロセス的にマッチングがと
れており、プロセスが変動してもコントロール電圧Ｖｃ
は確実に基準電圧Ｖref の値に到達することができる。
しかも、この発振周波数ｆｏがターゲット周波数の最大
値ｆｔ＿H となった状態（Ｑ点）から到達可能なコント
ロール電圧の上限値Ｖclamp ＿H までは、まだＶclamp
＿H −Ｖref 分のマージンがあることになる。
電圧Ｖｃの上限と下限（Ｖclamp ＿H とＶclamp ＿L ）
を決める基準電圧源と同じものを用いており、値として
はＶclamp ＿H よりあるマージン（約０．０５〜０．２
０Ｖ）の分だけ低めになるように設定されている。ま
た、基準電圧Ｖref はクランプ電圧とマッチングがとれ
ていて、必ずＶclamp ＿L とＶclamp ＿H の間にある。
すなわち、これらの電圧はプロセス的にマッチングがと
れており、プロセスが変動してもコントロール電圧Ｖｃ
は確実に基準電圧Ｖref の値に到達することができる。
しかも、この発振周波数ｆｏがターゲット周波数の最大
値ｆｔ＿H となった状態（Ｑ点）から到達可能なコント
ロール電圧の上限値Ｖclamp ＿H までは、まだＶclamp
＿H −Ｖref 分のマージンがあることになる。
【００２４】その後、キャリブレーション・ビットを先
程のＶｃがＶref に達した値に保持したまま、分周比
Ｎ，Ｄを変化（例えば、ｆｉ＝４０ＭＨｚ，ターゲット
周波数ｆｔ＝１３５〜２７０ＭＨｚの場合、Ｎ／Ｄ＝１
３５／４０）させて、発振周波数ｆｏがターゲット周波
数の最小値ｆｔ＿L になるように設定する（Ｓ１１
０）。この時ＶＣＯ２０の状態は、図４の特性曲線Ｂ上
のＱ点からＲ点に向かって変化する。そして、キャリブ
レーション・ビットを一定に保った状態で、実際にＶＣ
Ｏ２０の発振周波数ｆｏがターゲット周波数の最小値ｆ
ｔ＿L まで下がれば、ＶＣＯ２０の特性は正しくキャリ
ブレーションされたことになる（Ｓ１１２）。通常、ク
ランプの電圧範囲は余裕を持って広く設定されるので、
最高周波数側（ｆｔ＿H ）がうまく合わされていると、
最低周波数側（ｆｔ＿L ）も問題なく達成できる。
程のＶｃがＶref に達した値に保持したまま、分周比
Ｎ，Ｄを変化（例えば、ｆｉ＝４０ＭＨｚ，ターゲット
周波数ｆｔ＝１３５〜２７０ＭＨｚの場合、Ｎ／Ｄ＝１
３５／４０）させて、発振周波数ｆｏがターゲット周波
数の最小値ｆｔ＿L になるように設定する（Ｓ１１
０）。この時ＶＣＯ２０の状態は、図４の特性曲線Ｂ上
のＱ点からＲ点に向かって変化する。そして、キャリブ
レーション・ビットを一定に保った状態で、実際にＶＣ
Ｏ２０の発振周波数ｆｏがターゲット周波数の最小値ｆ
ｔ＿L まで下がれば、ＶＣＯ２０の特性は正しくキャリ
ブレーションされたことになる（Ｓ１１２）。通常、ク
ランプの電圧範囲は余裕を持って広く設定されるので、
最高周波数側（ｆｔ＿H ）がうまく合わされていると、
最低周波数側（ｆｔ＿L ）も問題なく達成できる。
【００２５】この点Ｒの状態では、コントロール電圧Ｖ
ｃは、下限値（Ｖclamp ＿L ）までＶｃ−Ｖclamp ＿L
分の余裕があることになる。つまり基準電圧Ｖref の設
定次第で、コントロール電圧Ｖｃの上限と下限までのマ
ージンを変えることができる。すなわち、コントロール
電圧Ｖｃの範囲内で、余裕をもってターゲット周波数
（ｆｔ＿L 〜ｆｔ＿H ）を出力することができる。
ｃは、下限値（Ｖclamp ＿L ）までＶｃ−Ｖclamp ＿L
分の余裕があることになる。つまり基準電圧Ｖref の設
定次第で、コントロール電圧Ｖｃの上限と下限までのマ
ージンを変えることができる。すなわち、コントロール
電圧Ｖｃの範囲内で、余裕をもってターゲット周波数
（ｆｔ＿L 〜ｆｔ＿H ）を出力することができる。
【００２６】本発明のキャリブレーション方法は、ＨＤ
Ｄ（ハード・ディスク・ドライブ）のチャネルＬＳＩ内
のＰＬＬに用いられるＶＣＯに好適に適用することがで
きる。このようなＰＬＬ（ＶＣＯ）の周波数は、ディス
クの半径方向に区分されたバンド（例えば８バンド）の
各エリア内では一定であるが、異なるバンドにヘッドが
移動する度に変化する。最内バンドと最外バンドでは約
２倍の周波数差があり、この間で各バンド毎に細かく周
波数を分割して割り当てている。従って、キャリブレー
ションにより、ＶＣＯがこの周波数範囲を全てカバーで
きるようにする必要がある。図７に本手法を適用したＨ
ＤＤチャネルのＶＣＯ特性の測定結果を示す。Ｖref ＝
１．２８Ｖ，Ｖclamp ＿L ＝０．８０Ｖ，Ｖclamp ＿H
＝１．４５Ｖ，動作要求範囲（ターゲット周波数範囲）
が１３５ＭＨｚ〜２７０ＭＨｚの場合で、キャリブレー
ション・ビット（Ｃａｌ．Ｂｉｔ）が２５のときＶｃが
Ｖref に達したので、動作要求範囲をうまくカバーでき
ることがわかる。ロック時間はターゲット周波数ｆｔの
範囲内の様々な周波数で、いずれも数百μsec 以内であ
り、ばらつきが少なかった。この時のクロック・ジッタ
の標準偏差は４０psecで、２７０ＭＨｚのサイクル時間
の約１．１％であった。ＰＬＬ内に付加されるコントロ
ール部はスイッチとコンパレータ程度なので、面積比で
ＰＬＬ全体の１０％以下の追加ですんだ。
Ｄ（ハード・ディスク・ドライブ）のチャネルＬＳＩ内
のＰＬＬに用いられるＶＣＯに好適に適用することがで
きる。このようなＰＬＬ（ＶＣＯ）の周波数は、ディス
クの半径方向に区分されたバンド（例えば８バンド）の
各エリア内では一定であるが、異なるバンドにヘッドが
移動する度に変化する。最内バンドと最外バンドでは約
２倍の周波数差があり、この間で各バンド毎に細かく周
波数を分割して割り当てている。従って、キャリブレー
ションにより、ＶＣＯがこの周波数範囲を全てカバーで
きるようにする必要がある。図７に本手法を適用したＨ
ＤＤチャネルのＶＣＯ特性の測定結果を示す。Ｖref ＝
１．２８Ｖ，Ｖclamp ＿L ＝０．８０Ｖ，Ｖclamp ＿H
＝１．４５Ｖ，動作要求範囲（ターゲット周波数範囲）
が１３５ＭＨｚ〜２７０ＭＨｚの場合で、キャリブレー
ション・ビット（Ｃａｌ．Ｂｉｔ）が２５のときＶｃが
Ｖref に達したので、動作要求範囲をうまくカバーでき
ることがわかる。ロック時間はターゲット周波数ｆｔの
範囲内の様々な周波数で、いずれも数百μsec 以内であ
り、ばらつきが少なかった。この時のクロック・ジッタ
の標準偏差は４０psecで、２７０ＭＨｚのサイクル時間
の約１．１％であった。ＰＬＬ内に付加されるコントロ
ール部はスイッチとコンパレータ程度なので、面積比で
ＰＬＬ全体の１０％以下の追加ですんだ。
【００２７】本手法を用いることにより、複雑でコスト
高なフューズによるトリミング等を行わずに、バンド周
波数の制御を確実に行うことができる。さらに、所望の
周波数範囲で直線性よく動作できるので、異なるバンド
への周波数の切り換えは、迅速にしかも確実に実行でき
るようになる。これにより、ロック待ちエリアを削減
し、ＰＬＬロックの待ち時間の間に捨て去られるディス
ク・エリアを減少できるようになる。
高なフューズによるトリミング等を行わずに、バンド周
波数の制御を確実に行うことができる。さらに、所望の
周波数範囲で直線性よく動作できるので、異なるバンド
への周波数の切り換えは、迅速にしかも確実に実行でき
るようになる。これにより、ロック待ちエリアを削減
し、ＰＬＬロックの待ち時間の間に捨て去られるディス
ク・エリアを減少できるようになる。
【００２８】このように、本発明のＶＣＯ特性のキャリ
ブレーション方法は、コントロール電圧Ｖｃが基準電圧
Ｖref になった時に、ターゲット周波数の最大値ｆｔ＿
H が出力されるようにキャリブレーションを行ってい
る。さらに、最低周波数ｆｔ＿L 側もコントロール電圧
Ｖｃの範囲内に入っているか確認している。これによ
り、コントロール電圧Ｖｃがとりうる電圧範囲内で、要
求されるＶＣＯの最高・最低発振周波数（ｆｔ＿L ，ｆ
ｔ＿H ）の出力を保証し、ＰＬＬは確実にロックするこ
とができる。また、このようにキャリブレーションを行
えば、ＶＣＯの特性の直線性を改善するように設計する
のが容易になる。それは、このＶＣＯがＶｃ＝Ｖref の
時に最高周波数ｆｔ＿H で発振できるということがわか
っていれば、設計基準が明確になり、設計要件を大幅に
軽減できるからである。直線性が改善されれば、動作点
にかかわらずロック時間を短くし且つ一様にすることが
できる。また、本手法は、電源オン直後のリセットの後
やパワー・セーブ・モードからの復帰直後のリセットの
後に、一度だけ動作させておけば十分である。キャリブ
レーション後の通常のＰＬＬ動作期間には、キャリブレ
ーション・ビットは、周波数を最高値Ｆｔ＿H にした状
態でＶｃがＶref に達した時の値に保持される。キャリ
ブレーション・ビットを保持しておけば、通常動作の間
は、キャリブレーション・コントローラ１２やＰＬＬ内
のコンパレータ１４をオフにして、消費電力を抑えるこ
ともできる。
ブレーション方法は、コントロール電圧Ｖｃが基準電圧
Ｖref になった時に、ターゲット周波数の最大値ｆｔ＿
H が出力されるようにキャリブレーションを行ってい
る。さらに、最低周波数ｆｔ＿L 側もコントロール電圧
Ｖｃの範囲内に入っているか確認している。これによ
り、コントロール電圧Ｖｃがとりうる電圧範囲内で、要
求されるＶＣＯの最高・最低発振周波数（ｆｔ＿L ，ｆ
ｔ＿H ）の出力を保証し、ＰＬＬは確実にロックするこ
とができる。また、このようにキャリブレーションを行
えば、ＶＣＯの特性の直線性を改善するように設計する
のが容易になる。それは、このＶＣＯがＶｃ＝Ｖref の
時に最高周波数ｆｔ＿H で発振できるということがわか
っていれば、設計基準が明確になり、設計要件を大幅に
軽減できるからである。直線性が改善されれば、動作点
にかかわらずロック時間を短くし且つ一様にすることが
できる。また、本手法は、電源オン直後のリセットの後
やパワー・セーブ・モードからの復帰直後のリセットの
後に、一度だけ動作させておけば十分である。キャリブ
レーション後の通常のＰＬＬ動作期間には、キャリブレ
ーション・ビットは、周波数を最高値Ｆｔ＿H にした状
態でＶｃがＶref に達した時の値に保持される。キャリ
ブレーション・ビットを保持しておけば、通常動作の間
は、キャリブレーション・コントローラ１２やＰＬＬ内
のコンパレータ１４をオフにして、消費電力を抑えるこ
ともできる。
【００２９】以上、本発明の一実施例について説明した
が、本発明に係るＶＣＯ特性のキャリブレーション方法
はその他の態様でも実施し得るものである。例えば、図
８に示すように、基準電圧Ｖref で発振周波数ｆｏがタ
ーゲット周波数の最小値ｆｔ＿L になるようにキャリブ
レーションを行うこともできる。この場合は、上述した
実施例とは逆のステップでキャリブレーションが行われ
る。すなわち、発振周波数ｆｏがターゲット周波数の最
小値ｆｔ＿L となるように分周比Ｎ，Ｄを選択すると共
に、キャリブレーション・ビットを最小の状態（Ｐ点）
にする。そして、キャリブレーション・ビットを増加さ
せて、コントロール電圧Ｖｃが基準電圧Ｖref に達する
と（Ｑ点）、キャリブレーション・ビットの増加プロセ
スを終了する。その後、キャリブレーション・ビットは
そのままで、発振周波数ｆｏがターゲット周波数の最大
値ｆｔ＿H となるように、分周比Ｎ，Ｄを選択する。そ
して、実際に発振周波数ｆｏがｆｔ＿H まで上がること
を確認してキャリブレーションを終了する。
が、本発明に係るＶＣＯ特性のキャリブレーション方法
はその他の態様でも実施し得るものである。例えば、図
８に示すように、基準電圧Ｖref で発振周波数ｆｏがタ
ーゲット周波数の最小値ｆｔ＿L になるようにキャリブ
レーションを行うこともできる。この場合は、上述した
実施例とは逆のステップでキャリブレーションが行われ
る。すなわち、発振周波数ｆｏがターゲット周波数の最
小値ｆｔ＿L となるように分周比Ｎ，Ｄを選択すると共
に、キャリブレーション・ビットを最小の状態（Ｐ点）
にする。そして、キャリブレーション・ビットを増加さ
せて、コントロール電圧Ｖｃが基準電圧Ｖref に達する
と（Ｑ点）、キャリブレーション・ビットの増加プロセ
スを終了する。その後、キャリブレーション・ビットは
そのままで、発振周波数ｆｏがターゲット周波数の最大
値ｆｔ＿H となるように、分周比Ｎ，Ｄを選択する。そ
して、実際に発振周波数ｆｏがｆｔ＿H まで上がること
を確認してキャリブレーションを終了する。
【００３０】以上、本発明に係るＶＣＯ特性のキャリブ
レーション方法の実施例について、図面に基づいて種々
説明したが、本発明は図示したＶＣＯ特性のキャリブレ
ーション方法に限定されるものではない。本発明はその
趣旨を逸脱しない範囲で当業者の知識に基づき種々なる
改良，修正，変形を加えた態様で実施できるものであ
る。
レーション方法の実施例について、図面に基づいて種々
説明したが、本発明は図示したＶＣＯ特性のキャリブレ
ーション方法に限定されるものではない。本発明はその
趣旨を逸脱しない範囲で当業者の知識に基づき種々なる
改良，修正，変形を加えた態様で実施できるものであ
る。
【００３１】
【発明の効果】本発明のＶＣＯ特性のキャリブレーショ
ン方法によれば、コントロール電圧範囲内で、要求され
ているターゲット周波数で必ず発振できるように、ＶＣ
Ｏの発振周波数対コントロール電圧特性曲線の調整を行
うことができる。しかも、コントロール電圧が所定の電
圧（基準電圧）になったときに、発振周波数がターゲッ
ト周波数の最大値または最小値となるようにキャリブレ
ーションを行うことができる。そのため、発振周波数が
ターゲット周波数の最大値または最小値となるコントロ
ール電圧（基準電圧）を予め知っておくことができ、直
線性がよく且つ安定した特性を実現するように回路を設
計し、動作領域を設定するのが容易になるる。
ン方法によれば、コントロール電圧範囲内で、要求され
ているターゲット周波数で必ず発振できるように、ＶＣ
Ｏの発振周波数対コントロール電圧特性曲線の調整を行
うことができる。しかも、コントロール電圧が所定の電
圧（基準電圧）になったときに、発振周波数がターゲッ
ト周波数の最大値または最小値となるようにキャリブレ
ーションを行うことができる。そのため、発振周波数が
ターゲット周波数の最大値または最小値となるコントロ
ール電圧（基準電圧）を予め知っておくことができ、直
線性がよく且つ安定した特性を実現するように回路を設
計し、動作領域を設定するのが容易になるる。
【図１】本発明のキャリブレーション方法で周波数対電
圧特性が調整されるＶＣＯを用いたＰＬＬ回路の一例を
示す回路図である。
圧特性が調整されるＶＣＯを用いたＰＬＬ回路の一例を
示す回路図である。
【図２】ＶＣＯの周波数コントロール部の一例を示す簡
略回路図である。
略回路図である。
【図３】キャリブレーション・ビットと特性曲線との関
係を示す特性曲線図である。
係を示す特性曲線図である。
【図４】本発明のキャリブレーション方法の実行過程の
概要を示す特性曲線図である。
概要を示す特性曲線図である。
【図５】本発明のキャリブレーション方法の実行過程の
概要を示すタイミング図である。
概要を示すタイミング図である。
【図６】本発明のキャリブレーション方法の実行過程の
概要を示すフロー・チャートである。
概要を示すフロー・チャートである。
【図７】本発明のキャリブレーション方法をＨＤＤチャ
ネルのＶＣＯに用いた場合に測定により得られた実行過
程の概要を示す特性曲線図である。
ネルのＶＣＯに用いた場合に測定により得られた実行過
程の概要を示す特性曲線図である。
【図８】本発明のキャリブレーション方法の他の実行過
程の概要を示す特性曲線図である。
程の概要を示す特性曲線図である。
【図９】従来のＶＣＯを用いたＰＬＬ回路の一例を示す
回路図である。
回路図である。
【図１０】従来のＶＣＯの発振周波数対コントロール電
圧特性の一例を示す特性曲線図である。
圧特性の一例を示す特性曲線図である。
１０：ＰＬＬ回路 １２：キャリブレーション・コントローラ １４：コンパレータ １６：基準電圧入力線 ２０：ＶＣＯ（電圧制御発振器） ２２：可変分周器（Ｎ分周） ２４：可変分周器（Ｄ分周） ２６：位相比較器 ３０：ＰＬＬ回路（従来） ３２：チャージ・ポンプ ３４：クランプ回路 ４２：出力信号線 ４４：入力信号線 ４６：コントロール電圧線 ５０：パワー・オン・リセット信号 ５２：キャリブレーション・スタート信号 ５４：コンパレータ出力信号 ５６：クランプ回路電圧初期化信号 ５８：チャージ・ポンプ切り離し信号 ６２：可変電流源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−68556（ＪＰ，Ａ) 特開2000−82957（ＪＰ，Ａ) 特開 平10−135825（ＪＰ，Ａ) 特開 昭56−110306（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/14
Claims (8)
- 【請求項１】 発振周波数をコントロール電圧によって
変化させるＶＣＯに対し、その発振周波数対コントロー
ル電圧特性の調整を行うキャリブレーション方法であ
り、 コントロール電圧範囲内の基準電圧における発振周波数
が、動作要求されているターゲット周波数の最大値とな
るように、発振周波数対コントロール電圧特性を調整す
るステップと、 前記発振周波数対コントロール電圧特性が調整された状
態で、コントロール電圧の下限値から前記基準電圧まで
の範囲内に、発振周波数がターゲット周波数の最小値と
なるコントロール電圧が存在することを確認するステッ
プとを含むことを特徴とするＶＣＯ特性のキャリブレー
ション方法。 - 【請求項２】 ＶＣＯの発振周波数をＮ分周したものと
基準周波数をＤ分周したものとの位相差がなくなるよう
にＶＣＯへコントロール電圧のフィードバックをかける
ＰＬＬに用いられる、発振周波数をコントロール電圧に
よって変化させるＶＣＯに対して、その発振周波数対コ
ントロール電圧特性の調整を行うキャリブレーション方
法であり、 発振周波数が、動作要求されているターゲット周波数の
最大値となるように、分周比Ｎ，Ｄを選択するステップ
と、 前記発振周波数がターゲット周波数の最大値となった状
態で、コントロール電圧が最も小さくなるように、発振
周波数対コントロール電圧特性を初期化するステップ
と、 前記発振周波数がターゲット周波数の最大値となった状
態で、発振周波数対コントロール電圧特性を調整して、
コントロール電圧を最小の状態から増加させていくステ
ップと、 前記増加されたコントロール電圧が、コントロール電圧
範囲内の基準電圧に達すると、前記発振周波数対コント
ロール電圧特性の調整を終了するステップとを含むこと
を特徴とするＶＣＯ特性のキャリブレーション方法。 - 【請求項３】 前記コントロール電圧が基準電圧に達し
て発振周波数対コントロール電圧特性の調整が終了した
状態で、発振周波数がターゲット周波数の最小値となる
ように、分周比Ｎ，Ｄを選択するステップを含むことを
特徴とする請求項２に記載するＶＣＯ特性のキャリブレ
ーション方法。 - 【請求項４】 前記基準電圧が、前記コントロール電圧
の上限値より所定電圧分低い値に設定されていることを
特徴とする請求項１乃至３のいずれかに記載するＶＣＯ
特性のキャリブレーション方法。 - 【請求項５】 発振周波数をコントロール電圧によって
変化させるＶＣＯに対し、その発振周波数対コントロー
ル電圧特性の調整を行うキャリブレーション方法であ
り、 コントロール電圧範囲内の下限値より所定電圧分高い値
に設定されている基準電圧における発振周波数が、動作
要求されているターゲット周波数の最小値となるよう
に、発振周波数対コントロール電圧特性を調整するステ
ップと、 前記発振周波数対コントロール電圧特性が調整された状
態で、前記基準電圧からコントロール電圧の上限値まで
の範囲内に、発振周波数がターゲット周波数の最大値と
なるコントロール電圧が存在することを確認するステッ
プとを含むことを特徴とするＶＣＯ特性のキャリブレー
ション方法。 - 【請求項６】 ＶＣＯの発振周波数をＮ分周したものと
基準周波数をＤ分周したものとの位相差がなくなるよう
にＶＣＯへコントロール電圧のフィードバックをかける
ＰＬＬに用いられる、発振周波数をコントロール電圧に
よって変化させるＶＣＯに対して、その発振周波数対コ
ントロール電圧特性の調整を行うキャリブレーション方
法であり、 発振周波数が、動作要求されているターゲット周波数の
最小値となるように、分周比Ｎ，Ｄを選択するステップ
と、 前記発振周波数がターゲット周波数の最小値となった状
態で、コントロール電圧が最も大きくなるように、発振
周波数対コントロール電圧特性を初期化するステップ
と、 前記発振周波数がターゲット周波数の最小値となった状
態で、発振周波数対コントロール電圧特性を調整して、
コントロール電圧を最大の状態から減少させていくステ
ップと、 前記減少されたコントロール電圧が、コントロール電圧
範囲内の基準電圧に達すると、前記発振周波数対コント
ロール電圧特性の調整を終了するステップとを含むこと
を特徴とするＶＣＯ特性のキャリブレーション方法。 - 【請求項７】 前記コントロール電圧が基準電圧に達し
て発振周波数対コントロール電圧特性の調整が終了した
状態で、発振周波数がターゲット周波数の最大値となる
ように、分周比Ｎ，Ｄを選択するステップを含むことを
特徴とする請求項６に記載するＶＣＯ特性のキャリブレ
ーション方法。 - 【請求項８】 前記基準電圧が、前記コントロール電圧
の下限値より所定電圧分高い値に設定されていることを
特徴とする請求項６または７のいずれかに記載するＶＣ
Ｏ特性のキャリブレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28755398A JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Ｖｃｏ特性のキャリブレーション方法 |
| US09/416,215 US6175282B1 (en) | 1998-10-09 | 1999-10-08 | Method for calibrating a VCO characteristic and automatically calibrated PLL having a VCO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28755398A JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Ｖｃｏ特性のキャリブレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124800A JP2000124800A (ja) | 2000-04-28 |
| JP3254427B2 true JP3254427B2 (ja) | 2002-02-04 |
Family
ID=17718844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28755398A Expired - Fee Related JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Ｖｃｏ特性のキャリブレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6175282B1 (ja) |
| JP (1) | JP3254427B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160035528A (ko) * | 2014-09-22 | 2016-03-31 | 주식회사 아이에이 | 디지털 로직을 이용한 분산 클록 생성 장치 및 방법 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3542978B2 (ja) * | 2001-05-29 | 2004-07-14 | 埼玉日本電気株式会社 | 周波数同期装置および周波数同期制御方法 |
| JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
| US6674331B2 (en) | 2001-11-09 | 2004-01-06 | Agere Systems, Inc. | Method and apparatus for simplified tuning of a two-point modulated PLL |
| US7009432B2 (en) * | 2001-12-20 | 2006-03-07 | Analog Devices, Inc. | Self-calibrating phase locked loop charge pump system and method |
| US7546097B2 (en) * | 2002-03-06 | 2009-06-09 | Qualcomm Incorporated | Calibration techniques for frequency synthesizers |
| US7062229B2 (en) * | 2002-03-06 | 2006-06-13 | Qualcomm Incorporated | Discrete amplitude calibration of oscillators in frequency synthesizers |
| US6720834B2 (en) * | 2002-04-11 | 2004-04-13 | Skyworks Solutions, Inc. | Tunable resonant circuit and voltage controlled oscillator using same |
| US6661267B2 (en) | 2002-05-06 | 2003-12-09 | International Business Machines Corporation | Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO |
| US6853261B1 (en) | 2002-05-07 | 2005-02-08 | Rfmd Wpan, Inc. | Method and apparatus for calibrating voltage-controlled devices |
| JP2004208152A (ja) * | 2002-12-26 | 2004-07-22 | Mitsubishi Electric Corp | 遅延回路 |
| DE602004011769T2 (de) * | 2003-06-27 | 2009-02-05 | Matsushita Electric Industrial Co., Ltd., Kadoma-shi | Vco-einrichtung |
| US6900675B2 (en) * | 2003-09-02 | 2005-05-31 | Standard Microsystems Corporation | All digital PLL trimming circuit |
| US6975176B2 (en) * | 2003-11-20 | 2005-12-13 | Agilent Technologies, Inc. | Self-tuning varactor system |
| US6949981B2 (en) * | 2004-02-18 | 2005-09-27 | International Business Machines Corporation | Dynamic threshold for VCO calibration |
| DE102004025386A1 (de) * | 2004-05-17 | 2005-12-08 | Atmel Germany Gmbh | Schaltung mit wenigstens einer Verzögerungszelle |
| US7432749B1 (en) * | 2004-06-23 | 2008-10-07 | Cypress Semiconductor Corp. | Circuit and method for improving frequency range in a phase locked loop |
| US7038954B2 (en) * | 2004-08-30 | 2006-05-02 | Micron Technology, Inc. | Apparatus with equalizing voltage generation circuit and methods of use |
| DE102004057186B4 (de) * | 2004-11-26 | 2007-10-31 | Texas Instruments Deutschland Gmbh | PLL-Schaltung mit einem spannungsgesteuerten Oszillator |
| US7148760B2 (en) * | 2004-12-30 | 2006-12-12 | Nokia Corporation | VCO gain tuning using voltage measurements and frequency iteration |
| US7205853B2 (en) | 2005-03-28 | 2007-04-17 | Kabushiki Kaisha Toshiba | Method to configure phase-locked loop dividing ratio |
| US7898344B2 (en) * | 2006-09-12 | 2011-03-01 | Fujitsu Limited | Phase-locked oscillator and multi-radar system using same |
| KR100847686B1 (ko) * | 2006-10-12 | 2008-07-23 | (주)에프씨아이 | 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법 |
| US8019564B2 (en) * | 2008-01-07 | 2011-09-13 | Qualcomm Incorporated | Systems and methods for calibrating the loop bandwidth of a phase-locked loop (PLL) |
| JP5231931B2 (ja) * | 2008-10-10 | 2013-07-10 | キヤノン株式会社 | Ｐｌｌ回路 |
| JP4555379B2 (ja) * | 2009-01-19 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 位相同期回路およびそれを用いた半導体集積回路装置 |
| US8736385B2 (en) * | 2011-07-27 | 2014-05-27 | GlobalFoundries, Inc. | Ring oscillator based voltage control oscillator having low-jitter and wide bandwidth |
| US9083356B1 (en) | 2013-03-14 | 2015-07-14 | Gsi Technology, Inc. | Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features |
| GB201315114D0 (en) * | 2013-08-23 | 2013-10-09 | Agd Systems Ltd | Radar apparatus and method |
| CN105406861B (zh) * | 2015-11-05 | 2018-08-10 | 中国电子科技集团公司第四十一研究所 | 一种宽带压控振荡器预置电压拟合方法 |
| US10860318B2 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
| US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
| US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
| US10998040B2 (en) | 2016-12-06 | 2021-05-04 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
| US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
| US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
| US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
| US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
| US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
| US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
| US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
| US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3694766A (en) * | 1971-08-30 | 1972-09-26 | Gte Sylvania Inc | Frequency synthesizer apparatus |
| US5408196A (en) * | 1993-03-29 | 1995-04-18 | U.S. Philips Corporation | Tunable device |
| US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
-
1998
- 1998-10-09 JP JP28755398A patent/JP3254427B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-08 US US09/416,215 patent/US6175282B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160035528A (ko) * | 2014-09-22 | 2016-03-31 | 주식회사 아이에이 | 디지털 로직을 이용한 분산 클록 생성 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124800A (ja) | 2000-04-28 |
| US6175282B1 (en) | 2001-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254427B2 (ja) | Ｖｃｏ特性のキャリブレーション方法 | |
| KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
| US7605662B2 (en) | Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency | |
| US7164322B1 (en) | Establishing a tuning signal window for use in centering a multi-band voltage controlled oscillator | |
| US6552618B2 (en) | VCO gain self-calibration for low voltage phase lock-loop applications | |
| JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
| US20070249293A1 (en) | System and method for self calibrating voltage-controlled oscillator | |
| US7253691B2 (en) | PLL clock generator circuit and clock generation method | |
| US6778024B2 (en) | Dynamically trimmed voltage controlled oscillator | |
| US6885252B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of a VCO | |
| US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
| JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
| JP2001274682A (ja) | フェーズロックドループ回路 | |
| JP3788317B2 (ja) | 位相同期発振回路 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2001285060A (ja) | 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ | |
| JPH06152401A (ja) | Ｐｌｌ回路 | |
| US7548126B2 (en) | Phase locked loop circuit and control method thereof | |
| US11817869B2 (en) | System and method of controlling frequency of a digitally controlled oscillator with temperature compensation | |
| JP2000036741A (ja) | Ｐｌｌ回路 | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JPH05327490A (ja) | Ｐｌｌ回路 | |
| JPS6012828A (ja) | Ｒｆ部自動調整機能を有するシンセサイザ−チユ−ナ | |
| JPH09116428A (ja) | Ｐｌｌ回路 | |
| JPH1075173A (ja) | 位相同期発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |