JP2001285060A - 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ - Google Patents

高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ

Info

Publication number
JP2001285060A
JP2001285060A JP2001063192A JP2001063192A JP2001285060A JP 2001285060 A JP2001285060 A JP 2001285060A JP 2001063192 A JP2001063192 A JP 2001063192A JP 2001063192 A JP2001063192 A JP 2001063192A JP 2001285060 A JP2001285060 A JP 2001285060A
Authority
JP
Japan
Prior art keywords
frequency
phase
signal
locked loop
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001063192A
Other languages
English (en)
Inventor
David Canard
デビッド、カナール
Vincent Fillatre
バンサン、フィラトル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2001285060A publication Critical patent/JP2001285060A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 （修正有） 【課題】位相同期ループの寄生位相雑音を改善する。 【解決手段】出力信号（Ｖｌｏ）を発生するＶＣＯ（Ｏ
ＳＣ）と前記ＶＣＯの出力を入力とする分周器（ＤＩ
Ｖ）と前記分周器の出力信号（Ｖｄｉｖ）と比較信号
（Ｖｃｏｍｐ）との周波数を比較して前記ＶＣＯに同調
信号を供給する位相／周波数検出器（ＣＰ）を備え、Ｖ
ＣＯの出力信号Ｖｌｏに含まれる寄生位相変調を検出し
この寄生位相変調に類似した位相変調を前記比較信号に
加える補正手段（ＰＭＯＤ）を備える。

Description

【発明の詳細な説明】
【０００１】本発明は、その値が同調信号の値によって
決まる発振周波数を有する出力信号を発生することを目
的としている発振器と、出力信号を発振器から受信し、
かつ発振器周波数よりも低いＲ倍である周波数を有する
出力信号を供給することを目的としている分周器と、分
周器の出力信号の周波数をいわゆる比較信号の比較周波
数とを比較し、かつその値が比較の結果を示す同調信号
を発振器に供給することを目的としている位相／周波数
検出器とを備えている位相同期ループに関するものであ
る。
【０００２】このような位相同期ループは、ヨーロッパ
特許出願ＥＰ０ ８２１ ４８８Ａ１号に記載されてい
る。公知の位相同期ループでたいていの場合、分周器
は、出力信号を発振器から受信し、発振器周波数よりも
低いＮ倍である周波数を有する出力信号を位相／周波数
比較器に供給する、Ｎはその値が制御ワードの値に等し
い整数である。位相／周波数比較器は、この周波数を例
えば水晶発振器から発生する比較信号のいわゆる比較周
波数と比較する。分周器の出力周波数が比較周波数以下
である場合、位相／周波数比較器は、発振周波数が比較
周波数のＮ倍に等しくなるまで、発振周波数の増加を命
令する。比較周波数の値が固定されるので、公称ワード
のためのＮの値の選択は、発振周波数の値を決定する。
したがって、２つの発振周波数値間の最小間隔は比較周
波数の値に等しい。比較周波数が比較的高いときに位相
同期ループの雑音によって性能は比較的よいことが分か
った。しかしながら、高い比較周波数を選択すること
は、その間隔が位相同期ループが使用される状態によっ
て決定される、発振周波数の２つの値間の最小間隔の増
加を意味する。したがって、発振器の出力信号が無線デ
ィジタルテレビ信号を受信するために使用される用途で
は、この最小間隔が予め決定され、ＯＦＤＭ規格によっ
て１６６．６７ｋＨｚにセットされる。
【０００３】比較周波数の値を増加している間に一定の
最小間隔を保持するために、その分割比が非整数値を有
する分周器を使用することがしたがって必要である。こ
のような分周器は、一般に“Ｎ分の１”分周器と呼ばれ
る。その分周比は、少なくとも２つのパラメーラで決定
される。
【０００４】多数の公知のＮ分の１式の分周器の場合、
分割比Ｒは、次のように示すことができる。Ｒ＝Ｎ＋ｋ
／ｑ、ここで、Ｎおよびｋは第１および第２の整数パラ
メータであり、ｑは、その値が一定に保持されるべきで
ある、２つの発振周波数間の最小間隔の値によって決定
される第３の整数パラメータである。したがって、ｑ＝
ＦＣＯＭＰ／ＦＳＴＥＰであり、ここで、ＦＣＯＭＰ
は、選択された比較周波数であり、ＦＳＴＥＰは最小間
隔である。このような分周器は、位相同期ループのｑ−
ｋ個の動作サイクル（１動作サイクルは分周器の出力信
号の１周期に対応する）中Ｎで割る割算およびその後、
前記ループのｋ個の動作サイクル中Ｎ＋１で割る割算を
実行する。したがって、位相同期ループのｑ個のサイク
ルの平均分割比はＮ＋ｋ／ｑに等しい。
【０００５】位相同期ループの平衡動作モードは、下記
の関係が検証されるモードと規定される。ＦＤＩＶ＝Ｆ
ＬＯ／Ｒ＝ＦＣＯＭＰであり、ここで、ＦＤＩＶは分周
器の出力信号の周波数であり、ＦＬＯおよびＦＣＯＭＰ
は、それぞれ発振周波数および比較周波数である。
【０００６】これは、位相同期ループのｑ個の動作サイ
クルの終わりで、分周器の出力信号および比較信号は、
同相でなければならない、すなわちｑ個の動作サイクル
の終わりに、等しい周波数を有し、原則として補正は発
振周波数の値で決して行うべきでないことを意味する。
しかしながら、実際には、分周器の分割比がＮに等しい
各サイクルの終わりに、ＦＣＯＭＰ＝ＦＬＯ／（Ｎ＋ｋ
／ｑ）である間、分周器の周波数ＦＤＩＶは比較周波数
ＦＣＯＭＰよりもわずかに高く、ＦＤＩＶはＦＬＯ／Ｎ
に等しいので、分周器の出力信号は、比較信号に対する
移相を示すことが分かった。このような移相は分周器の
分割比がＮ＋１に等しいサイクル中理論的に補償される
けれども、実際には、各移相は、発振周波数の値の無駄
で時宜を得ない補正を自動的に生じる位相／周波数検出
器によって検出される。このような補正は、発振器の中
心発振周波数の周りで発振器の出力信号の寄生位相変調
を生じる、すなわち、発振周波数の瞬時値は平衡動作モ
ード中に変わる。
【０００７】しかしながら、位相同期ループの主機能
は、正確に規定された発振周波数を有する信号を生成す
ることにあり、テレビ受像機あるいは無線電話、特に可
能な用途内部で無線電気信号を受信することを目的とし
ているチューナに含まれた例えば周波数変換器によって
基準として使用されることを目的としている。寄生位相
変調によって影響を及ぼされた信号はこのような目的に
対して不適当である。
【０００８】本発明の目的は、その発振周波数がループ
によって調整される発振器の出力信号に寄生位相変調を
持ち込むＮ分の１の分周器がない場合、前記分周器の使
用によって十分な雑音性能を有する位相同期ループを備
えることによってこの欠点を実質的に解決することにあ
る。
【０００９】実際に、本発明によれば、冒頭のパラグラ
フによる位相同期ループには、発振器の出力信号に加え
られた寄生位相変調を検出し、前記寄生位相変調と同様
である位相変調を比較信号に加えることを目的としてい
る補正手段が装備されている。
【００１０】本発明による位相同期ループでは、位相／
周波数検出器は、平衡動作モード中に同期にされる。し
たがって、位相／周波数検出器は時宜を得ない補正を生
じない、それによって発振器の出力信号の寄生位相変調
はなくなる。さらに、本発明によって、寄生変調は、少
しの外部介入なしに位相同期ループ内部で自動的に除去
できることに注目すべきである。
【００１１】本発明の特定の実施例では、補正手段は、
位相同期ループのｑ個のサイクルの終わりに同調信号に
よって受け入れられる値を記憶する記憶手段と、位相同
期ループの各ｉ（ｉ＝１〜ｑ）番目のサイクルで移相を
比較信号に加える移相手段とを含み、前記移相の値が、
記憶手段によって記憶された値および当該のサイクルに
固有である係数Ｌ（ｉ）の積によって決定される。
【００１２】本実施例では、前記ループ信号のｑ個の動
作サイクルの終わりに同調信号の非ゼロ値は、発振器の
出力信号の寄生位相変調の存在の信号を出す。同調信号
の値は、比較信号に寄生位相変調と同一である位相変調
によって影響を及ぼすようにこの比較信号に課される移
相の大きさを決定する。結局は、寄生変調の大きさは、
記憶手段によって記憶された値のゆるやかな減少、した
がって比較信号の位相で行われた補正の大きさの自動減
少を意味するこのように影響を及ぼされた補正により減
少する。前記自動減少は、前述された移相手段の特定の
特性に起因する。この値がゼロになる場合、補正はもは
や比較信号に全然加えられない。
【００１３】前述された移相手段によって、比較信号
は、位相同期ループの各動作サイクルの途中で、このよ
うに得られた比較信号および分周器の出力信号がこのサ
イクルの途中で分割比の値にかかわらずこのサイクルの
終わりに同相であるように移相に従わせることができ
る。実際に、係数Ｌ（ｉ）の値は、各サイクルに対して
決定され、前記サイクルの途中で使用される分割比を考
慮する。係数Ｌ（ｉ）の値は、下記の関係によって選択
されることが好ましい：Ｌ（ｉ−１）＜ｑの場合、Ｌ
（ｉ）＝Ｌ（ｉ−１）＋ｋ、およびＬ（ｉ−１）＞ｑの
場合、Ｌ（ｉ）＝Ｌ（ｉ−１）−ｑ。
【００１４】移相手段の多数の実施例は、思い描くこと
ができ、当業者の理解範囲内にある。特に有利な実施例
は、はっきりと述べられた特性を有する水晶発振器から
最も一般的に発生する比較信号がゼロ値に近い直線的な
推移を示すという事実を利用し、この比較信号のゼロ交
差は、分周器の出力信号のどのエッジが比較されるかに
対して生じる。
【００１５】したがって、比較信号の電圧シフトは、前
記ゼロ交差の時間シフトを生じ、前記シフトの値は、電
圧シフトの値に比例する。本発明の実施例では、移相手
段は、ループの各ｉ（ｉ＝ｉ〜ｑ）番目のサイクル途中
に電圧シフトを比較信号に加えるように設計されること
が有利であり、前記電圧シフトのサイズは、記憶手段に
よって記憶された値のＬ（ｉ）倍に比例する。
【００１６】前述のように、Ｎ分の１の分周器を使用す
る位相同期ループは、２つの発振周波数を分離する最小
間隔が設定値を有する所定の用途では、十分な雑音性能
をもたらしている間、周波数変換を可能にする基準信号
を発生するために使用されることは有利である。このよ
うな位相同期ループでは、本発明は、このように、無線
信号を受信し、かつこの信号をいわゆる無線周波数を有
する電子出力信号に変換することを目的としている入力
段と、発振器の出力信号の振動周波数を調整することを
目的としている請求項１に記載の位相同期ループと、出
力信号を入力段および発振器から受信し、かつその周波
数が無線周波数と発振周波数との差に等しい信号を供給
することを目的としているミキサとを含む、無線電気信
号を受信することを目的としている装置、例えば、テレ
ビ受像機あるいは無線電話に関するものである。
【００１７】本発明のこれらの態様および他の態様は、
後述される非限定の典型的な実施例から明らかであり、
この実施例を参照して明らかにする。
【００１８】図１は、入力段ＡＦ、例えば、その周波数
が所与の周波数の範囲から選択される信号の受信および
一般に無線周波数と呼ばれる周波数ＦＲを有する一般に
無線信号と呼ばれる電子信号Ｖｆｒへの変換を可能にす
るアンテナ・フィルタリングシステムを含む、テレビ信
号の受信機のような無線電気信号を受信する装置を図解
的に示している。この装置において、選択された周波数
ＦＲから所定の中間周波数ＦＩの方への周波数変換は、
一方では無線信号Ｖｆｒおよび局部発振器ＯＳＣの出力
信号Ｖｌｏを受信することを目的としているミキサＭＸ
によって行われる。
【００１９】中間周波数ＦＩは、固定され、無線周波数
ＦＲと第１の局部発振器ＯＳＣの出力信号Ｖｌｏの発振
周波数ＦＬＯとの差に等しい。前記発振周波数ＦＬＯの
選択は、選択された無線周波数ＦＲの値をこのように決
定する。
【００２０】この装置において、第１の局部発振器ＯＳ
Ｃの出力信号Ｖｌｏの発振周波数ＦＬＯは、局部発振器
ＯＳＣと組み合わせて、位相同期ループを形成する調整
モジュールＰＬＬによって供給された同調信号Ｖｔｕｎ
によって決定される。
【００２１】図２はこの位相同期ループのより詳細な図
を示している。この位相同期ループは、その周波数ＦＬ
Ｏが同調信号Ｖｔｕｎの値によって決定される出力信号
Ｖｌｏを供給することを目的としている局部発振器ＯＳ
Ｃと、出力信号Ｖｌｏを局部発振器ＯＳＣから出力信号
Ｖｌｏを受信し、周波数ＦＤＩＶ、ループの各サイクル
に対して、分周器ＤＩＶによって行われる周波数分割比
の瞬時値を決定する制御モジュールＣＮＴによって供給
された制御ワードＮ／Ｎ＋１を有する出力信号Ｖｄｉｖ
を供給することを目的としている分周器ＤＩＶと、分周
器ＤＩＶの出力信号の周波数ＦＤＩＶを、本例では水晶
発振器ＸＴＡＬから発生する比較信号Ｖｃｏｍｐの比較
周波数ＦＣＯＭＰと比較し、前記比較の結果を示す駆動
信号Ｐｏｕｔを供給することを目的としている位相／周
波数検出器ＰＤと、その導電が駆動信号Ｐｏｕｔによっ
て制御されることを目的としているチャージポンプＣＰ
とを含み、チャージポンプＣＰの出力は、同調信号がこ
の場合、電圧によってこのように形成されるチャージポ
ンプの端子で同調信号Ｖｔｕｎを生成することを目的と
しているキャパシタＣｓに接続されている。
【００２２】第１の局部発振器ＯＳＣの発振周波数ＦＬ
Ｏが比較信号Ｖｃｏｍｐの周波数ＦＣＯＭＰのＲ倍より
も小さい場合、駆動信号Ｐｏｕｔは、正であり、正電流
Ｉｃｓを供給するように指令されるチャージポンプＣＰ
に生じる。キャパシタＣｓに伝達されるこの電流は、キ
ャパシタＣｓの端子から得られる同調電圧Ｖｔｕｎの増
加、したがって発振周波数ＦＬＯの増加を生じる。発振
周波数ＦＬＯは比較信号Ｖｃｏｍｐの周波数よりも高く
なる場合、制御信号Ｐｏｕｔは、負になり、負になる電
流Ｉｃｓの方向の反転で生じる。キャパシタＣｓに伝達
されるこの負の電流は、キャパシタＣｓの端子から得ら
れる調整電圧Ｖｔｕｎの減少、したがって発振周波数Ｆ
ＬＯの減少を生じる。位相ロックループは、ＦＬＯ＝
Ｒ．ＦＤＩＶ＝Ｒ．ＦＣＯＭＰである平衡動作モードに
役立つ。
【００２３】分周器ＤＩＶは、この場合、分周器の入力
信号の周波数ＦＬＯと分周器の出力信号Ｖｄｉｖの間の
分割比Ｒは慣例的に下記のように示される“Ｎ分の１”
式分周器である。Ｒ＝ＦＬＯ／ＦＤＩＶ＝Ｎ＋ｋ／ｑ、
ここで、Ｎ、ｋおよびｑは整数パラメータである。実
際、このような分周器は、位相同期ループのｑ−ｋ個の
動作サイクル中（１つの動作サイクルは分周器ＤＩＶの
出力信号Ｖｄｉｖの１期間に対応する）Ｎで割る割算お
よび次に前記ループのｋ個の動作サイクル中Ｎ＋１で割
る割算を実行する。したがって、位相同期ループのｑ個
のサイクルの分割比の平均値はＮ＋ｋ／ｑに等しい。パ
ラメータの値は、一定に保持されなければならない２つ
の発振周波数間の最小間隔の値によって予め決定され
る。したがって、ｑ＝ＦＣＯＭＰ／ＦＳＴＥＰであり、
ここで、ＦＣＯＭＰは、選択された比較周波数であり、
ＦＳＴＥＰは最小間隔である。前述された無線ディジタ
ルテレビ信号の例では、ＦＣＯＭＰが４ＭＨｚであるよ
うに選択される場合、ｑ＝２４であることを意味するＦ
ＳＴＥＰ＝１６６．６７ｋＨｚである。
【００２４】位相同期ループの平衡動作モードは、次の
関係、すなわちＦＤＩＶ＝Ｒ．ＦＬＯ＝ＦＣＯＭＰが検
証されるモードと規定される。これは、位相同期ループ
のｑ個の動作サイクルの終わりに、分周器ＤＩＶの出力
信号Ｖｄｉｖおよび比較信号Ｖｃｏｍｐは、同相でなけ
ればならない、等しい周波数を有し、すなわち、ｑ個の
動作サイクルの終わりに、原則として、補正は発振周波
数ＦＬＯの値で決して行われてはいけない。実際、分周
器ＤＩＶの分割比ＲがＮに等しい各サイクルの終わり
に、分周器ＤＩＶの出力信号Ｖｄｉｖは、比較信号Ｖｃ
ｏｍｐに対する移相を示すことが公知の位相同期ループ
で観測され、この比較信号Ｖｃｏｍｐは、分周器の周波
数ＦＤＩＶが比較周波数ＦＣＯＭＰよりもわずかに高い
という事実に起因すると考えることができる。ＦＤＩＶ
はＦＬＯ／Ｎであるのに対して、ＦＣＯＭＰ＝ＦＬＯ／
（Ｎ＋ｋ／ｑ）である。このような移相は、分周器ＤＩ
Ｖの分割比ＲがＮ＋１に等しいサイクル中に理論的に補
償されるけれども、実際には、各移相は、自動的に発振
周波数ＦＬＯの値の無駄で、時宜を得ない補正を生じる
位相／周波数検出器ＰＤによって検出される。このよう
な補正は、発振器の中心発振周波数ＦＬＯの周りに発振
器ＯＳＣの出力信号Ｖｌｏの寄生位相変調を生成し、す
なわち発振周波数ＦＬＯの瞬時値は平衡動作モードの途
中に変わる。しかしながら、その発振周波数ＦＬＯが、
後述されるように、無線周波数ＦＲの選択に対する基準
として役立つ信号Ｖｌｏを発生することを目的としてい
る。本発明による位相同期ループは、発振器の出力信号
Ｖｌｏに加えられた寄生位相変調を検出し、前記寄生位
相変調と同様な位相変調を比較信号Ｖｃｏｍｐに加える
ことを目的としている補正手段ＰＭＯＤをこのように備
える。
【００２５】図３は補正手段ＰＭＯＤの好ましい実施例
を示している。これらの手段は、位相同期ループのｑ個
のサイクルの終わりに同調信号によって取り入れられて
いる値Ｖｔ１を記憶する記憶手段（ＣＰ１，Ｃｓ１）
と、位相同期ループの各ｉ番目（ｉ＝１〜ｑ）のサイク
ルで移相を比較信号Ｖｃｏｍｐに加える移相手段（Ｒ
Ｌ、Ｒｋ、Ｒｑ、ＭＵＬＴ、ＦＯＬ）とを備え、前記移
相の値は、記憶手段（ＣＢ１，Ｃｓ１）によって記憶さ
れた値Ｖｔ１および当該のサイクルに固有である係数Ｌ
（ｉ）によって決定される。
【００２６】この場合、前述されたチャージポンプＣＰ
と同一であり、位相／周波数検出器ＰＤによって発生さ
れた駆動信号Ｐｏｕｔの値により、前述されたキャパシ
タＣｓと同一であるキャパシタＣｓ１を充電あるいは放
電することを目的としているチャージポンプＣＰ１によ
って形成される。
【００２７】したがって、キャパシタＣｓ１の端子にこ
のように発生された電圧Ｖｔ１は、理論的に調整信号Ｖ
ｔｕｎに同一である。
【００２８】移相手段は、図２に示された制御モジュー
ルＣＮＴによって供給されたクロック信号Ｃｌｋが、ア
クティブエッジ、例えば立ち上がりエッジを示す場合に
再ロードすることを目的としている３つのレジスタＲ
Ｌ、ＲｋおよびＲｑを備えている。レジスタＲｋおよび
Ｒｑは、パラメータｋおよびｑの値を制御モジュールか
ら受け取る。レジスタＲＬは、進行中のサイクルの係数
Ｌ（ｉ）の値を含む。
【００２９】移相手段は、入力で係数Ｌ（ｉ）の値およ
び他の入力でパラメータｋの値を受信することを目的と
しているディジタル加算器ＡＤＤを備えている。移相手
段は、一方の入力で係数Ｌ（ｉ）の値および他方の入力
でパラメータｑの値を受信することを目的としているデ
ィジタル減算器ＳＵＢをさらに備えている。移相手段
は、その２つの入力が加算器ＡＤＤの出力および減算器
ＳＵＢの出力に接続されているディジタルマルチプレク
サＭＵＸも備え、前記ディジタルマルチプレクサのデー
タ出力はレジスタＲＬに接続されている。位相同期ルー
プの各ｉ（ｉ＝１〜ｑ）番目の途中で、ディジタル比較
器ＣＭＰは、パラメータｑの値をこのサイクルに対応す
る係数Ｌ（ｉ）の値と比較し、比較の結果を示す選択信
号ＳｅｌをマルチプレクサＭＵＸに供給する。Ｌ（ｉ）
＜ｑの場合、選択信号Ｓｅｌは、非アクティブ状態、例
えば論理レベル０にあり、加算器ＡＤＤの出力はレジス
タＲＬに接続されている。逆に、Ｌ（ｉ）＞ｑの場合、
選択信号Ｓｅｌはアクティブ状態、例えば論理レベル１
にあり、減算器ＳＵＢは、マルチプレクサＭＵＸを介し
てレジスタＲＬに接続されている。次のサイクルｉ＋１
の始めに、制御モジュールは、アクティブエッジをクロ
ック信号Ｃｌｋに課し、レジスタＲＬは、このサイクル
に適応され、その値がマルチプレクサＭＵＸの出力にあ
る信号の値である新しい係数Ｌ（ｉ＋１）を記憶する。
各係数Ｌ（ｉ）（ｉ＝１〜ｑ）の値は、関係、すなわ
ち、Ｌ（ｉ−１）＜ｑの場合、Ｌ（ｉ）＝Ｌ（ｉ−１）
＋ｋ、およびＬ（ｉ−１）＞ｑの場合、Ｌ（ｉ）＝Ｌ
（ｉ−１）−ｑ、によって決定される。
【００３０】乗算器ＭＵＬＰは、記憶手段（ＣＰ１、Ｃ
ｓ１）によって記憶された値Ｖｔ１および進行中のサイ
クルに対する係数Ｌ（ｉ）の値の乗算を実行する。この
乗算の結果は、Ｉｍｏｄ＝Ｍ．Ｌ（ｉ）．Ｖｔ１（ここ
で、Ｍは、乗算器ＭＵＬＴと電流源ＩＭとの間の接続に
固有である定数である）であるように設計された可変電
流源ＩＭによって発生された電流Ｉｍｏｄの値を決定す
る。比較信号Ｖｃｏｍは、そのベースで水晶発振器の出
力信号Ｖｘを受け取ることを目的としているトランジス
タＴＦと電流源ＩＭに接続された抵抗器ＲＦとを含むフ
ォロワー段ＦＯＬを介して水晶発振器から発生する。し
たがって、そのサイズが、このように記憶手段（ＣＰ
１、Ｃｓ１）によって記憶された値Ｖｔ１のＬ（ｉ）倍
に比例する抵抗器ＲＦは、電圧シフトＶＯ＝ＲＦ．Ｉｍ
ｏｄ＝ＲＦ．Ｍ．Ｌ（ｉ）を発生する。
【００３１】水晶発振器の出力信号Ｖｘは、ゼロ値に最
も近い形状において線形であるので、比較信号Ｖｃｏｍ
ｐの電圧シフトは、ゼロ交差が分周器の出力のどのエッ
ジが比較されるかに対して表現値を生じるこの信号のゼ
ロ交差の時間シフトを生じる。係数Ｌ（ｉ）の値は各サ
イクルで決定され、サイクルの途中で使用される分割比
を考慮するので、比較信号Ｖｃｏｍｐにこのように課さ
れた移相は、この信号がサイクルの途中に分割比の値に
もかかわらず各サイクルの終わりに分周器の出力信号と
系統的に同相であるようなものである。
【００３２】位相同期ループの外側にある素子に関する
ものである補正手段の他の実施例を思い描くことができ
るが、前述の例は、ユーザに透過であるように位相同期
ループ内で補正を実行する長所を有する。
【図面の簡単な説明】
【図１】本発明の実施を行う無線電気信号の受信機を示
す部分機能図である。
【図２】本発明による位相同期ループを示す機能図であ
る。
【図３】本発明の好ましい実施例による位相同期ループ
に含まれる補正手段を示す機能図である。
【符号の説明】
ＯＳＣ 局部発振器 ＰＬＬ 調整モジュール ＭＸ ミキサ ＡＦ 入力段 ＤＩＶ 分周器 ＣＮＴ 制御モジュール ＸＴＡＬ 水晶発振器 ＰＤ 位相／周波数検出器 ＣＰ チャージポンプ Ｃｓ キャパシタ ＲＬ、Ｒｋ、Ｒｑ レジスタ ＡＤＤ ディジタル加算器 ＳＵＢ ディジタル減算器 ＭＵＸ ディジタルマルチプレクサ ＣＭＰ ディジタル比較器 ＭＵＬＰ 乗算器 ＩＭ 可変電流源 ＲＦ 抵抗器 ＴＦ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 バンサン、フィラトル フランス国タオン、リュ、サン、トラルタ ン、11

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】位相同期ループであって、 その値が同調信号の値によって決まる発振周波数を有す
    る出力信号を発生することを目的としている発振器と、 前記出力信号を前記発振器から受信し、かつ前記発振器
    周波数よりも低いＲ倍である周波数を有する出力信号を
    供給することを目的としている分周器と、 前記分周器の出力信号の周波数をいわゆる比較信号の比
    較周波数とを比較し、かつその値が比較の結果を示す前
    記同調信号を前記発振器に供給することを目的としてい
    る位相／周波数検出器とを備え、 位相同期ループには、前記発振器の前記出力信号に加え
    られた寄生位相変調を検出し、かつ前記寄生位相変調に
    類似した位相変調を前記比較信号に加えることを目的と
    している補正手段を装備されていることを特徴とする位
    相同期ループ。
  2. 【請求項２】前記分周器の分周比をＲ＝Ｎ＋ｋ／ｑ（こ
    こで、Ｎ、ｋおよびｑは整数パラメータである）と示す
    ことができ、前記補正手段が、 前記位相同期ループのｑサイクルの終わりに同調信号を
    使用される値を記憶する記憶手段と、 前記位相同期ループの各ｉ（ｉ＝１〜ｑ）番目のサイク
    ルで移相を前記比較信号に加える移相手段とを含み、前
    記移相の前記値が、前記記憶手段によって記憶された値
    と当該の前記サイクルに固有である係数Ｌ（ｉ）との積
    によって決定されることを特徴とする請求項１に記載の
    位相同期ループ。
  3. 【請求項３】各係数Ｌ（ｉ）（ｉ＝１〜ｑ）の前記値が
    下記の関係によって決定されることを特徴とする請求項
    ２に記載の位相同期ループ：Ｌ（ｉ−１）＜ｑの場合、
    Ｌ（ｉ）＝Ｌ（ｉ−１）＋ｋ、およびＬ（ｉ−１）＞ｑ
    の場合、Ｌ（ｉ）＝Ｌ（ｉ−１）−ｑ。
  4. 【請求項４】前記移相手段が、前記ループの各ｉ（ｉ＝
    １〜ｑ）番目のサイクルの途中に電圧シフトを前記比較
    信号に加えるように設計され、前記電圧シフトの大きさ
    が前記記憶手段によって記憶された前記値のＬ（ｉ）倍
    に比例していることを特徴とする請求項２に記載の位相
    同期ループ。
  5. 【請求項５】無線電気信号を受信することを目的として
    いる装置であって、 無線電気信号を受信し、かつこの信号をいわゆる無線周
    波数を有する電子出力信号に変換することを目的として
    いる入力段と、 発振器の前記出力信号の発振周波数を調整することを目
    的としている請求項１に記載の位相同期ループと、 前記出力信号を前記入力段および前記発振器から受信
    し、かつその周波数が前記無線周波数と前記発振器周波
    数との差に等しい信号を供給することを目的としている
    ミキサとを含む装置。
JP2001063192A 2000-03-10 2001-03-07 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ Withdrawn JP2001285060A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0003134 2000-03-10
FR0003134 2000-03-10

Publications (1)

Publication Number Publication Date
JP2001285060A true JP2001285060A (ja) 2001-10-12

Family

ID=8847980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001063192A Withdrawn JP2001285060A (ja) 2000-03-10 2001-03-07 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ

Country Status (5)

Country Link
US (1) US6407643B2 (ja)
EP (1) EP1133060B1 (ja)
JP (1) JP2001285060A (ja)
KR (1) KR100806506B1 (ja)
DE (1) DE60112632T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727307B1 (ko) 2006-03-14 2007-06-12 엘지전자 주식회사 위상 고정 루프

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171183B2 (en) * 2002-06-12 2007-01-30 Broadcom Corporation Linearized fractional-N synthesizer having a current offset charge pump
DE60208771D1 (de) 2002-11-21 2006-04-06 St Microelectronics Belgium Nv Niederfrequente Selbstkalibrierung einer einen mehrphasigen Takt erzeugenden Phasenregelschleife
DE60228597D1 (de) 2002-12-23 2008-10-09 St Microelectronics Belgium Nv Frequenzsynthesizer mit gebrochenem Teilverhältnis und kompensierter Verzögerung
US7082295B2 (en) * 2003-04-03 2006-07-25 Broadcom Corporation On-chip loop filter for use in a phase locked loop and other applications
US7268600B2 (en) * 2005-11-30 2007-09-11 International Business Machines Corporation Phase- or frequency-locked loop circuit having a glitch detector for detecting triggering-edge-type glitches in a noisy signal
KR20150061387A (ko) 2013-11-27 2015-06-04 삼성전기주식회사 주파수 합성 장치 및 주파수 합성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242649A (en) * 1979-07-13 1980-12-30 Harris Corporation Method and apparatus for modulating a phase locked loop
GB2068185B (en) * 1980-01-21 1983-06-22 Philips Electronic Associated Frequency synthesiser of the phase lock loop type
GB2097206B (en) * 1981-04-21 1985-03-13 Marconi Co Ltd Frequency synthesisers
GB2150775A (en) * 1983-12-02 1985-07-03 Plessey Co Plc Frequency synthesiser
GB2173659B (en) * 1985-02-06 1988-06-08 Plessey Co Plc Frequency synthesisers
US4996596A (en) * 1988-09-02 1991-02-26 Sanyo Electric Co., Ltd. Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization
US5144260A (en) * 1991-09-25 1992-09-01 Rose Communications, Inc. Method and apparatus for perturbation cancellation of a phase locked oscillator
KR100300347B1 (ko) * 1993-11-27 2001-10-22 윤종용 디지탈변복조기에있어서디지탈주파수에러검출/보정회로
JPH08251026A (ja) * 1995-03-14 1996-09-27 Sony Corp 集積回路および送受信機
FR2751809A1 (fr) 1996-07-24 1998-01-30 Philips Electronics Nv Dispositif de selection de frequence muni d'un detecteur de verrouillage
JP3839117B2 (ja) * 1997-01-30 2006-11-01 株式会社ルネサステクノロジ Ｐｌｌ回路およびそれを用いた無線通信端末機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727307B1 (ko) 2006-03-14 2007-06-12 엘지전자 주식회사 위상 고정 루프

Also Published As

Publication number Publication date
US6407643B2 (en) 2002-06-18
US20010033201A1 (en) 2001-10-25
DE60112632D1 (de) 2005-09-22
DE60112632T2 (de) 2006-06-14
KR100806506B1 (ko) 2008-02-21
EP1133060B1 (fr) 2005-08-17
KR20010089227A (ko) 2001-09-29
EP1133060A1 (fr) 2001-09-12

Similar Documents

Publication Publication Date Title
US7356107B2 (en) Flying-adder frequency synthesizer-based digital-controlled oscillator and video decoder including the same
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
US6351164B1 (en) PLL circuit
JP2001513304A (ja) ジッター補償されたｎ分周周波数シンセサイザー
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
JPS6256689B2 (ja)
US7356111B1 (en) Apparatus and method for fractional frequency division using multi-phase output VCO
US20060119442A1 (en) System and method for optimizing phase locked loop damping coefficient
JP2001285060A (ja) 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ
JP2002164785A (ja) 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
JP2001320235A (ja) 電圧制御発振器
JP2010118803A (ja) Ｐｌｌ回路
US20110260760A1 (en) Voltage control oscillator and control method thereof
JP2001069003A (ja) Ｐｌｌ制御回路及びその制御方法
JP2001308702A (ja) 独自の制御ワードによりプログラムされる非整数分割比を許容する周波数変換器
JP2002141797A (ja) 周波数シンセサイザ
JP2853595B2 (ja) Ｐｌｌ周波数シンセサイザ
JPS6059822A (ja) 周波数変換回路
WO1996029785A1 (fr) Synthetiseur de frequence a gain de boucle variable
JP3797791B2 (ja) Ｐｌｌシンセサイザ発振器
JP2000040959A (ja) Ｐｌｌ周波数シンセサイザ
US20050266816A1 (en) PLL synthesizer
JP2790564B2 (ja) 周波数シンセサイザ
JP2002009618A (ja) Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080529

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090831