JP2000124800A - Vco特性のキャリブレーション方法 - Google Patents
Vco特性のキャリブレーション方法Info
- Publication number
- JP2000124800A JP2000124800A JP10287553A JP28755398A JP2000124800A JP 2000124800 A JP2000124800 A JP 2000124800A JP 10287553 A JP10287553 A JP 10287553A JP 28755398 A JP28755398 A JP 28755398A JP 2000124800 A JP2000124800 A JP 2000124800A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- oscillation frequency
- frequency
- vco
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000010355 oscillation Effects 0.000 claims abstract description 84
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 コントロール電圧Vcの範囲内(Vclamp _
L 〜Vclamp _H )で、要求されているターゲット周波
数(ft_L 〜ft_H )が必ず発振できるように、V
COの発振周波数対コントロール電圧特性の調整を行
う。 【構成】 コントロール電圧Vcの範囲内の基準電圧V
ref における発振周波数が、要求されているターゲット
周波数の最大値ft_H となる(Q点の状態)ように、
発振周波数対コントロール電圧特性を調整するステップ
と、この発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値Vclamp _L から
前記基準電圧Vref までの範囲内に、発振周波数がター
ゲット周波数の最小値ft_L となる電圧が存在する
(R点の状態)ことを確認するステップにより、VCO
の発振周波数対コントロール電圧特性の調整を行う。
L 〜Vclamp _H )で、要求されているターゲット周波
数(ft_L 〜ft_H )が必ず発振できるように、V
COの発振周波数対コントロール電圧特性の調整を行
う。 【構成】 コントロール電圧Vcの範囲内の基準電圧V
ref における発振周波数が、要求されているターゲット
周波数の最大値ft_H となる(Q点の状態)ように、
発振周波数対コントロール電圧特性を調整するステップ
と、この発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値Vclamp _L から
前記基準電圧Vref までの範囲内に、発振周波数がター
ゲット周波数の最小値ft_L となる電圧が存在する
(R点の状態)ことを確認するステップにより、VCO
の発振周波数対コントロール電圧特性の調整を行う。
Description
【0001】
【発明の属する技術分野】本発明は、発振周波数をコン
トロール電圧によって変化させるVCO(電圧制御発振
器)に対し、その発振周波数対コントロール電圧特性の
調整を行うキャリブレーション方法に関する。
トロール電圧によって変化させるVCO(電圧制御発振
器)に対し、その発振周波数対コントロール電圧特性の
調整を行うキャリブレーション方法に関する。
【0002】
【従来の技術】図9は、VCO(電圧制御発振器)20
を用いたPLL(位相同期ループ)回路30の基本構成
回路図である。VCO20は、コントロール電圧線46
から入力されるコントロール電圧Vcにより、出力信号
線42から出力される発振周波数foを変化させること
ができる。PLL回路30では、通常、VCO20から
出力される発振周波数foを可変分周器22でN分周し
た信号(fo/N)と、入力信号線44から入力される
基準周波数fiを可変分周器24でD分周した信号(f
i/D)との位相差を位相比較器26で検出する。そし
て、この位相差がなくなるように、VCO20に対して
チャージ・ポンプ32で電圧Vcのフィードバックをか
けている。
を用いたPLL(位相同期ループ)回路30の基本構成
回路図である。VCO20は、コントロール電圧線46
から入力されるコントロール電圧Vcにより、出力信号
線42から出力される発振周波数foを変化させること
ができる。PLL回路30では、通常、VCO20から
出力される発振周波数foを可変分周器22でN分周し
た信号(fo/N)と、入力信号線44から入力される
基準周波数fiを可変分周器24でD分周した信号(f
i/D)との位相差を位相比較器26で検出する。そし
て、この位相差がなくなるように、VCO20に対して
チャージ・ポンプ32で電圧Vcのフィードバックをか
けている。
【0003】ただし、このフィードバック・ループで
は、VCO20のコントロール電圧Vcの初期値やVC
O20の初期発振周波数が、出力すべき目的のターゲッ
ト周波数ft(最小値ft_L ,最大値ft_H )から
大きく外れていると、ロックしないという問題が起こ
る。そこで、コントロール電圧Vcの初期値が所定の範
囲から外れないように、クランプ回路34等でVcの範
囲(下限値Vclamp _L ,上限値Vclamp _H )を制約
している。従来の方式では、コントロール電圧Vcの中
心電圧に対して中心周波数で発振するように、チャージ
・ポンプ32内で補正をかける等している。
は、VCO20のコントロール電圧Vcの初期値やVC
O20の初期発振周波数が、出力すべき目的のターゲッ
ト周波数ft(最小値ft_L ,最大値ft_H )から
大きく外れていると、ロックしないという問題が起こ
る。そこで、コントロール電圧Vcの初期値が所定の範
囲から外れないように、クランプ回路34等でVcの範
囲(下限値Vclamp _L ,上限値Vclamp _H )を制約
している。従来の方式では、コントロール電圧Vcの中
心電圧に対して中心周波数で発振するように、チャージ
・ポンプ32内で補正をかける等している。
【0004】しかし、図10の特性曲線αに示すよう
に、チャージ・ポンプ32内の補正だけでは、コントロ
ール電圧Vcのクランプ範囲内(Vclamp _L 〜Vclam
p _H)で確実にターゲット周波数ftの範囲(ft_L
〜ft_H )をカバーできる保証はない。これは、発
振周波数foをコントロールする機構は、フィードバッ
ク・ループ内のチャージ・ポンプ32だけなので、プロ
セス等の変動でVCO20の特性曲線が速過ぎる方や遅
過ぎる方にふれた場合、思い通りの発振ができなくなる
ためである。
に、チャージ・ポンプ32内の補正だけでは、コントロ
ール電圧Vcのクランプ範囲内(Vclamp _L 〜Vclam
p _H)で確実にターゲット周波数ftの範囲(ft_L
〜ft_H )をカバーできる保証はない。これは、発
振周波数foをコントロールする機構は、フィードバッ
ク・ループ内のチャージ・ポンプ32だけなので、プロ
セス等の変動でVCO20の特性曲線が速過ぎる方や遅
過ぎる方にふれた場合、思い通りの発振ができなくなる
ためである。
【0005】また、図10の特性曲線βに示すように、
VCO20が非直線的な特性を有する場合は、動作点に
応じて特性が変わるので、PLLロック時間にばらつき
が生じてしまう。さらに、クランプ電圧自体も変動しう
るので、これら全ての要因を考慮して、ターゲット周波
数ftの最高,最低周波数(ft_L ,ft_H )での
動作点の調整等をして、VCO20の発振特性を最適に
設定する必要がある。
VCO20が非直線的な特性を有する場合は、動作点に
応じて特性が変わるので、PLLロック時間にばらつき
が生じてしまう。さらに、クランプ電圧自体も変動しう
るので、これら全ての要因を考慮して、ターゲット周波
数ftの最高,最低周波数(ft_L ,ft_H )での
動作点の調整等をして、VCO20の発振特性を最適に
設定する必要がある。
【0006】
【発明が解決しようとする課題】本発明の目的は、コン
トロール電圧範囲内で必ずターゲット周波数を発振でき
るように、VCOの発振周波数対コントロール電圧特性
の調整を行うことである。
トロール電圧範囲内で必ずターゲット周波数を発振でき
るように、VCOの発振周波数対コントロール電圧特性
の調整を行うことである。
【0007】
【課題を解決するための手段】本発明のVCO特性のキ
ャリブレーション方法は、1つの態様では、コントロー
ル電圧範囲内の基準電圧における発振周波数が、動作要
求されているターゲット周波数の最大値となるように、
発振周波数対コントロール電圧特性を調整するステップ
と、前記発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値から前記基準電圧
までの範囲内に、発振周波数がターゲット周波数の最小
値となる電圧が存在することを確認するステップとを含
む。
ャリブレーション方法は、1つの態様では、コントロー
ル電圧範囲内の基準電圧における発振周波数が、動作要
求されているターゲット周波数の最大値となるように、
発振周波数対コントロール電圧特性を調整するステップ
と、前記発振周波数対コントロール電圧特性が調整され
た状態で、コントロール電圧の下限値から前記基準電圧
までの範囲内に、発振周波数がターゲット周波数の最小
値となる電圧が存在することを確認するステップとを含
む。
【0008】また、本発明のVCO特性のキャリブレー
ション方法は、もう1つの態様では、発振周波数が、動
作要求されているターゲット周波数の最大値となるよう
に、分周比N,Dを選択するステップと、前記発振周波
数がターゲット周波数の最大値となった状態で、コント
ロール電圧が最も小さくなるように、発振周波数対コン
トロール電圧特性を初期化するステップと、前記発振周
波数がターゲット周波数の最大値となった状態で、発振
周波数対コントロール電圧特性を調整して、コントロー
ル電圧を前記最小の状態から増加させていくステップ
と、前記増加されたコントロール電圧が、コントロール
電圧範囲内の基準電圧に達すると、前記発振周波数対コ
ントロール電圧特性の調整を終了するステップとを含
む。
ション方法は、もう1つの態様では、発振周波数が、動
作要求されているターゲット周波数の最大値となるよう
に、分周比N,Dを選択するステップと、前記発振周波
数がターゲット周波数の最大値となった状態で、コント
ロール電圧が最も小さくなるように、発振周波数対コン
トロール電圧特性を初期化するステップと、前記発振周
波数がターゲット周波数の最大値となった状態で、発振
周波数対コントロール電圧特性を調整して、コントロー
ル電圧を前記最小の状態から増加させていくステップ
と、前記増加されたコントロール電圧が、コントロール
電圧範囲内の基準電圧に達すると、前記発振周波数対コ
ントロール電圧特性の調整を終了するステップとを含
む。
【0009】さらに本発明は、上記とは逆に、発信周波
数がターゲット周波数の最小値となるようにキャリブレ
ーションをする方法も提供する。
数がターゲット周波数の最小値となるようにキャリブレ
ーションをする方法も提供する。
【0010】
【発明の実施の形態】次に、本発明に係るVCO特性の
キャリブレーション方法の実施の形態について、図面に
基づいて詳しく説明する。
キャリブレーション方法の実施の形態について、図面に
基づいて詳しく説明する。
【0011】本発明に係るキャリブレーション方法でV
CO特性の調整を行う、コンパレータ14とキャリブレ
ーション・コントローラ12を備えたPLL回路10を
図1に示す。コンパレータ14には、コントロール電圧
線46からコントロール電圧Vcが入力されると共に、
基準電圧入力線16から基準電圧Vref が入力される。
コンパレータ14はコントロール電圧Vcと基準電圧Vr
efとの大小比較を行い、両者の大小関係が逆転した場合
に、キャリブレーション・コントローラ12にこのこと
を知らせる。本実施例では、最初はVcの方が小さく、
Vcを増加させてVref に達した時点でコントローラ1
2にこのことを知らせる。
CO特性の調整を行う、コンパレータ14とキャリブレ
ーション・コントローラ12を備えたPLL回路10を
図1に示す。コンパレータ14には、コントロール電圧
線46からコントロール電圧Vcが入力されると共に、
基準電圧入力線16から基準電圧Vref が入力される。
コンパレータ14はコントロール電圧Vcと基準電圧Vr
efとの大小比較を行い、両者の大小関係が逆転した場合
に、キャリブレーション・コントローラ12にこのこと
を知らせる。本実施例では、最初はVcの方が小さく、
Vcを増加させてVref に達した時点でコントローラ1
2にこのことを知らせる。
【0012】キャリブレーション・コントローラ12
は、本発明のキャリブレーション方法を用いてVCO2
0の発振周波数fo対コントロール電圧Vc特性の調整
を行うものである。また、その他の可変分周器22,2
4や位相比較器26,チャージ・ポンプ32,クランプ
回路34等は従来のPLL回路30と同様のものを用い
ている。
は、本発明のキャリブレーション方法を用いてVCO2
0の発振周波数fo対コントロール電圧Vc特性の調整
を行うものである。また、その他の可変分周器22,2
4や位相比較器26,チャージ・ポンプ32,クランプ
回路34等は従来のPLL回路30と同様のものを用い
ている。
【0013】また、VCO20内部の構成として、リン
グオシレータ・タイプのVCOに用いられる周波数コン
トロール部の簡略図を図2(a)に、その1段分の可変
電流源62の詳細図を図2(b)に示す。各可変電流源
62は、キャリブレーション・ビットCB0−CB4を
受取るFETと、アナログのコントロール電圧Vcに応
答する重み付け電流源×1−×16とを含む。キャリブ
レーション・ビットCBn(n=0,1,2,3,4)
は、×2n の電流源に接続されるFETのゲートに入力
される。また、コントロール電圧Vcもすべての可変電
流源62に共通に印加される。この回路では、理想的に
は発振周波数がインバータ部の電流値に比例して大きく
なる。したがって、周波数は、可変電流源62による可
変の電流値に対して直線的に変化するのが好ましい。つ
まり周波数は、チャージ・ポンプ32でコントロールさ
れる電圧(Vc)とキャリブレーション・ビットのどち
らに対しても直線的にコントロールされるのが好まし
い。
グオシレータ・タイプのVCOに用いられる周波数コン
トロール部の簡略図を図2(a)に、その1段分の可変
電流源62の詳細図を図2(b)に示す。各可変電流源
62は、キャリブレーション・ビットCB0−CB4を
受取るFETと、アナログのコントロール電圧Vcに応
答する重み付け電流源×1−×16とを含む。キャリブ
レーション・ビットCBn(n=0,1,2,3,4)
は、×2n の電流源に接続されるFETのゲートに入力
される。また、コントロール電圧Vcもすべての可変電
流源62に共通に印加される。この回路では、理想的に
は発振周波数がインバータ部の電流値に比例して大きく
なる。したがって、周波数は、可変電流源62による可
変の電流値に対して直線的に変化するのが好ましい。つ
まり周波数は、チャージ・ポンプ32でコントロールさ
れる電圧(Vc)とキャリブレーション・ビットのどち
らに対しても直線的にコントロールされるのが好まし
い。
【0014】ここで、キャリブレーション・ビットは、
発振周波数fo対コントロール電圧Vc特性の調整状態
を段階的に表す値であり、仮に11の調整段階があると
したときは、図3に示すように特性曲線の調整を行うこ
とができる。この場合、キャリブレーション・ビット
(CB)は1〜11まで調整でき、キャリブレーション
・ビットを最大(CB=11)にすると特性曲線Aの状
態に調整され、キャリブレーション・ビットを最小(C
B=1)にすると特性曲線Cの状態に調整され、キャリ
ブレーション・ビットを中間の値(CB=6)にすると
特性曲線Bの状態に調整される。そのため、キャリブレ
ーション・ビットを変化させることにより、特性曲線A
と特性曲線Cの間で段階的に、発振周波数fo対コント
ロール電圧Vc特性の調整を行うことができる。
発振周波数fo対コントロール電圧Vc特性の調整状態
を段階的に表す値であり、仮に11の調整段階があると
したときは、図3に示すように特性曲線の調整を行うこ
とができる。この場合、キャリブレーション・ビット
(CB)は1〜11まで調整でき、キャリブレーション
・ビットを最大(CB=11)にすると特性曲線Aの状
態に調整され、キャリブレーション・ビットを最小(C
B=1)にすると特性曲線Cの状態に調整され、キャリ
ブレーション・ビットを中間の値(CB=6)にすると
特性曲線Bの状態に調整される。そのため、キャリブレ
ーション・ビットを変化させることにより、特性曲線A
と特性曲線Cの間で段階的に、発振周波数fo対コント
ロール電圧Vc特性の調整を行うことができる。
【0015】そして、同じコントロール電圧範囲(例え
ばVclamp _L 〜Vclamp _H )では、キャリブレーシ
ョン・ビットを増加させると発振周波数foは全体的に
高くなり、キャリブレーション・ビットを減少させると
発振周波数foは全体的に低くなる。よって、所定のコ
ントロール電圧Vcに対して、キャリブレーション・ビ
ットを1つ増加(減少)させるごとに、発振周波数fo
を所定周波数ずつ増加(減少)させることができる。す
なわち、キャリブレーション・ビットにより発振周波数
foを直線的にコントロールすることができる。本実施
例では、キャリブレーション・ビットは1〜31まで変
化させることができ、キャリブレーション・ビットが大
きいほど発振周波数foが全体的に高くなるように設定
してある。
ばVclamp _L 〜Vclamp _H )では、キャリブレーシ
ョン・ビットを増加させると発振周波数foは全体的に
高くなり、キャリブレーション・ビットを減少させると
発振周波数foは全体的に低くなる。よって、所定のコ
ントロール電圧Vcに対して、キャリブレーション・ビ
ットを1つ増加(減少)させるごとに、発振周波数fo
を所定周波数ずつ増加(減少)させることができる。す
なわち、キャリブレーション・ビットにより発振周波数
foを直線的にコントロールすることができる。本実施
例では、キャリブレーション・ビットは1〜31まで変
化させることができ、キャリブレーション・ビットが大
きいほど発振周波数foが全体的に高くなるように設定
してある。
【0016】VCO20の発振周波数fo対コントロー
ル電圧Vc特性は理想的には図4に示すような特性とな
る。特性曲線A,B,Cは、それぞれ異なるキャリブレ
ーション・ビット(Aは最大,Bは最適,Cは最小)に
おけるVCO20の発振周波数fo対コントロール電圧
Vcの特性曲線である。
ル電圧Vc特性は理想的には図4に示すような特性とな
る。特性曲線A,B,Cは、それぞれ異なるキャリブレ
ーション・ビット(Aは最大,Bは最適,Cは最小)に
おけるVCO20の発振周波数fo対コントロール電圧
Vcの特性曲線である。
【0017】また、PLLに組込まれたときのVCO2
0の発振周波数foは、基準周波数fiと可変分周器2
2,24の分周比N,Dを用いて、 fo = (N/D)×fi と表わせる。すなわち、VCO20を含むPLLが動作
しているときは、キャリブレーション・ビットの変化を
補償するようにコントロール電圧Vcが変化するので、
VCO20の発振周波数foは、キャリブレーション・
ビットとは無関係に分周比N,Dで決定される。
0の発振周波数foは、基準周波数fiと可変分周器2
2,24の分周比N,Dを用いて、 fo = (N/D)×fi と表わせる。すなわち、VCO20を含むPLLが動作
しているときは、キャリブレーション・ビットの変化を
補償するようにコントロール電圧Vcが変化するので、
VCO20の発振周波数foは、キャリブレーション・
ビットとは無関係に分周比N,Dで決定される。
【0018】次に、このようなキャリブレーション方法
を用いて、VCO20の発振周波数fo対コントロール
電圧Vc特性の調整を行う場合について、その作用を説
明する。このVCO特性調整は、主にコンパレータ14
とキャリブレーション・コントローラ12とを用いて行
う。図5にキャリブレーションのタイミング図を、図6
にキャリブレーションのフロー・チャートを示す。
を用いて、VCO20の発振周波数fo対コントロール
電圧Vc特性の調整を行う場合について、その作用を説
明する。このVCO特性調整は、主にコンパレータ14
とキャリブレーション・コントローラ12とを用いて行
う。図5にキャリブレーションのタイミング図を、図6
にキャリブレーションのフロー・チャートを示す。
【0019】VCO20は、パワー・オン時あるいはパ
ワー・セーブ・モードからの復帰時にキック・パルス
(パワー・オン・リセット信号50の立ち下がり時に出
るパルス)をもらって発振を始める。そして、入力信号
(基準周波数fi)に対して発振周波数foがターゲッ
ト周波数の最大値ft_H となるように分周比N,Dを
選択(例えば、fi=40MHz,ターゲット周波数f
t=135〜270MHzの場合、N/D=135/2
0)する(S100)。また、発振周波数対コントロー
ル電圧特性を初期化して(キャリブレーション・ビット
を最大にして)、発振周波数foがターゲット周波数の
最大値ft_H となった状態で、コントロール電圧が最
も小さくなるようにする(S102)。このときのVC
O20の状態は、図4の特性曲線A上のP点に対応して
いる。
ワー・セーブ・モードからの復帰時にキック・パルス
(パワー・オン・リセット信号50の立ち下がり時に出
るパルス)をもらって発振を始める。そして、入力信号
(基準周波数fi)に対して発振周波数foがターゲッ
ト周波数の最大値ft_H となるように分周比N,Dを
選択(例えば、fi=40MHz,ターゲット周波数f
t=135〜270MHzの場合、N/D=135/2
0)する(S100)。また、発振周波数対コントロー
ル電圧特性を初期化して(キャリブレーション・ビット
を最大にして)、発振周波数foがターゲット周波数の
最大値ft_H となった状態で、コントロール電圧が最
も小さくなるようにする(S102)。このときのVC
O20の状態は、図4の特性曲線A上のP点に対応して
いる。
【0020】その後、キャリブレーション・スタート信
号52が入ると、クランプ回路34の電圧初期化信号5
6によりクランプ回路34が動作を開始する。そして、
キャリブレーション・ビットを1つずつ減少(デクリメ
ント)させていく(S104)。キャリブレーション・
コントローラ12の初期状態では、キャリブレーション
・ビットは最大値31('11111' )で、ここから1ビッ
トずつ減少させていく。このとき、入力信号の基準周波
数fi及び可変分周器22,24の分周比N,Dは一定
なので、発振周波数foはターゲット周波数の最大値f
t_H のまま変化せず、コントロール電圧Vcのみが増
加していく(S106)。つまり、P点からQ点に向か
って直線的にVCO20の状態は変化していく。
号52が入ると、クランプ回路34の電圧初期化信号5
6によりクランプ回路34が動作を開始する。そして、
キャリブレーション・ビットを1つずつ減少(デクリメ
ント)させていく(S104)。キャリブレーション・
コントローラ12の初期状態では、キャリブレーション
・ビットは最大値31('11111' )で、ここから1ビッ
トずつ減少させていく。このとき、入力信号の基準周波
数fi及び可変分周器22,24の分周比N,Dは一定
なので、発振周波数foはターゲット周波数の最大値f
t_H のまま変化せず、コントロール電圧Vcのみが増
加していく(S106)。つまり、P点からQ点に向か
って直線的にVCO20の状態は変化していく。
【0021】キャリブレーション・コントローラ12
は、コントロール電圧Vcと基準電圧Vref との比較を
行うコンパレータ14の出力信号54を入力として受け
取り、VcがVref に達するまでキャリブレーション・
ビットのデクリメントを続ける(S108)。キャリブ
レーション・ビットをデクリメントさせてからVcとV
ref の比較を行うまでは、VCOの安定化時間として約
1msecの待ち時間がある。また、待ち時間の終端におい
て比較を行っている時は、チャージ・ポンプ32をVc
ノードから切り離すパルス信号58が出力される。これ
は電荷の流入、流出によるコンパレータ14の入力ノイ
ズを防ぐためである。
は、コントロール電圧Vcと基準電圧Vref との比較を
行うコンパレータ14の出力信号54を入力として受け
取り、VcがVref に達するまでキャリブレーション・
ビットのデクリメントを続ける(S108)。キャリブ
レーション・ビットをデクリメントさせてからVcとV
ref の比較を行うまでは、VCOの安定化時間として約
1msecの待ち時間がある。また、待ち時間の終端におい
て比較を行っている時は、チャージ・ポンプ32をVc
ノードから切り離すパルス信号58が出力される。これ
は電荷の流入、流出によるコンパレータ14の入力ノイ
ズを防ぐためである。
【0022】そして、コントロール電圧Vcが基準電圧
Vref に達したところ、つまり図4のQ点で、キャリブ
レーション・ビットの減少プロセスを終了する。キャリ
ブレーション・コントローラ12は、このコントロール
電圧Vcが基準電圧Vref に達した時(Q点)のキャリ
ブレーション・ビットの値を保持しておく。
Vref に達したところ、つまり図4のQ点で、キャリブ
レーション・ビットの減少プロセスを終了する。キャリ
ブレーション・コントローラ12は、このコントロール
電圧Vcが基準電圧Vref に達した時(Q点)のキャリ
ブレーション・ビットの値を保持しておく。
【0023】基準電圧Vref の発生には、コントロール
電圧Vcの上限と下限(Vclamp _H とVclamp _L )
を決める基準電圧源と同じものを用いており、値として
はVclamp _H よりあるマージン(約0.05〜0.2
0V)の分だけ低めになるように設定されている。ま
た、基準電圧Vref はクランプ電圧とマッチングがとれ
ていて、必ずVclamp _L とVclamp _H の間にある。
すなわち、これらの電圧はプロセス的にマッチングがと
れており、プロセスが変動してもコントロール電圧Vc
は確実に基準電圧Vref の値に到達することができる。
しかも、この発振周波数foがターゲット周波数の最大
値ft_H となった状態(Q点)から到達可能なコント
ロール電圧の上限値Vclamp _H までは、まだVclamp
_H −Vref 分のマージンがあることになる。
電圧Vcの上限と下限(Vclamp _H とVclamp _L )
を決める基準電圧源と同じものを用いており、値として
はVclamp _H よりあるマージン(約0.05〜0.2
0V)の分だけ低めになるように設定されている。ま
た、基準電圧Vref はクランプ電圧とマッチングがとれ
ていて、必ずVclamp _L とVclamp _H の間にある。
すなわち、これらの電圧はプロセス的にマッチングがと
れており、プロセスが変動してもコントロール電圧Vc
は確実に基準電圧Vref の値に到達することができる。
しかも、この発振周波数foがターゲット周波数の最大
値ft_H となった状態(Q点)から到達可能なコント
ロール電圧の上限値Vclamp _H までは、まだVclamp
_H −Vref 分のマージンがあることになる。
【0024】その後、キャリブレーション・ビットを先
程のVcがVref に達した値に保持したまま、分周比
N,Dを変化(例えば、fi=40MHz,ターゲット
周波数ft=135〜270MHzの場合、N/D=1
35/40)させて、発振周波数foがターゲット周波
数の最小値ft_L になるように設定する(S11
0)。この時VCO20の状態は、図4の特性曲線B上
のQ点からR点に向かって変化する。そして、キャリブ
レーション・ビットを一定に保った状態で、実際にVC
O20の発振周波数foがターゲット周波数の最小値f
t_L まで下がれば、VCO20の特性は正しくキャリ
ブレーションされたことになる(S112)。通常、ク
ランプの電圧範囲は余裕を持って広く設定されるので、
最高周波数側(ft_H )がうまく合わされていると、
最低周波数側(ft_L )も問題なく達成できる。
程のVcがVref に達した値に保持したまま、分周比
N,Dを変化(例えば、fi=40MHz,ターゲット
周波数ft=135〜270MHzの場合、N/D=1
35/40)させて、発振周波数foがターゲット周波
数の最小値ft_L になるように設定する(S11
0)。この時VCO20の状態は、図4の特性曲線B上
のQ点からR点に向かって変化する。そして、キャリブ
レーション・ビットを一定に保った状態で、実際にVC
O20の発振周波数foがターゲット周波数の最小値f
t_L まで下がれば、VCO20の特性は正しくキャリ
ブレーションされたことになる(S112)。通常、ク
ランプの電圧範囲は余裕を持って広く設定されるので、
最高周波数側(ft_H )がうまく合わされていると、
最低周波数側(ft_L )も問題なく達成できる。
【0025】この点Rの状態では、コントロール電圧V
cは、下限値(Vclamp _L )までVc−Vclamp _L
分の余裕があることになる。つまり基準電圧Vref の設
定次第で、コントロール電圧Vcの上限と下限までのマ
ージンを変えることができる。すなわち、コントロール
電圧Vcの範囲内で、余裕をもってターゲット周波数
(ft_L 〜ft_H )を出力することができる。
cは、下限値(Vclamp _L )までVc−Vclamp _L
分の余裕があることになる。つまり基準電圧Vref の設
定次第で、コントロール電圧Vcの上限と下限までのマ
ージンを変えることができる。すなわち、コントロール
電圧Vcの範囲内で、余裕をもってターゲット周波数
(ft_L 〜ft_H )を出力することができる。
【0026】本発明のキャリブレーション方法は、HD
D(ハード・ディスク・ドライブ)のチャネルLSI内
のPLLに用いられるVCOに好適に適用することがで
きる。このようなPLL(VCO)の周波数は、ディス
クの半径方向に区分されたバンド(例えば8バンド)の
各エリア内では一定であるが、異なるバンドにヘッドが
移動する度に変化する。最内バンドと最外バンドでは約
2倍の周波数差があり、この間で各バンド毎に細かく周
波数を分割して割り当てている。従って、キャリブレー
ションにより、VCOがこの周波数範囲を全てカバーで
きるようにする必要がある。図7に本手法を適用したH
DDチャネルのVCO特性の測定結果を示す。Vref =
1.28V,Vclamp _L =0.80V,Vclamp _H
=1.45V,動作要求範囲(ターゲット周波数範囲)
が135MHz〜270MHzの場合で、キャリブレー
ション・ビット(Cal.Bit)が25のときVcが
Vref に達したので、動作要求範囲をうまくカバーでき
ることがわかる。ロック時間はターゲット周波数ftの
範囲内の様々な周波数で、いずれも数百μsec 以内であ
り、ばらつきが少なかった。この時のクロック・ジッタ
の標準偏差は40psecで、270MHzのサイクル時間
の約1.1%であった。PLL内に付加されるコントロ
ール部はスイッチとコンパレータ程度なので、面積比で
PLL全体の10%以下の追加ですんだ。
D(ハード・ディスク・ドライブ)のチャネルLSI内
のPLLに用いられるVCOに好適に適用することがで
きる。このようなPLL(VCO)の周波数は、ディス
クの半径方向に区分されたバンド(例えば8バンド)の
各エリア内では一定であるが、異なるバンドにヘッドが
移動する度に変化する。最内バンドと最外バンドでは約
2倍の周波数差があり、この間で各バンド毎に細かく周
波数を分割して割り当てている。従って、キャリブレー
ションにより、VCOがこの周波数範囲を全てカバーで
きるようにする必要がある。図7に本手法を適用したH
DDチャネルのVCO特性の測定結果を示す。Vref =
1.28V,Vclamp _L =0.80V,Vclamp _H
=1.45V,動作要求範囲(ターゲット周波数範囲)
が135MHz〜270MHzの場合で、キャリブレー
ション・ビット(Cal.Bit)が25のときVcが
Vref に達したので、動作要求範囲をうまくカバーでき
ることがわかる。ロック時間はターゲット周波数ftの
範囲内の様々な周波数で、いずれも数百μsec 以内であ
り、ばらつきが少なかった。この時のクロック・ジッタ
の標準偏差は40psecで、270MHzのサイクル時間
の約1.1%であった。PLL内に付加されるコントロ
ール部はスイッチとコンパレータ程度なので、面積比で
PLL全体の10%以下の追加ですんだ。
【0027】本手法を用いることにより、複雑でコスト
高なフューズによるトリミング等を行わずに、バンド周
波数の制御を確実に行うことができる。さらに、所望の
周波数範囲で直線性よく動作できるので、異なるバンド
への周波数の切り換えは、迅速にしかも確実に実行でき
るようになる。これにより、ロック待ちエリアを削減
し、PLLロックの待ち時間の間に捨て去られるディス
ク・エリアを減少できるようになる。
高なフューズによるトリミング等を行わずに、バンド周
波数の制御を確実に行うことができる。さらに、所望の
周波数範囲で直線性よく動作できるので、異なるバンド
への周波数の切り換えは、迅速にしかも確実に実行でき
るようになる。これにより、ロック待ちエリアを削減
し、PLLロックの待ち時間の間に捨て去られるディス
ク・エリアを減少できるようになる。
【0028】このように、本発明のVCO特性のキャリ
ブレーション方法は、コントロール電圧Vcが基準電圧
Vref になった時に、ターゲット周波数の最大値ft_
H が出力されるようにキャリブレーションを行ってい
る。さらに、最低周波数ft_L 側もコントロール電圧
Vcの範囲内に入っているか確認している。これによ
り、コントロール電圧Vcがとりうる電圧範囲内で、要
求されるVCOの最高・最低発振周波数(ft_L ,f
t_H )の出力を保証し、PLLは確実にロックするこ
とができる。また、このようにキャリブレーションを行
えば、VCOの特性の直線性を改善するように設計する
のが容易になる。それは、このVCOがVc=Vref の
時に最高周波数ft_H で発振できるということがわか
っていれば、設計基準が明確になり、設計要件を大幅に
軽減できるからである。直線性が改善されれば、動作点
にかかわらずロック時間を短くし且つ一様にすることが
できる。また、本手法は、電源オン直後のリセットの後
やパワー・セーブ・モードからの復帰直後のリセットの
後に、一度だけ動作させておけば十分である。キャリブ
レーション後の通常のPLL動作期間には、キャリブレ
ーション・ビットは、周波数を最高値Ft_H にした状
態でVcがVref に達した時の値に保持される。キャリ
ブレーション・ビットを保持しておけば、通常動作の間
は、キャリブレーション・コントローラ12やPLL内
のコンパレータ14をオフにして、消費電力を抑えるこ
ともできる。
ブレーション方法は、コントロール電圧Vcが基準電圧
Vref になった時に、ターゲット周波数の最大値ft_
H が出力されるようにキャリブレーションを行ってい
る。さらに、最低周波数ft_L 側もコントロール電圧
Vcの範囲内に入っているか確認している。これによ
り、コントロール電圧Vcがとりうる電圧範囲内で、要
求されるVCOの最高・最低発振周波数(ft_L ,f
t_H )の出力を保証し、PLLは確実にロックするこ
とができる。また、このようにキャリブレーションを行
えば、VCOの特性の直線性を改善するように設計する
のが容易になる。それは、このVCOがVc=Vref の
時に最高周波数ft_H で発振できるということがわか
っていれば、設計基準が明確になり、設計要件を大幅に
軽減できるからである。直線性が改善されれば、動作点
にかかわらずロック時間を短くし且つ一様にすることが
できる。また、本手法は、電源オン直後のリセットの後
やパワー・セーブ・モードからの復帰直後のリセットの
後に、一度だけ動作させておけば十分である。キャリブ
レーション後の通常のPLL動作期間には、キャリブレ
ーション・ビットは、周波数を最高値Ft_H にした状
態でVcがVref に達した時の値に保持される。キャリ
ブレーション・ビットを保持しておけば、通常動作の間
は、キャリブレーション・コントローラ12やPLL内
のコンパレータ14をオフにして、消費電力を抑えるこ
ともできる。
【0029】以上、本発明の一実施例について説明した
が、本発明に係るVCO特性のキャリブレーション方法
はその他の態様でも実施し得るものである。例えば、図
8に示すように、基準電圧Vref で発振周波数foがタ
ーゲット周波数の最小値ft_L になるようにキャリブ
レーションを行うこともできる。この場合は、上述した
実施例とは逆のステップでキャリブレーションが行われ
る。すなわち、発振周波数foがターゲット周波数の最
小値ft_L となるように分周比N,Dを選択すると共
に、キャリブレーション・ビットを最小の状態(P点)
にする。そして、キャリブレーション・ビットを増加さ
せて、コントロール電圧Vcが基準電圧Vref に達する
と(Q点)、キャリブレーション・ビットの増加プロセ
スを終了する。その後、キャリブレーション・ビットは
そのままで、発振周波数foがターゲット周波数の最大
値ft_H となるように、分周比N,Dを選択する。そ
して、実際に発振周波数foがft_H まで上がること
を確認してキャリブレーションを終了する。
が、本発明に係るVCO特性のキャリブレーション方法
はその他の態様でも実施し得るものである。例えば、図
8に示すように、基準電圧Vref で発振周波数foがタ
ーゲット周波数の最小値ft_L になるようにキャリブ
レーションを行うこともできる。この場合は、上述した
実施例とは逆のステップでキャリブレーションが行われ
る。すなわち、発振周波数foがターゲット周波数の最
小値ft_L となるように分周比N,Dを選択すると共
に、キャリブレーション・ビットを最小の状態(P点)
にする。そして、キャリブレーション・ビットを増加さ
せて、コントロール電圧Vcが基準電圧Vref に達する
と(Q点)、キャリブレーション・ビットの増加プロセ
スを終了する。その後、キャリブレーション・ビットは
そのままで、発振周波数foがターゲット周波数の最大
値ft_H となるように、分周比N,Dを選択する。そ
して、実際に発振周波数foがft_H まで上がること
を確認してキャリブレーションを終了する。
【0030】以上、本発明に係るVCO特性のキャリブ
レーション方法の実施例について、図面に基づいて種々
説明したが、本発明は図示したVCO特性のキャリブレ
ーション方法に限定されるものではない。本発明はその
趣旨を逸脱しない範囲で当業者の知識に基づき種々なる
改良,修正,変形を加えた態様で実施できるものであ
る。
レーション方法の実施例について、図面に基づいて種々
説明したが、本発明は図示したVCO特性のキャリブレ
ーション方法に限定されるものではない。本発明はその
趣旨を逸脱しない範囲で当業者の知識に基づき種々なる
改良,修正,変形を加えた態様で実施できるものであ
る。
【0031】
【発明の効果】本発明のVCO特性のキャリブレーショ
ン方法によれば、コントロール電圧範囲内で、要求され
ているターゲット周波数で必ず発振できるように、VC
Oの発振周波数対コントロール電圧特性曲線の調整を行
うことができる。しかも、コントロール電圧が所定の電
圧(基準電圧)になったときに、発振周波数がターゲッ
ト周波数の最大値または最小値となるようにキャリブレ
ーションを行うことができる。そのため、発振周波数が
ターゲット周波数の最大値または最小値となるコントロ
ール電圧(基準電圧)を予め知っておくことができ、直
線性がよく且つ安定した特性を実現するように回路を設
計し、動作領域を設定するのが容易になるる。
ン方法によれば、コントロール電圧範囲内で、要求され
ているターゲット周波数で必ず発振できるように、VC
Oの発振周波数対コントロール電圧特性曲線の調整を行
うことができる。しかも、コントロール電圧が所定の電
圧(基準電圧)になったときに、発振周波数がターゲッ
ト周波数の最大値または最小値となるようにキャリブレ
ーションを行うことができる。そのため、発振周波数が
ターゲット周波数の最大値または最小値となるコントロ
ール電圧(基準電圧)を予め知っておくことができ、直
線性がよく且つ安定した特性を実現するように回路を設
計し、動作領域を設定するのが容易になるる。
【図1】本発明のキャリブレーション方法で周波数対電
圧特性が調整されるVCOを用いたPLL回路の一例を
示す回路図である。
圧特性が調整されるVCOを用いたPLL回路の一例を
示す回路図である。
【図2】VCOの周波数コントロール部の一例を示す簡
略回路図である。
略回路図である。
【図3】キャリブレーション・ビットと特性曲線との関
係を示す特性曲線図である。
係を示す特性曲線図である。
【図4】本発明のキャリブレーション方法の実行過程の
概要を示す特性曲線図である。
概要を示す特性曲線図である。
【図5】本発明のキャリブレーション方法の実行過程の
概要を示すタイミング図である。
概要を示すタイミング図である。
【図6】本発明のキャリブレーション方法の実行過程の
概要を示すフロー・チャートである。
概要を示すフロー・チャートである。
【図7】本発明のキャリブレーション方法をHDDチャ
ネルのVCOに用いた場合に測定により得られた実行過
程の概要を示す特性曲線図である。
ネルのVCOに用いた場合に測定により得られた実行過
程の概要を示す特性曲線図である。
【図8】本発明のキャリブレーション方法の他の実行過
程の概要を示す特性曲線図である。
程の概要を示す特性曲線図である。
【図9】従来のVCOを用いたPLL回路の一例を示す
回路図である。
回路図である。
【図10】従来のVCOの発振周波数対コントロール電
圧特性の一例を示す特性曲線図である。
圧特性の一例を示す特性曲線図である。
10:PLL回路 12:キャリブレーション・コントローラ 14:コンパレータ 16:基準電圧入力線 20:VCO(電圧制御発振器) 22:可変分周器(N分周) 24:可変分周器(D分周) 26:位相比較器 30:PLL回路(従来) 32:チャージ・ポンプ 34:クランプ回路 42:出力信号線 44:入力信号線 46:コントロール電圧線 50:パワー・オン・リセット信号 52:キャリブレーション・スタート信号 54:コンパレータ出力信号 56:クランプ回路電圧初期化信号 58:チャージ・ポンプ切り離し信号 62:可変電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 岳雄 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Fターム(参考) 5J106 AA04 CC01 CC21 CC38 CC41 CC53 DD06 DD32 GG01 HH01 JJ01 KK32
Claims (8)
- 【請求項1】 発振周波数をコントロール電圧によって
変化させるVCOに対し、その発振周波数対コントロー
ル電圧特性の調整を行うキャリブレーション方法であ
り、 コントロール電圧範囲内の基準電圧における発振周波数
が、動作要求されているターゲット周波数の最大値とな
るように、発振周波数対コントロール電圧特性を調整す
るステップと、 前記発振周波数対コントロール電圧特性が調整された状
態で、コントロール電圧の下限値から前記基準電圧まで
の範囲内に、発振周波数がターゲット周波数の最小値と
なる電圧が存在することを確認するステップとを含むこ
とを特徴とするVCO特性のキャリブレーション方法。 - 【請求項2】 VCOの発振周波数をN分周したものと
基準周波数をD分周したものとの位相差がなくなるよう
にVCOへ電圧のフィードバックをかけるPLLに用い
られる、発振周波数をコントロール電圧によって変化さ
せるVCOに対して、その発振周波数対コントロール電
圧特性の調整を行うキャリブレーション方法であり、 発振周波数が、動作要求されているターゲット周波数の
最大値となるように、分周比N,Dを選択するステップ
と、 前記発振周波数がターゲット周波数の最大値となった状
態で、コントロール電圧が最も小さくなるように、発振
周波数対コントロール電圧特性を初期化するステップ
と、 前記発振周波数がターゲット周波数の最大値となった状
態で、発振周波数対コントロール電圧特性を調整して、
コントロール電圧を前記最小の状態から増加させていく
ステップと、 前記増加されたコントロール電圧が、コントロール電圧
範囲内の基準電圧に達すると、前記発振周波数対コント
ロール電圧特性の調整を終了するステップとを含むこと
を特徴とするVCO特性のキャリブレーション方法。 - 【請求項3】 前記コントロール電圧が基準電圧に達し
て発振周波数対コントロール電圧特性の調整が終了した
状態で、発振周波数がターゲット周波数の最小値となる
ように、分周比N,Dを選択するステップを含むことを
特徴とする請求項2に記載するVCO特性のキャリブレ
ーション方法。 - 【請求項4】 前記基準電圧が、前記コントロール電圧
の上限値より所定電圧分低い値に設定されていることを
特徴とする請求項1乃至3のいずれかに記載するVCO
特性のキャリブレーション方法。 - 【請求項5】 発振周波数をコントロール電圧によって
変化させるVCOに対し、その発振周波数対コントロー
ル電圧特性の調整を行うキャリブレーション方法であ
り、 コントロール電圧範囲内の基準電圧における発振周波数
が、動作要求されているターゲット周波数の最小値とな
るように、発振周波数対コントロール電圧特性を調整す
るステップと、 前記発振周波数対コントロール電圧特性が調整された状
態で、前記基準電圧からコントロール電圧の上限値まで
の範囲内に、発振周波数がターゲット周波数の最大値と
なる電圧が存在することを確認するステップとを含むこ
とを特徴とするVCO特性のキャリブレーション方法。 - 【請求項6】 VCOの発振周波数をN分周したものと
基準周波数をD分周したものとの位相差がなくなるよう
にVCOへ電圧のフィードバックをかけるPLLに用い
られる、発振周波数をコントロール電圧によって変化さ
せるVCOに対して、その発振周波数対コントロール電
圧特性の調整を行うキャリブレーション方法であり、 発振周波数が、動作要求されているターゲット周波数の
最小値となるように、分周比N,Dを選択するステップ
と、 前記発振周波数がターゲット周波数の最小値となった状
態で、コントロール電圧が最も大きくなるように、発振
周波数対コントロール電圧特性を初期化するステップ
と、 前記発振周波数がターゲット周波数の最小値となった状
態で、発振周波数対コントロール電圧特性を調整して、
コントロール電圧を前記最大の状態から減少させていく
ステップと、 前記減少されたコントロール電圧が、コントロール電圧
範囲内の基準電圧に達すると、前記発振周波数対コント
ロール電圧特性の調整を終了するステップとを含むこと
を特徴とするVCO特性のキャリブレーション方法。 - 【請求項7】 前記コントロール電圧が基準電圧に達し
て発振周波数対コントロール電圧特性の調整が終了した
状態で、発振周波数がターゲット周波数の最大値となる
ように、分周比N,Dを選択するステップを含むことを
特徴とする請求項6に記載するVCO特性のキャリブレ
ーション方法。 - 【請求項8】 前記基準電圧が、前記コントロール電圧
の下限値より所定電圧分高い値に設定されていることを
特徴とする請求項5乃至7のいずれかに記載するVCO
特性のキャリブレーション方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28755398A JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Vco特性のキャリブレーション方法 |
US09/416,215 US6175282B1 (en) | 1998-10-09 | 1999-10-08 | Method for calibrating a VCO characteristic and automatically calibrated PLL having a VCO |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28755398A JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Vco特性のキャリブレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000124800A true JP2000124800A (ja) | 2000-04-28 |
JP3254427B2 JP3254427B2 (ja) | 2002-02-04 |
Family
ID=17718844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28755398A Expired - Fee Related JP3254427B2 (ja) | 1998-10-09 | 1998-10-09 | Vco特性のキャリブレーション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6175282B1 (ja) |
JP (1) | JP3254427B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004208152A (ja) * | 2002-12-26 | 2004-07-22 | Mitsubishi Electric Corp | 遅延回路 |
US7205853B2 (en) | 2005-03-28 | 2007-04-17 | Kabushiki Kaisha Toshiba | Method to configure phase-locked loop dividing ratio |
KR100847686B1 (ko) * | 2006-10-12 | 2008-07-23 | (주)에프씨아이 | 연속적 뱅크 보정장치를 구비하는 pll 및 pll의 언록방지 방법 |
JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
JP2010093761A (ja) * | 2008-10-10 | 2010-04-22 | Canon Inc | Pll回路 |
JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ(pll)のループ帯域幅を較正するシステムおよび方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3542978B2 (ja) * | 2001-05-29 | 2004-07-14 | 埼玉日本電気株式会社 | 周波数同期装置および周波数同期制御方法 |
JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
US6674331B2 (en) | 2001-11-09 | 2004-01-06 | Agere Systems, Inc. | Method and apparatus for simplified tuning of a two-point modulated PLL |
US7009432B2 (en) * | 2001-12-20 | 2006-03-07 | Analog Devices, Inc. | Self-calibrating phase locked loop charge pump system and method |
US7546097B2 (en) * | 2002-03-06 | 2009-06-09 | Qualcomm Incorporated | Calibration techniques for frequency synthesizers |
US7062229B2 (en) * | 2002-03-06 | 2006-06-13 | Qualcomm Incorporated | Discrete amplitude calibration of oscillators in frequency synthesizers |
US6720834B2 (en) * | 2002-04-11 | 2004-04-13 | Skyworks Solutions, Inc. | Tunable resonant circuit and voltage controlled oscillator using same |
US6661267B2 (en) | 2002-05-06 | 2003-12-09 | International Business Machines Corporation | Coarse calibration circuit using variable step sizes to reduce jitter and a dynamic course calibration (DCC) circuit for a 2 GHz VCO |
US6853261B1 (en) | 2002-05-07 | 2005-02-08 | Rfmd Wpan, Inc. | Method and apparatus for calibrating voltage-controlled devices |
DE602004011769T2 (de) * | 2003-06-27 | 2009-02-05 | Matsushita Electric Industrial Co., Ltd., Kadoma-shi | Vco-einrichtung |
US6900675B2 (en) * | 2003-09-02 | 2005-05-31 | Standard Microsystems Corporation | All digital PLL trimming circuit |
US6975176B2 (en) * | 2003-11-20 | 2005-12-13 | Agilent Technologies, Inc. | Self-tuning varactor system |
US6949981B2 (en) * | 2004-02-18 | 2005-09-27 | International Business Machines Corporation | Dynamic threshold for VCO calibration |
DE102004025386A1 (de) * | 2004-05-17 | 2005-12-08 | Atmel Germany Gmbh | Schaltung mit wenigstens einer Verzögerungszelle |
US7432749B1 (en) * | 2004-06-23 | 2008-10-07 | Cypress Semiconductor Corp. | Circuit and method for improving frequency range in a phase locked loop |
US7038954B2 (en) * | 2004-08-30 | 2006-05-02 | Micron Technology, Inc. | Apparatus with equalizing voltage generation circuit and methods of use |
DE102004057186B4 (de) * | 2004-11-26 | 2007-10-31 | Texas Instruments Deutschland Gmbh | PLL-Schaltung mit einem spannungsgesteuerten Oszillator |
US7148760B2 (en) * | 2004-12-30 | 2006-12-12 | Nokia Corporation | VCO gain tuning using voltage measurements and frequency iteration |
US7898344B2 (en) * | 2006-09-12 | 2011-03-01 | Fujitsu Limited | Phase-locked oscillator and multi-radar system using same |
US8736385B2 (en) * | 2011-07-27 | 2014-05-27 | GlobalFoundries, Inc. | Ring oscillator based voltage control oscillator having low-jitter and wide bandwidth |
US9083356B1 (en) | 2013-03-14 | 2015-07-14 | Gsi Technology, Inc. | Systems and methods of phase-locked loop involving closed-loop, continuous frequency range, auto calibration and/or other features |
GB201315114D0 (en) * | 2013-08-23 | 2013-10-09 | Agd Systems Ltd | Radar apparatus and method |
KR101666830B1 (ko) * | 2014-09-22 | 2016-10-18 | 주식회사 아이에이 | 디지털 로직을 이용한 분산 클록 생성 장치 및 방법 |
CN105406861B (zh) * | 2015-11-05 | 2018-08-10 | 中国电子科技集团公司第四十一研究所 | 一种宽带压控振荡器预置电压拟合方法 |
US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
US10860318B2 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
US10249362B2 (en) | 2016-12-06 | 2019-04-02 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3694766A (en) * | 1971-08-30 | 1972-09-26 | Gte Sylvania Inc | Frequency synthesizer apparatus |
US5408196A (en) * | 1993-03-29 | 1995-04-18 | U.S. Philips Corporation | Tunable device |
US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
-
1998
- 1998-10-09 JP JP28755398A patent/JP3254427B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-08 US US09/416,215 patent/US6175282B1/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004208152A (ja) * | 2002-12-26 | 2004-07-22 | Mitsubishi Electric Corp | 遅延回路 |
US7205853B2 (en) | 2005-03-28 | 2007-04-17 | Kabushiki Kaisha Toshiba | Method to configure phase-locked loop dividing ratio |
KR100847686B1 (ko) * | 2006-10-12 | 2008-07-23 | (주)에프씨아이 | 연속적 뱅크 보정장치를 구비하는 pll 및 pll의 언록방지 방법 |
JP2011509060A (ja) * | 2008-01-07 | 2011-03-17 | クゥアルコム・インコーポレイテッド | 位相ロックループ(pll)のループ帯域幅を較正するシステムおよび方法 |
JP2010093761A (ja) * | 2008-10-10 | 2010-04-22 | Canon Inc | Pll回路 |
JP2009124737A (ja) * | 2009-01-19 | 2009-06-04 | Renesas Technology Corp | 位相同期回路およびそれを用いた半導体集積回路装置 |
JP4555379B2 (ja) * | 2009-01-19 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 位相同期回路およびそれを用いた半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US6175282B1 (en) | 2001-01-16 |
JP3254427B2 (ja) | 2002-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3254427B2 (ja) | Vco特性のキャリブレーション方法 | |
US6747519B2 (en) | Phase-locked loop with automatic frequency tuning | |
US7605662B2 (en) | Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency | |
US7164322B1 (en) | Establishing a tuning signal window for use in centering a multi-band voltage controlled oscillator | |
US7548124B2 (en) | System and method for self calibrating voltage-controlled oscillator | |
JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
JP2000183734A (ja) | フェ―ズロックドル―プ | |
US20080002801A1 (en) | Fast-settling clock generator | |
JPH09214338A (ja) | Pll周波数シンセサイザ | |
JPH1070458A (ja) | 自動ロック回路 | |
EP1564889B1 (en) | Centering a multi-band voltage controlled oscillator | |
US6778024B2 (en) | Dynamically trimmed voltage controlled oscillator | |
US6885252B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of a VCO | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
US11088676B1 (en) | Calibration circuit and transmitter including the same | |
JP4767085B2 (ja) | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 | |
JP2001274682A (ja) | フェーズロックドループ回路 | |
JP2842847B2 (ja) | Pllシンセサイザ回路 | |
US7411467B2 (en) | Overtone crystal oscillator automatic calibration system | |
JP2001285060A (ja) | 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ | |
US7548126B2 (en) | Phase locked loop circuit and control method thereof | |
US20230299777A1 (en) | System and method of controlling frequency of a digitally controlled oscillator with temperature compensation | |
JPH09116428A (ja) | Pll回路 | |
JP2006042071A (ja) | Pll回路 | |
JP2005057458A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
LAPS | Cancellation because of no payment of annual fees |