JP4767085B2 - 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 - Google Patents
周波数シンセサイザ、および周波数シンセサイザの発振制御方法 Download PDFInfo
- Publication number
- JP4767085B2 JP4767085B2 JP2006136337A JP2006136337A JP4767085B2 JP 4767085 B2 JP4767085 B2 JP 4767085B2 JP 2006136337 A JP2006136337 A JP 2006136337A JP 2006136337 A JP2006136337 A JP 2006136337A JP 4767085 B2 JP4767085 B2 JP 4767085B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- oscillation frequency
- oscillation
- signal
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 171
- 238000000034 method Methods 0.000 title claims description 23
- 230000001052 transient effect Effects 0.000 claims description 81
- 230000007704 transition Effects 0.000 claims description 68
- 238000001514 detection method Methods 0.000 claims description 54
- 230000007423 decrease Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000012935 Averaging Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 208000012954 congenital vertebral-cardiac-renal anomalies syndrome Diseases 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
タ513のゲートにハイレベルが印加され、P型トランジスタ513は非導通状態となる。これにより、バイアス信号IBには、差分バイアス信号ΔIBが加えられない。一方、制御信号HCLAおよび制御信号LCLAが共にハイレベルであると、P型トランジスタ513のゲートにローレベルが印加され、P型トランジスタ513は導通状態となる。これにより、バイアス信号IBに差分バイアス信号ΔIBが加えられることとなる。
まず、ステートS0はICO22がN−2の発振周波数帯域fbで動作するアイドル状態である。なお、周波数シンセサイザ1Aにおいて、発振周波数帯域fbを設定するのに当り、ステートSAにおいて、IDACB55がICO22の発振周波数帯域fbがN−2となるように設定され、シーケンス部8における一連の動作シーケンスが初期化される。すなわち、選択制御信号SWONx、制御信号HCLx、制御信号LCLx、更新イネーブル信号UEN、リセット信号RST、および、アップダウン制御信号UDがすべてローレベルにされる。外部から発振周波数帯域fbの移行指令が入力されると、ステートS1に移行する。
本動作タイミングは、参照クロックRefCLKの入力周波数fiが徐々に上昇していき、N−2の発振周波数帯域fbの上限を超えるために、差分バイアス回路51のP型トランジスタ513を導通する過渡制御を行う場合のものである。
(1)において、CPUが周波数シンセサイザ1Aの動作を有効にすることにより、シーケンス部8のステートがステートSAに移行し、IDACB55およびシーケンス部8の状態が初期化される。
(5)において、シーケンス部8がステートS1に移行すると、シーケンス部8は、過渡制御の対象を差分バイアス回路51に決定し、ステートS2に移行する。
例えば、本実施形態においては、シーケンス部8は、図5の状態遷移で制御されるハードウェアで構成される例について説明したが、本発明はこれに限定されるものではなく、シーケンス部8がCPUやシーケンサなどを用いてソフトウェアにより制御される場合にも同様に適用することができることは言うまでもない。
(付記1) 発振周波数帯域の切り替えが可能な発振制御回路を備える周波数シンセサイザであって、
前記発振周波数帯域の違いによる前記発振制御回路へのバイアス信号の差を、差分バイアス信号として生成する差分バイアス部と、
前記発振周波数が、前記発振周波数帯域に応じた所定値を超えたことを検出する帯域限界検出部と、
前記帯域限界検出部による検出に応じて、前記差分バイアス部が制御される過渡期間において、前記差分バイアス部に対して、出力されるバイアス信号を漸次遷移する制御を行なう過渡制御部と
を備えることを特徴とする周波数シンセサイザ。
(付記2) 前記発振周波数の遷移幅が所定幅を越えたことを検出する遷移限界検出部を備え、
前記遷移限界検出部による検出に応じて、前記過渡制御部による前記バイアス信号の漸次遷移を一時停止することを特徴とする付記1に記載の周波数シンセサイザ。
(付記3) 前記帯域限界検出部による検出に応じて、前記発振周波数帯域を切り替える切替手続きを指令するシーケンス部を備え、
前記切替手続きは、
動作切り替えが行なわれる前記差分バイアス部を選択するステップと、
選択された前記差分バイアス部の動作切り替え方向に応じて、前記過渡制御部を初期化するステップと、
選択された前記差分バイアス部の制御を、該差分バイアス部による定常制御から、前記過渡制御部による過渡制御に切り替えるステップと、
動作切り替えの完了に応じて、前記過渡制御部による過渡制御から、前記差分バイアス部による定常制御に切り替えるステップとを有することを特徴とする付記1に記載の周波数シンセサイザ。
(付記4) 前記差分バイアス部は、
前記差分バイアス信号を出力する出力バッファ回路と、
前記出力バッファ回路を、前記差分バイアス信号の出力状態/非出力状態の2値に制御するドライバ回路とを備えることを特徴とする付記1に記載の周波数シンセサイザ。
(付記5) 前記ドライバ回路は、前記差分バイアス部の動作切り替えの完了に応じて、前記出力バッファ回路を、前記差分バイアス信号の出力状態または非出力状態の何れかに固定することを特徴とする付記4に記載の周波数シンセサイザ。
(付記6) 前記差分バイアス部の動作切り替えの過渡期間において、
前記ドライバ回路は、前記出力バッファ回路を、前記差分バイアス信号の非出力状態とすると共に、
前記過渡制御部は、前記出力バッファ回路を、前記バイアス信号の出力状態とすることを特徴とする付記4に記載の周波数シンセサイザ。
(付記7) 前記差分バイアス部は、前記差分バイアス信号のうち隣接する前記発振周波数帯域を区別する信号を出力する第1差分バイアス回路を備えることを特徴とする付記1に記載の周波数シンセサイザ。
(付記8) 前記差分バイアス部は、前記第1差分バイアス回路を、少なくとも2つ備えることを特徴とする付記7に記載の周波数シンセサイザ。
(付記9) 前記差分バイアス部は、前記第1差分バイアス回路が出力する信号の2の累乗倍の信号を出力する第2差分バイアス回路を更に備えることを特徴とする付記7に記載の周波数シンセサイザ。
(付記10) 前記過渡制御部は、
前記差分バイアス部を制御する多段階信号を生成する信号生成回路と、
前記信号生成回路を動作切り替え対象の前記差分バイアス部に接続する選択回路とを備えることを特徴とする付記1に記載の周波数シンセサイザ。
(付記11) 前記信号生成回路は、
積分回路と、
前記積分回路を充放電する充放電回路とを備えることを特徴とする付記10に記載の周波数シンセサイザ。
(付記12) 前記充放電回路は、
前記差分バイアス部の動作切り替えの開始に伴い、動作切り替え方向に応じて、前記積分回路に対して初期化充電または初期化放電を行ない、
その後の過渡期間において、前記積分回路に対して漸次放電または漸次充電を行なうことを特徴とする付記11に記載の周波数シンセサイザ。
(付記13) 前記漸次放電または前記漸次充電は、周期信号に基づき所定周期ごとにパルス駆動されることを特徴とする付記12に記載の周波数シンセサイザ。
(付記14) 前記帯域限界検出部は、
前記発振周波数の遷移方向を検出する第1検出回路と、
前記発振周波数が前記発振周波数帯域における上限値を越えていることを検出する第2検出回路、または/および前記発振周波数が前記発振周波数帯域における下限値を越えていることを検出する第3検出回路とを備え、
前記発振周波数は、前記第1検出回路による周波数増加の検出、且つ前記第2検出回路による周波数が上限値より大なることの検出、または/および前記第1検出回路による周波数減少の検出、且つ前記第3検出回路による周波数が下限値より小なることの検出により、限界値を越えて遷移したことが検出されることを特徴とする付記1に記載の周波数シンセサイザ。
(付記15) 基準信号と出力信号との間の位相を比較する位相比較器を備え、
前記第1検出回路は、
前記出力信号が前記基準信号にロックされている定常状態での前記位相比較器による比較結果が格納される第1格納部と、
前記第1格納部に格納されている比較結果と前記位相比較器による比較結果とを比較する第1比較器と
を備えることを特徴とする付記14に記載の周波数シンセサイザ。
(付記16) 基準信号と出力信号との間の位相を比較する位相比較器を備え、
前記第2または第3検出回路は、
前記上限値または下限値と、前記位相比較器による比較結果とを比較する第2または第3比較器とを備えることを特徴とする付記14に記載の周波数シンセサイザ。
(付記17) 基準信号と出力信号との間の位相を比較する位相比較器を備え、
前記遷移限界検出部は、
前記位相比較器による先行の比較結果を格納する第2格納部と、
前記第2格納部に格納されている先行の比較結果と、前記位相比較器による比較結果とを比較する第4比較器とを備え、
前記所定値とは、前記先行の比較結果からの上限所定値または/および下限所定値であることを特徴とする付記2に記載の周波数シンセサイザ。
(付記18) 前記位相比較器からの出力信号を平均化する平均化回路を備え、
前記比較結果は前記平均化回路から出力されることを特徴とする付記15乃至17の少なくとも何れか一項に記載の周波数シンセサイザ。
(付記19) 発振周波数帯域の切り替えが可能な周波数シンセサイザの発振制御方法であって、
前記発振周波数が、前記発振周波数帯域に応じた所定値を超えたことを検出するステップと、
前記帯域を検出するステップに応じて、前記発振周波数帯域を設定するバイアス信号を漸次遷移するステップと
を有することを特徴とする周波数シンセサイザの発振制御方法。
(付記20) 前記発振周波数の遷移幅が所定幅を越えたことを検出するステップを有し、
前記遷移を検出するステップに応じて、前記漸次遷移のステップを一時停止することを特徴とする付記19に記載の周波数シンセサイザの発振制御方法。
(付記21) 前記漸次遷移のステップは、
前記発振周波数帯域の切り替えに必要とされる差分バイアス信号を決定するステップと、決定された前記差分バイアス信号に応じて、前記バイアス信号を初期化するステップと、初期化された前記バイアス信号を、前記差分バイアス信号に向けて漸次遷移するステップと
を有することを特徴とする付記19に記載の周波数シンセサイザ。
(付記22) 前記帯域を検出するステップは、
前記発振周波数の遷移方向を検出するステップと、
前記発振周波数が前記発振周波数帯域における上限値を越えていることを検出するステップ、または/および前記発振周波数が前記発振周波数帯域における下限値を越えていることを検出するステップとを有し、
前記発振周波数は、前記遷移方向の検出ステップによる周波数増加の検出、且つ前記周波数が上限値より大なることの検出ステップ、または/および前記遷移方向の検出ステップによる周波数減少の検出、且つ前記周波数が下限値より小なることの検出ステップにより、限界値を越えて遷移したことが検出されることを特徴とする付記19に記載の周波数シンセサイザの発振制御方法。
(付記23) 基準信号と出力信号との間の位相比較をするステップを有し、
前記発振周波数の遷移方向を検出するステップは、
前記出力信号が前記基準信号にロックされている定常状態での位相の比較結果が格納されるステップと、
前記比較結果の格納ステップにより格納されている比較結果と前記位相比較のステップによる比較結果とを比較するステップと
を有することを特徴とする付記22に記載の周波数シンセサイザの発振制御方法。
(付記24) 基準信号と出力信号との間の位相比較をするステップを有し、
前記遷移を検出するステップは、
前記位相比較のステップによる先行の比較結果を格納するステップと、
前記先行の位相比較の格納ステップにより格納されている先行の比較結果と、前記位相比較のステップによる比較結果とを比較するステップと
を有ることを特徴とする付記20に記載の周波数シンセサイザの発振制御方法。
2 発振制御回路
3 帯域限界検出部
4 過渡制御部
5 差分バイアス部
6 平均化回路
7 遷移限界検出部
8 シーケンス部
ΔIB 差分バイアス信号
IB バイアス信号
Claims (9)
- 発振周波数帯域の切り替えが可能な発振制御回路を備える周波数シンセサイザであって、
前記発振周波数帯域ごとに前記発振制御回路へのバイアス電流を増減させる差分バイアス信号を出力する差分バイアス部と、
発振周波数が、前記発振周波数帯域に応じた所定値を超えたことを検出する帯域限界検出部と、
前記帯域限界検出部による検出に応じて前記発振周波数帯域を切り替える過渡期間において、前記差分バイアス部が出力する前記差分バイアス信号を漸次遷移させる制御を行なう過渡制御部とを備え、
前記差分バイアス部は、
前記差分バイアス信号を生成する差分バイアス源と、
前記差分バイアス源を出力に接続する出力トランジスタと、
前記出力トランジスタを導通/非導通の2状態に制御する第1ドライバ回路とを備え、
前記過渡制御部は、
前記出力トランジスタが前記2状態の間において、前記出力トランジスタに流れる電流量を段階的に制御する第2ドライバ回路
を備えることを特徴とする周波数シンセサイザ。 - 前記発振周波数の遷移幅が所定幅を越えたことを検出する遷移限界検出部を備え、
前記遷移限界検出部による検出に応じて、前記過渡制御部による前記差分バイアス信号の漸次遷移を一時停止することを特徴とする請求項1に記載の周波数シンセサイザ。 - 前記帯域限界検出部による検出に応じて、前記発振周波数帯域を切り替える切替手続きを指令するシーケンス部を備え、
前記切替手続きは、
前記差分バイアス信号を生成する前記差分バイアス部を選択するステップと、
選択された前記差分バイアス部の前記差分バイアス信号の遷移方向に応じて、前記過渡制御部を初期化するステップと、
選択された前記差分バイアス部の制御を、該差分バイアス部による定常制御から、前記過渡制御部による過渡制御に切り替えるステップと、
動作切り替えの完了に応じて、前記過渡制御部による過渡制御から、前記差分バイアス部による定常制御に切り替えるステップとを有することを特徴とする請求項1に記載の周波数シンセサイザ。 - 前記差分バイアス部の動作切り替えの過渡期間において、
前記第1ドライバ回路は、前記出力トランジスタを、前記差分バイアス信号の非出力状態とすると共に、
前記第2ドライバ回路は、前記出力トランジスタを、前記差分バイアス信号の出力状態とすることを特徴とする請求項1に記載の周波数シンセサイザ。 - 前記発振周波数帯域の切り替えが3段階以上可能であって、互いに隣接する前記発振周波数帯域に対応する前記差分バイアス部を備え、
前記過渡制御部は、
前記第2ドライバ回路を、切り替える前記発振周波数帯域に対応する前記差分バイアス部に接続する選択回路を備えることを特徴とする請求項1に記載の周波数シンセサイザ。 - 前記帯域限界検出部は、
前記発振周波数の遷移方向を検出する第1検出回路と、
前記発振周波数が前記発振周波数帯域における上限値を越えていることを検出する第2検出回路、または/および前記発振周波数が前記発振周波数帯域における下限値を越えていることを検出する第3検出回路とを備え、
前記発振周波数は、前記第1検出回路による周波数増加の検出、且つ前記第2検出回路による周波数が上限値より大なることの検出、または/および前記第1検出回路による周波数減少の検出、且つ前記第3検出回路による周波数が下限値より小なることの検出により、限界値を越えて遷移したことが検出されることを特徴とする請求項1に記載の周波数シンセサイザ。 - 基準信号と出力信号との間の位相を比較する位相比較器を備え、
前記遷移限界検出部は、
前記位相比較器による先行の比較結果を格納する格納部と、
前記格納部に格納されている先行の比較結果に前記所定値として上限遷移値または/および下限遷移値を加減した値と、前記位相比較器による比較結果とを比較する比較器とを
備えることを特徴とする請求項2に記載の周波数シンセサイザ。 - 発振周波数帯域の切り替えが可能な発振制御回路を備える周波数シンセサイザの発振制御方法であって、
発振周波数が、前記発振周波数帯域に応じた所定値を超えたことを検出するステップと、
前記帯域を検出するステップに応じて前記発振周波数帯域を切り替えるために、前記発振周波数帯域に対応する前記発振制御回路へのバイアス電流の差である差分バイアス信号の経路上のインピーダンスを漸次遷移するステップと
を有することを特徴とする周波数シンセサイザの発振制御方法。 - 前記発振周波数の遷移幅が所定幅を越えたことを検出するステップを有し、
前記遷移を検出するステップに応じて、前記漸次遷移のステップを一時停止することを特徴とする請求項8に記載の周波数シンセサイザの発振制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136337A JP4767085B2 (ja) | 2006-05-16 | 2006-05-16 | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 |
US11/542,594 US7400205B2 (en) | 2006-05-16 | 2006-10-04 | Frequency synthesizer and oscillation control method of frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006136337A JP4767085B2 (ja) | 2006-05-16 | 2006-05-16 | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311876A JP2007311876A (ja) | 2007-11-29 |
JP4767085B2 true JP4767085B2 (ja) | 2011-09-07 |
Family
ID=38711442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006136337A Active JP4767085B2 (ja) | 2006-05-16 | 2006-05-16 | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7400205B2 (ja) |
JP (1) | JP4767085B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4767085B2 (ja) * | 2006-05-16 | 2011-09-07 | 富士通セミコンダクター株式会社 | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 |
US7471160B2 (en) * | 2007-01-02 | 2008-12-30 | International Business Machines Corporation | Real-time frequency band selection circuit for use with a voltage controlled oscillator |
US7675367B2 (en) * | 2007-10-30 | 2010-03-09 | International Business Machines Corporation | Design structure for an automated real-time frequency band selection circuit for use with a voltage controlled oscillator |
US7808325B2 (en) * | 2008-04-24 | 2010-10-05 | Texas Instruments Incorporated | System and method for frequency pushing/pulling compensation |
US8237510B2 (en) * | 2010-08-18 | 2012-08-07 | International Business Machines Corporation | Implementing phase locked loop (PLL) with enhanced locking capability with a wide range dynamic reference clock |
JP7104402B2 (ja) * | 2018-05-25 | 2022-07-21 | ザインエレクトロニクス株式会社 | Pll回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220388A (ja) | 1998-01-30 | 1999-08-10 | Nec Ic Microcomput Syst Ltd | Pll回路 |
JP2000252819A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Pll回路 |
JP2004159222A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP4651298B2 (ja) * | 2004-04-08 | 2011-03-16 | 三菱電機株式会社 | 周波数自動補正pll回路 |
JP4767085B2 (ja) * | 2006-05-16 | 2011-09-07 | 富士通セミコンダクター株式会社 | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 |
-
2006
- 2006-05-16 JP JP2006136337A patent/JP4767085B2/ja active Active
- 2006-10-04 US US11/542,594 patent/US7400205B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7400205B2 (en) | 2008-07-15 |
JP2007311876A (ja) | 2007-11-29 |
US20070268084A1 (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403454B2 (ja) | トラッキングアナログ−デジタル変換器を備えるアナログ遅延固定ループ及びアナログ位相固定ループ | |
US8085098B2 (en) | PLL circuit | |
US11036253B1 (en) | Dynamic scaling of system clock signal in response to detection of supply voltage droop | |
JP4767085B2 (ja) | 周波数シンセサイザ、および周波数シンセサイザの発振制御方法 | |
US7764129B1 (en) | Phase-lock loop startup circuit and voltage controlled oscillator reference generator | |
US7548124B2 (en) | System and method for self calibrating voltage-controlled oscillator | |
US6927611B2 (en) | Semidigital delay-locked loop using an analog-based finite state machine | |
US7750696B2 (en) | Phase-locked loop | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
JP2001273725A (ja) | 位相同期ループ及び静止位相誤差制御方法 | |
US8686768B2 (en) | Phase locked loop | |
US7023284B2 (en) | Dual loop phase locked loop | |
US20080122544A1 (en) | Jitter smoothing filter | |
US5420543A (en) | Method and apparatus for determining a constant gain of a variable oscillator | |
JP2023147600A (ja) | 回路装置及び発振器 | |
US20110204951A1 (en) | Semiconductor apparatus | |
US7352837B2 (en) | Digital phase-locked loop | |
US6977558B2 (en) | Self-adaptive voltage regulator for a phase-locked loop | |
JP3561035B2 (ja) | 同期クロック生成回路 | |
JP4534140B2 (ja) | Pll回路 | |
US7113014B1 (en) | Pulse width modulator | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
JP2005303709A (ja) | 電圧制御発振器およびpll回路 | |
KR20090117118A (ko) | 지연 고정 루프 회로 및 지연 고정 방법 | |
US7471126B2 (en) | Phase locked loop utilizing frequency folding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4767085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |