KR101354836B1 - 주파수 위상동기장치 및 위상동기방법 - Google Patents

주파수 위상동기장치 및 위상동기방법 Download PDF

Info

Publication number
KR101354836B1
KR101354836B1 KR1020060081216A KR20060081216A KR101354836B1 KR 101354836 B1 KR101354836 B1 KR 101354836B1 KR 1020060081216 A KR1020060081216 A KR 1020060081216A KR 20060081216 A KR20060081216 A KR 20060081216A KR 101354836 B1 KR101354836 B1 KR 101354836B1
Authority
KR
South Korea
Prior art keywords
frequency
control voltage
difference value
phase synchronization
minimum
Prior art date
Application number
KR1020060081216A
Other languages
English (en)
Other versions
KR20080018691A (ko
Inventor
권용수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060081216A priority Critical patent/KR101354836B1/ko
Publication of KR20080018691A publication Critical patent/KR20080018691A/ko
Application granted granted Critical
Publication of KR101354836B1 publication Critical patent/KR101354836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 위상동기장치 및 위상동기방법에 관한 것으로서, 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서의 위상 동기를 위한 제어전압을 메모리에 저장하는 단계와; 사용자에 의해, 상기 발진주파수 구간 중 위상동기를 원하는 주파수가 선택되는 단계와; 상기 메모리에 저장된 상기 최소 주파수에서의 제어전압 및 상기 최대 주파수에서의 제어전압에 기초하여, 상기 사용자가 선택한 주파수에서 위상동기 획득을 위한 제어전압을 산출하는 단계와; 산출된 상기 제어전압을 국부발진기의 초기 동작을 위한 제어전압으로 인가하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 각 주파수별 제어전압을 신속하게 획득하여 위상 동기시간을 단축할 수 있다.

Description

주파수 위상동기장치 및 위상동기방법{FREQUENCY PHASING APPARATUS AND METHOD OF CONTROLLING THE SAME}
도 1은 종래의 주파수 위상동기장치의 제어블록도,
도 2는 본 발명에 따른 주파수 위상동기장치의 제어블록도,
도 3은 주파수와 국부발진기 제어전압과의 선형적 관계도,
도 4는 본 발명에 따른 주파수 위상동기방법의 제어흐름도이다.
*** 도면의 주요 부분에 대한 부호의 설명 ***
31 : 기준발진기 33 : R분주기
35 : 위상비교기 37 : 루프필터
38 : 국부발진기 39 : N분주기
41 : ADC 42 : DAC
44 : 연산부 46 : 메모리
본 발명은 주파수 위상동기장치 및 위상동기방법에 관한 것이다.
도 1은 종래의 주파수 위상동기장치의 제어블록도이다. 도 1에 도시된 바와 같이 주파수 위상 동기장치는, 기준주파수 신호를 출력하는 기준발진기(11)와, 기준주파수 신호를 분주하여 기본주파수를 생성하는 R분주기(13)와, R분주기(13)로부터 출력된 기본주파수 및 N분주기(19)로부터 입력되는 주파수의 위상을 비교하여 위상차 만큼의 신호를 출력하는 위상비교기(15)와, 위상비교기(15)에서 출력되는 신호의 고조파 성분을 제거하고 그에 따른 제어전압을 출력하는 루프필터(17)와, 이 제어전압에 따른 발진주파수를 이용하여 출력주파수를 출력하는 국부발진기(18)를 포함한다.
또한, 주파수 위상 동기장치의 초기 구동을 위한 각 주파수별 제어전압 정보가 저장되는 메모리(26)와, 각 주파수별 제어전압 정보를 메모리에 저장하기 위한 ADC(Analog Digital Converter)(21)와, 메모리(26)에 저장된 제어전압 정보를 국부발진기(18)에 제공하기 위한 DAC(Digital Analog Converter)(22)와, 소정 주파수 신호를 발진하는 경우 해당 주파수에 설정된 제어전압 정보를 메모리(26)로부터 독출하여 DAC(22)를 통해 국부발진기(18)를 제어하는 CPU(Central Processing Unit)(24)를 포함한다.
CPU(24)는 초기 주파수 위상 동기장치 구동 시 각 주파수별로 제어전압을 획득하여 이를 ADC(21)를 통해 메모리(26)에 저장하고, 이 후, 소정 주파수 신호를 발진하여 위상 동기를 획득하고자 하는 경우, 해당 주파수에 대응되는 제어전압을 메모리(26)로부터 독출하여 DAC(22)를 통해 국부발진기(18)를 동작시킨다.
그런데, 이러한 종래의 위상동기장치는 각 주파수별 제어전압을 획득하기 위해, 초기 구동 시 모든 주파수에 대해 직접 동기화 작업을 수행하여 그에 따른 제 어전압을 검출하고 있다. 따라서, 초기 구동 시 제어전압 정보를 수집하는 데에 많은 시간이 소요되고 이에 따라, 새로운 주파수를 변경할 때마다 위상동기시간이 길어지는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출 된 것으로서, 각 주파수별 제어전압을 신속하게 획득하여 위상 동기시간을 단축할 수 있도록 하는 주파수 위상동기장치 및 위상동기방법을 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 주파수 위상동기장치 및 위상동기방법은, 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서의 위상 동기를 위한 제어전압을 메모리에 저장하는 단계와; 사용자에 의해, 상기 발진주파수 구간 중 위상동기를 원하는 주파수가 선택되는 단계와; 상기 메모리에 저장된 상기 최소 주파수에서의 제어전압 및 상기 최대 주파수에서의 제어전압에 기초하여, 상기 사용자가 선택한 주파수에서 위상동기 획득을 위한 제어전압을 산출하는 단계와; 산출된 상기 제어전압을 국부발진기의 초기 동작을 위한 제어전압으로 인가하는 단계를 포함하는 것을 특징으로 한다.
한편, 상기 목적은 본 발명의 다른 분야에 따르면, 제어전압에 의해 발진주파수를 가변하여 출력주파수를 출력하는 국부발진기를 구비하는 주파수 위상동기장치에 있어서, 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서의 위상 동기를 위한 제어전압을 디지털신호로 변환하는 A/D컨버터와; 상기 A/D컨버터로부터 상기 최소 주파수 및 최대 주파수에서 출력된 디지털신호가 저장되는 메모리와; 디지털신호 형식의 상기 제어전압을 아날로그신호로 변환하여 상기 국부발진기의 제어전압으로 인가하는 D/A컨버터와; 사용자가 원하는 주파수 대역을 선택하면, 상기 메모리에 저장된 상기 최소 주파수 및 최대 주파수에서의 제어전압에 기초하여, 상기 사용자가 선택한 주파수 대역에서의 제어전압을 산출하고 산출된 상기 제어전압을 상기 D/A컨버터를 통해 상기 국부발진기로 인가하는 연산부를 포함하는 것을 특징으로 하는 주파수 위상동기장치에 의해서도 달성될 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 주파수 위상동기장치 및 위상동기방법에 대해서 상세하게 설명한다.
도 2는 본 발명에 따른 주파수 위상동기장치의 제어블록도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 주파수 위상동기장치는, 기준주파수 신호를 출력하는 기준발진기(31)와, 기준발진기(31)에서 출력된 기준주파수 신호를 분주하여 기본주파수를 생성하는 R분주기(33)와, R분주기(33)로부터 출력된 기본주파수 및 N분주기(39)로부터 입력되는 주파수의 위상을 비교하여 위상차 만큼의 신호를 출력하는 위상비교기(35)와, 위상비교기(35)에서 출력되는 신호의 고조파 성분을 제거하고 그에 따른 제어전압을 출력하는 루프필터(37)와, 이 제어전압에 따른 발진주파수를 이용하여 출력주파수를 출력하는 국부발진기(38)를 포함한다.
또한, 본 발명의 주파수 위상동기장치는, 위상 동기를 위해 주파수 별로 생성되는 국부발진기(38)의 제어전압을 디지털 값으로 변환하는 ADC(41)와, 이 값을 저장하는 메모리(46)와, 메모리(46)로부터 소정 주파수의 위상 동기 제어신호를 아날로그 신호로 변환하여 국부발진기(38)가 동작하도록 하는 DAC(42)와, 메모리(46)부에 저장된 제어전압에 따라 각 주파수 별 제어전압을 연산하여 국부발진기(38)의 동작을 제어하는 연산부(44)를 포함한다.
이러한 구성을 갖는 본 발명에 따른 주파수 위상동기장치는 초기 구동 시, 최소 주파수(Fmin)와 최대 주파수(Fmax)에서 직접 동기화 작업을 수행하여 제어전압을 검출하고, 최소 주파수(Fmin)로부터 최대 주파수(Fmax)까지의 구간 내 각 주파수에서의 제어전압은 동기화 작업을 통해 검출된 최소 주파수(Fmin)에서의 제어전압 및 최대 주파수(Fmax)에서의 제어전압에 기초하여 연산부(44)가 해당 주파수에서의 동작전압을 산출한 후 산출된 제어전압에 따라 국부발진기(38)를 제어한다.
여기서, 제어전압은 주파수의 변화에 따라 선형적으로 변하는 특성을 가짐으로 각 주파수에 대해 제어전압을 상호 맵핑할 수 있다. 도 3은 주파수 및 그에 따른 제어전압의 맵핑관계를 도식화한 것이다. 도 3에 도시된 바와 같이, 최소 주파수(Fmin)로부터 최대 주파수(Fmax)까지의 구간에서 동작하는 경우 제어전압 또한 최소 제어전압(Vmin)으로부터 최대 제어전압(Vmax)까지 변화하게 된다. 여기서, 각 제어전압은 주파수의 변화에 따라 선형적으로 변화함으로 사용 주파수 구간 내의 각 주파수 별 제어전압은 제어전압 구간 내의 어느 한 값으로 맵핑할 수 있다.
이에, 연산부(44)는 직접 동기화 작업을 수행하여 검출한 최소 주파수(Fmin)에서의 제어전압 및 최대 주파수(Fmax)에서의 제어전압에 기초하여 각 주파수별 제어전압을 산출할 수 있다. 연산부(44)가 소정 주파수에서의 제어전압을 산출하기 위한 계산식은 다음의 <수식>과 같이 설정될 수 있다.
<수식>
Figure 112006061170690-pat00001
주파수 위상동기장치의 구동이 개시되면, 기준발진기(31)에서 생성된 기준주파수가 R분주기(33)로 인가되어 기본주파수로 분주 되고, 기본주파수는 국부발진기(38)에서 출력되어 N분주기(39)를 통해 피드백된 신호와 함께 위상비교기(35)로 인가된다. 위상비교기(35)는 R분주기(33)에서 출력된 기본주파수 및 N분주기(39)로 피드백된 신호의 위상을 비교하여 두 신호의 위상차에 해당하는 신호를 출력하며, 위상비교기(35)에서 출력된 신호는 고조파 성분을 제거하는 루프필터(37)로 인가되어 제어전압으로 출력된다. 출력된 제어전압은 국부발진기(38)에 인가되어 그에 해당하는 출력주파수를 생성하게 된다. 이와 같은 과정을 반복적으로 거치면서 분주된 두 신호간의 위상이 일치되어 동기를 획득할 수 있다.
이러한 구성에 따라, 본 발명에 따른 주파수 위상동기장치는, 최초 구동 시 최소 주파수(Fmin)와 최대 주파수(Fmax)에서 상술한 동기화 과정을 수행하여, 최소 주파수(Fmin)에서의 제어전압(Vmin)과 최대 주파수(Fmax)에서의 제어전압(Vmax)을 검출한다. 검출된 최소 제어전압(Vmin)과 최대 제어전압(Vmax)은 연산부(44)의 제어에 따라 ADC(41)를 통해 메모리(46)에 저장된다. 이 후, 연산부(44)는 메모리(46)에 저장된 각 제어전압(Vmin, Vmax)을 상수값으로 하여 최소 주파수(Fmin)와 최대 주파수(Fmax) 사이의 각 주파수별 제어전압을 산출하며, 산출된 제어전압을 DAC(42)를 통해 국부발진기(38)에 인가함으로써 해당 주파수에서 동기를 획득할 수 있도록 한다.
이와 같이, 본 발명은 최초 구동 시 위상동기가 획득되어 결정된 주파수별 국부발진기(38) 제어전압을 A/D컨버터를 이용하여 메모리(46)에 저장하고, 새로운 주파수로 변경되면 메모리(46)에 저장된 제어전압에 기초하여 해당 주파수에서의 제어전압을 산출하여 사용하도록 하고 있다.
도 4는 본 발명에 따른 주파수 위상동기장치의 제어 흐름도이다.
주파수 위상동기장치의 구동이 개시되면, 최소 주파수(Fmin)와 최대 주파수(Fmax)에서 상술한 동기화 과정을 수행하여, 최소 주파수(Fmin)에서의 제어전압(Vmin)과 최대 주파수(Fmax)에서의 제어전압(Vmax)을 검출한다(S10).
검출된 최소 제어전압(Vmin)과 최대 제어전압(Vmax)은 ADC(41)를 통해 디지털신호로 변환되어 메모리(46)에 저장된다(S12).
이 후, 연산부(44)는 사용자가 위상동기를 획득하고자 하는 주파수를 선택하였는지 여부를 판단하여(S14), 사용자가 소정 주파수를 선택한 경우 메모리(46)에 저장된 각 제어전압(Vmin, Vmax)에 기초하여 선택된 주파수에서의 제어전압을 산출한다(S16).
연산부(44)는 디지털형식으로 산출된 제어전압을 DAC(42)를 통해 아날로그 신호로 변환하여(S18), 아날로그 신호 형태의 제어전압을 국부발진기(38)에 인가한다(S20).
이상 설명한 바와 같이, 본 발명은 구동 초기에 최소 주파수(Fmin)와 최대 주파수(Fmax)에서만 직접 동기화 과정을 수행하여 제어전압을 검출하고, 소정 주파수에 대한 국부발진기(38)의 제어전압은 주파수 변화에 따라 제어전압이 선형적으로 변하는 특성을 이용하여, 앞서 구한 최소 주파수(Fmin)에서의 제어전압(Vmin)과 최대 주파수(Fmax)에서의 제어전압(Vmax)에 따라 제어부가 산출하여 사용하도록 하고 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 설명한 바와 같이, 본 발명의 주파수 위상동기장치 및 위상동기방법은 구동 초기에 최소 주파수(Fmin)와 최대 주파수(Fmax)에서만 직접 동기화 과정을 수행하여 제어전압을 검출하고, 소정 주파수에 대한 국부발진기의 제어전압은 주파수 변화에 따라 제어전압이 선형적으로 변하는 특성을 이용하여, 앞서 구한 최소 주파수(Fmin)에서의 제어전압(Vmin)과 최대 주파수(Fmax)에서의 제어전압(Vmax)에 따라 제어부가 산출하여 사용하도록 하고 있다.
이에 따라, 각 주파수별 제어전압을 신속하게 획득하여 위상 동기시간을 단축할 수 있다.

Claims (2)

  1. 소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서의 위상 동기를 위한 제어전압을 메모리에 저장하는 단계;
    사용자에 의해, 상기 발진주파수 구간 중 위상동기를 원하는 주파수가 선택되는 단계;
    상기 메모리에 저장된 상기 최소 주파수에서의 제어전압 및 상기 최대 주파수에서의 제어전압에 기초하여, 상기 사용자가 선택한 주파수에서 위상동기 획득을 위한 제어전압을 산출하는 단계; 및
    산출된 상기 제어전압을 국부발진기의 초기 동작을 위한 제어전압으로 인가하는 단계를 포함하되,
    상기 제어전압을 산출하는 단계는,
    상기 최대 주파수와 상기 최소 주파수의 차이값인 제1 차이값을 산출하는 단계와;
    상기 최대 주파수에서의 제어전압과 상기 최소 주파수에서의 제어전압의 차이값인 제2 차이값을 산출하는 단계와;
    상기 제1 차이값에 대한 상기 제2 차이값의 비율을 산출하는 단계를 포함하는 것을 특징으로 하는 주파수 위상동기방법.
  2. 제어전압에 의해 발진주파수를 가변하여 출력주파수를 출력하는 국부발진기를 구비하는 주파수 위상동기장치에 있어서,
    소정 발진주파수 구간의 최소 주파수 및 최대 주파수에서의 위상 동기를 위한 제어전압을 디지털신호로 변환하는 A/D컨버터;
    상기 A/D컨버터로부터 상기 최소 주파수 및 최대 주파수에서 출력된 디지털신호가 저장되는 메모리;
    디지털신호 형식의 상기 제어전압을 아날로그신호로 변환하여 상기 국부발진기의 제어전압으로 인가하는 D/A컨버터; 및
    사용자가 원하는 주파수 대역을 선택하면, 상기 메모리에 저장된 상기 최소 주파수 및 최대 주파수에서의 제어전압에 기초하여, 상기 사용자가 선택한 주파수 대역에서의 제어전압을 산출하고 산출된 상기 제어전압을 상기 D/A컨버터를 통해 상기 국부발진기로 인가하는 연산부를 포함하되,
    상기 연산부는,
    상기 최대 주파수와 상기 최소 주파수의 차이값인 제1 차이값을 산출하고, 상기 최대 주파수에서의 제어전압과 상기 최소 주파수에서의 제어전압의 차이값인 제2 차이값을 산출하며, 상기 제1 차이값에 대한 상기 제2 차이값의 비율을 산출하는 것을 특징으로 하는 주파수 위상동기장치.
KR1020060081216A 2006-08-25 2006-08-25 주파수 위상동기장치 및 위상동기방법 KR101354836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081216A KR101354836B1 (ko) 2006-08-25 2006-08-25 주파수 위상동기장치 및 위상동기방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081216A KR101354836B1 (ko) 2006-08-25 2006-08-25 주파수 위상동기장치 및 위상동기방법

Publications (2)

Publication Number Publication Date
KR20080018691A KR20080018691A (ko) 2008-02-28
KR101354836B1 true KR101354836B1 (ko) 2014-01-22

Family

ID=39385680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081216A KR101354836B1 (ko) 2006-08-25 2006-08-25 주파수 위상동기장치 및 위상동기방법

Country Status (1)

Country Link
KR (1) KR101354836B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276890B1 (ko) * 2006-11-15 2013-06-19 엘지전자 주식회사 주파수 위상동기장치 및 방법
KR101699787B1 (ko) * 2010-01-05 2017-01-26 삼성전자주식회사 지연동기루프 회로, 이를 포함하는 반도체 장치 및 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204162A (ja) 2000-12-28 2002-07-19 Kenwood Corp 周波数シンセサイザ、移動通信装置及び発振信号生成方法
KR20040076360A (ko) * 2003-02-25 2004-09-01 엘지전자 주식회사 주파수 위상 동기 장치 및 방법
KR20050078223A (ko) * 2004-01-30 2005-08-04 산요덴키가부시키가이샤 클럭 생성 방법 및 클럭 생성 장치
KR20060097843A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204162A (ja) 2000-12-28 2002-07-19 Kenwood Corp 周波数シンセサイザ、移動通信装置及び発振信号生成方法
KR20040076360A (ko) * 2003-02-25 2004-09-01 엘지전자 주식회사 주파수 위상 동기 장치 및 방법
KR20050078223A (ko) * 2004-01-30 2005-08-04 산요덴키가부시키가이샤 클럭 생성 방법 및 클럭 생성 장치
KR20060097843A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스

Also Published As

Publication number Publication date
KR20080018691A (ko) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4536610B2 (ja) 半導体試験装置
CN101569103B (zh) 频率合成器和由该合成器生成期望频率的输出信号的方法
JP4742219B2 (ja) 電圧制御発振器プリセット回路
JP2006279849A (ja) 電圧保持回路及びクロック同期回路
CN115510388B (zh) 信号同步方法、装置和等离子电源系统
JP5732163B2 (ja) ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置
EP1940018A1 (en) Fm modulator
KR101354836B1 (ko) 주파수 위상동기장치 및 위상동기방법
JP2005072876A (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
JP4955196B2 (ja) 交流信号測定装置
KR100524745B1 (ko) 주파수 위상 동기 장치 및 방법
JP2017112458A (ja) スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
KR101276890B1 (ko) 주파수 위상동기장치 및 방법
US7557662B2 (en) Oscillator and frequency detector
JP2006033414A (ja) 位相同期回路
JP7379057B2 (ja) 発振装置
JP2011127994A (ja) 測定装置及び周波数切替方法
JP6329196B2 (ja) 発振回路及び発振方法
JP6733237B2 (ja) 周波数デルタシグマ変調信号出力装置
JPH0832350A (ja) 周波数シンセサイザ
JP4824591B2 (ja) 同期掃引シンセサイザ
JP2005318088A (ja) Ａ／ｄ変換器のサンプリング周期設定方法およびデジタル式電力計
JP3013859B2 (ja) 周波数シンセサイザ
JP2008011401A (ja) 信号発生器、信号発生方法、試験装置および半導体チップ
JP2011188309A (ja) 周波数シンセサイザ及び周波数シンセサイザの調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee