CN101569103B - 频率合成器和由该合成器生成期望频率的输出信号的方法 - Google Patents

频率合成器和由该合成器生成期望频率的输出信号的方法 Download PDF

Info

Publication number
CN101569103B
CN101569103B CN200780048407.XA CN200780048407A CN101569103B CN 101569103 B CN101569103 B CN 101569103B CN 200780048407 A CN200780048407 A CN 200780048407A CN 101569103 B CN101569103 B CN 101569103B
Authority
CN
China
Prior art keywords
signal
frequency
phase
error
heterogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780048407.XA
Other languages
English (en)
Other versions
CN101569103A (zh
Inventor
P·威尔金森登特
N·克莱默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101569103A publication Critical patent/CN101569103A/zh
Application granted granted Critical
Publication of CN101569103B publication Critical patent/CN101569103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Abstract

根据本发明的频率合成器对模拟振荡器进行数字控制以生成期望频率下的模拟输出信号。数字化电路把从振荡器输出信号得到的反馈信号转换为数字化的多相反馈信号。比较器将数字化的多相反馈信号与参考信号发生器所生成的参考信号进行比较，以生成指示输出信号中的相位误差的误差信号。控制电路根据误差信号来生成控制信号，以控制振荡器输出信号的频率。

Description

频率合成器和由该合成器生成期望频率的输出信号的方法
技术领域
本发明总体上涉及频率合成器，更具体地涉及数字控制的频率合成器。
背景技术
大多数电子通信设备包括频率合成器。传统频率合成器通常使用诸如声表面波(SAW)谐振器等之类的准确参考振荡器来控制可控振荡器生成一个或多个期望频率下的输出信号。电子设备使用输出信号(一个或多个)来控制定时和/或通信操作。
直接数字合成器代表一种类型的频率合成器。直接数字合成器计算用于寻址数值表格的数字序列，从而产生期望输出频率下的波形的采样。合成器通过对所计算的输出序列执行数模转换来产生期望频率下的模拟输出信号。虽然可以在相对较小的电路上制造直接数字合成器，但它们通常令人不满地消耗大量功率，尤其是当以蜂窝通信频率生成输出信号时。
锁相环(PLL)合成器代表另一种类型的频率合成器。PLL合成器使用以位于近似期望频率范围内的某一频率运行的频率可控振荡器来生成输出信号。为了控制振荡器，PLL以预定因子n对振荡器输出信号进行分频。使用模拟相位检测器将经分频的输出与参考频率进行比较，以获得指示输出信号中的相位误差的相位误差信号。PLL根据所确定的相位误差递增地调整振荡器的频率，以控制输出信号的频率。
虽然PLL合成器能够高效地工作于诸如蜂窝通信频率等之类的高频下，但PLL合成器的模拟控制组件很难被制造在主要针对数字逻辑电路而设计的硅芯片上。该制造难度随硅芯片尺寸的减小而增加。此外，传统PLL的环带宽通常过窄，以至于无法抑制远离期望频率的频率下的振荡器相位噪声。因此，传统PLL合成器通常需要被设计用于抑制非期望振荡器相位噪声的附加谐振电路。由于这些谐振电路需要较大的芯片面积，所以造成了额外的制造困难。此外，这些谐振电路可能发生耦合，从而引起非期望的干扰效应。
发明内容
本发明通过提供一种数字控制的模拟频率合成器解决了这些问题。根据本发明，所述合成器包括：振荡器、数字化电路、参考信号发生器、比较器和控制电路。数字化电路把从振荡器输出信号得到的反馈信号转换为数字化多相反馈信号。在一个实施例中，反馈信号可以包括第一和第二相位分量(如同相和正交分量)，并且数字化电路可以直接对第一和第二相位分量进行采样和数字化，以生成多相反馈信号。在另一实施例中，数字化电路可以在不同时间对反馈信号进行采样，以生成第一和第二相位分量，然后对所生成的第一和第二相位分量进行数字化，以生成多相反馈信号。
比较器将数字化多相反馈信号与参考信号发生器所生成的参考信号进行比较。比较器的输出包括指示输出信号中的相位误差的误差信号。控制电路根据误差信号来生成控制信号，以控制振荡器输出信号的频率。
在某些实施例中，频率合成器还可以包括噪声抑制器，噪声抑制器被配置用于根据误差信号抑制来自振荡器输出信号的噪声。一个示例性噪声抑制器包括延迟元件、数模转换器和调制器。延迟元件将输出信号延迟预定延迟，并且数模转换器将误差信号的至少一部分转换为模拟误差信号。调制器根据模拟误差信号来调制振荡器输出信号的延迟版本，以抑制来自振荡器输出信号的噪声。
在另一实施例中，频率合成器可以包括温度控制器，温度控制器被配置为补偿由温度变化引起的振荡器输出中的误差。一个示例性噪声抑制器测量频率合成器的温度，并根据所测量的温度来生成调整信号。接着，频率合成器使用调整信号来补偿基于温度的误差。
附图说明
图1示出了根据本发明的一个实施例的频率合成器的框图。
图2示出了图1的频率合成器的第一示例性数字化电路的框图。
图3示出了图1的频率合成器的第二示例性数字化电路的框图。
图4示出了图1的频率合成器的示例性DSP的框图。
图5示出了图4的DSP的第一示例性比较器的框图。
图6示出了图4的DSP的第二示例性比较器的框图。
图7示出了图4的DSP的第一示例性控制电路的框图。
图8示出了图4的DSP的第二示例性控制电路的框图。
图9示出了图1的频率合成器的可选噪声抑制器的框图。
具体实施方式
本发明提供了一种可以被制造在较小的硅芯片上而不会消耗大量功率的频率合成器。图1示出了根据本发明的一个示例性频率合成器10。频率合成器10包括：振荡器12、数字化电路20和数字信号处理器(DSP)30。在某些实施例中，如下所述，频率合成器10还可以包括噪声抑制器60。振荡器12生成期望频率下的模拟输出信号So。振荡器12可以是具有电子可控频率的任何类型的振荡器，包括但不限于：电感-电容谐振电路振荡器、声表面波振荡器或多频振荡器。振荡器还可以以多个期望输出频率工作，然后用数字除法器(digitaldivider)对振荡器的输出进行拆分，以产生多相反馈信号Sf。数字化电路20和DSP 30协作以生成控制输出信号So的频率的控制信号14。一般地，数字化电路20生成数字化多相反馈信号，数字化多相反馈信号的分量(例如I、Q对或笛卡尔坐标)可用于确定采样时刻振荡器12的瞬时相位。DSP 30对多相反馈信号进行处理，以计算输出信号So中的相位误差并生成用于校正相位误差的控制信号。下文就具有同相(I)和正交(Q)相位分量的多相信号来对本发明进行描述。然而，应理解的是，具有与0到2π之间的特定相位唯一关联的至少两个相位相关分量的其他多相信号也是适用的。例如，具有两个相对偏移四分之一周期的三角分量的多相信号是适用的。可选地，具有经低通滤波以创建正弦波、三角波或锯齿波的方波分量的多相信号也是适用的。
图2示出了根据一个实施例的数字化电路20的框图。对于该实施例，输入至数字化电路20的反馈信号Sf包括具有I和Q分量的模拟多相反馈信号Sf(If，Qf)。模拟多相反馈信号Sf(If，Qf)可以从当振荡器12包括正交振荡器12时所产生的多相输出信号So(Io，Qo)得到。正交振荡器具有两个在相位上相对偏移四分之一周期的输出，其可以通过以四倍期望频率运行任何类型的振荡器，并使用两级移位寄存器进行四分频以提供平衡的I和Q分量(I、Q、和)来进行构造。正交振荡器还可以通过以两倍期望频率运行振荡器，并使用两个边沿为二分频逻辑电路提供时钟来进行构造。可选地，模拟多相反馈信号Sf(If，Qf)可以通过将输出信号So的一部分耦合到90°分相电路中而得到。应当理解的是，还可以使用其他用于得到多相反馈信号Sf(If，Qf)的方法。
图2的数字化电路20包括采样电路22、参考时钟24和模数转换器26。采样电路22在由参考时钟24限定的采样时间ts对I或Q分量进行采样。参考时钟24可以包括在期望采样时间ts输出脉冲的石英晶体振荡器或SAW振荡器。模数转换器26对期望采样时间的I和Q采样进行数字化，以生成具有数字同相分量I[k]和数字正交分量Q[k]的数字化多相反馈信号。模数转换器26可以包括任何已知模数转换器。例如，对于高速操作，模数转换器26可以包括闪速(FLASH)模数转换器。
图3示出了由单相反馈信号Sf生成数字化多相反馈信号的数字化电路20的可替换实施例。根据该实施例的数字化电路20包括：采样电路22a、22b、参考时钟24、模数转换器26和延迟元件28。如上所述，采样电路22a在由参考时钟24提供的采样时间ts对反馈信号Sf进行采样，以生成反馈信号的同相分量的采样。延迟元件28将采样时间延迟预定量(Δ)，并且采样电路22b在经延迟的采样时间(ts+Δ)对反馈信号Sf进行采样，以生成反馈信号的正交分量的采样。例如，延迟元件28可以将采样时间相对于期望频率延迟1/4周期。在某些实施例中，延迟元件28可以将采样时间相对于期望频率延迟1/4周期的奇数倍。模数转换器26对I和Q采样进行数字化，以生成具有数字同相分量I[k]和数字正交分量Q[k]的数字化多相反馈信号。
当振荡器频率是参考时钟频率的整数倍时，数字化多相反馈信号包括恒定值。如果振荡器频率不是参考时钟频率的整数倍，那么多相反馈信号以振荡器频率与最接近的整数倍参考时钟频率之间的差(此处称为差频dW)所给出的速率在复平面内旋转。对于每个输出信号频率，该旋转进程是已知的，因此能够通过去除多相反馈信号的旋转(de-rotate)将其去除。在基于已知差频dW的去除旋转后，任意剩余相差指示在期望振荡器输出信号频率与实际振荡器输出信号频率之间的差相等的频率误差。
DSP 30对数字化多相反馈信号进行处理，以确定该误差，并为振荡器12生成相应的控制信号以便校正误差。图4(改变了电路的拼写)示出了根据本发明的一个示例性DSP 30。DSP 30包括参考信号发生器32、比较器34、环路滤波器36和控制电路38。参考信号发生器32生成与期望频率相对应的参考信号R。比较器34将多相反馈信号与参考信号进行比较，以去除多相反馈信号的旋转，并生成指示存在于输出信号So中的相位误差的误差信号φ[k]。环路滤波器36对误差信号φ[k]进行滤波，以生成经滤波的误差信号φ′[k]，并且控制电路38根据经滤波的误差信号φ′[k]生成振荡器控制信号。应当理解的是，参考信号发生器32、比较器34、环路滤波器36和控制电路38可以以软件、硬件或其任意组合的形式实现。
参考信号发生器32所生成的参考信号对应于期望频率。具体而言，参考信号是由从参考振荡器24得到的采样速率下的一连串数字值，所述一连串数字值模拟当振荡器12以期望的瞬时频率和相位工作时数字化多相反馈信号的预期变化。期望频率和相位可以与运行于固定频率的振荡器12相对应，或者可以与以期望方式被改变或调制的频率相对应。例如，使用极性调制发射机，变化频率可以对应于以期生成任意已调信号的频率和相位调制。应当理解的是，如V.Petrovic等人的“Polar-Loop Transmitter”，Bath School of Electrical Engineering，1979年3月中描述的，可以通过将本发明扩展为控制发射机所使用的输出信号的相位和幅度这二者从而产生具有期望频率和期望调制的输出信号，将此特征用于极性环发射机。
比较器34将数字化参考信号与数字化多相反馈信号进行比较，以生成误差信号φ[k]。如以下更详细的描述的那样，比较器34可以使用具有I和Q分量的多相反馈和参考信号来执行比较。可选地，比较器34可以将多相反馈信号转换为单相反馈信号，并使用单相反馈信号和单相参考信号来执行比较。当振荡器频率等于期望频率时，误差信号是常量。当该常量被随意设置为0时，非零误差信号φ[k]指示输出信号So中存在相位误差以及相位误差的大小。
环路滤波器36根据任意已知方法对误差信号φ[k]进行滤波，以生成经滤波的误差信号φ′[k]。一般地，环路滤波器36使用累加器(accumulator)计算误差信号φ[k]的积分。接着，环路滤波器36将经积分的误差信号部分与未经积分的误差信号部分进行合并，以形成比例积分(PI)控制系统。经积分的和未经积分的部分确定了环带宽和阻尼因子。当环受临界阻尼时，即当阻尼因子为1时，环路滤波器36在频率调整时段期间提供最佳瞬时稳定。
控制电路38将经滤波的误差信号φ′[k]转换为控制振荡器12所需的任何形式。例如，当振荡器12包括射极耦合多频振荡器时，控制电路38可以将经滤波的误差信号φ′[k]转换为模拟电流控制信号。可选地，当振荡器12包括压控振荡器(VCO)时，控制电路38可以将经滤波的误差信号φ′[k]转换为模拟电压控制信号。如以下进一步讨论的那样，控制电路38还可以采用二进制开关单元(如电感器电容器或电阻器)，以将经滤波的误差信号φ′[k]直接转换为数字调谐振荡器的数字电压或电流控制信号。
图5示出了一个包括复数乘法器40和相位变换器42的示例性比较器34。对于该实施例，参考信号R包括以笛卡尔坐标表示的数字化多相参考信号R[k]。例如，多相参考信号R可以包括同相分量(RI[k]＝cos(dW·t[k])和正交分量(RQ[k]＝sin(dW·t[k])，其中R[k]＝RI[k]+jRQ[k]，并且t[k]是第k个采样时刻的时间。当复数乘法器40包括全复数(full complex)乘法器时，复数乘法器40通过分别将多相参考信号的I和Q分量与多相反馈信号的I和Q分量合并，来去除多相反馈信号的旋转。所生成的多相误差信号(I′[k]，Q′[k])表示存在于输出信号So中的同相和正交误差。
相位变换器42通过将多相误差信号转换为单相误差信号来生成误差信号φ[k]。一般地，相位变换器42通过将多相误差信号的I′[k]和Q′[k]笛卡尔坐标转换为极坐标来执行该转换，以生成误差信号φ[k]。相位变换器42可以使用任意已知方式来执行该转换。例如，当I和Q是正弦和余弦分量时，相位变换器42可以计算多相误差信号的I和Q分量的反正切值，以将误差信号从笛卡尔坐标转换为极坐标。在一个实施例中，相位变换器42使用Cordic算法来执行反正切计算。可选地，当I和Q是对称波形(即对称三角波形、对称正弦/余弦波形等)时，误差信号φ[k]指I和Q中较小的一个与I和Q中较大一个的幅度无关比值。该比值可以被用于对查找表进行索引，以确定误差信号φ[k]。在另一示例中，DSP 30可以记住所观测的I或Q分量的峰值，并且可以将I和Q值对峰值进行归一化。在又一示例中，DSP 30可以控制振荡器输出信号的幅度，以使得I[k]和Q[k]的峰值等于最大数字值。这种选择无需计算比值，并且在使用三角波形的情况下，可以在无需任何查找表转换的情况产生与I[k]或Q[k]相等的误差信号。
当多相反馈信号的正交分量较小时，可以用半复数乘法器40取代上述全复数乘法器40，所述半复数乘法器40使用多相参考信号的正交部分RQ[k]来去除多相反馈信号的正交部分Q[k]的旋转。误差信号φ[k]可以由所生成的正交误差信号Q′[k]得到。在某些情况下， φ [ k ] ≅ Q ′ [ k ] .
图6示出了另一示例性比较器34，比较器34包括相位变换器42和合并器44。对于该实施例，参考信号R包括以极坐标表示的数字化相位信号Rθ。相位变换器42根据任意已知方法将多相反馈信号转换为单相反馈信号θ[k]。例如，当多相信号包括I和Q相位分量时，相位变换器42可以使用任意已知的反正切算法(如上述Cordic算法)来执行转换。合并器44通过从单相反馈信号θ[k]中减去相位信号Rθ来去除单相反馈信号θ[k]的旋转，以生成误差信号φ[k]。
在环路滤波器36对误差信号进行滤波后，控制电路38生成控制信号，以根据经滤波的误差信号φ′[k]来控制振荡器12。对于模拟振荡器，控制电路38首先将经滤波的误差信号转换为模拟控制信号。与控制振荡器12相关联的所需准确度可能高于传统数模转换器的准确度。例如，当振荡器频率为2GHz时，控制振荡器12达到20Hz的准确度(在某指定抖动带宽中测得的20Hz抖动)需要108的准确度。这种级别的准确度需要具有至少27位分辨率的单调数模转换器。
在一个实施例中，可以使用两个14位数模转换器来生成粗略(coarse)和精细的控制信号，其中精细控制信号的范围大约是粗略信号的一个最低有效位(LSB)的值的两倍。在这种情况下，控制电路38设置粗略数模转换器，以使得精细数模转换器工作在其范围的中部。
在可替换的实施例中，如图7所示，控制电路38可以使用具有有限字长的数模转换器。图7中的控制电路38包括累加器50、寄存器52、M位数模转换器54和滤波器56。对于该示例，假设经滤波的误差信号φ′[k]包括具有M个最高有效位和L个最低有效位的数字字。在每个时钟脉冲处，累加器50将当前经滤波的误差信号φ′[k]与来自先前迭代的存储在寄存器52中的L个位进行合并，并将新值存储在寄存器52中。累加器50可以采用饱和算术，在饱和算术中当发生溢出时和受限于最大位值。对寄存器52施加时钟脉冲的速率可以是对累加器50施加新误差信号的速率的任意倍。较高的倍数将引起降低的量化噪声的谱密度，从而引起较低的振荡器相位噪声谱密度。
数模转换器54从寄存器52提取M个最高有效位，并将它们转换为模拟信号。滤波器56根据任意已知手段对模拟信号进行低通滤波，以生成控制信号。接着，寄存器52将M个最高有效位设置为0，而令未使用的L个最低有效位保持不变，以用于下次迭代。因此，尽管最低有效位的结果被延迟，但是不会将其丢失。如此一来，控制信号的平均值以所期望的最高准确度等于经滤波的误差信号φ′[k]。
图7的实施例中的控制电路38使数模转换器54的输出在两个或更多个相邻值之间抖动，以提供期望的平均值。所生成的噪声谱被稀疏的扩展在较宽的频率范围上，以使得噪声谱密度低到足以满足指定抖动带宽内的期望频率抖动。Northcutt等人的美国专利号6,278,867还描述了该控制电路的示例。
在另一可替换实施例中，控制电路38可以完全避免直接的数模转换。例如，如图8所示，经滤波的误差信号φ′[k]可以控制改变电感-电容谐振电路的调谐的二进制开关电容器。图8中的控制电路38包括一组与电感器L并联的电容器，这组电容器的电容值构成二进制序列，如C、C/2、C/4、C/8等。在来自经滤波的误差信号的位的控制下，接通或断开该组电容器。实际上，当电容器断开时，其贡献(contribution)没有变为零，但总电容改变，例如从初始电容改变为初始电容和C的和、初始电容和C/2的和等。每个开关电容器仅具有两个可能的值，因此可以使用控制信号的适当位选择这两个可能的值。这些电容器还可以或多或少地在它们的两个值间连续可变，以允许一位控制信号过渡平滑执行，从而减小振荡器的噪声谱边带。电感-电容谐振电路可以是振荡器12的维持环(sustaining loop)的一部分，以使得电感-电容谐振电路以期望频率振荡，从而产生模拟多相反馈信号。应当理解的是，该实施例需要单调控制电路。上述问题可以按类似方式加以解决。
对于数字控制的振荡器12，控制电路38可以直接向振荡器12输出经滤波的误差信号φ′[k]的M+L位。可选地，控制电路38可以输出来自图7中所示的寄存器52的经滤波的误差信号φ′[k]的M位。
本发明可以包括用于减少存在于振荡器输出信号So中的相位噪声的噪声抑制电路60。相位噪声可以包括环内相位噪声，所述环内相位噪声源自反馈环内的组件(如振荡器12)和/或源自环路滤波器36和/或控制电路38中的多种无源组件中的热噪声。相位噪声还可以包括环外相位噪声，所述环外相位噪声源自反馈环外的组件，如参考信号发生器32。由于与数模转换器相关联的有限字长的缘故，当经滤波的误差信号φ′[k]在两个量化步长间振荡时，也可能产生相位噪声。上述计算误差信号φ′[k]并对其进行处理可以解决最后这种类型的相位噪声。
一旦频率合成器10被锁定在期望频率上，由于环内和环外相位噪声的缘故，多相误差信号(I′[k]，Q′[k])和经滤波的误差信号φ′[k]一般仅呈现出较小的波动。环内相位噪声可以通过反馈环响应来抑制，反馈环响应具有高通频率响应特性，高通频率响应特性抑制接近于期望频率的噪声。本文中，将这样的噪声称为近载波相位噪声。环外相位噪声可以通过环路滤波器36的频率响应来抑制，环路滤波器36的频率响应具有低通滤波器特性，低通滤波器特性抑制反馈环带宽外的相位噪声。因此，为了最小化总相位噪声，选择反馈环的带宽，以在环内和环外噪声成分间折中。
如图9所示，为了进一步抑制相位噪声，频率合成器10可以包括噪声抑制器60。噪声抑制器60对从DSP 30馈送来的误差信号φ[k]进行处理，以抑制来自振荡器输出信号So的相位噪声。作为结果，噪声抑制器60可以抑制高达相位采样频率的一半的相位噪声。
噪声抑制器60基于误差信号φ[k]对振荡器输出信号So进行延迟和调制，以抑制来自振荡器输出信号So的噪声。更具体地，噪声抑制器60包括数模转换器62、低通滤波器64、延迟元件66和调制器68。数模转换器62将误差信号φ[k]转换为模拟误差信号φ(t)，并对模拟误差信号φ(t)进行滤波以将其带宽限制为数模转换器64采样率一半的奈奎斯特频率。延迟元件66对振荡器输出信号So进行延迟，以匹配存在于调制器68输入处的模拟误差信号φ(t)中的、相对于数字化电路20的输入的延迟。延迟元件66可以包括传输线、SAW或玻璃延迟线、全通网络、或现有技术中已知的任何其他延迟元件。调制器68利用经滤波的模拟误差信号对经延迟的振荡器输出信号进行调制，以对来自输出信号的相位噪声进行解调。所生成的修正输出信号So′具有相对于振荡器输出信号So而言减小了的相位噪声。当延迟元件66所引入的延迟与经滤波的模拟误差信号的延迟准确匹配时，来自期望频率的较宽范围的相位噪声将得到抑制。然而，如果延迟元件66未与误差信号延迟准确匹配，那么仅有很低的频率相位噪声得到抑制。
应当理解的是，锁定的频率合成器的相位噪声可以具有远远小于满量程(full scale)相位值(即±π)的RMS值。例如，如果误差信号φ[k]是24位字，那么锁定的频率合成器的10的RMS相位噪声相对于π可以是-60dB。在本例中，如果误差信号φ[k]的M个最高有效位会有改变的话，也不会产生很大改变。因此，为了噪声抑制，将数字误差信号φ[k]的仅仅L个最低有效位(即16个最低有效位)转换为模拟误差信号φ(t)就应当足够了。在这种情况下，如图9所示，噪声抑制器60还可以包括移位器70，移位器70仅向数模转换器62输出数字误差信号φ[k]的L个最低有效位。可选地，移位器70可以包括标量乘法器70，标量乘法器70将RMS相位噪声有效地放大为将数模转换器62的动态范围基本填满的值。这使得数模转换器62更高效地运行。应当理解的是，数模转换器62所要转换的位数直接影响误差信号延迟，从而影响由延迟元件66施加于振荡器输出信号的延迟。因此，可以对移位器70输出的位数和延迟元件66的延迟加以选择，以在临界频率范围最佳地抑制输出信号的相位/频率噪声。
根据本发明的频率合成器10具有较宽的环带宽。因此，环带宽内的相位噪声倾向于等于参考振荡器24的相位噪声乘以输出信号频率和参考信号频率之比。上述相位噪声抑制技术扩展了满足此相位噪声特性的环带宽部分。无论如何，由于环内相位噪声直接正比于参考振荡器24的相位噪声，并且参考振荡器24的相位噪声很大程度上取决于谐振器的品质因数(Q-factor)，所以谐振器选择是重要的参考振荡器设计参数。同其他振荡器相比，在接近期望频率处，石英晶体振荡器往往具有较好的相位噪声特性，而远离期望频率时，往往具有较差的相位噪声特性。此外，很难在几十MHz以上的频率制造基模石英晶体。在几百MHz的范围内，可以用具有出众相位噪声特性的SAW谐振器制造参考振荡器。本发明还可以包括温度补偿。虽然石英晶体振荡器在某些工作频率具有极好的温度稳定性，但它们不具有工作于蜂窝频率下的移动通信设备所需的准确度或温度稳定性。此外，尽管SAW谐振器具有良好的准确度和相位噪声特性，但是SAW谐振器的温度稳定性比晶体振荡器的温度稳定性要差。本发明包括用于解决与传统谐振器相关联的温度稳定性问题的数字温度补偿。
一种温度补偿技术包括检测从准确发射机(如蜂窝基站)接收的信号中的频率误差。基于所检测的频率误差，对参考信号发生器32进行控制以产生数字参考信号序列，所述数字参考信号序列将使得振荡器12被调整为用于补偿误差的频率。在现有技术中，诸如可变电容二极管等之类的调谐组件根据所接收的信号对参考振荡器加以校正。Dent等人的美国专利号6,768,389中公开了该技术的一个示例。应当理解的是，本发明的频率合成器10可以使用该技术来校正振荡器12中的温度变化。
所希望的是，当首次加电时，频率合成器10就将产生近乎准确的输出频率，而无需等待接收准确信号。因此，需要一种在无需等待所要接收的准确信号的情况下补偿温度变化的技术。这能够包括用于测量温度的温度测量电路以及用于事先存储与不同温度相关联的补偿值的查找表。Northcutt等人的美国专利号6,278,867公开了该技术的一个示例。′867专利特别描述了用于根据来自温度传感器的温度测量来应用预存储的温度补偿校正值的方法，以及用于在每当设备正在接收具有已知准确频率的信号时自动精化(refine)预存储的温度校正值的方法。应当理解的是，本发明的频率合成器10可以使用该技术来校正振荡器12中的温度变化。
可以通过改变参考信号发生器32所生成的相位旋转速率来应用温度补偿，而不是调整振荡器输出。考虑以下示例。如果振荡器12输出的输出信号So的期望频率为Fo，并且估计的参考信号发生器32所输出的参考信号的参考频率为Fref，那么F0/Fref的比值将具有整数部分N和分数部分dN，使得Fo＝Fref(N+dN)或N+dN＝Fo/Fref。因此，如果将参考频率Fref选为期望频率值范围内的中心频率值，并且用Fref除以某个预定的固定整数N，那么能够通过使dN的取值大约从-0.5到+0.5来使期望频率Fo增加或减小大约中心频率的程度，从而给出1X Fref的总调谐范围。
参考信号发生器32通过生成适当的cos[dWk]和sin[dWk]值的序列，利用dN的值来生成反馈信号的顺时针或逆时针旋转，其中dWk＝2πk(dN)Fref。如果k＝K/Fref，那么dWk＝|2πkdN|模2π，为了计算dWk＝|2πkdN|模2π，只要计算|KdN|模1就足够了。因此，在每个参考时钟周期可以将dN添加至累加器，其中，当dN变为大于0.5或小于-0.5时，允许累加器溢出(回转(wrap around))。还可以通过从一个采样周期到下一采样周期改变dN的值来对输出频率应用频率调制。这可以被用作用于生成任意调制的极性调制系统的一部分。
首先可以通过读取温度传感器来确定参考信号发生器32的温度，并在将多个参考频率与不同温度相关联的预定义查找表中查找参考频率Fref的值，来获得对于经温度调整的参考频率Fref的估计。当期望频率被用作接收机中的本地振荡器频率以接收具有已知准确频率的信号时，接收机能够进一步确定其自身相对于已知信号频率的频率误差，从而针对参考频率Fref确定更准确的值。然后，使用更准确的值来更新所存储的温度校准值的表格。
如果从温度校正表获得的参考频率Fref的初始准确度不足以正确地对信号进行解码，或误差大于通信信道间隔的一半以至于接收机锁定在错误的信道上，那么可以使用Croft等人的美国专利申请号5,774,799中所描述的方法来获取信号并校正温度校正表格中的所存储的参考频率Fref的估计。本文中还并入了′799专利，以供参考。
当在参考信号发生器32中使用高频SAW振荡器来生成数字无线电设备的频率合成器部分的参考频率时，可能还希望使用相同SAW振荡器来得到其他所需频率，如CDMA码片速率的通信位速率。这可以通过例如使用直接数字频率合成(DDS或DDFS)来实现，直接数字频率合成(DDS或DDFS)是一种已知技术，其基于使累加器递增以形成值Wt，然后使用正弦或余弦查找表或同时使用这两者来生成正弦波。可以对所生成的正弦波进行低通滤波以去除原始数字量化的基本上所有的痕迹(vestige)，从而提供时间连续的时钟信号。可以使用限幅电路(slicer circuit)来对时钟信号进行限幅(square up)，以提供适于驱动数字逻辑电路的低抖动时钟信号。
由于当使用本发明时较宽的环带宽所引起的相位噪声抑制更为优良，因此在某些情况下，可以用较小和较低品质值的谐振器来构建振荡器12或根本不使用谐振器，举例而言，通过使用诸如射极耦合多频振荡器或Dent的美国专利号5,654,677中所公开的四层二极管等效电路等之类的多频振荡器技术。
上述频率合成器使用数字信号处理技术来控制振荡器和参考信号发生器。因此，可以用更少的位于集成电路外部的模拟和分立组件来构造频率合成器10。此外，频率合成器10更易于被集成在硅芯片上。这使芯片设计者能够随着改进的数字芯片技术的不断发展，而减小尺寸、芯片面积和功耗。因此，本发明的频率合成器10可以被制造在具有亚微米几何学要求的硅芯片上。
毫无疑问，可以在不偏离本发明实质特征的前提下，以此处特别记载的方式以外的方式实现本发明。无论从哪方面看，这些实施例都应被看作是说明性的而非限制性的，并且所附权利要求意在涵盖落于其含义和等效范围内的所有改变。

Claims (44)

1. 一种用于生成期望频率下的输出信号的模拟频率合成器，所述模拟频率合成器包括：
振荡器，用于生成模拟输出信号；
数字化电路，用于把从输出信号得到的反馈信号转换为数字化的多相反馈信号；
参考信号发生器，用于生成数字化的参考信号；
比较器，用于将所述多相反馈信号与所述参考信号进行比较，以生成指示所述输出信号中的相位误差的误差信号；以及
控制电路，用于根据误差信号来生成控制信号，以控制输出信号的频率，
其中所述误差信号包括M个最高有效位和L个最低有效位，并且其中所述控制电路根据误差信号的M个最高有效位来生成控制信号。
2. 根据权利要求1所述的频率合成器，其中所述反馈信号包括第一和第二相位分量，并且其中所述数字化电路分别对反馈信号的第一和第二相位分量进行采样和数字化。
3. 根据权利要求2所述的频率合成器，其中所述第一和第二相位分量包括同相分量和正交相位分量。
4. 根据权利要求1所述的频率合成器，其中所述数字化电路在不同的采样时间对反馈信号进行采样，以生成第一和第二相位分量。
5. 根据权利要求1所述的频率合成器，其中所述参考信号包括单相参考信号。
6. 根据权利要求5所述的频率合成器，其中所述比较器包括：
相位变换器，用于根据多相反馈信号来确定单相反馈信号；以及
相位变换器后的合并器，用于从所述单相反馈信号中减去所述单相参考信号，以生成误差信号。
7. 根据权利要求1所述的频率合成器，其中所述参考信号包括多相参考信号。
8. 根据权利要求7所述的频率合成器，其中所述比较器包括：
全复数乘法器，用于根据多相反馈信号和多相参考信号来确定多相误差信号；以及
全复数乘法器后的相位变换器，用于通过将多相误差信号转换为单相误差信号来确定误差信号。
9. 根据权利要求7所述的频率合成器，其中所述比较器包括半复数乘法器，用于根据多相反馈信号的正交相位分量和多相参考信号的正交相位分量来确定多相误差信号的正交相位分量。
10. 根据权利要求9所述的频率合成器，其中所述比较器还包括半复数乘法器后的相位变换器，用于将多相误差信号的正交相位分量转换为误差信号。
11. 根据权利要求1所述的频率合成器，其中所述参考信号发生器根据与振荡器相关联的已知频率误差来生成参考信号。
12. 根据权利要求1所述的频率合成器，还包括温度控制器，被配置为：
测量频率合成器的温度；
根据所测量的温度来生成调整信号；以及
将所述调整信号输出到所述参考信号发生器以补偿由温度变化引起的频率误差。
13. 根据权利要求1所述的频率合成器，还包括：噪声抑制器，被配置为根据误差信号来抑制来自输出信号的相位噪声。
14. 根据权利要求13所述的频率合成器，其中所述噪声抑制器包括：
延迟元件，用于将输出信号延迟预定延迟；
数模转换器，用于将误差信号的至少一部分转换为模拟误差信号；以及
调制器，用于根据模拟误差信号来调制输出信号的延迟版本，以抑制来自输出信号的相位噪声。
15. 根据权利要求14所述的频率合成器，其中所述预定延迟同与调制器输入处的模拟误差信号相关联的延迟相匹配。
16. 根据权利要求14所述的频率合成器，其中所述数模转换器将L个最低有效位转换为模拟误差信号。
17. 根据权利要求14所述的频率合成器，其中所述振荡器包括低Q谐振器。
18. 根据权利要求1所述的频率合成器，其中所述输出信号包括第一和第二相位分量。
19. 根据权利要求18所述的频率合成器，其中所述第一分量是同相分量，并且其中所述第二分量是正交相位分量。
20. 根据权利要求18所述的频率合成器，其中所述输出信号包括平衡的同相和正交相位分量。
21. 根据权利要求1所述的频率合成器，还包括分频器，被配置为以预定因子对输出信号进行分频，以生成反馈信号。
22. 根据权利要求1所述的频率合成器，其中所述控制信号包括模拟电压控制信号、模拟电流控制信号、数字电压控制信号和数字电流控制信号之一。
23. 根据权利要求1所述的频率合成器，还包括用于对误差信号进行滤波的环路滤波器，其中所述控制电路根据经滤波的误差信号来生成控制信号，以控制输出信号的频率。
24. 一种由具有振荡器的模拟频率合成器生成期望频率下的输出信号的方法，所述方法包括：
生成模拟振荡器输出信号；
把从输出信号得到的反馈信号转换为数字化的多相反馈信号；
生成数字化的参考信号；
将所述多相反馈信号与所述参考信号进行比较，以生成指示所述输出信号中的相位误差的误差信号；
根据误差信号来生成控制信号；以及
用控制信号来控制振荡器的频率，以控制输出信号的频率，
其中所述误差信号包括M个最高有效位和L个最低有效位，并且其中控制所述频率包括根据误差信号的M个最高有效位来控制所述频率。
25. 根据权利要求24所述的方法，其中所述反馈信号包括第一和第二相位分量，并且其中转换反馈信号包括分别对反馈信号的第一和第二相位分量进行采样和数字化。
26. 根据权利要求25所述的方法，其中所述第一和第二相位分量包括同相分量和正交相位分量。
27. 根据权利要求24所述的方法，其中转换反馈信号包括：
在不同的采样时间对反馈信号进行采样，以生成第一和第二相位分量；以及
对第一和第二相位分量进行数字化。
28. 根据权利要求24所述的方法，其中生成所述参考信号包括生成单相参考信号。
29. 根据权利要求28所述的方法，其中所述比较步骤包括：
将多相反馈信号转换为单相反馈信号；以及
从单相反馈信号中减去单相参考信号，以生成误差信号。
30. 根据权利要求24所述的方法，其中生成所述参考信号包括生成多相参考信号。
31. 根据权利要求30所述的方法，其中所述比较步骤包括：
在复数域中将多相反馈信号与多相参考信号相乘，以确定多相误差信号；以及
将多相误差信号转换为单相误差信号。
32. 根据权利要求30所述的方法，其中所述比较步骤包括：
将多相反馈信号的正交相位分量与多相参考信号的正交相位分量相乘，以确定多相误差信号的正交相位分量；以及
将多相误差信号的正交相位分量转换为单相误差信号。
33. 根据权利要求24所述的方法，其中生成参考信号包括根据与振荡器相关联的已知频率误差来生成参考信号。
34. 根据权利要求24所述的方法，还包括：
测量频率合成器的温度；
根据所测量的温度来生成调整信号；以及
将所述调整信号输出到所述参考信号发生器以补偿由温度变化引起的频率误差。
35. 根据权利要求24所述的方法，还包括：根据误差信号来抑制来自输出信号的相位噪声。
36. 根据权利要求35所述的方法，其中抑制相位噪声包括：
将输出信号延迟预定延迟；
将误差信号的至少一部分转换为模拟误差信号；以及
用模拟误差信号来调制输出信号的延迟版本，以抑制来自输出信号的相位噪声。
37. 根据权利要求36所述的方法，其中所述预定延迟同与模拟误差信号相关联的延迟相匹配。
38. 根据权利要求36所述的方法，其中转换误差信号的至少一部分包括将误差信号的L个最低有效位转换为模拟误差信号。
39. 根据权利要求24所述的方法，其中所述输出信号包括第一和第二相位分量。
40. 根据权利要求39所述的方法，其中所述第一分量是同相分量，并且其中所述第二分量是正交相位分量。
41. 根据权利要求39所述的方法，其中所述输出信号包括平衡的同相和正交相位分量。
42. 根据权利要求24所述的方法，还包括：以预定因子对输出信号进行分频，以生成反馈信号。
43. 根据权利要求24所述的方法，其中所述控制信号包括模拟电压控制信号、模拟电流控制信号、数字电压控制信号和数字电流控制信号之一。
44. 根据权利要求24所述的方法，还包括对误差信号进行滤波，其中生成控制信号包括根据经滤波的误差信号来生成控制信号。
CN200780048407.XA 2006-12-27 2007-12-14 频率合成器和由该合成器生成期望频率的输出信号的方法 Active CN101569103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/616,598 2006-12-27
US11/616,598 US7570123B2 (en) 2006-12-27 2006-12-27 Digitally controlled analog frequency synthesizer
PCT/EP2007/063961 WO2008077820A1 (en) 2006-12-27 2007-12-14 Digitally controlled analog frequency synthesizer

Publications (2)

Publication Number Publication Date
CN101569103A CN101569103A (zh) 2009-10-28
CN101569103B true CN101569103B (zh) 2015-08-19

Family

ID=39004893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780048407.XA Active CN101569103B (zh) 2006-12-27 2007-12-14 频率合成器和由该合成器生成期望频率的输出信号的方法

Country Status (7)

Country Link
US (1) US7570123B2 (zh)
EP (1) EP2100378B1 (zh)
CN (1) CN101569103B (zh)
AT (1) ATE506750T1 (zh)
DE (1) DE602007014100D1 (zh)
TW (1) TW200835162A (zh)
WO (1) WO2008077820A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701299B2 (en) * 2008-06-16 2010-04-20 Phase Matrix, Inc. Low phase noise PLL synthesizer
US8368478B2 (en) * 2009-02-13 2013-02-05 Silego Technology, Inc. Integrated circuit frequency generator
CN102195650B (zh) * 2010-03-11 2017-03-15 中兴通讯股份有限公司 模数转换系统和方法
CN102369706B (zh) * 2010-09-02 2013-10-09 华为技术有限公司 相位偏移和抖动补偿器
RU2452085C1 (ru) * 2011-07-07 2012-05-27 Государственное образовательное учреждение высшего профессионального образования Марийский государственный технический университет Цифровой вычислительный синтезатор для многочастотной телеграфии
US8373463B1 (en) 2011-09-23 2013-02-12 Phase Matrix, Inc. Low phase-noise PLL synthesizer with frequency accuracy indicator
US9112748B2 (en) * 2012-02-13 2015-08-18 Qualcomm Incorporated Reduction of small spurs in transmitters
IN2014MN02315A (zh) * 2012-04-30 2015-08-07 Metrotech Corp
US10459784B2 (en) 2013-06-28 2019-10-29 Infineon Technologies Ag Frequency signal generator, a frequency modulated continuous wave radar system and a method for generating a frequency signal
RU2566961C1 (ru) * 2014-04-14 2015-10-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Поволжский государственный технологический университет" Цифровой синтезатор частот для многочастотной телеграфии
US9628066B1 (en) 2015-09-19 2017-04-18 Oleksandr Chenakin Fast switching, low phase noise frequency synthesizer
CN105187346B (zh) * 2015-09-25 2019-03-05 海能达通信股份有限公司 发射机相位自适应调整的方法以及发射机
CN105429641B (zh) * 2015-12-16 2018-09-07 贵州航天计量测试技术研究所 一种防错锁高性能宽带微波频率合成器
CN115085727A (zh) * 2016-04-22 2022-09-20 康杜实验室公司 高性能锁相环
WO2018157926A1 (en) 2017-03-01 2018-09-07 Telefonaktiebolaget Lm Ericsson (Publ) System for phase calibration of phase locked loop
CN108233924A (zh) * 2018-02-09 2018-06-29 龙营半导体股份有限公司 基于相位调制的emi减少装置及方法
JP2022052507A (ja) * 2020-09-23 2022-04-04 キオクシア株式会社 半導体集積回路、電子機器、および周波数検知方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335680A (zh) * 2000-07-20 2002-02-13 华为技术有限公司 简化的最大似然频差的鉴频信号处理方法及其鉴频器
US6603362B2 (en) * 2000-03-14 2003-08-05 Intersil Americas Inc. Subsampling digitizer-based frequency synthesizer
CN1685613A (zh) * 2002-07-31 2005-10-19 英特尔公司 锁相环
US6993307B2 (en) * 1998-05-29 2006-01-31 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
CN1801691A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 一种正交相位信号产生装置及数据回复电路
CN1647385B (zh) * 2002-04-05 2010-05-26 麦克罗纳斯半导体公司 数据引导的频率捕获环

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4669024A (en) * 1985-10-23 1987-05-26 Westinghouse Electric Corp. Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs
US5198779A (en) 1992-04-29 1993-03-30 Novatel Communications Ltd. Digital oscillator
US5774799A (en) 1996-04-18 1998-06-30 Ericsson Inc. Automatic frequency control with adjacent channel interference protection
US5654677A (en) 1996-06-24 1997-08-05 Ericsson Inc. Relaxation oscillator of reduced complexity using CMOS equivalent of a four-layer diode
JP3395529B2 (ja) 1996-06-28 2003-04-14 三菱電機株式会社 周波数シンセサイザ
US5694088A (en) 1996-07-08 1997-12-02 Maxim Integrated Products, Inc. Phase locked loop with improved phase-frequency detection
US6278746B1 (en) 1998-05-12 2001-08-21 Montreal Networks Limited Timing recovery loop circuit in a receiver of a modem
US6205183B1 (en) 1998-05-29 2001-03-20 Ericsson Inc. Methods of suppressing reference oscillator harmonic interference and related receivers
US6278867B1 (en) 1998-11-25 2001-08-21 Ericsson Inc. Methods and systems for frequency generation for wireless devices
US6483388B2 (en) 2000-06-21 2002-11-19 Research In Motion Limited Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop
US6326851B1 (en) 2000-06-26 2001-12-04 Texas Instruments Incorporated Digital phase-domain PLL frequency synthesizer
US6522176B1 (en) 2001-11-15 2003-02-18 Itt Manufacturing Enterprises, Inc. Low spurious direct digital synthesizer
US7483508B2 (en) * 2001-11-27 2009-01-27 Texas Instruments Incorporated All-digital frequency synthesis with non-linear differential term for handling frequency perturbations
US6768389B2 (en) 2002-09-23 2004-07-27 Ericsson Inc. Integrated, digitally-controlled crystal oscillator
US6867625B1 (en) 2003-09-24 2005-03-15 Itt Manufacturing Enterprises, Inc. Method and apparatus for high frequency digital carrier synthesis from plural intermediate carrier waveforms
US7539716B2 (en) 2005-01-26 2009-05-26 Pentomics, Inc. Method and apparatus for improved direct digital frequency synthesizer
US7577225B2 (en) * 2005-07-28 2009-08-18 Agere Systems Inc. Digital phase-looked loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993307B2 (en) * 1998-05-29 2006-01-31 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6603362B2 (en) * 2000-03-14 2003-08-05 Intersil Americas Inc. Subsampling digitizer-based frequency synthesizer
CN1335680A (zh) * 2000-07-20 2002-02-13 华为技术有限公司 简化的最大似然频差的鉴频信号处理方法及其鉴频器
CN1647385B (zh) * 2002-04-05 2010-05-26 麦克罗纳斯半导体公司 数据引导的频率捕获环
CN1685613A (zh) * 2002-07-31 2005-10-19 英特尔公司 锁相环
CN1801691A (zh) * 2004-12-31 2006-07-12 晨星半导体股份有限公司 一种正交相位信号产生装置及数据回复电路

Also Published As

Publication number Publication date
WO2008077820A1 (en) 2008-07-03
TW200835162A (en) 2008-08-16
DE602007014100D1 (de) 2011-06-01
US20080157881A1 (en) 2008-07-03
EP2100378B1 (en) 2011-04-20
ATE506750T1 (de) 2011-05-15
CN101569103A (zh) 2009-10-28
US7570123B2 (en) 2009-08-04
EP2100378A1 (en) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101569103B (zh) 频率合成器和由该合成器生成期望频率的输出信号的方法
CA2125441C (en) Synchronized clock using a non-pullable reference oscillator
US8571161B2 (en) Electronic device for generating a fractional frequency
US5898325A (en) Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
JP4648380B2 (ja) 分数周波数シンセサイザ
EP1469373A1 (en) Direct digital frequency synthesizer for cellular wireless communication systems based on fast frequency-hopped spread spectrum technology
KR20170083816A (ko) 디지털 위상 고정 루프 및 그의 구동방법
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
US7912882B2 (en) Apparatus for generating clock pulses using a direct digital synthesizer
WO2006029511A1 (en) Method and apparatus for synchronizing internal state of frequency generators on a communications network
KR20220011114A (ko) 제어된 주파수를 생성하기 위한 생성기 및 방법
Noel et al. Frequency synthesis: A comparison of techniques
EP1255355B1 (en) System and method for time dithering a digitally-controlled oscillator tuning input
JP2007215039A (ja) 周波数シンセサイザ、通信機、及び周波数シンセサイズ方法
Gupta et al. An Improved Analog Waveforms Generation Technique using Direct Digital Synthesizer
JPH0832350A (ja) 周波数シンセサイザ
US11563426B2 (en) Signal generator with direct digital synthesis and tracking filter
JP2853595B2 (ja) Ｐｌｌ周波数シンセサイザ
CN102307048A (zh) 一种基于Pico RRU的时钟及其实现方法
JP4651931B2 (ja) シンセサイザ
JP2003283334A (ja) 周波数シンセサイザ
WO2022266526A1 (en) Direct digital synthesizer with frequency correction
Rahman et al. Analysis and performance Evaluation of a digital carrier synchronizer for modem Applications
Ahmed et al. Towards an FPGA implementation and performance evaluation of a digital carrier synchronizer with a portable emulation environment
KR20060098627A (ko) 디지털 피엘엘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant