JP2022052507A - 半導体集積回路、電子機器、および周波数検知方法 - Google Patents

Abstract

【課題】簡単かつ回路規模を増大することなく参照クロックの周波数を検知することのできる半導体集積回路、電子機器、周波数検知方法を提供する。
【解決手段】
参照クロック信号を受信するノードと、ノードで受信した参照クロック信号の周波数に対応するコードに基づいて周波数を調整可能なクロック信号を生成し、制御電圧に基づいてクロック信号の周波数をさらに制御可能な電圧制御発振回路と、参照クロック信号の周波数とクロック信号の周波数とに基づいて生成されたコードを電圧制御発振回路に供給するキャリブレーション回路と、参照クロック信号およびクロック信号の位相差に基づき制御電圧を生成し、生成した制御信号を電圧制御発振回路に供給する位相同期回路と、を具備する。
【選択図】図２

Description

本発明の実施形態は、半導体集積回路、電子機器、および周波数検知方法に関する。

電子機器は、内部の回路の動作を同期させるため、クロック信号を用いている。一般に、クロック信号は、参照クロック信号（Reference Clock）を基準として生成される。参照クロックは規格化されており、例えば19.2MHz、26MHz、38.4MHz、52MHzなどが知られている。

電子機器がホスト装置と接続される形態では、電子機器がホスト装置から参照クロック信号を受け取ることができる。参照クロック信号を受け取った電子機器は、受け取った参照クロックを基準にして、電子機器内で用いるクロック信号を生成することができる。ここで、電子機器が未知のホスト装置と接続された場合、参照クロックの周波数が未知であるため、電子機器によるクロック信号の生成に支障をきたす可能性がある。

特開２００８－２０６０８４

このように、従来の電子機器では、参照クロックの周波数が未知である場合にクロック信号の生成に支障をきたす可能性がある。本発明の実施形態はかかる課題を解決するためになされたもので、容易にかつ回路規模を増大することなく参照クロックの周波数を検知することのできる半導体集積回路、電子機器、周波数検知方法を提供することを目的とする。

実施形態の半導体集積回路は、参照クロック信号を受信するノードと、ノードで受信した参照クロック信号の周波数に対応するコードに基づいて周波数を調整可能なクロック信号を生成し、制御電圧に基づいてクロック信号の周波数をさらに制御可能な電圧制御発振回路と、参照クロック信号の周波数とクロック信号の周波数とに基づいて生成されたコードを電圧制御発振回路に供給するキャリブレーション回路と、参照クロック信号およびクロック信号の位相差に基づき制御電圧を生成し、生成した制御信号を電圧制御発振回路に供給する位相同期回路と、を具備する。

第１実施形態に係る電子機器の構成を示すブロック図である。 第１実施形態に係るクロック生成器（半導体集積回路）の構成を示すブロック図である。 第１実施形態に係る半導体集積回路におけるキャリブレーション回路の構成を示すブロック図である。 第１実施形態に係る半導体集積回路におけるＶＣＯのベース発振周波数の調整について説明する図である。 第１実施形態に係る半導体集積回路におけるキャリブレーションコードの一例を示す図である。 第２実施形態に係る半導体集積回路の構成を示すブロック図である。 第３実施形態に係る半導体集積回路の構成を示すブロック図である。

（実施形態の電子機器）
以下、図面を参照して、実施形態を詳細に説明する。図１に示すように、実施形態の電子機器Ｄは、メモリ２００およびコントローラ３００を備えている。コントローラ３００は、クロック生成器１００、ＣＰＵ４００およびインタフェース回路５００を備えている。電子機器Ｄは、ホスト装置Ｈと接続することができる。

クロック生成器１００は、電子機器Ｄを構成する各回路構成（例えばインタフェース回路５００）にクロック信号を供給する発振回路である。クロック生成器１００は、例えばホスト装置Ｈなどの電子機器Ｄの外部から参照クロック信号を受け、当該参照クロック信号を基準として電子機器Ｄが使用する各種クロック信号を生成する。クロック信号は、単一の周波数の信号には限定されず、複数の異なる周波数の複数の信号が生成されてもよい。メモリ２００は、例えば、不揮発に情報を記憶することができる記憶媒体である。メモリ２００は、例えばＮＡＮＤ型フラッシュメモリにより実現される。メモリ２００は、例えば、ホスト装置Ｈから送信されるユーザデータ、電子機器Ｄの管理情報、システムデータ、ホスト装置Ｈや電子機器Ｄのログデータ等を記憶する。

コントローラ３００は、ホスト装置Ｈなどからのコマンドに従って、メモリ２００へのデータの書き込み、またはメモリ２００からのデータの読み出しなどを行う演算ブロックである。中央処理装置（ＣＰＵ）４００は、図示しないＲＯＭ等の記憶装置から読み出したプログラムやファームウェアを実行することで様々な制御を行う演算ブロックである。インタフェース（Ｉ／Ｆ）５００は、電子機器Ｄをホスト装置Ｈに接続するためのインタフェース回路である。

クロック生成器１００は、ホスト装置Ｈの基準信号と同期したクロック信号を生成する。そのため、クロック生成器１００は、ホスト装置Ｈから参照クロック信号を受け取ることができる。ここで、電子機器Ｄが未知のホスト装置Ｈと接続可能に構成される場合、ホスト装置Ｈから受け取る参照クロック信号の周波数は未知となる。そこで、クロック生成器１００は、ホスト装置Ｈから受け取る参照クロック信号の周波数を検知する機能を有している。

（実施形態のクロック生成器の構成）
続いて、図２を参照して、第１の実施形態に係るクロック生成器１００の構成を説明する。図２に示すように、この実施形態のクロック生成器１００は、参照クロック信号ＲＥＦＣＬＫを受けてクロック信号ＣＬＫを生成する位相同期回路（Phase Locked Loop）ＰＬＬと、キャリブレーション回路ＣＡＬと、を有している。実施形態のクロック生成器１００は、周波数検知器としての機能をも有している。参照クロック信号ＲＥＦＣＬＫは、ノードＲＥＦＣＬＫＩＮを介して、クロック生成器１００の外部から入力される。

位相同期回路ＰＬＬは、参照クロック信号ＲＥＦＣＬＫを基準としてクロック信号ＣＬＫを生成する発振回路ブロックである。位相同期回路ＰＬＬは、電圧制御発振器（ＶＣＯ）Voltage-Controlled Oscillator）１０と、帰還分周器（Feedback Divider）２０と、位相検出器（Phase Frequency Detector）３０と、チャージポンプ４０と、ループフィルタ５０とを備えている。

電圧制御発振器１０は、与えられた制御電圧Ｖｃに基づいて発振周波数を制御することができる発振器である。電圧制御発振器１０は、発振周波数が制御されたクロック信号ＣＬＫ（ＶＣＯＣＬＫ）を生成する。生成されたクロック信号ＣＬＫは、ノードＣＬＫＯＵＴから、クロック生成器１００の外部に出力される。さらに、この実施形態の電圧制御発振器１０は、キャリブレーションコードＣＡＬＣＯＤＥを受けてベースの発振周波数を変更することで、制御電圧Ｖｃと発振周波数ｆの関係（特性）を変更することができる。帰還分周器２０は、電圧制御発振器１０が生成したクロック信号ＣＬＫを所定の分周比で分周して位相検出器３０に帰還させる分周回路である。

位相検出器３０は、参照クロック信号ＲＥＦＣＬＫと帰還分周器２０の出力信号とを位相比較する回路である。位相検出器３０は、参照クロック信号ＲＥＦＣＬＫと帰還分周器２０の出力信号との位相差を電圧値に変換する。チャージポンプ４０は、位相検出器３０が出力する電圧を増幅する増幅器である。ループフィルタ５０は、位相同期回路ＰＬＬの帰還ループフィルタであり、チャージポンプ４０の出力電圧をフィルタリングするローパスフィルタとして機能する。ループフィルタ５０の出力電圧Ｖｃは、電圧制御発振器１０の制御電圧Ｖｃとなる。

このように、位相同期回路ＰＬＬは、電圧制御発振器１０が生成したクロック信号ＣＬＫと参照クロック信号ＲＥＦＣＬＫを位相比較するＰＬＬ発振器の制御ループをなしている。

キャリブレーション回路ＣＡＬは、位相同期回路ＰＬＬの電圧制御発振器１０のベースの発振周波数を調整する回路ブロックである。キャリブレーション回路ＣＡＬは、比較器６０と、コード生成器７０と、電圧制御発振器１０とを備えている。比較器６０は、参照クロック信号ＲＥＦＣＬＫと、電圧制御発振器１０が生成したクロック信号ＣＬＫの周波数を比較する回路ブロックである。コード生成器７０は、比較器６０の比較結果に基づいてデジタルコードを増減し、キャリブレーションコードＣＡＬＣＯＤＥとして出力する回路ブロックである。電圧制御発振器１０は、コード生成器７０が生成したキャリブレーションコードＣＡＬＣＯＤＥに応じた周波数をベースとしたクロック信号ＣＬＫを生成する。キャリブレーションコードＣＡＬＣＯＤＥによる発振周波数の調整は、例えば、19.2MHz、26MHz、38.4MHz、52MHzのように、制御電圧Ｖｃによって制御可能な周波数範囲を超える場合に行われる。

ここで、図３を参照して、キャリブレーション回路ＣＡＬの比較器６０の構成例を詳細に説明する。図３に示すように、比較器６０は、カウント期間生成器６１と、カウンタ６２とを備えている。カウント期間生成器６１は、参照クロック信号ＲＥＦＣＬＫを基準として、ある時間間隔のタイミング信号を生成する回路ブロックである。タイミング信号は、参照クロック信号ＲＥＦＣＬＫの所定のパルス数に対応する時間間隔で生成される信号である。カウンタ６２は、カウント期間生成器６１から得たタイミング信号の期間中に入力される電圧制御発振器１０からのクロック信号ＣＬＫのパルス数をカウント値としてカウントする。例えば、タイミング信号が参照クロック信号ＲＥＦＣＬＫのパルス１０個分であれば、カウンタ６２は、その期間内に受け取るクロック信号ＣＬＫのパルスの数をカウントする。これらを比較することで、カウンタ６２は、参照クロック信号ＲＥＦＣＬＫとクロック信号ＣＬＫのどちらの周波数が高いかを判定できる。

コード生成器７０は、カウンタ６２からのカウント値に基づいて、電圧制御発振器１０のベースとなる発振周波数を制御するキャリブレーションコードＣＡＬＣＯＤＥを生成する。ここで、カウンタ６２のカウント値は、比較器６０の比較結果である。例えば、カウンタ６２から受け取ったカウント値が閾値よりも小さい場合、コード生成器７０は、キャリブレーションコードＣＡＬＣＯＤＥに１を加え、カウンタ６２から受け取ったカウント値が閾値よりも大きければキャリブレーションコードＣＡＬＣＯＤＥから１を減算する。電圧制御発振器１０は、受け取ったキャリブレーションコードＣＡＬＣＯＤＥに応じてベースとなる発振周波数を変化させる。

このように、キャリブレーションコードＣＡＬＣＯＤＥを介して電圧制御発振器１０のベースとなる周波数を大まかに調整する制御ループが構成される。

（実施形態のクロック生成器１００の動作）
実施形態のクロック生成器１００は、キャリブレーション回路ＣＡＬと、位相同期回路ＰＬＬとをそれぞれ動作させる。キャリブレーション回路ＣＡＬは、クロック生成器１００が生成するクロック信号ＣＬＫのベースとなる周波数を調整する。また、位相同期回路ＰＬＬは、キャリブレーション回路ＣＡＬの動作により調整されたベースとなる周波数に基づいてクロック信号の周波数をロックさせる。以下、図２ないし図４を参照してクロック生成器１００の動作を説明する。

キャリブレーション回路ＣＡＬは、電子機器Ｄがホスト装置Ｈに接続された場合等、新たな周波数または未知の周波数の参照クロック信号ＲＥＦＣＬＫが供給された場合に動作する。参照クロック信号ＲＥＦＣＬＫが供給されると、比較器６０のカウント期間生成器６１は、参照クロック信号ＲＥＦＣＬＫの周波数に基づきカウント期間を規定するタイミング信号を生成する。カウンタ６２は、カウント期間生成器６１が生成したタイミング信号の間に、電圧制御発振器１０が生成したクロック信号のパルス数をカウントする。

コード生成器７０は、カウンタ６２がカウントしたカウント期間中のカウント値が閾値よりも小さい場合にある数（例えば「１」）を加算したキャリブレーションコードＣＡＬＣＯＤＥを生成する。カウント期間中のカウント値が閾値よりも小さいことは、参照クロック信号ＲＥＦＣＬＫの周波数よりもクロック信号ＣＬＫの周波数が低いことを示す。また、コード生成器７０は、カウンタ６２のカウント値が閾値よりも大きい場合にある数（例えば「１」）を減算したキャリブレーションコードＣＡＬＣＯＤＥを生成する。カウント期間中のカウント値が閾値よりも大きいことは、参照クロック信号ＲＥＦＣＬＫの周波数よりもクロック信号ＣＬＫの周波数が高いことを示す。

図４において、横軸は制御電圧Ｖｃであり、縦軸はクロック信号ＣＬＫの周波数である。図４は、各キャリブレーションコードＣＡＬＣＯＤＥについて、同じ制御電圧Ｖｃの範囲に対するクロック信号ＣＬＫの周波数が異なることを示している。例えば、図４に示すように、現在のキャリブレーションコードＣＡＬＣＯＤＥが「００１１」であったとして、カウンタ６２のカウント値が閾値よりも小さい場合（参照クロック信号ＲＥＦＣＬＫの周波数よりもクロック信号ＣＬＫの周波数が低い場合）、コード生成器７０は、キャリブレーションコードＣＡＬＣＯＤＥを「１」だけ加算して「０１００」とする。その結果、電圧制御発振器１０の発振特性が図４中「ａ」から「ｂ」に変化し、制御電圧Ｖｃに対するクロック信号ＣＬＫの発振周波数が全体的に高くシフトする。その結果、カウンタ６２のカウント値が閾値と略一致すれば（参照クロック信号ＲＥＦＣＬＫの周波数とクロック信号ＣＬＫの周波数が略一致すれば）、キャリブレーションコードＣＡＬＣＯＤＥが「０１００」に固定され、電圧制御発振器１０は図４中「ｂ」の特性でクロック信号ＣＬＫを生成することになる。

また、図４に示すように、現在のキャリブレーションコードＣＡＬＣＯＤＥが「００１１」であったとして、カウンタ６２のカウント値が閾値よりも大きい場合（参照クロック信号ＲＥＦＣＬＫの周波数よりもクロック信号ＣＬＫの周波数が高い場合）、コード生成器７０は、キャリブレーションコードＣＡＬＣＯＤＥを「１」だけ減算して「００１０」とする。その結果、電圧制御発振器１０の発振特性が図４中「ａ」から「ｃ」に変化し、制御電圧Ｖｃに対するクロック信号ＣＬＫの周波数が全体的に低くシフトする。その結果、カウンタ６２のカウント値が閾値と一致すれば（参照クロック信号ＲＥＦＣＬＫの周波数とクロック信号ＣＬＫの周波数が略一致すれば）、キャリブレーションコードＣＡＬＣＯＤＥが「００１０」に固定され、電圧制御発振器１０は図４中「ｃ」の特性でクロック信号ＣＬＫを生成することになる。

参照クロック信号ＲＥＦＣＬＫの周波数は規格化されており、例えば19.2MHz、26MHz、38.4MHz、52MHzのような複数の周波数が用いられる。このとき、図５に示すように、それぞれの参照クロック信号ＲＥＦＣＬＫの周波数または周期にキャリブレーションコードＣＡＬＣＯＤＥが対応付けられているとする。この場合、電子機器Ｄがホスト装置Ｈに接続され、ホスト装置Ｈから参照クロック信号ＲＥＦＣＬＫが供給されると、対応するキャリブレーションコードＣＡＬＣＯＤＥが速やかに決定される。電子機器Ｄの電圧制御発振器１０は、対応する周波数をベースとしてクロック信号ＣＬＫを生成することが可能になる。なお、図５に示す対応表では、参照クロック信号ＲＥＦＣＬＫの周波数（Frequency）、その周波数に対応する周期（Period）、キャリブレーションコードＣＡＬＣＯＤＥ（Code）が対応付けられている。参照クロック信号ＲＥＦＣＬＫの周期は、例えば、カウント周期生成器６１が所定のタイミング信号を生成する際に参照することができる。

図５に示す参照クロック信号ＲＥＦＣＬＫとキャリブレーションコードＣＡＬＣＯＤＥのテーブルは、例えば以下により作成できる。すなわち、制御電圧Ｖｃをある電圧値（例えば図４のＶｃの可変範囲の中央値）に固定した上で、キャリブレーションコードＣＡＬＣＯＤＥを所定値（例えば「０１００」）とする。参照クロック信号ＲＥＦＣＬＫが例えば19.2MHz（周期52.08ns）では、カウント期間生成器６１によるタイミング信号の間隔が52.08nsとなり、この時間内に例えば100回カウントできるようなクロック信号ＣＬＫを出力できるキャリブレーションコードＣＡＬＣＯＤＥを例えば「０００１」とする。次に、参照クロック信号ＲＥＦＣＬＫが例えば38.4MHz（周期26.04ns）の時、カウント期間生成器６１によるタイミング信号の間隔が26.04nsとなり、この時間内に例えば100回カウントできるようなクロック信号ＣＬＫを出力できるキャリブレーションコードＣＡＬＣＯＤＥを例えば「１０００」とする。これは、図４の縦軸（周波数）方向に周波数を上げる方向となる。この操作を参照クロック信号の周波数候補の数だけ繰り返し、メモリ２００などに記憶させることでテーブルが完成する。

すなわち、キャリブレーション回路ＣＡＬは、電圧制御発振器１０のベースとなる発振周波数、言い換えれば、発振特性（Ｖｃ－ｆ特性）を調整する機能を有する。これにより、参照クロック信号ＲＥＦＣＬＫの周波数が都度変更される状況であっても、位相同期回路ＰＬＬによる周波数ロックが速やかに動作することができる。すなわち、クロック生成器１００は、同期されたクロック信号ＣＬＫを速やかに生成することができる。キャリブレーション回路ＣＡＬは、かかる機能の性質上、位相同期回路ＰＬＬが起動するよりも前の段階でキャリブレーションコードＣＡＬＣＯＤＥをロックする。

位相同期回路ＰＬＬの動作は、電圧制御発振器１０が生成するクロック信号ＣＬＫを、参照クロック信号ＲＥＦＣＬＫに同期させるものである。電圧制御発振器１０が生成したクロック信号ＣＬＫは帰還分周器２０に入力される。帰還分周器２０はクロック信号ＣＬＫを所定の分周比で分周し、出力信号として位相検出器３０に送る。位相検出器３０は、与えられた参照クロック信号ＲＥＦＣＬＫと帰還分周器２０の出力信号とを位相比較し、位相差を電圧値に変換し、変換した信号をチャージポンプ４０に送る。チャージポンプ４０は受け取った信号を増幅してループフィルタ５０を介して電圧制御発振器１０に送る。電圧制御発振器１０は、ループフィルタ５０の出力電圧を制御電圧として周波数が制御されたクロック信号ＣＬＫを生成する。こうした位相同期ループにより、電圧制御発振器１０は、参照クロック信号ＲＥＦＣＬＫに同期し安定したクロック信号ＣＬＫを生成することができる。

このように、実施形態のクロック生成器１００は、参照クロック信号ＲＥＦＣＬＫのベースとなる周波数をロックするキャリブレーション回路のループと、ベースとなる周波数において参照クロック信号ＲＥＦＣＬＫにロックしたクロック信号ＣＬＫを生成する位相同期回路のループとが組み合わされている。

（クロック生成器１００の構成を用いた周波数検知器１０１の周波数検知動作）
ところで、電子機器Ｄが、未知の参照クロック信号ＲＥＦＣＬＫを供給するホスト装置Ｈに接続される場合、電子機器Ｄをホスト装置Ｈに接続した段階では、参照クロック信号ＲＥＦＣＬＫの周波数は未知である。実施形態のクロック生成器１００は、周波数が未知の信号が与えられた場合にその周波数を検知する周波数検知器１０１としても動作する。

前述したとおり、実施形態のクロック生成器１００は、キャリブレーション回路ＣＡＬによる、参照クロック信号ＲＥＦＣＬＫに応じたキャリブレーションコードＣＡＬＣＯＤＥのロックと、位相同期回路ＰＬＬによる、参照クロック信号ＲＥＦＣＬＫに同期したＰＬＬロックとが行われる。そこで、実施形態のクロック生成器１００は、同期可能な周波数の参照クロック信号ＲＥＦＣＬＫと、その参照クロック信号ＲＥＦＣＬＫが与えられた場合にロックするキャリブレーションコードＣＡＬＣＯＤＥの組み合わせを、あらかじめメモリ２００などに記憶しておく。これは、例えば図５に示すようにテーブルとして管理可能である。

未知の参照クロック信号ＲＥＦＣＬＫがクロック生成器１００に与えられると、キャリブレーション回路ＣＡＬの制御ループにより、与えられた参照クロック信号ＲＥＦＣＬＫの周波数に対応するキャリブレーションコードＣＡＬＣＯＤＥがロックされる。キャリブレーションコードＣＡＬＣＯＤＥがロックしたところで、コード出力ノードＣＯＤＥＯＵＴからキャリブレーションコードＣＡＬＣＯＤＥが出力される。すなわち、キャリブレーションコードＣＡＬＣＯＤＥが特定されると、図５に示すテーブルに基づいて対応する周波数を特定できるから、未知の周波数の参照クロック信号ＲＥＦＣＬＫが与えられた場合、コントローラ３００がその周波数を特定することが可能になる。これは周波数検知器１０１としての動作である。なお、キャリブレーション回路ＣＡＬの制御ループにおけるキャリブレーションコードＣＡＬＣＯＤＥの初期値は、想定される上限と下限の中央付近であればよい。図５に示す例では、４つのキャリブレーションコードＣＡＬＣＯＤＥのうち中央付近の26.0MHzまたは38.4MHzのいずれであってもよい。

なお、キャリブレーションコードＣＡＬＣＯＤＥがロックされると、位相同期回路ＰＬＬの制御ループにより、電圧制御発振器１０は、参照クロック信号ＲＥＦＣＬＫに同期したクロック信号ＣＬＫを生成する。これはクロック生成器１００としての動作である。

このように、実施形態のクロック生成器１００（周波数検知器１０１）によれば、位相同期回路ＰＬＬによるＰＬＬロックの前に、キャリブレーション回路ＣＡＬにより周波数がロックされた参照クロック信号ＲＥＦＣＬＫのキャリブレーションコードＣＡＬＣＯＤＥを得ることができる。従って、実施形態のクロック生成器１００（周波数検知器１０１）は、極めて高速に参照クロック信号ＲＥＦＣＬＫの周波数を検知することができる。すなわち、第１の実施形態によれば、与えられたクロック信号ＣＬＫの周波数を高速に検知することができる。

（第２実施形態）
続いて、図６を参照して、第２の実施形態のクロック生成器１１０（周波数検知器１１１）について詳細に説明する。この実施形態のクロック生成器１１０は、第１の実施形態のクロック生成器１００のキャリブレーション回路ＣＡＬの一部の構成を変更してキャリブレーション回路ＣＡＬ１としたものである。以下の説明において、第１の実施形態と共通する要素については共通の符号を付して示し、重複する説明を省略する。図６に示すように、この実施形態のクロック生成器１１０は、第１の実施形態のコード生成器７０に替えてコード生成器７１を備え、更に温度センサ７２を有している。温度センサ７２は、例えば、温度に応じて抵抗値が変更する素子を用いて実現することができる。

コード生成器７１は、比較器６０の比較結果に基づいてデジタルコードを増減し、キャリブレーションコードＣＡＬＣＯＤＥとして出力する回路ブロックである。温度センサ７２は、周囲の温度を測定して測定データをコード生成器７１に送る。コード生成器７１は、コード生成器７０の機能に加えて、温度測定値に基づき生成するキャリブレーションコードＣＡＬＣＯＤＥを補正する機能を有している。

例えば、電圧制御発振器１０の温度特性が、温度上昇に比例して、ある制御電圧Ｖｃに対して発振周波数が高くシフトする温度特性を持っている例を説明する。温度センサ７２から受け取った測定データが上昇傾向を示す場合、コード生成器７１は、キャリブレーションコードＣＡＬＣＯＤＥの加算幅を減らし（例えば通常時の加算量が「２」であれば「１」とする）、または減算値を増加する（例えば通常時の減少量が「１」であれば「２」とする）。すなわち、電圧制御発振器１０のベースの周波数を高くする上昇幅を減らし、同じく低くする減少幅を大きくする。その結果、電圧制御発振器１０のベースの周波数は高くなりにくく、低くなりやすくなる。

通常、キャリブレーション回路ＣＡＬは参照クロック信号ＲＥＦＣＬＫが供給されたときやその周波数が変更されたときに動作する。しかし、参照クロック信号ＲＥＦＣＬＫの変更がなくともクロック生成器１１０のキャリブレーション回路ＣＡＬを動作させてその動作頻度を高くすれば、電圧制御発振器１０の温度特性を平準化することができる。この効果は、クロック生成器１１０を周波数検知器１１１として動作させる場合も奏することができる。すなわち、周波数検知器としての温度特性を平準化することができる。

（第３実施形態）
続いて、図７を参照して、第３の実施形態のクロック生成器１２０（周波数検知器１２１）について詳細に説明する。この実施形態のクロック生成器１２０は、第１の実施形態のクロック生成器１００のキャリブレーション回路ＣＡＬの一部の構成を変更してキャリブレーション回路ＣＡＬ２としたものである。以下の説明において、第１の実施形態と共通する要素については共通の符号を付して示し、重複する説明を省略する。

図７に示すように、この実施形態のクロック生成器１２０は、第１の実施形態の構成に加えて、温度センサ７３およびコード補正器７４をさらに有している。温度センサ７３は、周囲の温度を測定して測定データを生成する。コード補正器７４は、キャリブレーションコードＣＡＬＣＯＤＥを補正する演算部である。

この実施形態のクロック生成器１２０では、コード生成器７０が生成するキャリブレーションコードＣＡＬＣＯＤＥは、温度補償がなされていないデータである。そこで、コード補正器７４は、温度センサ７３から受け取った測定データに基づいて、キャリブレーションコードＣＡＬＣＯＤＥを直接補正する。

例えば、電圧制御発振器１０の温度特性が、温度上昇に比例して、ある制御電圧Ｖｃに対して発振周波数が高くシフトする温度特性を持っている例を説明する。この場合、同じキャリブレーションコードＣＡＬＣＯＤＥであっても電圧制御発振器１０は高い周波数のクロック信号を生成してしまう。そこで、コード補正器７４は、温度センサ７３から受け取った測定データが温度上昇を示すものであれば、キャリブレーションコードＣＡＬＣＯＤＥの値から所定の値を減ずる操作を行う。

この実施形態のクロック生成器１２０では、生成するクロック信号ＣＬＫの周波数の温度補償は行われない。しかし、クロック生成器１２０を周波数検知器１２１として動作させる場合、温度補償されたキャリブレーションコードＣＡＬＣＯＤＥを得ることができる。すなわち、温度補償された周波数を検知することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Ｈ…ホスト装置
Ｄ…電子機器、
１００，１１０，１２０…クロック生成器、
１０１，１１１，１２１…周波数検知器、
２００…メモリ、
３００…コントローラ、
４００…中央処理装置（ＣＰＵ）、
５００…インタフェース（Ｉ／Ｆ）、
１０…電圧制御発振器、
２０…帰還分周器、
３０…位相検出器、
４０…チャージポンプ、
５０…ループフィルタ、
６０…比較器、
７０…コード生成器。

Claims (8)

1. 参照クロック信号を受信するノードと、
   前記ノードで受信した前記参照クロック信号の周波数に対応するコードに基づいて周波数を調整可能なクロック信号を生成し、制御電圧に基づいて前記クロック信号の周波数をさらに制御可能な電圧制御発振回路と、
   前記参照クロック信号の周波数と前記クロック信号の周波数とに基づいて生成された前記コードを前記電圧制御発振回路に供給するキャリブレーション回路と、
   前記参照クロック信号および前記クロック信号の位相差に基づき前記制御電圧を生成し、生成した前記制御信号を前記電圧制御発振回路に供給する位相同期回路と、
   を具備する半導体集積回路。
2. 前記キャリブレーション回路は、
   前記参照クロック信号の周波数と前記クロック信号の周波数とを比較する比較器と、
   前記比較器の比較結果に基づいて、前記参照クロック信号に対応する前記コードを生成するコード生成器と
   を備える請求項１に記載の半導体集積回路。
3. 前記比較器は、
   前記参照クロック信号のパルス数に応じたある期間を有する信号を生成する第１回路と、
   前記第１回路が生成した前記信号の前記期間に前記クロック信号のパルス数をカウントする第２回路と、
   を備え、
   前記第２回路は、前記カウントしたパルス数を、前記比較結果として前記コード生成器に供給する、
   請求項２に記載の半導体集積回路。
4. 周囲の温度を検出する温度センサと、
   前記温度センサの検出結果に基づいて、前記コードを生成する回路と
   を備える請求項１から請求項３の何れか１項に記載の半導体集積回路。
5. 周囲の温度を検出する温度センサと、
   前記温度センサの検出結果に基づいて、前記コードを補正する回路と
   を備える請求項１から請求項３の何れか１項に記載の半導体集積回路。
6. 前記参照クロックは、予め決められた複数の周波数のうちの何れか１の周波数を有する
   請求項１から請求項５のいずれか１項に記載の半導体集積回路。
7. 請求項１ないし６のいずれか１項に記載の半導体集積回路と、
   前記半導体集積回路から得られる前記クロック信号を基準信号として動作する回路と、
   を備える電子機器。
8. 受信した参照クロック信号の周波数に対応するコードに基づいて周波数を調整可能なクロック信号を生成し、制御電圧に基づいて前記クロック信号の周波数をさらに制御可能な電圧制御発振回路を用いて周波数を検知する周波数検知方法であって、
   前記参照クロック信号の周波数と前記クロック信号の周波数とに基づいて生成された前記コードを前記電圧制御発振回路に供給し、
   前記参照クロック信号および前記クロック信号の位相差に基づき前記制御電圧を生成し、
   生成した前記制御信号を前記電圧制御発振回路に供給する、
   周波数検知方法。

Images