JP6728652B2 - 回路装置、発振器、電子機器、移動体及び発振器の製造方法 - Google Patents

Description

本発明は、回路装置、発振器、電子機器、移動体及び発振器の製造方法等に関する。

従来より、ＴＣＸＯ（temperature compensated crystal oscillator）と呼ばれる温度補償型発振器が知られている。ＴＣＸＯには、アナログ方式の温度補償型発振器であるＡＴＣＸＯと、デジタル方式の温度補償型発振器であるＤＴＣＸＯがある。これらの発振器では、製品検査の温度特性調整検査において、各温度で測定した発振周波数等に基づいて温度補償用データ（例えば発振周波数の温度特性を近似する近似関数の係数）を取得し、その温度補償用データを発振器の不揮発性メモリーに書き込んでおく。

ＤＴＣＸＯにおける温度補償用データの測定手法は、例えば特許文献１に開示されている。特許文献１では、Ｄ／Ａ変換回路からの周波数制御電圧と検査装置のＰＬＬ回路の出力電圧とを切り替えて電圧制御発振器に入力するスイッチが設けられており、検査時にはスイッチがＰＬＬ回路の出力電圧を選択する。ＰＬＬ回路には、電圧制御発振器の出力信号と基準信号とが入力され、電圧制御発振器の発振周波数を公称発振周波数にロックさせるループが構成される。この公称発振周波数にロックしているときのＰＬＬ回路の出力電圧（即ち、温度補償において電圧制御発振器に入力されるべき周波数制御電圧）をＡ／Ｄ変換したデータと、温度検出データとを各温度で測定し、その測定結果から近似関数の係数を演算する。

特開２０１０−１４７６５２号公報

ＤＴＣＸＯ等のデジタル方式の発振器は、ＡＴＣＸＯ等のアナログ方式の発振器に比べて、周波数精度等において有利な面がある。周波数精度が上がった場合、その周波数精度を達成できる検査環境が必要となるため、ＤＴＣＸＯ等のデジタル方式の発振器において、近似関数の係数等の温度補償用データを高精度に決定できる検査手法が望まれる。

例えば特許文献１の手法では、Ｄ／Ａ変換回路の入力データ（温度補償部が出力する周波数制御データ）が、公称発振周波数にロックしているときのＰＬＬ回路の出力電圧をＡ／Ｄ変換したデータに一致するように、近似関数の係数を決定している。しかしながら、ＰＬＬ回路のループでは、ＰＬＬ回路の出力電圧が電圧制御発振器に入力されており、本来は、Ｄ／Ａ変換回路が出力する周波数制御電圧が、ＰＬＬ回路の出力電圧に一致するように、近似関数の係数を決定すべきである。即ち、特許文献１は、Ｄ／Ａ変換回路の変換特性とＡ／Ｄ変換回路の変換特性との差が、近似関数の係数に反映されない検査手法となっている。

本発明の幾つかの態様によれば、温度特性調整検査において、近似関数の係数等の温度補償用データを高精度に決定できる回路装置、発振器、電子機器、移動体及び発振器の製造方法等を提供できる。

本発明の一態様は、温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力するＡ／Ｄ変換部と、前記温度検出データに基づいて発振周波数の温度補償処理を行い、前記発振周波数の周波数制御データを出力する温度補償部と、前記温度補償部からの前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される前記発振周波数の発振信号を生成する発振信号生成回路と、を含み、通常動作時には、前記温度補償部からの前記周波数制御データが前記発振信号生成回路に入力され、前記通常動作時以外の時には、前記発振信号生成回路の出力信号に基づく入力信号と基準信号とを比較するＰＬＬ回路により生成されたデータが、発振信号生成回路入力データとして前記発振信号生成回路に入力される回路装置に関係する。

本発明の一態様によれば、通常動作時以外の時において、ＰＬＬ回路により生成されたデータが発振信号生成回路に入力され、そのデータにより設定される発振周波数の発振信号が生成され、その発振信号に基づく信号がＰＬＬ回路に入力される。このように、本発明の一態様ではＰＬＬ回路によるループが構成され、そのループにおいてＰＬＬ回路から発振信号生成回路へは電圧ではなくデータが入力される。これにより、温度特性調整検査において、近似関数の係数等の温度補償用データを高精度に決定できる。

また本発明の一態様では、回路装置は、インターフェース部を含む。前記発振信号生成回路入力データは、回路装置の外部に設けられた前記ＰＬＬ回路から前記インターフェース部を介して入力されるデータであってもよい。

本発明の一態様によれば、通常動作時以外の時において、回路装置の外部に設けられたＰＬＬ回路により生成されたデータを、インターフェース部を介して発振信号生成回路に入力できる。

また本発明の一態様では、前記ＰＬＬ回路は、回路装置の内部に設けられた検査用ＰＬＬ回路であってもよい。

本発明の一態様によれば、通常動作時以外の時において、回路装置の内部に設けられた検査用ＰＬＬ回路により生成されたデータを発振信号生成回路に入力できる。これにより、検査基板にＰＬＬ回路を設ける必要がなくなるので、検査基板の設計を簡素化できる。

また本発明の一態様では、前記発振信号生成回路は、前記温度補償部からの前記周波数制御データのＤ／Ａ変換を行うＤ／Ａ変換部と、前記Ｄ／Ａ変換部の出力電圧と前記振動子を用いて、前記発振信号を生成する発振回路と、を含み、前記通常動作時には、前記温度補償部からの前記周波数制御データが前記Ｄ／Ａ変換部に入力され、前記通常動作時以外の時には、前記発振信号生成回路入力データが前記Ｄ／Ａ変換部に入力されてもよい。

本発明の一態様によれば、通常動作時には温度補償部からの周波数制御データがＤ／Ａ変換され、そのＤ／Ａ変換された電圧に基づいて発振信号が生成される。これにより、発振周波数の温度補償が実現される。また、通常動作時以外の時にはＰＬＬ回路により生成されたデータがＤ／Ａ変換され、そのＤ／Ａ変換された電圧に基づいて発振信号が生成される。これにより、基準信号に対応する周波数で発振するときの発振信号生成回路入力データを取得でき、それに基づいて温度補償に用いるデータ（例えば近似関数の係数データ）を取得することが可能となる。

また本発明の一態様では、前記ＰＬＬ回路は、前記発振信号生成回路の前記出力信号に基づく前記入力信号と前記基準信号とを比較する位相比較回路と、前記位相比較回路の出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路の出力データをフィルター処理して、前記発振信号生成回路入力データを出力するデジタルフィルターと、を含んでもよい。

このようにしてＰＬＬ回路を構成することによって、ＰＬＬ回路がデジタルデータである発振信号生成回路入力データを出力できる。デジタルデータは電圧誤差を生じず、またアナログ電圧に比べてノイズの影響を受けにくいため、温度補償に用いるデータ（例えば近似関数の係数データ）を高精度に決定することが可能となる。

また本発明の一態様では、前記通常動作時には、前記温度補償部は、第１の温度から第２の温度に温度が変化した場合に、前記第１の温度に対応する第１のデータから前記第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する前記周波数制御データを前記発振信号生成回路に出力し、前記通常動作時以外の時である検査時には、前記発振信号生成回路入力データが前記発振信号生成回路に入力されてもよい。

第１の温度と第２の温度の温度差が大きい場合、周波数制御データの変化も大きくなり、発振周波数が急激に変化する（ホッピングする）可能性がある。この点、本発明の一態様によれば、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ単位で変化させる。これにより、周波数ホッピングを防ぐことができる。

また本発明の一態様では、前記ＰＬＬ回路には、公称発振周波数に対応する前記基準信号が入力されてもよい。

温度補償は、温度に依らずに発振周波数が公称発振周波数で一定となるように発振周波数の温度特性を補償することである。本発明の一態様によれば、ＰＬＬ回路の入力信号が基準信号に対してロックした場合、発振周波数は公称発振周波数となる。即ち、そのときのＰＬＬ回路の出力データを各温度で取得することで、各温度において発振周波数を公称発振周波数にする周波数制御データを取得できる。これにより、温度補償を正確に行うためのデータ（例えば近似関数の係数データ）を求めることが可能となる。

また本発明の一態様では、前記ＰＬＬ回路には、公称発振周波数の周波数許容範囲の上限に対応する第１の基準信号と、前記周波数許容範囲の下限に対応する第２の基準信号が入力され、前記発振信号生成回路には、前記第１の基準信号に対応する前記発振信号生成回路入力データと、前記第２の基準信号に対応する前記発振信号生成回路入力データが入力されてもよい。

本発明の一態様によれば、発振周波数が周波数許容範囲の上限、下限になるときの発振信号生成回路入力データを取得できる。温度補償部が出力する周波数制御データが上記２つの発振信号生成回路入力データの間であるか否かを判定することにより、発振周波数が周波数許容範囲内であるか否かを検査することが可能となる。

また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む発振器に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。

また本発明の更に他の態様は、発振器の発振信号生成回路の出力信号に基づく入力信号と、基準信号とをＰＬＬ回路に入力し、前記ＰＬＬ回路により生成されたデータを発振信号生成回路入力データとして前記発振信号生成回路に入力し、前記発振器が発振周波数の温度補償処理を行うための温度補償用データを、各温度における前記発振器からの温度検出データと前記発振信号生成回路入力データとに基づいて求め、前記温度補償用データを前記発振器の記憶部に書き込む発振器の製造方法に関係する。

また本発明の更に他の態様は、発振器の発振信号生成回路の出力信号に基づく入力信号と、公称発振周波数の周波数許容範囲の上限に対応する第１の基準信号とをＰＬＬ回路に入力し、前記ＰＬＬ回路により生成されたデータを第１の発振信号生成回路入力データとして前記発振信号生成回路に入力し、前記発振信号生成回路の前記出力信号に基づく前記入力信号と、前記公称発振周波数の前記周波数許容範囲の下限に対応する第２の基準信号とを前記ＰＬＬ回路に入力し、前記ＰＬＬ回路により生成されたデータを第２の発振信号生成回路入力データとして前記発振信号生成回路に入力し、各温度における前記第１の発振信号生成回路入力データと前記第２の発振信号生成回路入力データと前記発振器の温度補償部からの周波数制御データとの比較を行い、前記比較の結果により、前記発振器の発振周波数が前記公称発振周波数の前記周波数許容範囲を満たすか否かの判定を行う発振器の製造方法に関係する。

ＤＴＣＸＯの利点についての説明図。 回路装置と検査装置とそれらを含む検査システムの比較例。 図３Ａ、図３Ｂは、比較例における係数決定処理の説明図。 本実施形態の回路装置と検査装置とそれらを含む検査システムの構成例。 本実施形態における係数決定処理の説明図。 回路装置と検査装置とそれらを含む検査システムの第１の詳細な構成例。 回路装置と検査装置とそれらを含む検査システムの第２の詳細な構成例。 ＰＬＬ回路の詳細な構成例。 発振器の温度特性を調整する方法のフローチャート。 発振器の温度特性を検査する方法のフローチャート。 回路装置の第３の詳細な構成例。 処理部の詳細な構成例。 図１３Ａ、図１３Ｂは周波数制御データをｋ×ＬＳＢ単位で変化させる手法の説明図。 Ａ／Ｄ変換部の詳細な構成例。 回路装置の変形構成例。 図１６Ａは、発振器の構成例。図１６Ｂは、電子機器の構成例。図１６Ｃは、移動体の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．温度特性の調整検査
温度補償型発振器であるＴＣＸＯは、例えば通信端末等の基準信号源となるが、その基準信号の周波数精度の向上への要求がある。

通信端末と基地局との通信方式としては種々の方式が提案されている。例えばＴＤＤ（Time Division Duplex）方式では、各機器は割り当てられたタイムスロットにおいてデータを送信する。そしてタイムスロット（上がり回線スロット、下り回線スロット）の間にガードタイムが設定されることで、タイムスロットが重なるのが防止される。次世代の通信システムでは、例えば１つの周波数帯域（例えば５０ＧＨｚ）を用いて、ＴＤＤ方式でデータ通信することが提案されている。

しかしながら、このようなＴＤＤ方式を採用した場合には、各機器において時刻同期を行う必要があり、正確な絶対時刻の計時が要求される。このような要求を実現するために、例えば各機器に、基準信号源として原子時計（原子発振器）を設ける手法も考えられるが、機器の高コスト化を招いたり、機器が大型化するなどの問題が生じる。

またＴＣＸＯには、アナログ方式の温度補償型発振器であるＡＴＣＸＯと、デジタル方式の温度補償型発振器であるＤＴＣＸＯがある。

そして基準信号源としてＡＴＣＸＯを用いた場合に、周波数精度を高精度化しようとすると、図１に示すように回路装置のチップサイズが増加してしまい、低コスト化や低消費電力化の実現が難しくなる。

一方、ＤＴＣＸＯでは、図１に示すように、回路装置のチップサイズをそれほど大きくすることなく、周波数精度の高精度化を実現できるという利点がある。

このように、ＤＴＣＸＯを採用することによって周波数精度の高精度化を実現できるが、周波数精度を高精度化していくに従って、それだけ高い精度で周波数精度を検査する必要が生じる。ＴＣＸＯでは、電圧制御発振回路（ＶＣＯ）に入力する周波数制御電圧を、温度に応じて制御することによって発振周波数の温度補償を行っている。このとき、温度の関数である近似関数に従って周波数制御電圧を制御するが、周波数精度は、この近似関数が、実際の発振周波数の温度特性をどれだけ正確に近似しているかによって決まる。即ち、周波数精度を上げるためには、検査において、いかに正確に近似関数を決定できるかが重要である。

検査手法の例として、図２、図３を用いてＤＴＣＸＯにおける検査手法の従来例を説明する。

図２に回路装置と検査装置とそれらを含む検査システムの比較例を示す。図２の検査システムは、回路装置５００と振動子ＸＴＡＬを有する発振器と、検査装置３００とを含む。回路装置５００は、温度センサー部１０、Ａ／Ｄ変換部２０、処理部５０、記憶部１８０（不揮発性メモリー）、Ｄ／Ａ変換部８０、発振回路１５０、バッファー回路１６０を含む。検査装置３００は、情報処理装置３１０（例えばＰＣ（Personal computer）等）、ＰＬＬ回路３４０（アナログＰＬＬ回路）、基準信号出力部３３０、周波数カウンター３６０を含む。

回路装置５００が電子機器等に組み込まれて通常の動作を行う通常動作時には、処理部５０が温度検出データＤＴＤに対応する周波数制御データＤＤＳを近似関数に従って演算し、その周波数制御データＤＤＳをＤ／Ａ変換部８０がＤ／Ａ変換して周波数制御電圧ＶＱを出力し、その周波数制御電圧ＶＱに対応する発振周波数で発振回路１５０が振動子ＸＴＡＬを発振させて発振信号ＳＳＣを出力し、その発振信号ＳＳＣをバッファー回路１６０がバッファリングしてバッファリング後の信号ＳＱを出力する。

一方、近似関数の係数（３次関数等の多項式の係数）を決定する検査時には、検査装置３００のＰＬＬ回路３４０と回路装置５００の発振回路１５０及びバッファー回路１６０でループを構成する。ＰＬＬ回路３４０は、バッファー回路１６０からの信号ＳＱと基準信号出力部３３０からの基準信号ＲＦＳに基づいて電圧ＰＬＶ（例えばループフィルターの出力電圧）を発振回路１５０に出力し、発振回路１５０の発振周波数を公称発振周波数にロックさせる。

そして、Ａ／Ｄ変換部３５０がＰＬＬ回路３４０の出力電圧ＰＬＶをＡ／Ｄ変換してデータＡＤＱを出力し、情報処理装置３１０がデータＡＤＱと温度検出データＤＴＤを記録する。近似関数の係数を決めるためには、複数の温度での測定値が必要であるため、このデータＡＤＱと温度検出データＤＴＤの取得を各温度で繰り返す。各温度での測定が終わったら、情報処理装置３１０が各温度でのデータＡＤＱと温度検出データＤＴＤに基づいて近似関数の係数を演算し、その係数を記憶部１８０に書き込む。図３Ａに示すように、この係数は、測定に用いた各温度（各温度検出データＤＴＤ）において、処理部５０が出力する周波数制御データＤＤＳがデータＡＤＱに一致するように、決定される。

係数を記憶部１８０に書き込んだ後、再び温度を変化させて周波数カウンター３６０で発振器の出力信号ＳＱの周波数を測定し、公称発振周波数の周波数偏差の許容範囲内にあるか否かを判定する。

上記の検査手法では、ＰＬＬ回路３４０がロックした状態において、発振周波数は公称発振周波数になっているので、上記のように近似関数の係数を決定することによって、温度に関わらず公称発振周波数で発振させることが可能となる。

しかしながら、この比較例の検査システムでは、ＰＬＬ回路３４０が制御しているのは発振回路１５０に入力される電圧ＰＬＶである。即ち、正確には、周波数制御データＤＤＳをＤ／Ａ変換した周波数制御電圧ＶＱが電圧ＰＬＶに一致した場合に、発振周波数が公称発振周波数となる。比較例の検査システムでは、図３Ａのように周波数制御データＤＤＳをデータＡＤＱ（ＰＬＬ回路３４０の出力電圧ＰＬＶをＡ／Ｄ変換したデータ）に一致させて近似関数の係数を決定しているため、この違いが温度補償の精度を低下させる可能性がある。

具体的には、Ａ／Ｄ変換部３５０とＤ／Ａ変換部８０の変換特性差が存在する場合、図３Ｂに示すように、ＰＬＬ回路３４０の出力電圧ＰＬＶと、周波数制御データＤＤＳをＤ／Ａ変換した周波数制御電圧ＶＱ’とが一致しない可能性がある。図３Ｂは、検査で近似関数の係数を決定することによって、周波数制御電圧ＶＱが周波数制御電圧ＶＱ’に修正されることを示している。Ａ／Ｄ変換部３５０とＤ／Ａ変換部８０の変換特性差は、例えばリニアリティの誤差や、データの１ＬＳＢに対応する電圧幅の違い（フルスケール電圧の違い）等が考えられる。特に、回路装置５００内のＤ／Ａ変換部８０の変換特性は、回路装置５００の製造ばらつき等によって変わるので、事前にＡ／Ｄ変換部３５０とＤ／Ａ変換部８０の変換特性差を知ってキャンセルすることは困難である。

仮に、この変換特性差を検査によってキャンセルしようとすると、一旦係数を決定して周波数カウンター３６０で発振周波数の誤差を検出した後に、再度、係数を決め直し、その結果を周波数カウンター３６０で検査する必要がある。各工程は温度を振って行うので、検査時間が非常に長くなってしまう。

また、検査装置３００から回路装置５００に電圧ＰＬＶを入力する構成であることから、その電圧ＰＬＶの誤差やノイズの影響を受けやすいという問題もある。上述したように、ＤＴＣＸＯでは周波数精度を高精度化できるので、電圧ＰＬＶに求められる精度も上がる。例えば現在のＡＴＣＸＯの周波数精度よりも高い周波数精度を達成しようとすると、１ｍＶ或いはそれ以下の電圧精度が必要となり、非常にわずかな誤差やノイズが周波数精度に影響することになる。また、ＴＣＸＯは高周波数のクロック信号を出力するので、そのノイズが電圧ＰＬＶに影響しないように検査基板を設計する必要がある。例えば、多数の発振器をソケット等で検査基板に装着し、発振器を切り替えながら検査を行うタイプの検査装置がある。このような検査装置では、非常に多くの回路部品や信号線を検査基板に配置しなければならないが、その中で電圧ＰＬＶの誤差やノイズの対策をすることは困難である上に、検査基板に配置できるソケットの数が減ってしまう（検査効率が下がる）可能性がある。

２．構成
図４に、上記のような課題を解決できる本実施形態の回路装置と検査装置とそれらを含む検査システムの構成例を示す。

回路装置５００は、ＤＴＣＸＯやＯＣＸＯ（oven controlled crystal oscillator）等のデジタル方式の発振器を実現する回路装置（半導体チップ）である。例えばこの回路装置と振動子ＸＴＡＬをパッケージに収納することで、デジタル方式の発振器が実現される。

この回路装置５００は、Ａ／Ｄ変換部２０、温度補償部１３０（温度補償回路）、発振信号生成回路１４０を含む。また回路装置は温度センサー部１０（温度センサー）、バッファー回路１６０を含むことができる。なお回路装置の構成は図１の構成には限定されず、その一部の構成要素（例えば温度センサー部、バッファー回路等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図４の検査システムは、回路装置５００と振動子ＸＴＡＬを有する発振器と、検査装置３００とを含む。検査装置３００は、情報処理装置３１０（例えばＰＣ（Personal computer）等）、ＰＬＬ回路３２０（デジタルＰＬＬ回路）、基準信号出力部３３０（基準信号出力回路）を含む。

図４では、検査時において構成される検査システムを図示しているが、回路装置５００の通常動作時には、このような検査システムが構成されているわけではなく、回路装置５００と振動子ＸＴＡＬを含む発振器が電子機器等の基板に実装され、その電子機器の一部として動作している。まず、この通常動作時における回路装置５００の動作を説明する。

振動子ＸＴＡＬは、例えば水晶振動子等の圧電振動子である。振動子ＸＴＡＬは恒温槽内に設けられるオーブン型振動子（ＯＣＸＯ）であってもよい。振動子ＸＴＡＬは共振器（電気機械的な共振子又は電気的な共振回路）であってもよい。振動子ＸＴＡＬとしては、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用できる。振動子ＸＴＡＬの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子ＸＴＡＬの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。

温度センサー部１０は、温度検出電圧ＶＴＤを出力する。具体的には、環境（回路装置）の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴＤとして出力する。例えば、ＰＮ接合の順方向電圧を温度依存電圧として温度センサーを構成できる。

Ａ／Ｄ変換部２０は、温度センサー部１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行って、温度検出データＤＴＤを出力する。例えば温度検出電圧ＶＴＤのＡ／Ｄ変換結果に対応するデジタルの温度検出データＤＴＤ（Ａ／Ｄ結果データ）を出力する。Ａ／Ｄ変換部２０のＡ／Ｄ変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおＡ／Ｄ変換方式はこのような方式には限定されず、種々の方式（計数型、並列比較型又は直並列型等）を採用できる。

温度補償部１３０は、温度検出データＤＴＤに基づいて発振周波数（発振信号の周波数）の温度補償処理を行い、発振周波数の周波数制御データＤＤＳを出力する。具体的には、温度補償部１３０は、記憶部１８０（メモリー）、処理部５０（ＤＳＰ部：デジタル信号処理部）を含む。

記憶部１８０は、温度補償処理用の係数データ（近似関数の係数のデータ）を記憶する。記憶部１８０は、例えば不揮発性メモリー（例えばＥＥＰＲＯＭ等）である。

処理部５０は種々の信号処理を行う。例えば処理部５０は、上述の温度補償処理を実行する。具体的には処理部５０は、温度に応じて変化する温度検出データＤＴＤ（温度依存データ）と、記憶部１８０に記憶された温度補償処理用の係数データ（近似関数の係数のデータ）などに基づいて、温度変化があった場合にも発振周波数を一定にするための温度補償処理を行う。この処理部５０は、ゲートアレイ等のＡＳＩＣ回路により実現してもよいし、プロセッサー（例えばＣＰＵ、ＭＰＵ等）とプロセッサー上で動作するプログラムにより実現してもよい。

なお、温度補償部１３０の構成は、上記のような近似関数により温度補償を行う構成に限定されない。例えば、温度補償部１３０が、各温度検出データＤＴＤと周波数制御データＤＤＳを対応付けたテーブルを記憶する記憶部を含んでもよい。この場合、記憶部が、Ａ／Ｄ変換部２０からの温度検出データＤＴＤに対応する周波数制御データＤＤＳをテーブルに基づいて出力する。

発振信号生成回路１４０は発振信号ＳＳＣを生成する。例えば発振信号生成回路１４０は、処理部５０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号ＳＳＣを生成する。一例としては、発振信号生成回路１４０は、周波数制御データＤＤＳにより設定される発振周波数で振動子ＸＴＡＬを発振させて、発振信号ＳＳＣを生成する。

なお発振信号生成回路１４０は、ダイレクト・デジタル・シンセサイザー方式で発振信号ＳＳＣを生成する回路であってもよい。例えば振動子ＸＴＡＬ（固定発振周波数の発振源）の発振信号をリファレンス信号として、周波数制御データＤＤＳで設定される発振周波数の発振信号ＳＳＣをデジタル的に生成してもよい。

発振信号生成回路１４０は、Ｄ／Ａ変換部８０と発振回路１５０を含むことができる。但し発振信号生成回路１４０は、このような構成には限定されず、その一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ｄ／Ａ変換部８０は、温度補償部１３０からの周波数制御データＤＤＳ（温度補償部１３０の出力データ）のＤ／Ａ変換を行う。Ｄ／Ａ変換部８０に入力される周波数制御データＤＤＳは、温度補償処理後の周波数制御データ（周波数制御コード）である。Ｄ／Ａ変換部８０のＤ／Ａ変換方式としては例えば抵抗ストリング型（抵抗分割型）を採用できる。但し、Ｄ／Ａ変換方式はこれには限定されず、抵抗ラダー型（Ｒ−２Ｒラダー型等）、容量アレイ型、又はパルス幅変調型などの種々の方式を採用できる。またＤ／Ａ変換部８０は、Ｄ／Ａ変換器以外にも、その制御回路や変調回路やフィルター回路などを含むことができる。

発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱと振動子ＸＴＡＬを用いて、発振信号ＳＳＣを生成する。発振回路１５０は、第１、第２の振動子用端子（振動子用パッド）を介して振動子ＸＴＡＬに接続される。例えば発振回路１５０は、振動子ＸＴＡＬ（圧電振動子、共振子等）を発振させることで、発振信号ＳＳＣを生成する。具体的には発振回路１５０は、Ｄ／Ａ変換部８０の出力電圧ＶＱを周波数制御電圧（発振制御電圧）とした発振周波数で、振動子ＸＴＡＬを発振させる。例えば発振回路１５０が、電圧制御により振動子ＸＴＡＬの発振を制御する回路（ＶＣＯ）である場合には、発振回路１５０は、周波数制御電圧に応じて容量値が変化する可変容量キャパシター（バリキャップ等）を含むことできる。例えば可変容量キャパシターの一端は振動子ＸＴＡＬの一端に接続されている。Ｄ／Ａ変換部８０の出力電圧ＶＱにより、可変容量キャパシターの容量値が制御され、振動子ＸＴＡＬの一端の容量が変化する。これによって、発振信号ＳＳＣの発振周波数を制御できるようになる。

なお、前述のように発振回路１５０はダイレクト・デジタル・シンセサイザー方式により実現してもよく、この場合には振動子ＸＴＡＬの発振周波数はリファレンス周波数となり、発振信号ＳＳＣの発振周波数とは異なる周波数になる。

バッファー回路１６０は、発振信号生成回路１４０（発振回路１５０）で生成された発振信号ＳＳＣのバッファリングを行って、バッファリング後の信号ＳＱを出力する。即ち、外部の負荷を十分に駆動できるようにするためのバッファリングを行う。信号ＳＱは例えばクリップドサイン波信号である。但し信号ＳＱは矩形波信号であってもよい。或いはバッファー回路１６０は、信号ＳＱとしてクリップドサイン波信号と矩形波信号の両方の出力が可能な回路であってもよい。

次に、検査時における回路装置５００、検査装置３００の動作を説明する。

回路装置５００には、発振信号生成回路１４０の入力信号を選択するセレクターが設けられている。このセレクターは、通常動作時には温度補償部１３０の出力データＤＤＳ（周波数制御データ）を選択し、検査時には検査装置３００のＰＬＬ回路３２０からの検査用データＰＬＤを発振信号生成回路入力データとして選択する。セレクターは、例えば図６で後述する処理部５０の出力部７０に相当する。或いは、処理部５０と発振信号生成回路１４０の間にセレクターが設けられる構成でもよい。

検査装置３００の基準信号出力部３３０は、公称発振周波数に対応した周波数の基準信号ＲＦＳ（クロック信号）を出力する。即ち、ＰＬＬ回路３２０の逓倍率をｎ（ｎは１以上の整数又は小数）とし、公称発振周波数をＦＫとした場合、基準信号ＲＦＳの周波数はＦＫ／ｎである。基準信号出力部３３０は、例えばＰＬＬ回路を内蔵した発振器等の、周波数を可変に設定できる発振器で構成できる。

ＰＬＬ回路３２０は、基準信号ＲＦＳとバッファー回路１６０からの信号ＳＱとに基づいて、検査用データＰＬＤ（発振信号生成回路入力データ）を発振信号生成回路１４０に出力し、発振信号ＳＳＣ（信号ＳＱ）の周波数を公称発振周波数にロックさせる。ＰＬＬ回路３２０の構成は図８で後述する。

なお、図４ではＰＬＬ回路３２０が検査装置３００に含まれる場合を図示しているが、回路装置５００及び検査装置３００の構成はこれに限定されない。図７で後述するように、回路装置５００がＰＬＬ回路３２０を含み、回路装置５００の内部でＰＬＬ回路３２０によるループを構成して温度特性の調整検査を行ってもよい。

情報処理装置３１０は、回路装置５００のＡ／Ｄ変換部２０からの温度検出データＤＴＤ（温度検出データ）と、検査装置３００のＰＬＬ回路３２０からの検査用データＰＬＤとを、各温度において記録する。検査用データＰＬＤは、ＰＬＬ回路３２０が公称発振周波数にロックしたときのものである。例えば、ＰＬＬ回路３２０にロック検出回路を設けて、ロック検出回路がロックを検出した後に検査用データＰＬＤを取得する。或いは、安定してロックできる十分な時間が経過した後に検査用データＰＬＤを取得してもよい。温度検出データＤＴＤと検査用データＰＬＤは、近似関数の次数以上の個数の温度ポイントで取得する。

情報処理装置３１０は、各温度での温度検出データＤＴＤと検査用データＰＬＤに基づいて（例えば近似関数をフィッティングすることにより）近似関数の係数を求める。具体的には、各温度で取得される温度検出データＤＴＤが温度補償部１３０に入力された場合に、その温度検出データＤＴＤに対応する検査用データＰＬＤと同一の周波数制御データＤＤＳを温度補償部１３０が出力するように、係数が決定される。情報処理装置３１０は、その係数データＫＳＤを回路装置５００の記憶部１８０に記憶させる。図５は、この係数決定処理の説明図である。決定した係数を記憶部３０に書き込むことにより、周波数制御データＤＤＳが検査用データＰＬＤに一致するように修正されることを示している。本実施形態では、このような温度特性の調整検査を行うことにより、発振周波数がもつ温度特性を正確に近似する近似関数を決定することが可能となる。

係数を記憶部３０に書き込んだ後には、発振周波数の周波数偏差（公称発振周波数との差）が許容周波数範囲内であるか否かを検査（温度特性検査）する。この検査では、基準信号出力部３３０が許容周波数範囲の上限に対応する基準信号ＲＦＳと、下限に対応する基準信号ＲＦＳを順次に出力する。そして、情報処理装置３１０が、それらの基準信号ＲＦＳに対応する検査用データＰＬＤと、温度補償部１３０からの周波数制御データＤＤＳとを各温度において取得し、それらのデータに基づいて検査の合格及び不合格を判定する。この検査の詳細については図１０等で後述する。本実施形態では、このような温度特性検査を行うことによって、周波数カウンターが不要となり、検査装置（検査基板）の回路構成を簡素化できる。

以上の実施形態では、回路装置５００は、温度センサー部１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行い、温度検出データＤＴＤを出力するＡ／Ｄ変換部２０と、温度検出データＤＴＤに基づいて発振周波数の温度補償処理を行い、発振周波数の周波数制御データＤＤＳを出力する温度補償部１３０と、温度補償部１３０からの周波数制御データＤＤＳと振動子ＸＴＡＬを用いて、周波数制御データＤＤＳにより設定される発振周波数の発振信号ＳＳＣを生成する発振信号生成回路１４０と、を含む。そして、通常動作時には、温度補償部１３０からの周波数制御データＤＤＳが発振信号生成回路１４０に入力され、通常動作時以外の時（検査時）には、発振信号生成回路１４０の出力信号ＳＳＣ（発振信号）に基づく入力信号ＳＱと基準信号ＲＦＳとを比較するＰＬＬ回路３２０により生成されたデータＰＬＤ（検査用データ）が、発振信号生成回路入力データとして発振信号生成回路１４０に入力される。

本実施形態によれば、検査時においてＰＬＬ回路３２０により生成されたデータＰＬＤが発振信号生成回路１４０に入力されており、そのデータＰＬＤに周波数制御データＤＤＳが一致するように近似関数の係数が決定される。これにより、Ｄ／Ａ変換部８０の変換特性等に影響されることなく、発振周波数がもつ温度特性を正確に近似する近似関数を決定することが可能となる。また、検査装置３００と回路装置５００の間は、電圧ではなくデジタルデータのみをやり取りするので、誤差やノイズの影響を受けにくくなり、ＤＴＣＸＯによる周波数精度の高精度化に対応できる。

ここで通常動作時とは、発振信号生成回路１４０に温度補償部１３０からの周波数制御データＤＤＳが入力される動作状態のときであり、通常動作時以外の時とは、発振信号生成回路１４０にＰＬＬ回路３２０により生成されたデータＰＬＤが入力される動作状態のときである。通常動作時以外の時は、具体的には検査全体のうち一部の検査時であり、例えば温度特性の調整検査時（図９の検査時）と、温度特性の検査時（図１０の検査時）である。検査全体としては、これら以外にも種々の検査を含んでおり、発振信号生成回路１４０に温度補償部１３０からの周波数制御データＤＤＳが入力される動作状態で行う検査も含まれる。即ち、このような動作状態でない時が、通常動作時以外の時である。

また本実施形態では、図６で後述するように、例えば回路装置５００はインターフェース部１７０を含む。そして、発振信号生成回路入力データＰＬＤは、回路装置５００の外部に設けられたＰＬＬ回路３２０からインターフェース部１７０を介して入力されるデータである。

本実施形態によれば、検査時において、回路装置５００の外部に設けられたＰＬＬ回路３２０により生成されたデータＰＬＤを、インターフェース部１７０を介して発振信号生成回路１４０に入力できる。

また本実施形態では、図７で後述するように、例えばＰＬＬ回路３２０は、回路装置５００の内部に設けられた検査用ＰＬＬ回路であってもよい。

本実施形態によれば、検査時において、回路装置５００の内部に設けられたＰＬＬ回路３２０（検査用ＰＬＬ回路）により生成されたデータＰＬＤを発振信号生成回路１４０に入力できる。これにより検査基板にＰＬＬ回路３２０を設ける必要がなくなると共に、回路装置５００とＰＬＬ回路３２０の間の間で信号ＳＱ（高周波信号）やデータＰＬＤをやり取りする必要がなくなるので、検査基板の設計を簡素化できる。

また本実施形態では、発振信号生成回路１４０は、温度補償部１３０からの周波数制御データＤＤＳのＤ／Ａ変換を行うＤ／Ａ変換部８０と、Ｄ／Ａ変換部８０の出力電圧ＶＱと振動子ＸＴＡＬを用いて、発振信号ＳＳＣを生成する発振回路１５０と、を含む。そして、通常動作時には、温度補償部１３０からの周波数制御データＤＤＳがＤ／Ａ変換部８０に入力される。通常動作時以外の時には、発振信号生成回路入力データＰＬＤがＤ／Ａ変換部８０に入力される。

本実施形態によれば、通常動作時には温度補償部１３０からの周波数制御データＤＤＳがＤ／Ａ変換され、そのＤ／Ａ変換された電圧ＶＱに基づいて発振信号ＳＳＣが生成される。これにより、発振周波数の温度補償が実現される。また、検査時にはＰＬＬ回路３２０により生成されたデータＰＬＤがＤ／Ａ変換され、そのＤ／Ａ変換された電圧ＶＱに基づいて発振信号ＳＳＣが生成される。これにより、公称発振周波数で発振するときの発振信号生成回路入力データＰＬＤを取得でき、それに基づいて温度補償に用いるデータ（例えば近似関数の係数データ）を取得できる。

また本実施形態では、図８で後述するように、例えばＰＬＬ回路３２０は、発振信号生成回路１４０の出力信号ＳＳＣに基づく入力信号ＢＳＳと基準信号ＲＦＳとを比較する位相比較回路３２４と、位相比較回路３２４の出力信号ＨＫＳをＡ／Ｄ変換するＡ／Ｄ変換回路３２６と、Ａ／Ｄ変換回路３２６の出力データＡＨＳをフィルター処理して、発振信号生成回路入力データＰＬＤを出力するデジタルフィルター３２８と、を含む。

本実施形態によれば、アナログＰＬＬ回路におけるループフィルターの出力電圧ではなく、ＰＬＬ回路３２０がデジタルデータである発振信号生成回路入力データＰＬＤを出力する。デジタルデータは電圧誤差を生じず、またアナログ電圧に比べてノイズの影響を受けにくいため、公称発振周波数で発振するときのＰＬＬ回路３２０の出力データＰＬＤを正確に測定できる。これにより、検査装置３００のＰＬＬ回路３２０から回路装置５００に電圧を入力する場合に比べて、高精度に近似関数の係数を決定できる。

なお、本実施形態でのＰＬＬ回路３２０は、いわゆるＰＬＬループの全体ではなく、少なくとも電圧制御発振回路に相当する部分（本実施形態では周波数制御データＤＤＳにより制御されるデジタル制御発振回路）を除いた部分である。

また本実施形態では、通常動作時には、温度補償部１３０は、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する周波数制御データＤＤＳを発振信号生成回路１４０に出力する。通常動作時以外の時である検査時には、発振信号生成回路入力データＰＬＤが発振信号生成回路１４０に入力される。

Ａ／Ｄ変換部２０のデータ出力レートにおいて、ある出力タイミングで第１の温度に対応する温度検出データを出力し、次の出力タイミングで第２の温度に対応する温度検出データを出力したとする。このとき、第１の温度と第２の温度の温度差が大きいと、周波数制御データＤＤＳの変化も大きくなり、発振周波数が急激に変化する（ホッピングする）可能性がある。そのため、第１の温度に対応する第１のデータから第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化させることによって、周波数ホッピングを防ぐことができる。なお、温度補償部１３０のデータ出力レートは、Ａ／Ｄ変換部２０のデータ出力レートよりも速い。

また本実施形態では、ＰＬＬ回路３２０には、公称発振周波数に対応する基準信号ＲＦＳが入力される。このような基準信号は、温度特性の調整検査においてＰＬＬ回路３２０に入力される。

温度補償は、温度に依らずに発振周波数が公称発振周波数で一定となるように発振周波数の温度特性を補償することである。本実施形態によれば、ＰＬＬ回路３２０の入力信号が基準信号ＲＦＳに対してロックした場合、発振周波数は公称発振周波数となる。即ち、そのときのＰＬＬ回路３２０の出力データＰＬＤを各温度で取得することで、各温度において発振周波数を公称発振周波数にする周波数制御データを取得できるということである。これにより、温度補償を正確に行うためのデータ（例えば近似関数の係数データ）を求めることができる。

また本実施形態では、ＰＬＬ回路３２０には、公称発振周波数の周波数許容範囲の上限に対応する基準信号ＲＦＳ（第１の基準信号）と、周波数許容範囲の下限に対応する基準信号ＲＦＳ（第２の基準信号）が入力される。そして、発振信号生成回路１４０には、第１の基準信号に対応する発振信号生成回路入力データＰＬＤ（図１０のＰＬＤＵ）と、第２の基準信号に対応する発振信号生成回路入力データＰＬＤ（図１０のＰＬＤＤ）が入力される。このような動作は、温度特性の調整検査が終わった後の温度特性の検査において行われる。

本実施形態によれば、発振周波数が周波数許容範囲の上限、下限になるときの発振信号生成回路入力データＰＬＤを測定できる。これにより、発振周波数が周波数許容範囲内であるか否かを検査できる。即ち、温度補償部１３０が出力する周波数制御データＤＤＳが上記２つの発振信号生成回路入力データの間であれば、その周波数制御データＤＤＳを発振信号生成回路１４０に入力したときの発振周波数は周波数許容範囲内ということになる。このような大小関係の判定を行うことによって、温度補償により得られる発振周波数が周波数許容範囲内であるか否かを検査できる。

ここで、公称発振周波数の周波数許容範囲とは、発振周波数と公称発振周波数の間の周波数偏差（周波数誤差）として許容される範囲であり、例えば回路装置５００又は発振器の仕様における周波数許容範囲である。検査で用いる周波数許容範囲の上限、下限は、仕様における周波数許容範囲の上限、下限と同じである必要はなく、例えば仕様における周波数許容範囲よりも狭い周波数範囲の上限、下限であってもよい。

また、発振器の製造方法として、以下のような発振周波数の温度特性を調整する検査方法を実行してもよい。

即ち、発振器の発振信号生成回路１４０の出力信号ＳＳＣに基づく入力信号ＳＱと、基準信号ＲＦＳとをＰＬＬ回路３２０に入力する（図９のステップＳ２）。ＰＬＬ回路３２０により生成されたデータＰＬＤを発振信号生成回路入力データとして発振信号生成回路１４０に入力する（図９のステップＳ２）。発振器が発振周波数の温度補償処理を行うための温度補償用データ（例えば係数データ）を、各温度における発振器からの温度検出データＤＴＤと発振信号生成回路入力データＰＬＤとに基づいて求める（図９のステップＳ４）。温度補償用データを発振器の記憶部３０に書き込む（図９のステップＳ５）。

この検査方法によれば、ＰＬＬ回路３２０により生成された発振信号生成回路入力データＰＬＤが発振信号生成回路１４０に入力されることで、ＤＴＣＸＯ等のデジタル方式の発振器の温度特性を正確に調整することが可能となる。

また、発振器の製造方法として、以下のような発振周波数の温度特性を検査する方法を実行してもよい。

即ち、発振器の発振信号生成回路１４０の出力信号ＳＳＣに基づく入力信号ＳＱと、公称発振周波数の周波数許容範囲の上限に対応する第１の基準信号とをＰＬＬ回路３２０に入力する（図１０のステップＳ２３、Ｓ２４）。次に、ＰＬＬ回路３２０により生成されたデータＰＬＤを第１の発振信号生成回路入力データＰＬＤＵとして発振信号生成回路１４０に入力する（図１０のステップＳ２３、Ｓ２４）。次に、発振信号生成回路１４０の出力信号ＳＳＣに基づく入力信号ＳＱと、公称発振周波数の周波数許容範囲の下限に対応する第２の基準信号とをＰＬＬ回路３２０に入力する（図１０のステップＳ２５、Ｓ２６）。次に、ＰＬＬ回路３２０により生成されたデータＰＬＤを第２の発振信号生成回路入力データＰＬＤＤとして発振信号生成回路１４０に入力する（図１０のステップＳ２５、Ｓ２６）。次に、各温度における第１の発振信号生成回路入力データＰＬＤＵと第２の発振信号生成回路入力データＰＬＤＤと発振器の温度補償部１３０からの周波数制御データＤＤＳとの比較を行う（図１０のステップＳ２７〜Ｓ２９）。次に、比較の結果により、発振器の発振周波数が公称発振周波数の周波数許容範囲を満たすか否かの判定を行う（図１０のステップＳ３１、Ｓ３２）。

この検査方法によれば、ＰＬＬ回路３２０により生成される発振信号生成回路入力データＰＬＤを取得することで、発振周波数の温度特性の検査を行うことができる。即ち、周波数カウンターを用いて発振周波数を計測することなく、係数書き込み後の発振周波数の温度特性を検査することが可能となる。高周波信号である発振信号の計測、その信号線の配置、その高周波信号によるノイズの影響等が不要になるため、検査装置３００を簡素化できる。

３．回路装置の第１、第２の詳細構成
図６に、回路装置と検査装置とそれらを含む検査システムの第１の詳細な構成例を示す。図６の回路装置５００は、レジスター部４０（レジスター）、インターフェース部１７０（インターフェース回路）、記憶部１８０、処理部５０、発振信号生成回路１４０、バッファー回路１６０を含む。処理部５０は、演算部６０、出力部７０を含む。検査装置３００は、情報処理装置３１０、ＰＬＬ回路３２０、基準信号出力部３３０を含む。

インターフェース部１７０は、検査装置３００と回路装置５００の間でデジタルデータを入出力する。インターフェース部１７０は、例えばＩ２Ｃ方式や、或いは３線又は４線のシリアル方式の通信インターフェース部である。例えば、これらの通信の入出力端子として専用の端子が回路装置５００に設けられる。或いは、他の信号の入出力端子と通信の入出力端子が兼用されてもよい。この場合、回路装置５００がテストモードに（例えばレジスター設定により）設定された場合には兼用端子が通信の入出力端子として機能し、回路装置５００が通常動作モードに設定された場合には兼用端子が他の信号の入出力端子として機能する。

レジスター部４０は、温度検出データレジスター４２、検査用データレジスター４４、周波数制御データレジスター４６を含む。温度検出データレジスター４２は、Ａ／Ｄ変換部２０が出力する温度検出データＤＴＤを記憶し、情報処理装置３１０は、インターフェース部１７０を介して温度検出データレジスター４２から温度検出データＤＴＤを読み出す。検査用データレジスター４４は、ＰＬＬ回路３２０からインターフェース部１７０を介して入力される検査用データＰＬＤを記憶する。出力部７０は、検査時には、検査用データレジスター４４に記憶された検査用データＰＬＤを周波数制御データＤＤＳとして発振信号生成回路１４０に出力する。周波数制御データレジスター４６は、演算部６０が出力する演算結果データＣＱを周波数制御データとして記憶し、情報処理装置３１０は、インターフェース部１７０を介して周波数制御データレジスター４６から演算結果データＣＱを読み出す。

演算部６０は、温度検出データＤＴＤと近似関数の係数データに基づいて温度補償処理を行い、演算結果データＣＱを出力する。通常動作時には、この演算結果データＣＱに基づいて出力部７０が周波数制御データＤＤＳを出力する。例えば、出力部７０は、演算結果データＣＱが第１の温度に対応する第１のデータから、第２の温度に対応する第２のデータに変化した場合に、ｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データＤＤＳの出力処理を行う。この処理によって、周波数制御データＤＤＳの急激な変化を抑えて発振周波数のホッピングを防ぐことができる。温度補償処理によって直接的に得られる周波数制御データは演算結果データＣＱなので、情報処理装置３１０には演算結果データＣＱを出力する。検査時には、上述のように出力部７０は検査用データＰＬＤを周波数制御データＤＤＳとして出力する。このように、出力部７０は、演算結果データＣＱと検査用データＰＬＤのいずれかを選択するセレクターに相当する。なお、演算部６０、出力部７０の詳細は図１１〜図１３で後述する。

図７に、回路装置と検査装置とそれらを含む検査システムの第２の詳細な構成例を示す。図７の回路装置５００は、ＰＬＬ回路３２０（検査用ＰＬＬ回路）、レジスター部４０、インターフェース部１７０、記憶部１８０、処理部５０、発振信号生成回路１４０、バッファー回路１６０を含む。処理部５０は、演算部６０、出力部７０を含む。検査装置３００は、情報処理装置３１０、基準信号出力部３３０を含む。

図７では、温度特性の調整検査に用いるＰＬＬ回路３２０が回路装置５００に内蔵されている。

即ち、ＰＬＬ回路３２０には検査装置３００の基準信号出力部３３０から基準信号ＲＦＳが供給され、回路装置５００の内部でバッファー回路１６０からの信号ＳＱが供給される。ＰＬＬ回路３２０は、検査用データＰＬＤを検査用データレジスター４４に出力し、その検査用データＰＬＤを検査用データレジスター４４が記憶する。検査用データレジスター４４は、検査時において検査用データＰＬＤを出力部７０に出力する。また、情報処理装置３１０は、インターフェース部１７０を介して検査用データレジスター４４から検査用データＰＬＤを読み出す。

このように、ＰＬＬ回路３２０を回路装置５００に内蔵することによって、回路装置５００の出力信号ＳＱをＰＬＬ回路３２０に入力する配線を検査基板に設けなくてもよくなる。即ち、検査装置３００はデジタルデータの読み出しと、基準信号ＲＦＳの供給だけを行えばよくなり、検査基板の構成を非常に簡素化することができる。例えば、多数の発振器をソケット等で検査基板に装着し、発振器を切り替えながら検査を行うタイプの検査装置では、検査基板に配置できるソケットの数を増やすことができる（検査効率が上がる）可能性がある。

４．ＰＬＬ回路
図８に、ＰＬＬ回路３２０の詳細な構成例を示す。ＰＬＬ回路３２０は、分周回路３２２、位相比較回路３２４、Ａ／Ｄ変換回路３２６、デジタルフィルター３２８を含む。

分周回路３２２は、バッファー回路１６０からの信号ＳＱを分周し、その分周した信号ＢＳＳを出力する。分周比は、例えばレジスター設定等により可変に設定される。ＰＬＬ回路３２０の逓倍率をｎ（ｎは１以上の整数又は小数）とした場合、分周比は１／ｎである。

位相比較回路３２４は、信号ＢＳＳと基準信号ＲＦＳの位相差を検出し、その位相差に基づく信号ＨＫＳを出力する。信号ＨＫＳは、例えば位相差に比例したパルス幅のパルス信号、或いは位相差に比例した電流レベル又は電圧レベルの信号である。位相比較回路３２４は、例えばチャージポンプ回路で構成できる。

Ａ／Ｄ変換回路３２６は、信号ＨＫＳをＡ／Ｄ変換し、そのＡ／Ｄ変換されたデータＡＨＳを出力する。Ａ／Ｄ変換回路３２６としては、種々の方式（例えば並列比較型、パイプライン型、逐次比較型、デルタシグマ型等）のものを採用できる。

デジタルフィルター３２８は、例えばローパスフィルター特性のデジタルフィルターであり、データＡＨＳを平滑化して、その平滑化されたデータを検査用データＰＬＤとして出力する。

なお、ＰＬＬ回路３２０の構成はこれに限定されず、例えば信号ＳＱを分出する分周回路と、その分周回路の出力信号と基準信号ＲＦＳの位相比較を行う位相比較回路と、位相比較回路の出力信号をフィルター処理するアナログループフィルターと、そのアナログループフィルターの出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、で構成してもよい。

５．製造方法
図９に、発振器の温度特性を調整する方法（発振器の製造方法）のフローチャートを示す。

まず、発振器の環境温度を１つめの温度ポイントに設定する（Ｓ１）。例えば、発振器が取り付けられた検査基板の温度を恒温槽で制御する場合には、その恒温槽の温度を制御する。或いは、発振器が複数のステージを順次に移動し、１つのステージで１つの温度ポイントの測定を行う場合には、例えばステージに内蔵されるペルチェ素子等によって、そのステージで決められた温度に設定される。

次に、温度検出データＤＴＤとＰＬＬ回路３２０の出力データＰＬＤを記録する（Ｓ２）。次に、測定すべき全ての温度ポイントで測定したか否かを判定する（Ｓ３）。測定していない温度ポイントがある場合には、ステップＳ１において次の温度ポイントに環境温度を設定する。全ての温度ポイントで測定した場合には、それらの温度ポイントで記録した温度検出データＤＴＤとＰＬＬ回路３２０の出力データＰＬＤに基づいて近似関数の係数を演算する（Ｓ４）。次に、係数データを記憶部３０に書き込み（Ｓ５）、検査を終了する。

恒温槽を用いる検査手法の場合、ステップＳ１で温度を設定した後、その温度において検査対象の（検査基板に取り付けられた）複数の発振器についてステップＳ２でのデータ記録を行う。これを全ての温度ポイントで繰り返した後、ステップＳ４で各発振器の係数を演算し、ステップＳ５で各発振器の記憶部３０に係数データを書き込む。

ステージを用いる検査手法の場合、ステップＳ１でステージを移動し、そのステージでの温度に設定された後、その温度において検査対象の（ステージ上にある）複数の発振器についてステップＳ２でのデータ記録を行う。これをステージを移動しながら全ての温度ポイントで繰り返した後、ステップＳ４で次のステージに移動し、各発振器の係数を演算し、ステップＳ５で各発振器の記憶部３０に係数データを書き込む。

図１０に、発振器の温度特性を検査する方法（発振器の製造方法）のフローチャートを示す。この検査は、図９の検査が終了した後に行う。

まず、発振器の環境温度を１つめの温度ポイントに設定する（Ｓ２１）。次に、周波数制御データＤＤＳ（演算結果データＣＱ）を記録する（Ｓ２２）。次に、基準信号ＲＦＳの周波数を公称発振周波数の許容周波数範囲の上限に設定する（Ｓ２３）。次に、ＰＬＬ回路３２０の出力データＰＬＤをデータＰＬＤＵとして記録する（Ｓ２４）。次に、基準信号ＲＦＳの周波数を公称発振周波数の許容周波数範囲の下限に設定する（Ｓ２５）。次に、ＰＬＬ回路３２０の出力データＰＬＤをデータＰＬＤＤとして記録する（Ｓ２６）。

次に、ＰＬＤＵ≧ＰＬＤＤであるか否かを判定する（Ｓ２７）。ＰＬＤＵ≧ＰＬＤＤである場合、ＰＬＤＵ≧ＤＤＳ≧ＰＬＤＤであるか否かを判定する（Ｓ２８）。ＰＬＤＵ≧ＰＬＤＤでない場合、ＰＬＤＵ≦ＤＤＳ≦ＰＬＤＤであるか否かを判定する（Ｓ２９）。ステップＳ２８でＰＬＤＵ≧ＤＤＳ≧ＰＬＤＤであると判定された場合と、ステップＳ２９でＰＬＤＵ≦ＤＤＳ≦ＰＬＤＤであると判定された場合には、測定すべき全ての温度ポイントで測定したか否かを判定する（Ｓ３０）。測定していない温度ポイントがある場合には、ステップＳ２１において次の温度ポイントに環境温度を設定する。全ての温度ポイントで測定した場合には、検査が合格であると判定し（Ｓ３１）、検査を終了する。ステップＳ２８でＰＬＤＵ≧ＤＤＳ≧ＰＬＤＤでないと判定された場合と、ステップＳ２９でＰＬＤＵ≦ＤＤＳ≦ＰＬＤＤでないと判定された場合には、不合格と判定し（Ｓ３２）、検査を終了する。

この検査手順では、複数の温度ポイントでの測定において１回でもステップＳ２８、Ｓ２９の条件を満たさなかった場合には不合格と判定され、全ての温度ポイントでステップＳ２８、Ｓ２９の条件を満たした場合には合格と判定される。これにより、仕様の温度範囲において周波数偏差が公称発振周波数の許容周波数範囲内であることを補償できる。

６．回路装置の第３の詳細構成
図１１に回路装置５００の第３の詳細な構成例を示す。図１１ではＤ／Ａ変換部８０が、変調回路９０とＤ／Ａ変換器１００とフィルター回路１２０を含む。

Ｄ／Ａ変換部８０の変調回路９０は、処理部５０からｉ＝（ｎ＋ｍ）ビットの周波数制御データＤＤＳを受ける（ｉ、ｎ、ｍは１以上の整数）。一例としてはｉ＝２０、ｎ＝１６、ｍ＝４である。そして変調回路９０は、周波数制御データＤＤＳのｍビット（例えば４ビット）のデータに基づいて、周波数制御データＤＤＳのｎビット（例えば１６ビット）のデータを変調する。具体的には変調回路９０は、周波数制御データＤＤＳのＰＷＭ変調を行う。なお変調回路９０の変調方式はＰＷＭ変調（パルス幅変調）には限定されず、例えばＰＤＭ変調（パルス密度変調）等のパルス変調であってもよく、パルス変調以外の変調方式であってもよい。例えば周波数制御データＤＤＳのｎビットのデータに対して、ｍビットのディザー処理（ディザリング処理）を行うことでビット拡張（ｎビットからｉビットへのビット拡張）を実現してもよい。

Ｄ／Ａ変換器１００は、変調回路９０により変調されたｎビットのデータのＤ／Ａ変換を行う。例えばｎ＝１６ビットのデータのＤ／Ａ変換を行う。Ｄ／Ａ変換器１００のＤ／Ａ変換方式としては、例えば抵抗ストリング型や抵抗ラダー型などを採用できる。

フィルター回路１２０は、Ｄ／Ａ変換器１００の出力電圧ＶＤＡを平滑化する。例えばローパスフィルター処理を行って出力電圧ＶＤＡを平滑化する。このようなフィルター回路１２０を設けることで、例えばＰＷＭ変調された信号のＰＷＭ復調が可能になる。このフィルター回路１２０のカットオフ周波数は、変調回路９０のＰＷＭ変調の周波数に応じて設定できる。即ちＤ／Ａ変換器１００からの出力電圧ＶＤＡの信号は、ＰＷＭ変調の基本周波数及び高調波成分のリプルを含むため、フィルター回路１２０により、このリップルを減衰させる。なおフィルター回路１２０としては、例えば抵抗又はキャパシター等の受動素子を用いたパッシブフィルターを採用できる。但しフィルター回路１２０としてＳＣＦなどのアクティブフィルターを用いることも可能である。

処理部５０は、第１の温度から第２の温度に温度が変化した場合に、第１の温度（第１の温度検出データ）に対応する第１のデータから、第２の温度（第２の温度検出データ）に対応する第２のデータへと、ｋ×ＬＳＢ単位で変化（ｋ×ＬＳＢずつ変化）する周波数制御データＤＤＳを出力する。ここでｋ≧１であり、ｋは１以上の整数である。例えば周波数制御データＤＤＳのビット数（Ｄ／Ａ変換部の解像度）をｉとした場合に、ｋ＜２^ｉであり、ｋは２^ｉよりも十分に小さい整数である（例えばｋ＝１〜８）。更に具体的にはｋ＜２^ｍである。例えばｋ＝１の場合には、処理部５０は、１ＬＳＢ単位（１ビット単位）で第１のデータから第２のデータに変化する周波数制御データＤＤＳを出力する。即ち、第１のデータから第２のデータに向かって、１ＬＳＢ（１ビット）ずつシフトしながら変化するような周波数制御データＤＤＳを出力する。なお周波数制御データＤＤＳの変化ステップ幅は、１ＬＳＢには限定されず、例えば２×ＬＳＢ、３×ＬＳＢ、４×ＬＳＢ・・・というように２×ＬＳＢ以上の変化ステップ幅であってもよい。

例えば処理部５０は、演算部６０と出力部７０を含む。演算部６０は、温度検出データＤＴＤに基づいて発振周波数の温度補償処理の演算を行う。例えば浮動小数点演算等によるデジタル信号処理により温度補償処理を実現する。出力部７０は、演算部６０からの演算結果データＣＱを受け、周波数制御データＤＤＳを出力する。そして、この出力部７０が、演算結果データＣＱが第１の温度に対応する第１のデータから、第２の温度に対応する第２のデータに変化した場合に、ｋ×ＬＳＢ単位で第１のデータから第２のデータに変化する周波数制御データＤＤＳの出力処理を行う。

このように、処理部５０から出力される周波数制御データＤＤＳが、ｋ×ＬＳＢずつ変化するようになれば、例えば温度が第１の温度から第２の温度に変化した場合に、Ｄ／Ａ変換部８０の出力電圧ＶＱに大きな電圧変化が生じ、この電圧変化が原因で周波数ホッピング（発振周波数の急激な変化）が発生してしまう事態を抑制できる。

より具体的には処理部５０は、前回（前回のタイミング）の温度補償処理の演算結果データ（ＣＱ）である第１のデータと、今回（今回のタイミング）の温度補償処理の演算結果データである第２のデータを比較する。

そして処理部５０（出力部７０）は、第２のデータの方が第１のデータよりも大きい場合には、第１のデータに対して所定値を加算する処理を行う。例えば所定値としてｋ×ＬＳＢを加算する処理を行う。例えばｋ＝１の場合には、所定値として１ＬＳＢを加算する処理を行う。なお、加算される所定値は１ＬＳＢには限定されず、２×ＬＳＢ以上であってもよい。そして処理部５０は、例えばこの加算処理を、加算結果データが第２のデータに達するまで行いながら、当該加算結果データを周波数制御データＤＤＳとして出力する。

一方、処理部５０（出力部７０）は、第２の温度に対応する第２のデータの方が、第１の温度に対応する第１のデータよりも小さい場合には、第１のデータから所定値を減算する処理を行う。例えば所定値としてｋ×ＬＳＢを減算する処理を行う。例えばｋ＝１の場合には、所定値として１ＬＳＢを減算する処理を行う。なお、減算される所定値は１ＬＳＢには限定されず、２×ＬＳＢ以上であってもよい。そして処理部５０は、例えばこの減算処理を、減算結果データが第２のデータに達するまで行いながら、当該減算結果データを周波数制御データＤＤＳとして出力する。

７．処理部
図１２に、処理部５０の詳細な構成例を示す。処理部５０（ＤＳＰ部）は、制御部５２、演算部６０、出力部７０を含む。

制御部５２は、演算部６０、出力部７０の制御や各種の判断処理を行う。演算部６０は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤに基づいて発振周波数の温度補償処理の演算を行う。出力部７０は、演算部６０からの演算結果データを受け、周波数制御データＤＤＳを出力する。

制御部５２は判定部５３を含む。判定部５３は、比較部５４、５５を有し、比較部５４、５５での比較結果に基づいて各種の判定処理を行う。

演算部６０は、型変換部６１、６２、６８と、マルチプレクサー６３、６５と、演算器６４と、ワークレジスター６６、６７、６９を含む。演算器６４は、乗算器５８と加算器５９を含む。

型変換部６１は、記憶部１８０からの係数データが入力され、バイナリー型（整数）から浮動小数点型（単精度）への型変換を行い、型変換後の係数データをマルチプレクサー６３に出力する。型変換部６２は、Ａ／Ｄ変換部２０からの温度検出データＤＴＤが入力され、バイナリー型から浮動小数点型への型変換を行い、型変換後の温度検出データＤＴＤをマルチプレクサー６３に出力する。例えば１５ビットのバイナリーの温度検出データＤＴＤを、３２ビットの浮動小数点（指数部＝８ビット、仮数部＝２３ビット、符号＝１ビット）に型変換する。またマルチプレクサー６３には、温度補償処理用の固定値の定数データを記憶するＲＯＭ１９０からの当該定数データが入力される。

マルチプレクサー６３は、演算器６４の出力データ、ワークレジスター６６、６７の出力データ、型変換部６１、６２の出力データ、ＲＯＭ１９０の出力データのいずれかを選択して、演算器６４に出力する。演算器６４は、乗算器５８、加算器５９により、例えば３２ビットの浮動小数点の積和演算等の演算処理を行うことで、温度補償処理を実行する。マルチプレクサー６５は、演算器６４の乗算器５８、加算器５９の出力データのいずれかを選択し、ワークレジスター６６、６７、型変換部６８のいずれかに出力する。型変換部６８は、演算部６０（演算器６４）の演算結果データを、浮動小数点型からバイナリー型に型変換する。例えば３２ビットの浮動小数点の演算結果データを、２０ビットのバイナリーの演算結果データに型変換する。型変換後の演算結果データはワークレジスター６９に保持される。

演算部６０（演算器６４）は、下式（１）に示すように、温度特性のカーブを、例えば５次の近似関数（多項式）で近似する温度補償処理を行う。
Ｖｃｐ＝ｂ・(Ｔ−Ｔ０)^５＋ｃ・(Ｔ−Ｔ０)^４＋ｄ・(Ｔ−Ｔ０)^３＋ｅ・(Ｔ−Ｔ０) （１）

上式（１）において、Ｔは温度検出データＤＴＤで表される温度に相当し、Ｔ０は基準温度（例えば２５℃）に相当する。ｂ、ｃ、ｄ、ｅは近似関数の係数であり、この係数のデータは記憶部１８０に記憶される。演算器６４は上式（１）の積和演算等の演算処理を実行する。

出力部７０は、マルチプレクサー７１と、出力レジスター７２と、ＬＳＢ加算器７３と、ＬＳＢ減算器７４を含む。マルチプレクサー７１は、演算部６０の出力データである演算結果データ、ＬＳＢ加算器７３の出力データ、ＬＳＢ減算器７４の出力データのいずれかを選択して、出力レジスター７２に出力する。制御部５２の判定部５３は、ワークレジスター６９の出力データと、出力レジスター７２の出力データをモニターする。そして、比較部５４、５５を用いた種々の比較判定を行い、判定結果に基づいてマルチプレクサー７１を制御する。

本実施形態では出力部７０は、図１３Ａ、図１３Ｂに示すように、第１の温度から第２の温度に温度が変化した場合に、第１の温度に対応する第１のデータＤＡＴ１から、第２の温度に対応する第２のデータＤＡＴ２へと、ｋ×ＬＳＢ単位で変化する周波数制御データＤＤＳを出力する。例えばｋ＝１であり、１ＬＳＢ単位で変化する周波数制御データＤＤＳを出力する。

例えば出力レジスター７２には、前回（第ｎ−１のタイミング）の演算部６０の演算結果データである第１のデータＤＡＴ１が記憶されている。ワークレジスター６９には、今回（第ｎのタイミング）の演算部６０の演算結果データである第２のデータＤＡＴ２が記憶されている。

そして出力部７０は、図１３Ａに示すように、今回の演算結果データである第２のデータＤＡＴ２の方が、前回の演算結果である第１のデータＤＡＴ１よりも大きい場合には、第１のデータＤＡＴ１に対して所定値である１ＬＳＢ（広義にはｋ×ＬＳＢ）を加算する処理を、加算結果データが第２のデータＤＡＴ２に達するまで行いながら、加算結果データを周波数制御データＤＤＳとして出力する。

一方、出力部７０は、図１３Ｂに示すように、今回の演算結果データである第２のデータＤＡＴ２の方が、前回の演算結果である第１のデータＤＡＴ１よりも小さい場合には、第１のデータＤＡＴ１から所定値である１ＬＳＢ（ｋ×ＬＳＢ）を減算する処理を、減算結果データが第２のデータＤＡＴ２に達するまで行いながら、減算結果データを周波数制御データＤＤＳとして出力する。

具体的には、制御部５２の判定部５３は、出力レジスター７２に記憶される第１のデータＤＡＴ１と、ワークレジスター６９に記憶される第２のデータＤＡＴ２を比較する。この比較の判定は比較部５４により行う。

そして図１３Ａに示すようにＤＡＴ２の方がＤＡＴ１よりも大きい場合には、出力レジスター７２のＤＡＴ１に対して１ＬＳＢを加算する処理が、ＬＳＢ加算器７３により行われ、ＬＳＢ加算器７３の出力データが、マルチプレクサー７１により選択される。これにより出力レジスター７２には、図１３Ａに示すように、ＤＡＴ１に対して１ＬＳＢが順次に加算処理された加算結果データが保持される。そして、１ＬＳＢが順次に加算処理されて更新される加算結果データが、周波数制御データＤＤＳとして出力されるようになる。そして、加算結果データがＤＡＴ２に達するまで当該加算処理が繰り返される。加算結果データとＤＡＴ２の一致を判定する比較処理は、比較部５５により行われる。

一方、図１３Ｂに示すようにＤＡＴ２の方がＤＡＴ１よりも小さい場合には、出力レジスター７２のＤＡＴ１から１ＬＳＢを減算する処理が、ＬＳＢ減算器７４により行われ、ＬＳＢ減算器７４の出力データが、マルチプレクサー７１により選択される。これにより出力レジスター７２には、図１３Ｂに示すように、ＤＡＴ１から１ＬＳＢが順次に減算処理された減算結果データが保持される。そして、１ＬＳＢが順次に減算処理されて更新される減算結果データが、周波数制御データＤＤＳとして出力されるようになる。そして、減算結果データがＤＡＴ２に達するまで当該減算処理が繰り返される。

なお、ＬＳＢ加算器７３、ＬＳＢ減算器７４による加算処理、減算処理の最大回数は、所定回数（例えば８回）に設定されている。そして例えば環境温度の最大温度変化については規定できる（例えば２．８℃／１０秒）。従って、例えば１ＬＳＢ×所定回数に対応する温度変化（例えば１ＬＳＢ×８回の電圧に対応する温度変化）が、上記の最大温度変化を十分に上回るように設定されている。

また、処理部５０の周波数制御データＤＤＳの出力レートは、Ａ／Ｄ変換部２０の温度検出データＤＴＤの出力レートよりも速い。従って、例えばＡ／Ｄ変換部２０から温度検出データＤＴＤ２が処理部５０に入力された後、次の温度検出データＤＴＤ３が入力されるまでの期間において、図１３Ａ、図１３Ｂに示すような１ＬＳＢを所与の回数だけ加算又は減算する処理を実行できる。例えば上述のような最大回数である所定回数（例えば８回）の加算処理や減算処理を実行できる。

以上は、通常動作時における動作である。通常動作時（通常動作モード）と検査時（検査モード）は、例えばレジスター設定や端子設定等によって制御される。以下、検査時での動作を説明する。

検査時において、演算部６０は通常動作時と同様に動作している。そして、ワークレジスター６９に保持された演算結果データが周波数制御データレジスター４６に保持され、検査装置３００の情報処理装置３１０によって読み出される。また、出力部７０のマルチプレクサー７１には検査用データレジスター４４に記憶された検査用データＰＬＤが入力されている。検査時には、マルチプレクサー７１が検査用データＰＬＤを選択し、その検査用データＰＬＤが出力レジスター７２に格納され、周波数制御データＤＤＳとして出力される。このような動作により、図９、図１０の検査を実現できる。

８．Ａ／Ｄ変換部
図１４に、Ａ／Ｄ変換部２０の詳細な構成例を示す。Ａ／Ｄ変換部２０は、処理部２３、レジスター部２４、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７を含む。また温度センサー部用アンプ２８を含むことができる。処理部２３、レジスター部２４は、ロジック部２２として設けられ、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦ、比較部２７、温度センサー部用アンプ２８は、アナログ部２６として設けられる。

レジスター部２４は、Ａ／Ｄ変換の途中結果や最終結果などの結果データを記憶する。このレジスター部２４は、例えば逐次比較方式における逐次比較結果レジスターに相当する。Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦは、レジスター部２４の結果データをＤ／Ａ変換する。比較部２７は、Ｄ／Ａ変換器ＤＡＣＥ、ＤＡＣＦの出力電圧と、温度検出電圧ＶＴＤ（温度センサー部用アンプ２８による増幅後の電圧）との比較を行う。比較部２７は例えばチョッパー型比較器などにより実現できる。処理部２３は、比較部２７の比較結果に基づいて判定処理を行い、レジスター部２４の結果データの更新処理を行う。そして、当該更新処理により求められた最終的な温度検出データＤＴＤが、温度検出電圧ＶＴＤのＡ／Ｄ変換結果として、Ａ／Ｄ変換部２０から出力される。このような構成により、例えば逐次比較方式のＡ／Ｄ変換や、逐次比較方式に類似する方式のＡ／Ｄ変換などを実現できる。

本実施形態では、上記のように更新処理により求められた最終的な温度検出データＤＴＤが温度検出データレジスター４２に格納される。そして、検査時において検査装置３００の情報処理装置３１０により温度検出データレジスター４２から温度検出データＤＴＤが読み出される。このような動作により、図９の検査を実現できる。

９．回路装置の変形構成例
図１５に回路装置５００の変形構成例を示す。

図１５では、図４、図６、図７、図１１とは異なり、発振信号生成回路１４０にＤ／Ａ変換部８０が設けられていない。そして発振信号生成回路１４０により生成される発振信号ＳＳＣの発振周波数が、温度補償部１３０からの周波数制御データＤＤＳに基づいて、直接に制御される。即ちＤ／Ａ変換部を介さずに発振信号ＳＳＣの発振周波数が制御される。

例えば、発振信号生成回路１４０が、可変容量回路１４２と発振回路１５０を有する。この発振信号生成回路１４０には図４、図６、図７、図１１のＤ／Ａ変換部８０は設けられていない。そして、Ｄ／Ａ変換部８０の出力電圧ＶＱで容量が制御される可変容量キャパシターの代わりに、この可変容量回路１４２が設けられる。可変容量回路１４２の一端は振動子ＸＴＡＬの一端に接続される。

この可変容量回路１４２は、処理部５０からの周波数制御データＤＤＳに基づいて、その容量値が制御される。例えば可変容量回路１４２は、複数のキャパシター（キャパシターアレイ）と、周波数制御データＤＤＳに基づき各スイッチ素子のオン、オフが制御される複数のスイッチ素子（スイッチアレイ）を有する。これらの複数のスイッチ素子の各スイッチ素子は、複数のキャパシターの各キャパシターに電気的に接続される。そして、これらの複数のスイッチ素子がオン又はオフされることで、複数のキャパシターのうち、振動子ＸＴＡＬの一端に、その一端が接続されるキャパシターの個数が変化する。これにより、可変容量回路１４２の容量値が制御されて、振動子ＸＴＡＬの一端の容量値が変化する。従って、周波数制御データＤＤＳにより、可変容量回路１４２の容量値が直接に制御されて、発振信号ＳＳＣの発振周波数を制御できるようになる。

１０．発振器、電子機器、移動体
図１６Ａに、本実施形態の回路装置５００を含む発振器４００の構成例を示す。図１６Ａに示すように、発振器４００は、振動子４２０と回路装置５００を含む。振動子４２０と回路装置５００は、発振器４００のパッケージ４１０内に実装される。そして振動子４２０の端子と、回路装置５００（ＩＣ）の端子（パッド）は、パッケージ４１０の内部配線により電気的に接続される。

図１６Ｂに、本実施形態の回路装置５００を含む電子機器の構成例を示す。この電子機器は、本実施形態の回路装置５００、水晶振動子等の振動子４２０、アンテナＡＮＴ、通信部５１０、処理部５２０を含む。また操作部５３０、表示部５４０、記憶部５５０を含むことができる。振動子４２０と回路装置５００により発振器４００が構成される。なお電子機器は図１６Ｂの構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図１６Ｂの電子機器としては、例えばＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器や、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）や、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などの種々の機器を想定できる。

通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。

操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイをなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。なお操作部５３０としてタッチパネルディスプレイを用いる場合には、このタッチパネルディスプレイが操作部５３０及び表示部５４０の機能を兼ねることになる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。

図１６Ｃに、本実施形態の回路装置を含む移動体の例を示す。本実施形態の回路装置（発振器）は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１６Ｃは移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置と振動子を有する発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置や発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられる種々の機器（車載機器）に組み込むことが可能である。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、検査装置、検査システム、発振器、電子機器、移動体の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…温度センサー部、２０…Ａ／Ｄ変換部、２２…ロジック部、２３…処理部、
２４…レジスター部、２６…アナログ部、２７…比較部、
２８…温度センサー部用アンプ、３０…記憶部、４０…レジスター部、
４２…温度検出データレジスター、４４…検査用データレジスター、
４６…周波数制御データレジスター、５０…処理部、５２…制御部、５３…判定部、
５４，５５…比較部、５８…乗算器、５９…加算器、６０…演算部、
６１，６２…型変換部、６３…マルチプレクサー、６４…演算器、
６５…マルチプレクサー、６６，６７…ワークレジスター、６８…型変換部、
６９…ワークレジスター、７０…出力部、７１…マルチプレクサー、
７２…出力レジスター、７３…ＬＳＢ加算器、７４…ＬＳＢ減算器、
８０…Ｄ／Ａ変換部、９０…変調回路、１００…Ｄ／Ａ変換器、
１２０…フィルター回路、１３０…温度補償部、１４０…発振信号生成回路、
１４２…可変容量回路、１５０…発振回路、１６０…バッファー回路、
１７０…インターフェース部、１８０…記憶部、１９０…ＲＯＭ、２０６…自動車、
２０７…車体、２０８…制御装置、２０９…車輪、３００…検査装置、
３１０…情報処理装置、３２０…ＰＬＬ回路、３２２…分周回路、
３２４…位相比較回路、３２６…Ａ／Ｄ変換回路、３２８…デジタルフィルター、
３３０…基準信号出力部、３４０…ＰＬＬ回路、３５０…Ａ／Ｄ変換部、
３６０…周波数カウンター、４００…発振器、４１０…パッケージ、４２０…振動子、
５００…回路装置、５１０…通信部、５２０…処理部、５３０…操作部、
５４０…表示部、５５０…記憶部、
ＡＤＱ…データ、ＡＨＳ…データ、ＡＨＳ…出力データ、ＡＮＴ…アンテナ、
ＤＤＳ…周波数制御データ、ＤＴＤ…温度検出データ、
ＰＬＤ…発振信号生成回路入力データ（検査用データ）、ＲＦＳ…基準信号、
ＳＳＣ…発振信号、ＸＴＡＬ…振動子

Claims (13)

1. Ａ／Ｄ変換部と、
   温度補償部と、
   発振信号生成回路と、
   を含み、
   通常動作時には、
   前記Ａ／Ｄ変換部は、温度センサー部からの温度検出電圧のＡ／Ｄ変換を行い、温度検出データを出力し、
   前記温度補償部は、前記温度検出データに基づいて発振周波数の温度補償処理を行い、前記発振周波数の周波数制御データを出力し、
   前記温度補償部からの前記周波数制御データが前記発振信号生成回路に入力され、
   前記発振信号生成回路は、前記周波数制御データと振動子を用いて、前記周波数制御データにより設定される発振周波数の発振信号を生成し、
   前記通常動作時以外の時には、
   前記発振信号生成回路からの発振信号に基づく入力信号と基準信号とを比較するＰＬＬ回路により生成された発振信号生成回路入力データが前記発振信号生成回路に入力され、
   前記発振信号生成回路は、前記発振信号生成回路入力データと振動子を用いて、前記発振信号生成回路入力データにより設定される発振周波数の発振信号を生成することを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   インターフェース部を含み、
   前記通常動作時以外の時には、
   前記インターフェース部は、前記ＰＬＬ回路から前記発振信号生成回路入力データを受信し、
   前記発振信号生成回路は、前記インターフェース部からの前記発振信号生成回路入力データを用いて前記発振信号を生成することを特徴とする回路装置。
3. 請求項１に記載の回路装置において、
   前記ＰＬＬ回路は、
   回路装置の内部に設けられ、
   前記通常動作時以外の時には、
   前記ＰＬＬ回路は、前記入力信号と前記基準信号とを比較することで前記発振信号生成回路入力データを生成し、
   前記発振信号生成回路は、前記ＰＬＬ回路からの前記発振信号生成回路入力データを用いて前記発振信号を生成することを特徴とする回路装置。
4. 請求項１乃至３のいずれか一項に記載の回路装置において、
   前記発振信号生成回路は、
   Ｄ／Ａ変換部と、
   前記Ｄ／Ａ変換部の出力電圧と前記振動子を用いて、前記発振信号を生成する発振回路と、
   を含み、
   前記通常動作時には、
   前記温度補償部からの前記周波数制御データが前記Ｄ／Ａ変換部に入力され、
   前記Ｄ／Ａ変換部は、前記周波数制御データのＤ／Ａ変換を行い、
   前記通常動作時以外の時には、
   前記ＰＬＬ回路からの前記発振信号生成回路入力データが前記Ｄ／Ａ変換部に入力され、
   前記Ｄ／Ａ変換部は、前記発振信号生成回路入力データのＤ／Ａ変換を行うことを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載の回路装置において、
   前記ＰＬＬ回路は、
   前記入力信号と前記基準信号とを比較する位相比較回路と、
   前記位相比較回路の出力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路の出力データをフィルター処理して、前記発振信号生成回路入力データを出力するデジタルフィルターと、
   を含むことを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記通常動作時には、前記温度補償部は、第１の温度から第２の温度に温度が変化した場合に、前記第１の温度に対応する第１のデータから前記第２の温度に対応する第２のデータへと、ｋ×ＬＳＢ（ｋ≧１）単位で変化する前記周波数制御データを前記発振信号生成回路に出力し、
   前記通常動作時以外の時である検査時には、前記発振信号生成回路入力データが前記発振信号生成回路に入力されることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記ＰＬＬ回路には、公称発振周波数に対応する前記基準信号が入力されることを特徴とする回路装置。
8. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記ＰＬＬ回路には、公称発振周波数の周波数許容範囲の上限に対応する第１の基準信号と、前記周波数許容範囲の下限に対応する第２の基準信号が入力され、
   前記発振信号生成回路には、前記第１の基準信号に対応する前記発振信号生成回路入力データと、前記第２の基準信号に対応する前記発振信号生成回路入力データが入力されることを特徴とする回路装置。
9. 請求項１乃至８のいずれか一項に記載の回路装置と、
   前記振動子と、
   を含むことを特徴とする発振器。
10. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
11. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
12. 発振器の発振信号生成回路の発振信号に基づく入力信号と、基準信号とをＰＬＬ回路に入力し、
    前記ＰＬＬ回路により生成されたデータを発振信号生成回路入力データとして前記発振信号生成回路に入力することで、前記発振信号生成回路入力データにより設定される発振周波数の発振信号を前記発振信号生成回路に生成させ、
    前記発振器が発振周波数の温度補償処理を行うための温度補償用データを、各温度における前記発振器からの温度検出データと前記発振信号生成回路入力データとに基づいて求め、
    前記温度補償用データを前記発振器の記憶部に書き込むことを特徴とする発振器の製造方法。
13. 発振器の発振信号生成回路の出力信号に基づく入力信号と、公称発振周波数の周波数許容範囲の上限に対応する第１の基準信号とをＰＬＬ回路に入力し、
    前記ＰＬＬ回路により生成されたデータを第１の発振信号生成回路入力データとして前記発振信号生成回路に入力し、
    前記発振信号生成回路の前記出力信号に基づく前記入力信号と、前記公称発振周波数の前記周波数許容範囲の下限に対応する第２の基準信号とを前記ＰＬＬ回路に入力し、
    前記ＰＬＬ回路により生成されたデータを第２の発振信号生成回路入力データとして前記発振信号生成回路に入力し、
    各温度における前記第１の発振信号生成回路入力データと前記第２の発振信号生成回路入力データと前記発振器の温度補償部からの周波数制御データとの比較を行い、
    前記比較の結果により、前記発振器の発振周波数が前記公称発振周波数の前記周波数許容範囲を満たすか否かの判定を行うことを特徴とする発振器の製造方法。

Images