JP5846204B2 - 補償装置、信号発生器及び無線通信装置 - Google Patents
補償装置、信号発生器及び無線通信装置 Download PDFInfo
- Publication number
- JP5846204B2 JP5846204B2 JP2013525725A JP2013525725A JP5846204B2 JP 5846204 B2 JP5846204 B2 JP 5846204B2 JP 2013525725 A JP2013525725 A JP 2013525725A JP 2013525725 A JP2013525725 A JP 2013525725A JP 5846204 B2 JP5846204 B2 JP 5846204B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- reference signal
- output
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 21
- 238000004364 calculation method Methods 0.000 claims description 55
- 230000010355 oscillation Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000036632 reaction speed Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/345—Modifications of the signal space to allow the transmission of additional information
- H04L27/3455—Modifications of the signal space to allow the transmission of additional information in order to facilitate carrier recovery at the receiver end, e.g. by transmitting a pilot or by using additional signal points to allow the detection of rotations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3863—Compensation for quadrature error in the received signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Description
歪の要因としては、直交復調器における直交度のずれ、及び、I/Qゲイン不平衡(アナログ直交復調器内のI/Q不平衡)などがある。直交度のずれ及びIQゲイン不平衡(I/Q不平衡)によって生じる歪は、イメージ成分とよばれる。
しかし、直交復調器によって発生したイメージ成分を除去するには、直交復調器に入力される前の信号の特性が分かっている必要がある。しかし、直交復調器に入力される前の信号は、伝搬路を通って受信された信号であり、その特性を把握することは困難である。
上記構成の補償装置によれば、演算部は、基準信号を直交復調した信号のうち、基準信号の帯域が搬送周波数に対して偏っていることによってイメージ成分が重畳されていない帯域の信号を、基準信号レプリカとして生成するとともに、基準信号レプリカ及び基準信号レプリカによって生じたイメージ成分を有する演算用信号と、基準信号レプリカと、に基づいて、補償パラメータを演算する。
つまり、基準信号が、搬送周波数に対して偏っていることで、元々の基準信号の部分のうちの少なくとも一部に、イメージ成分が重畳されていない部分が確保される。イメージ成分が重畳されていない部分を基準信号レプリカとして用いることで、イメージ成分の推定が可能であり、ひいてはイメージ成分を除去するための補償パラメータを演算することが可能となる。
イメージ成分は、搬送周波数を基準として対称的に現れるため、基準信号は、搬送周波数の高周波数側又は低周波数側のいずれか一方の帯域だけに存在していると、イメージ成分は、基準信号とは異なる部分に現れる。したがって、イメージ成分と基準信号との分離が容易となる。
しかし、正確な基準信号を生成するには、基準信号をデジタルで厳密に管理する必要があり、しかも、デジタル/アナログ変換及び変調器が必要となり、装置のコスト高及び大型化を招くおそれがあった。
そこで、他の観点からみた本発明は、デジタルでの複雑な制御を行うことなく、所定の帯域幅を有する信号を生成できるようにすることを目的とする。
通常の位相ロックループ方式の信号発生器は、単一の周波数の信号を発生するが、上記本発明によれば、外部信号発生部から時間変動する外部信号が位相比較器の出力信号に重畳されるため、電圧制御発振器からは、時間的に周波数が変化する信号が出力される。周波数が時間的に変化する信号は、時間を無視すれば、所定の帯域幅を有する信号を生成しているものとみなすことができる。
[1.通信装置の構成]
図1は、送受信機能を有する無線通信装置における受信機の構成を示している。なお、無線通信装置は、無線基地局装置又は無線端末装置として用いられる。また、図1の構成は、受信機に限らず、自身の無線通信装置の送信機から送信された送信信号を監視(送信アンプのDPD(歪補償)のための監視など)するために、自身が送信した送信信号を受信するモニタ装置としても使用できる。
この受信機1は、図示しないアンテナで受信した受信信号を増幅する増幅器(ローノイズアンプ)2、受信信号の利得調整を行う可変アッテネータ3、受信信号の周波数変換を行う周波数変換器(ダウンコンバータ)4、受信信号の直交復調を行う直交復調器5、直交復調器5から出力されたアナログI/Q信号をデジタル信号に変換するADC6a,6b、直交復調信号の補償を行う直交復調補償部7、及び、直交復調信号の利得を補償する利得補償部8を備えている。
1)発振器5aから注入される搬送周波数の漏れ(feed throgh)
2)π/2移相器5bの製造ばらつきに起因する直交度のずれ
3)直交復調器5からADC6a,6bまでの間の2つのパスで生じるゲイン不平衡
4)DCオフセット
などが挙げられる。
イメージ成分除去部(QDC_IR;Quadrature DemodulatorCorrection_Image Rejection)7bは、直交復調歪のうち、イメージ成分を除去する。イメージ成分は、直交度のずれ及び/又はゲイン不平衡を原因として発生する。
なお、ローカルリークは、信号の有無にかかわらず観測できる。イメージ成分は信号によって歪の生じ方が変化する。
図2は、信号発生器10の回路構成を示している。信号発生器は、位相ロックループ(PLL;Phase Lock Loop)方式の発振回路に、外部信号発生器(外部信号発生部)21を付加したものである。
電圧制御発振器25の出力信号は、分周器26を介して、位相比較器22にフィードバックされ、位相ロックループが形成される。一般的な位相ロックループ方式の発振回路では、位相ロックループによって、電圧制御発振器25から、一定の周波数の信号が出力される。
すなわち、位相比較器22の出力電圧が、チャージポンプ回路23及びローパスフィルタ24を通過することで生成された原制御信号(原制御電圧)Vctrl’に、外部信号Vextが重畳された制御信号(制御電圧)Vctrlが生成される。
切替部30bにおけるON/OFF切替は、制御部9からの制御信号(Chirp/CW信号)によって行われる。
なお、コンデンサ30cは、ACカップリングの役割をし、原制御信号Vctrl’をバイアス電圧として外部信号Vextをスイングさせる機能を有している。
なお、VCO25の出力側には可変アッテネータ40が設けられており、受信機の利得を上げる際に、信号発生器10から入力される信号が飽和しないようにするため等の目的でVCO25の出力を調整することができる。可変アッテネータ40は、制御部9から調整できる。
チャープ信号のように、所定の周波数範囲fw内で周波数が時間的に変化する信号は、時間を無視すれば、周波数帯域幅がfwである信号とみなすことができる。したがって、信号発生器10は、所定の帯域幅fwの信号(基準信号)を発生する装置であるとみなすことができる。
しかし、図2に示す信号発生器10では、一般的なPLL回路に外部信号発生器21を追加するだけで、容易にチャープ信号を生成することができる。
図6に示すように、制御部9は、直交復調補償に用いる補償パラメータを演算するQDC演算部(直交復調補償演算部)31と、可変アッテネータ3及び/又は利得補償部8が利得補償を行う際に参照する補償値を演算するRxALC演算部(利得補償演算部)34を備えている。
[3.1 直交復調補償]
QDC演算部31は、直交復調器5から出力された直交復調信号(I/Q信号)を、(利得補償部8の出力側から)取得する。QDC演算部31は、取得した直交復調信号に基づいて、直交復調歪を補償するための補償パラメータを演算する。演算により求めた補償パラメータは、直交復調補償部7に適用される。直交復調補償部7は、補償パラメータを用いて、前記直交復調信号(I/Q信号)の直交復調歪を除去する。
QDC_LLR演算部32で求めた第1補償パラメータdcOffsetRe,dcOffsetImは、ローカルリーク除去部7aに適用される。QDC_IR演算部33で求めた第2補償パラメータR11,R21,R22は、イメージ成分除去部7bに適用される。
なお、受信機1に受信信号の処理を行う系(図1の回路)が複数設けられている場合には、補償パラメータを演算する対象となる系の選択が、ステップS1に先立って行われる。
なお、チャープ信号の帯域は、運用の際のシステム帯域に応じて、適宜、決定できる。例えば、システム帯域に合わせて数パターンの外部信号Vext振幅を予め設定しておき、選択されたシステム帯域に応じて、どの外部信号Vextの振幅にするかを選択すればよい。また、外部信号Vextの振幅によって定まるチャープ信号帯域を、位相比較周波数frefと外部信号Vextの周波数との比の調整、チャージポンプ電流の調整、LPF24の時定数の調整によって微調整することができる(前記各調整の内、少なくとも1つを調整することによって調整することができる)。
基準信号は、受信帯域の中心周波数である受信搬送周波数fcに対して、高周波数側に偏った帯域を有している。図8では、基準信号の帯域は、搬送周波数fcに対して、高周波数側だけに存在しており、搬送周波数fcよりも低周波数側には存在しない。また、基準信号の帯域は、搬送周波数fcに対して離れて位置している。
なお、搬送周波数fc(受信信号の中心周波数)は、変更される場合があるが、搬送周波数fcが変更されても、図8のような関係を維持できるように、チャープ信号の中心周波数f0及び/又は帯域fwを調整してもよい。
ここで、直交復調器5によるイメージ成分が生じていないI信号をRefsig_re[n]とし、直交復調器5によるイメージ成分が生じていないQ信号をRefsig_Im[n]とし、Refsig_re[n]に対して直交復調器5によるイメージ成分が重畳されたI信号をRxsig_re[n]とし、Refsig_Im[n]に対して直交復調器5によるイメージ成分が重畳されたQ信号をRxsig_Im[n]とすると、直交復調器によって生じるイメージ成分は、下記のように表すことができる。
なお、*[n]は、サンプリング間隔T(秒)としたときに、時刻n×Tにサンプリングしたデジタル複素ベースバンドIQ表現の信号である。また、*(t)は、時刻tにおけるアナログ信号を示す。
QDC_IR演算部33は、上記式中のRtmp21,Rtmp21,Rtmp22を、
しかし、本実施形態に係る受信機1では、直交復調器5の出力信号Rxsig_re[n],Rxsig_Im[n]から、Refsig_re[n],Refsig_Im[n]のレプリカを生成できるため、イメージ成分の算出が容易となっている。
RI’’:Rxsig_re[n]
RQ’’:Rxsig_Im[n]
なお、図11では、デジタルで処理を行う直交復調補償部7において扱う信号を表しているため、搬送周波数fcに相当する周波数が0となっている。
本実施形態では、元々の基準信号の部分と、イメージ成分との部分とが、異なる周波数に現れるため、両者を容易に分離可能である。
したがって、図11(b)の信号は、理想的なデジタル基準信号Refsig[n]のレプリカ(基準信号レプリカ)となっている。
すなわち、QDC_IR演算部33は、取得した直交復調信号RI’’,RQ’’を、そのまま、イメージ成分の演算用信号Rxsig_re[n],Rxsig_Im[n]として用いるとともに、基準信号Refsig[n]のレプリカ(Replica_Refsig[n])を、基準信号Refsig[n](=Refsig_Re[n]+i×Refsig_Im[n])として用いて、Rtmp21,Rtmp21,Rtmp22を算出する。
なお、基準信号Refsig[n]のレプリカReplica_Refsig[n]=Replica_Refsig_Re[n]+i×Replica_Refsig_Im[n]である。
また、Refsig[n]=α×Replica_Refsig[n]である(αは、0でない正の実数値である)。
また、QDC演算部31は、ステップS4で推定されたイメージ成分Rtmp21,Rtmp21,Rtmp22を打ち消すための第2補償パラメータR11,R21,R22を演算(更新)する(ステップS5)。QDC演算部31は、求めた第1及び第2補償パラメータを、直交復調補償部7に与える。
また、基準信号は、搬送周波数fcに対して、高周波数側又は低周波数側のいずれか一方に偏った帯域を有するものであればよい。つまり、基準信号は、搬送周波数fcを跨った状態で、搬送周波数fcの高周波数側又は低周波数側のいずれか一方に偏っていてもよい。
ここで、基準信号とイメージ成分とは大きさレベル差があるため、QDC_IR演算部33は、基準信号に対して、閾値(例えば、20dB)以上のレベル差を有する部分を、イメージ成分だけが存在する部分であるとして検出することができる。これにより、図12(b)に示すように、−f2からf1の範囲にあるイメージ成分だけが抽出できる。
また、演算用信号としても、直交復調信号をそのまま使用してもよいし、直交復調信号中に基準信号とイメージ成分との重畳部分がある場合には、当該重畳部分を除去したものであってもよい。
制御部9は、信号発生器10から出力された信号(CW)を用いて、利得補償のための演算を行うこともできる。
図6に示すように、利得補償のため補償値を演算するRxALC演算部34は、電力計算部35、検波器出力校正部36、ゲイン計算部37と、を備えている。
さらに、RxALC演算部34には、温度センサ13の出力が、ADC14を介して、与えられる。
検波器出力校正部36は、検波器12の出力(信号(CW)の電力)を、温度(温度センサ13の出力)で校正し、校正された受信電力を演算する。検波器出力校正部36は、温度校正用テーブルを有しており、当該テーブルを参照することにより、校正された受信電力を演算する。
なお、受信機1に受信信号の処理を行う系(図1の回路)が複数設けられている場合には、利得補償のための演算の対象となる系の選択が、ステップS11に先立って行われる。
ゲイン計算部37では、電力計算部35から出力された電力と、検波器出力校正部36から出力された電力との比を計算して出力する(ステップS15)。
演算器38では、ゲイン計算部37から出力された電力比と、ゲイン基準値と、を用いて演算する。演算器38では、ゲイン基準値に対する、ゲイン計算部37から出力された電力比の偏差ΔGainを求める。ゲイン基準値は、ゲイン計算部37から出力された電力比を調整する上でのターゲットとなる値であり、検波器出力とデジタル直交復調信号の電力との、理論的な電力比である。
可変アッテネータ3及び/又は利得補償部8は、制御部9からの信号に基づいて、利得を調整し、前記偏差ΔGainが無くなるように動作する。
なお、ゲイン基準値は、例えば、事前に定めておいてもよいし、入力インターフェースを介して外部から入力してもよい。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
また、今回開示された実施の形態の内、ある実施形態として開示された構成要素の少なくとも1部を、他の実施形態として開示された構成要素の少なくとも1部と組み合わせてもよい。
Claims (17)
- 搬送周波数の信号を用いて直交復調を行う直交復調器から出力された直交復調信号に対して、前記直交復調器によって生じたイメージ成分を除去する補償処理を行う補償装置であって、
受信帯域内において所定の帯域幅を持つ基準信号を発生させて、当該基準信号を前記直交復調器の入力側に与える信号発生器と、
前記直交復調器によって前記基準信号を直交復調した信号に基づいて、前記イメージ成分を除去するための補償パラメータを演算する演算部と、
前記補償パラメータを用いて、前記直交復調信号から前記イメージ成分を除去するイメージ成分除去部と、
を備え、
前記基準信号は、前記搬送周波数に対して、高周波数側又は低周波数側のいずれか一方に偏った帯域を有する信号であり
前記演算部は、
前記直交復調器から出力された、前記基準信号を直交復調した信号のうち、前記イメージ成分が重畳されていない帯域の信号を、基準信号レプリカとして生成するとともに、
前記基準信号レプリカ及び前記基準信号レプリカによって生じたイメージ成分を有する演算用信号と、前記基準信号レプリカと、に基づいて、前記補償パラメータを演算する
ことを特徴とする補償装置。 - 前記基準信号は、前記搬送周波数の高周波数側又は低周波数側のいずれか一方の帯域だけに存在しており、
前記演算部は、前記直交復調器から出力された、前記基準信号を直交復調した信号のうち、前記基準信号全体に対応する帯域の信号を基準信号レプリカとして生成し、
前記演算用信号は、前記基準信号を直交復調した信号である
請求項1記載の補償装置。 - 前記演算部は、前記搬送周波数に対応する周波数を基準として、前記基準信号が存在しない側の帯域の信号を、前記基準信号を直交復調した信号から除去することで、前記基準信号レプリカを生成する
請求項2記載の補償装置。 - 前記基準信号は、前記搬送周波数を跨った状態で、前記搬送周波数の高周波数側又は低周波数側のいずれか一方に偏っており、
前記演算部は、前記直交復調器から出力された、前記基準信号を直交復調した信号において前記基準信号に対応する帯域の信号から、前記イメージ成分が重畳されている部分を除去した信号を基準信号レプリカとして生成し、
前記演算用信号は、前記基準信号を直交復調した信号から、前記イメージ成分の重畳部分が除去された信号である
請求項1記載の補償装置。 - 前記信号発生器は、位相比較器の出力信号に基づく制御電圧によって電圧制御発振器の発振周波数が決定される位相ロックループ方式の信号発生器であるとともに、時間変動する外部信号を発生する外部信号発生部を備え、
前記制御電圧は、前記位相比較器の出力信号に前記外部信号が重畳されたものである
請求項1〜4のいずれか1項に記載の補償装置。 - 前記位相比較器の出力信号に前記外部信号が重畳された制御電圧が前記電圧制御発振器に与えられる第1モードと、前記位相比較器の出力信号に前記外部信号が重畳されていない制御電圧が前記電圧制御発振器に与えられる第2モードと、を切り替える切替部を更に備えている
請求項5に記載の補償装置。 - 請求項1記載の前記補償装置を備えた無線通信装置。
- 請求項5記載の前記補償装置を備えた無線通信装置であって、
前記位相比較器の出力信号に前記外部信号が重畳された制御電圧が前記電圧制御発振器に与えられる第1モードと、前記位相比較器の出力信号に前記外部信号が重畳されていない制御電圧が前記電圧制御発振器に与えられる第2モードと、を切り替える切替部と、
前記第2モードの前記信号発生器から出力された単一周波数の信号を、前記無線通信装置の受信機に与えて前記受信機の利得を測定する測定部と、
を更に備えている無線通信装置。 - 位相比較器の出力信号に基づく制御電圧によって電圧制御発振器の発振周波数が決定される位相ロックループ方式の信号発生器であって、
時間変動する外部信号を発生する外部信号発生部を備え、
前記制御電圧は、前記位相比較器の出力信号に前記外部信号が重畳されたものであり、
前記外部信号の周波数は、前記位相比較器における位相比較周波数よりも小さいことを特徴とする信号発生器。 - 前記外部信号の振幅を調整する調整部を更に備えている
請求項9記載の信号発生器。 - 前記位相比較器における位相比較周波数と前記外部信号の周波数との比を調整する調整部を更に備えている
請求項9又は請求項10に記載の信号発生器。 - 前記位相比較器と前記電圧制御発振器との間に設けられたチャージポンプ回路と、
前記チャージポンプ回路を流れるチャージポンプ電流を調整する調整部と、を更に備えている
請求項9〜11のいずれか1項に記載の信号発生器。 - 前記位相比較器と前記電圧制御発振器との間に設けられたローパスフィルタと、
前記ローパスフィルタの時定数を調整する調整部と、を更に備えている
請求項9〜12のいずれか1項に記載の信号発生器。 - 時間的に変化する前記電圧制御発振器の発振周波数の周波数範囲を調整する調整部を更に備え、
前記調整部は、前記位相比較器の出力信号に前記外部信号が重畳されることで、前記周波数範囲を調整する
請求項9記載の信号発生器。 - 前記外部信号は、正弦波である
請求項9〜14のいずれか1項に記載の信号発生器。 - 前記位相比較器の出力信号に前記外部信号が重畳された制御電圧が前記電圧制御発振器に与えられる第1モードと、前記位相比較器の出力信号に前記外部信号が重畳されていない制御電圧が前記電圧制御発振器に与えられる第2モードと、を切り替える切替部を更に備えている
請求項9〜15のいずれか1項に記載の信号発生器。 - 請求項9記載の前記信号発生器によって発生した信号を用いる無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013525725A JP5846204B2 (ja) | 2011-07-26 | 2012-07-24 | 補償装置、信号発生器及び無線通信装置 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011163374 | 2011-07-26 | ||
JP2011163344 | 2011-07-26 | ||
JP2011163344 | 2011-07-26 | ||
JP2011163374 | 2011-07-26 | ||
JP2013525725A JP5846204B2 (ja) | 2011-07-26 | 2012-07-24 | 補償装置、信号発生器及び無線通信装置 |
PCT/JP2012/068706 WO2013015279A1 (ja) | 2011-07-26 | 2012-07-24 | 補償装置、信号発生器及び無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013015279A1 JPWO2013015279A1 (ja) | 2015-02-23 |
JP5846204B2 true JP5846204B2 (ja) | 2016-01-20 |
Family
ID=47601123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013525725A Expired - Fee Related JP5846204B2 (ja) | 2011-07-26 | 2012-07-24 | 補償装置、信号発生器及び無線通信装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9197263B2 (ja) |
EP (1) | EP2738945B1 (ja) |
JP (1) | JP5846204B2 (ja) |
WO (1) | WO2013015279A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5935631B2 (ja) * | 2012-09-25 | 2016-06-15 | 住友電気工業株式会社 | 補償装置及び無線通信装置 |
TWI558095B (zh) * | 2014-05-05 | 2016-11-11 | 瑞昱半導體股份有限公司 | 時脈產生電路與方法 |
US9461623B2 (en) * | 2014-05-15 | 2016-10-04 | Macronix International Co., Ltd. | Method and circuit for temperature dependence reduction of a RC clock circuit |
US9819524B2 (en) * | 2014-11-21 | 2017-11-14 | Silicon Laboratories Inc. | Image rejection calibration with a passive network |
US9326295B1 (en) * | 2014-12-10 | 2016-04-26 | Sony Corporation | Method and apparatus for transmitting a-priori information in a communication system |
US10631752B2 (en) | 2016-01-27 | 2020-04-28 | Life Detection Technologies, Inc. | Systems and methods for detecting physical changes without physical contact |
KR20180105202A (ko) | 2016-01-27 | 2018-09-27 | 라이프 디텍션 테크놀로지스, 인크. | 물리적 접촉 없이 물리적 변화를 검출하는 시스템 및 방법 |
US9729119B1 (en) * | 2016-03-04 | 2017-08-08 | Atmel Corporation | Automatic gain control for received signal strength indication |
US10009036B2 (en) * | 2016-09-09 | 2018-06-26 | Samsung Electronics Co., Ltd | System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC) |
US9705512B1 (en) * | 2016-09-20 | 2017-07-11 | Realtek Semiconductor Corporation | Self-calibrating fractional-N phase lock loop and method thereof |
US9985812B1 (en) | 2016-12-21 | 2018-05-29 | Keysight Technologies, Inc. | Systems and methods for IQ demodulation with error correction |
US10218363B1 (en) * | 2017-07-19 | 2019-02-26 | Verily Life Sciences Llc | Background calibration for real-time clock systems |
US10110240B1 (en) * | 2017-10-17 | 2018-10-23 | Micron Technology, Inc. | DLL circuit having variable clock divider |
EP3544276A1 (en) * | 2018-03-22 | 2019-09-25 | Bird Home Automation GmbH | Network-enabled door station extender |
US10431281B1 (en) * | 2018-08-17 | 2019-10-01 | Micron Technology, Inc. | Access schemes for section-based data protection in a memory device |
US10991411B2 (en) | 2018-08-17 | 2021-04-27 | Micron Technology, Inc. | Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations |
US10516403B1 (en) * | 2019-02-27 | 2019-12-24 | Ciena Corporation | High-order phase tracking loop with segmented proportional and integral controls |
CN112671681B (zh) * | 2020-02-03 | 2022-03-01 | 腾讯科技(深圳)有限公司 | 边带抑制方法、装置、计算机设备和存储介质 |
JP2022052507A (ja) * | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体集積回路、電子機器、および周波数検知方法 |
US12088250B2 (en) | 2022-11-14 | 2024-09-10 | Macronix International Co., Ltd. | Thermally compensated circuits |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447792A (en) * | 1981-11-09 | 1984-05-08 | General Electric Company | Synthesizer circuit |
US5304956A (en) | 1992-07-17 | 1994-04-19 | Trw Inc. | Low noise high speed frequency synthesizer employing a learning sequence |
JPH06224691A (ja) * | 1993-11-01 | 1994-08-12 | Hitachi Ltd | 抵抗回路及びそれを用いたフイルタ回路 |
JP3316723B2 (ja) * | 1995-04-28 | 2002-08-19 | 三菱電機株式会社 | 受信装置の補償方法・受信装置及び送受信装置 |
JPH10163756A (ja) | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | 自動周波数制御装置 |
JPH10163759A (ja) | 1996-11-29 | 1998-06-19 | Aiwa Co Ltd | 電力増幅器 |
US6009317A (en) * | 1997-01-17 | 1999-12-28 | Ericsson Inc. | Method and apparatus for compensating for imbalances between quadrature signals |
US6127865A (en) | 1997-05-23 | 2000-10-03 | Altera Corporation | Programmable logic device with logic signal delay compensated clock network |
US6044112A (en) * | 1997-07-03 | 2000-03-28 | Hitachi America, Ltd. | Methods and apparatus for correcting amplitude and phase imbalances in demodulators |
KR200176429Y1 (ko) | 1997-12-30 | 2000-04-15 | 윤종용 | 입력되는 표시 모드에 대응하여 위상 동기 루프 회로의 입력 전압을 제어하는 디스플레이 장치 |
US6330290B1 (en) * | 1998-09-25 | 2001-12-11 | Lucent Technologies, Inc. | Digital I/Q imbalance compensation |
DE10114779A1 (de) * | 2001-03-26 | 2002-10-24 | Infineon Technologies Ag | Sende-und Empfangseinheit |
US20030072393A1 (en) * | 2001-08-02 | 2003-04-17 | Jian Gu | Quadrature transceiver substantially free of adverse circuitry mismatch effects |
US7130359B2 (en) * | 2002-03-12 | 2006-10-31 | Motorola Inc. | Self calibrating receive path correction system in a receiver |
US6664831B2 (en) | 2002-04-24 | 2003-12-16 | Sun Microsystems, Inc. | Circuit for post-silicon control of delay locked loop charge pump current |
US7020220B2 (en) * | 2002-06-18 | 2006-03-28 | Broadcom Corporation | Digital estimation and correction of I/Q mismatch in direct conversion receivers |
US7151917B2 (en) * | 2003-09-29 | 2006-12-19 | Silicon Laboratories, Inc. | Apparatus and method for deriving a digital image correction factor in a receiver |
US7362826B2 (en) | 2003-09-29 | 2008-04-22 | Silicon Laboratories, Inc. | Receiver including an oscillation circuit for generating an image rejection calibration tone |
US20060007999A1 (en) | 2004-07-08 | 2006-01-12 | Gomez Ramon A | Method and system for enhancing image rejection in communications receivers using test tones and a baseband equalizer |
US7254379B2 (en) * | 2004-07-09 | 2007-08-07 | Silicon Storage Technology, Inc. | RF receiver mismatch calibration system and method |
US8208530B2 (en) * | 2005-03-14 | 2012-06-26 | Broadcom Corporation | Apparatus and method for correcting IQ imbalance |
US7616071B2 (en) | 2005-06-14 | 2009-11-10 | Nec Electronics Corporation | PLL circuit and semiconductor device provided with PLL circuit |
JP4593430B2 (ja) | 2005-10-07 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 受信機 |
US7239188B1 (en) | 2005-11-01 | 2007-07-03 | Integrated Device Technology, Inc. | Locked-loop integrated circuits having speed tracking circuits therein |
KR100710088B1 (ko) * | 2006-02-23 | 2007-04-20 | 지씨티 세미컨덕터 인코포레이티드 | Iq 불일치를 보상하는 수신 회로 및 방법 |
JP4261578B2 (ja) * | 2006-12-27 | 2009-04-30 | 株式会社東芝 | 無線通信装置及び受信方法 |
KR100865538B1 (ko) * | 2007-02-08 | 2008-10-27 | 지씨티 세미컨덕터 인코포레이티드 | Iq 불일치 측정 장치 |
WO2009026513A2 (en) | 2007-08-23 | 2009-02-26 | Rambus Inc. | Clock generator circuits with non-volatile memory for storing and/or feedback-controlling phase and frequency |
JP2010130630A (ja) | 2008-12-01 | 2010-06-10 | Sumitomo Electric Ind Ltd | 受信機とその受信方法及び処理装置 |
US8285231B2 (en) | 2009-06-09 | 2012-10-09 | Broadcom Corporation | Method and system for an integrated leaky wave antenna-based transmitter and on-chip power distribution |
-
2012
- 2012-07-24 EP EP12817875.3A patent/EP2738945B1/en not_active Not-in-force
- 2012-07-24 US US14/131,238 patent/US9197263B2/en not_active Expired - Fee Related
- 2012-07-24 WO PCT/JP2012/068706 patent/WO2013015279A1/ja active Application Filing
- 2012-07-24 JP JP2013525725A patent/JP5846204B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-17 US US14/689,398 patent/US9281989B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9281989B2 (en) | 2016-03-08 |
EP2738945B1 (en) | 2016-08-31 |
US9197263B2 (en) | 2015-11-24 |
EP2738945A4 (en) | 2015-05-06 |
JPWO2013015279A1 (ja) | 2015-02-23 |
US20140140444A1 (en) | 2014-05-22 |
EP2738945A1 (en) | 2014-06-04 |
US20150222469A1 (en) | 2015-08-06 |
WO2013015279A1 (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5846204B2 (ja) | 補償装置、信号発生器及び無線通信装置 | |
KR101831208B1 (ko) | 트랜시버 캘리브레이션을 위한 장치 및 방법 | |
US8750441B2 (en) | Signal cancellation to reduce phase noise, period jitter, and other contamination in local oscillator, frequency timing, or other timing generators or signal sources | |
JP5287521B2 (ja) | 通信装置 | |
JP5935631B2 (ja) | 補償装置及び無線通信装置 | |
US9184976B2 (en) | Method and system for I/Q mismatch calibration and compensation for wideband communication receivers | |
TWI416899B (zh) | 校正通訊電路中同相/正交訊號間之不匹配的方法與裝置 | |
WO2011086640A1 (ja) | 送信装置、無線通信装置及び送信方法 | |
US8396433B2 (en) | Radio communication apparatus and DC offset adjustment method | |
JP2005304007A (ja) | 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
KR101980862B1 (ko) | 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법 | |
JP5834577B2 (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
US10924320B2 (en) | IQ mismatch correction module | |
US10419136B2 (en) | Communication device and orthogonal error measurement method for communication device | |
CN109921864B (zh) | 信号发送装置、检测电路与其信号检测方法 | |
WO2024028679A1 (en) | Method, device and apparatus for generating in-phase (i) and quadrature-phase (q) local oscillator signals | |
JP2022099547A (ja) | 周波数同期回路 | |
JP2004349789A (ja) | 周波数変換装置及び周波数変換方法 | |
JP2013074391A (ja) | 送受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5846204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |