KR101831208B1

KR101831208B1 - 트랜시버 캘리브레이션을 위한 장치 및 방법

Info

Publication number: KR101831208B1
Application number: KR1020160151820A
Authority: KR
Inventors: 크리스토퍼 메이어; 데이비드 제이. 맥로린; 마틴 에스. 맥코믹; 크리스 에인절; 매니쉬 제이 맹글라니
Original assignee: 아나로그 디바이시즈 인코포레이티드
Priority date: 2015-11-25
Filing date: 2016-11-15
Publication date: 2018-02-22
Also published as: US9673847B1; SE1651512A1; US20170149457A1; CN106803775A; US9614557B1; CN106803775B; SE542771C2; CN106817084A; SE542410C2; KR20170061067A; JP2017103766A; JP6345750B2; CN106817084B; SE1651564A1

Abstract

트랜시버 캘리브레이트를 위한 장치 및 방법이 제공된다. 어떤 구성에서, 트랜시버는 송신 채널 및 관측 채널을 포함한다. 송신 채널은 송신 신호를 제1 주파수 혹은 송신 국부 발진기 주파수만큼 상향-변환하는 송신 믹서를 포함한다. 관측 채널은 송신 채널로부터 관측된 신호를, 제1 국부 발진기 주파수로부터 오프셋된 제2 주파수 혹은 관측 국부 발진기 주파수만큼 하향-변환하는 관측 믹서를 포함한다. 송신 채널의 국부 발진기 주파수에 관하여 오프셋된 국부 발진기 주파수를 사용하여 송신 채널을 관측함으로써, 관측 채널은 관측 채널 장애로부터 실질적으로 독립적으로 송신 채널 장애를 관측할 수 있다.

Description

트랜시버 캘리브레이션을 위한 장치 및 방법{Apparatus and methods for transceiver calibration}

발명의 실시예는 전자 시스템에 관한 것으로, 특히 트랜시버 캘리브레이트에 관한 것이다.

트랜시버는 매우 다양한 라디오 주파수(RF) 통신 시스템에서 사용될 수 있다. 예를 들면, 트랜시버는 예를 들어 셀룰라 및/또는 무선 근거리 네트워크(WLAN) 표준을 포함한, 매우 다양한 통신 표준에 연관된 신호를 송신 및 수신하기 위해 모바일 디바이스 내에 포함될 수 있다.

RF 통신 시스템의 송신 채널은 송신 장애를 보상하기 위해 캘리브레이트될 수 있다. 송신 채널을 캘리브레이트하는 것은 예를 들어, 오류 벡터 크기(EVM)를 감소시키거나 혹은 대역외 방출 명세를 충족시키는 것을 포함하여 이에 의해 RF 통신 시스템의 수행을 향상시킬 수 있다.

일 측면에서, 트랜시버 캘리브레이트의 방법이 제공된다. 방법은, 송신 국부 발진기를 사용하여 제1 주파수의 송신 국부 발진기 신호를 발생하는 단계; 송신 채널의 송신 믹서를 사용하여 송신 신호와 송신 국부 발진기 신호를 믹스하는 단계; 관측 국부 발진기를 사용하여 제1 주파수와는 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하는 단계; 송신 채널로부터 관측 신호를 발생하는 단계; 관측 채널의 관측 믹서를 사용하여 관측 신호와 관측 국부 발진기 신호를 믹스하는 단계; 및 송신 오류 정정 회로를 사용하여 관측 채널의 출력 신호에 기초하여 송신 채널의 장애를 검출하는 단계를 포함한다.

또 다른 측면에서, 트랜시버가 제공된다. 트랜시버는 제1 주파수의 송신 국부 발진기 신호를 발생하게 구성된 송신 국부 발진기; 및 송신 신호와 송신 국부 발진기 신호를 믹스하게 구성된 송신 믹서를 포함하는 송신 채널을 포함한다. 트랜시버는 제1 주파수와는 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하게 구성된 관측 국부 발진기; 및 송신 채널로부터 발생된 관측 신호와 관측 국부 발진기 신호를 믹스하게 구성된 관측 믹서를 포함하는 관측 채널을 더 포함한다. 트랜시버는 관측 채널의 출력 신호에 기초하여 송신 채널의 장애를 검출하게 구성된 송신 오류 정정 회로를 더 포함한다.

도 1은 라디오 주파수(RF) 통신 시스템의 일 실시예의 개요도이다.
도 2는 트랜시버의 일 실시예의 개요도이다.
도 3은 트랜시버의 또 다른 실시예의 개요도이다.
도 4a은 디지털 변조기의 일 실시예의 개요도이다.
도 4b는 디지털 변조기의 또 다른 실시예의 개요도이다.

실시예의 다음 상세한 설명은 발명의 구체적 실시예의 여러 설명을 제시한다. 그러나, 발명은 청구항에 의해 정의되고 포함된 바와 같이 다수의 상이한 방법들로 실시될 수 있다이 설명에서, 동일한 혹은 기능적으로 유사한 구성요소들에 동일 참조부호가 사용되는 도면을 참조한다.

직접 변환 쿼드래처 라디오와 같은 라디오 주파수(RF) 통신 시스템은 다양한 장애를 겪을 수 있다. 캘리브레이트 없이는 장애는 송신 오류 및/또는 수행 저하에 이르게 할 수 있다.

예를 들어, 이상적으로는 정확히 90°의 위상 분리를 갖는 것인 동상(in-phase)(I) 신호 및 쿼드래처-상(Q) 신호를 처리하기 위해서 직접 변환 쿼드래처 라디오가 사용될 수 있다. 그러나, 직접 변환 쿼드래처 라디오의 하나 이상의 성분은 쿼드래처 오류를 가질 수 있다. 예를 들어, 국부 발진기는 국부 발진기의 주파수 이상 및 미만의 주파수에 관하여 대칭일 수 있는 쿼드래처 오류를 가질 수 있다. 또한, 송신을 위해 신호의 주파수 스펙트럼을 상향-이동하기 위한 믹서 및/또는 관측을 위해 신호를 하양-이동하기 위해 사용되는 믹서는 마찬가지로 쿼드래처 오류를 가질 수 있다. 또한, I 경로 및 Q 경로에서 사용되는 디지털-아날로그 변환기(DAC)의 지연 및/또는 이득 차이는 쿼드래처 오류를 발생할 수 있다.

RF 통신 시스템은 예를 들어, 국부 발진기 누출에 연관된 것들을 포함하여 다른 송신 장애를 또한 겪을 수 있다. 캘리브레이트 없이는, 송신 장애는 예를 들어, EVM을 증가시킴에 의해 및/또는 이미지 제거비(IRR)를 저함시킴에 의한 것을 포함하여, RF 통신 시스템의 수행을 저하시킬 수 있다.

RF 통신 시스템에서 송신 채널을 캘리브레이트하기 위해서, RF 송신 신호의 부분은 관측 채널 내에 루프백될 수 있다. 또한, 관측 채널은 송신 채널의 장애를 측정 혹은 관측하기 위해 사용될 수 있고, 관측에 기초하여 정정이 적용될 수 있다. 이러한 방식으로 송신 채널을 캘리브레이트하는 것이 송신 장애를 감소시킬 수 있을지라도, 그럼에도불구하고, 송신 채널은 여전히 이러한 캘리브레이트 후에 송신 장애를 겪을 수 있다. 예를 들어, 송신 믹서 및 관측 믹서로부터 비롯되는 장애는 종종 서로 유사한 스펙트럭 특징들을 가지며, 이에 따라 이러한 장애를 서로로부터 분리하기는 어렵다. 이에 따라, 관측 채널로부터 관측에 기초하여 송신 채널을 캘리브레이트하는 것은 불완전할 수 있고, 어떤 장애를 정정할 수 없을 수도 있다.

송신 믹서 장애를 관측 믹서 장애로부터 격리하는 한 기술은 먼저 송신 채널을 캘리브레이트하기 전에 관측 채널을 캘리브레이트하는 것이다. 예를 들어, 연속파(CW) 톤이 관측 채널 내 주입되어 관측 채널의 관측 믹서를 캘리브레이트하기 위해 사용될 수 있다. 관측 채널을 보상한 후에, 송신 RF 신호는 송신 믹서로부터 비롯되는 장애를 검출하기 위해 관측 채널 내로 루프될 수 있다. 이러한 방식으로 송신 채널을 캘리브레이트하는 것이 송신 믹서 장애를 정정 할 수 있을지라도, 이러한 캘리브레이트 수법은 복잡성, 고 파워 소비, 및/또는 긴 캘리브레이트 시간을 나타날 수 있다.

트랜시버 캘리브레이트를 위한 장치 및 방법이 본원에서 제공된다. 어떤 구성에서, 트랜시버는 송신 채널 혹은 경로 및 관측 채널 혹은 경로를 포함한다. 송신 채널은 송신 신호를 제1 혹은 송신 국부 발진기 주파수만큼 상향-변환하는 송신 믹서를 포함한다. 관측 채널은 송신 채널로부터 관측된 신호를, 제1 국부 발진기 주파수로부터 오프셋된 제2 혹은 관측 국부 발진기 주파수만큼 하향-변환하는 관측 믹서를 포함한다. 송신 채널의 국부 발진기 주파수에 관하여 오프셋된 국부 발진기 주파수를 사용하여 송신 채널을 관측함으로써, 관측 채널은 관측 채널 장애로부터 실질적으로 독립적으로 송신 채널 장애를 관측할 수 있다.

이에 따라, 송신 채널은 사전에 관측 채널을 캘리브레이트하는 것을 필요로 함이 없이 관측 채널을 사용하여 취해진 관측에 기초하여 적합히 캘리브레이트될 수 있다. 대조적으로, 송신 채널에서 상향-이동 및 관측 채널에서 하향-이동을 위해 동일 국부 발진기 주파수를 사용하는 RF 통신 시스템은 송신 및 관측 믹서로부터 비롯되는 장애가 서로 구별될 수 없기 때문에, 송신 장애를 적합히 캘리브레이트할 수 없다. 예를 들어, 동일 국부 발진기 주파수를 사용할 때, 송신 국부 발진기 누출 및 관측 국부 발진기 누출 둘 다는 주파수 영역에서 동일한 특징을 갖는다.

관측 믹서 및 송신 믹서가 서로 상이한 국부 발진기 주파수들을 사용하여 동작할 때, 관측 장애는 관측된 신호 내에 대칭인 채로 있을 것이지만, 그러나 송신 장애는 더 이상 대칭이 아니다. 어떤 구현에서, 트랜시버는 관측 채널의 데이터 경로 내에 디지털 변조기를 더 포함한다. 디지털 변조기는 송신 및 관측 국부 발진기 주파수들 간에 주파수 차이를 보상하기 위해 사용된다. 디지털 변조기를 사용하여 주파수 차이를 디지털적으로-보상한 후에, 송신 채널 장애는 대칭이 되고, 반면 관측 채널 장애는 이동되어 이들은 비대칭이 된다. 디지털 변조기의 출력의 주파수 영역 변환 및 상관 후에, 송신 장애는 상관 및 검출가능해지게 될 것이지만, 반면 관측 채널 장애는 비상관되고 노이즈로서 평균화되는 경향이 있을 것이다.

어떤 구현에서, 디지털 변조기는 수치 제어 발진기(NCO) 및 디지털 컴플렉스 믹서를 포함한다. 또한, NCO는 디지털 출력 클럭 신호를 발생하게 프로그램되는데, 연속파 톤의 이러한 디지털 표현은 송신 채널의 국부 발진기 주파수와 관측 채널의 국부 발진기 주파수 간에 차이와 거의 동일한 주파수를 갖는다. NCO는 국부 발진기의 주파수 차이에 매칭하기에 충분한 정밀도를 갖고 구현될 수 있다. 또한, NCO는 조절가능한 모듈러스를 갖고 동작하게 구현될 수 있어, 그럼으로써 NCO가 광범위한 송신 및 관측 국부 발진기 주파수들 및 모듈러스에 대한 보상을 제공할 수 있게 함으로써 융통성을 증가시킬 수 있다.

NCO의 출력 클럭 신호의 주파수가 송신 채널과 관측 채널 간에 주파수 차이와 동일할 때, 송신 장애를 검출하기 위한 상관은 광범위한 시간 기간에 대해 행해질 수 있다. 이에 따라, 노이즈 플로어와 송신 채널의 캘리브레이트 시간 간에 트레이드오프는 상관이 행해지는 시간 기간을 선택함으로써 제어될 수 있다. 예를 들어, 노이즈 플로어는 시간 기간을 비교적 길게 되게 선택함으로써 선택적으로 낮아질 수 있다.

도 1은 RF 통신 시스템(10)의 일 실시예의 개요도이다. RF 통신 시스템(10)은 트랜시버(1), 안테나 스위치 모듈(ASM)(2), 파워 증폭기(PA)(4), 저 노이즈 증폭기(LNA)(5), 방향성 커플러(6), 및 안테나(8)를 포함한다.

도 1에 도시된 바와 같이, 트랜시버(1)는 증폭을 위해 PA(4)에 제공되는 송신 신호(TX)를 발생한다. PA(4)의 출력은 안테나 스위치 모듈(2)을 통해 안테나(8)에 전기적으로 결합된다. 예시된 실시예에서, 방향성 커플러(6)은 PA의 출력을 감지한 것에 기초하여 관측 신호(OBS)를 발생한다. 그러나, 예를 들면, 관측 신호가 드라이버 스테이지의 출력에 기초하여 발생되는 구현을 포함한, 그외 다른 구성이 가능하다. LNA(5)의 입력은 안테나 스위치 모듈(2)을 통해 안테나(8)에 전기적으로 결합된다. LNA(5)는 안테나(8)에 수신된 신호에 저 노이즈 증폭을 제공한 것에 기초하여 트랜시버(1)를 위한 수신 신호(RX)를 발생한다.

RF 통신 시스템(10)이 한 수신 채널, 한 송신 채널, 한 관측 채널, 및 한 안테나를 포함하는 것으로서 도시되었을지라도, 본원에 교시되는 바는 하나 이상의 추가의 수신 채널, 송신 채널, 관측 채널, 및/또는 안테나를 사용하는 구성에도 적용할 수 있다. 또한, 본원에 교시되는 바는 수신 채널, 송신 채널, 및/또는 관측 채널이 다른 방식으로 구현되는 구성에 적용할 수 있다. 예를 들어, 또 다른 실시예에서, 관측 채널은 이를테면 온-칩 피드백 경로를 사용함으로써, 송신기에 내부적으로 구현된다.

도 1에 도시된 바와 같이, 트랜시버(1)는 송신 국부 발진기(15)로부터 제1 혹은 송신 국부 발진기 주파수(f_TX)를 사용하여 변조를 제공하는 것에 기초하여 송신 신호(TX)를 발생하기 위해 사용되는 송신 믹서(11)를 포함한다. 또한, 트랜시버(1)는 관측 국부 발진기(16)로부터 제2 혹은 관측 국부 발진기 주파수(f_OBS)을 사용하여 변조를 제공하는 것에 기초하여 관측 신호(OBS)의 주파수 스펙트럼을 하향-이동하기 위해 사용되는 관측 믹서(12)를 더 포함한다.

관측 국부 발진기 주파수(f_OBS)는 송신 채널 및 관측 채널이 주파수 차이를 갖고 동작하게 송신 국부 발진기 주파수(f_TX)로부터 오프셋된다. 서로 상이한 국부 발진기 주파수들에서 송신 믹서(11) 및 관측 믹서(12)를 동작함으로써, 관측 채널은 관측 채널 장애로부터 실질적으로 독립적으로 송신 채널 장애를 관측할 수 있다.

예를 들어, 이러한 방식으로 송신 채널을 관측하는 것은 송신 국부 발진기(15)의 누출 및 관측 국부 발진기(16)의 누출이 관측 채널의 출력에서 주파수에 분리되는 결과를 갖게 할 수 있다. 또한, 서로 상이한 국부 발진기 주파수들에서 관측을 수행하는 것은 또한, 관측 채널의 출력에서 서로 상이한 스펙트럼 특징을 갖는 송신 및 관측 채널의 쿼드래처 오류를 초래할 수 있다. 이에 따라, 관측 채널은 관측을 수행하기 전에 관측 채널을 캘리브레이트하는 것을 필요로 함이 없이 송신 채널을 캘리브레이트하기 위해 사용될 수 있다.

대조적으로, 송신 믹서 및 관측 믹서에 대해 동일 국부 발진기 주파수를 사용하는 RF 통신 시스템은 쿼드래처 오류에 대한 관측 채널의 사전-캘리브레이트 없이는 송신 장애를 적합히 캘리브레이트하지 않을 수 있다. 예를 들어, 송신 믹서 및 관측 믹서로부터 비롯되는 장애는 서로 유사한 스펙트럼 특징을 가질 수 있고, 송신 믹서 및 관측 믹서가 동일 국부 발진기 주파수에서 동작하고 있을 때, 이러한 장애를 서로로부터 격리하는 것이 가능하지 않을 수 있다.

이에 따라, 예시된 관측 채널은 오프셋 주파수에서 송신 채널의 관측을 제공하기 위해 사용된다. 이러한 방식으로 RF 통신 시스템(10)을 구성하는 것은 고 정확도, 낮은 파워 소비, 및/또는 감소된 복잡성을 가진 캘리브레이트를 잇점있게 제공한다.

일 실시예에서, 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBS)간에 주파수 차이는 적어도 약 100 KHz이 되게 선택된다. 그러나, 응용 및/또는 구현에 기초하여 선택된 주파수 차이와 같은, 그외 다른 주파수 차이들이 가능하다.

예를 들어, 주파수 차이는 송신 및 관측 채널의 대역폭에 기초하여 선택될 수 있다. 예를 들어, 주파수 차이는 관측 국부 발진기 주파수에 의해 관측 신호가 하향-이동된 후에, 관측된 장애가 관측 채널의 대역폭 내에 있게 선택될 수 있다. 당업자가 알게 되는 바와 같이, 상대적 큰 주파수 차이는 주파수 스퍼를 감소시킬 수 있지만, 그러나, 작은 주파수 차이는 우수한 파워 및/또는 대역폭 수행을 가질 수 있다. 어떤 구현에서, 송신 국부 발진기 주파수(f_TX)는 관측 국부 발진기 주파수(f_OBS)보다 크게 되게 선택되고, 반면 이외 다른 구현에서 송신 국부 발진기 주파수(f_TX)는 관측 국부 발진기 주파수(f_OBS) 미만이 되게 선택된다.

예시된 관측 채널이 송신 채널의 장애를 캘리브레이트하기 위해 사용되는 것으로서 기술되었을지라도, 관측 채널은 또한 추가의 기능을 위해 사용될 수 있다. 추가의 관측은 오프셋 국부 발진기 주파수 혹은 동일 국부 발진기 주파수를 사용하여 수행될 수 있다. 다수의 기능을 수행하게 관측 채널을 구성하는 것은 하드웨어 자원의 공유를 용이하게 하고, 그럼으로써 비용, 크기, 및/또는 복잡성을 감소시킨다.

일 실시예에서, 관측 신호(OBS) 및 수신 신호(RX)는 트랜시버(1)의 공유된 혹은 공통의 수신 회로를 사용하여 처리된다. 이러한 방식으로 트랜시버(1)를 구성하는 것은 RF 통신 시스템(10)의 크기 및/또는 비용을 감소시킬 수 있다.

예시된 트랜시버(1)는 또한 관측 채널의 데이터 경로에서 동작하는 디지털 변조기(13)를 포함한다. 어떤 구현에서, 디지털 변조기(13)은 아날로그 영역에서 디지털 영역으로 변환되고 및/또는 더욱 처리된 후에, 관측 믹서(12)의 출력의 디지털 표현을 변조하기 위해 사용된다.

디지털 변조기(13)는 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBS) 간에 주파수 차이를 보상하기 위해 사용된다. 관측 믹서 및 송신 믹서가 서로 상이한 국부 발진기 주파수들을 사용하여 동작할 때, 관측 장애는 관측된 신호 내에서 대칭인 채로 있을 것이지만, 그러나 송신 장애는 더 이상 대칭이 아닐 수 있다. 디지털 변조기(13)를 사용하여 주파수 차이를 디지털적으로-보상한 후에, 송신 채널 장애는 대칭이 될 것이며, 반면 관측 채널 장애는 이들이 비대칭이 되게 이동될 것이다.

예시된 트랜시버(1)는 송신 장애를 검출 및 정정하기 위해 디지털 변조기(13)의 출력을 처리하기 위해 사용되는 송신 오류 정정 회로(14)를 포함한다. 어떤 구현에서, 송신 오류 정정 회로(14)은 시간 길이에 대해 관측 채널의 출력을 상관시킨 것에 기초하여 송신 장애를 검출한다. 송신 오류 정정 회로(14)는 예를 들어, 쿼드래처 오류, 국부 발진기 누출, 및/또는 채널 비선형성을 포함하여, 매우 다양한 송신 장애에 대해 정정하기 위해 사용될 수 있다.

어떤 구성에서, 트랜시버(1)는 서로 상이한 입력 파워 레벨들에 대해 PA(4)를 선형화하는데 도움이 되기 위해서 디지털 전치왜곡(DPD)하여 동작하며, 관측 채널은 송신 채널에 관하여 오프셋 국부 발진기 주파수로 DPD 관측을 수행한다. DPD는 예를 들어, 신호 콘스텔레이션 왜곡 및/또는 신호 스펙트럼 확산을 포함한, PA의 비선형 효과를 보상하기 위해 사용될 수 있다. 트랜시버(1)에 의해 송신되는 신호는 점유 대역폭을 가질 수 있고, 트랜시버(1)는 점유 대역폭보다 큰 합성 대역폭으로 송신할 수 있다. 이러한 방식으로, 트랜시버(1)를 구성함으로써, 트랜시버(1)는 대역외 송신 및 이외 다른 비선형 효과를 보상하기 위해 송신된 신호를 전치왜곡할 수 있다.

일 실시예에서, 관측 채널은 합성 대역폭 및 점유 대역폭 둘 다보다 큰 관측 대역폭으로 관측을 수행하기 위해 사용된다. 또한, 관측 채널의 파워 소비 및 복잡성을 감소시키기 위해서, 관측 채널은 전체 관측 대역폭 미만인 대역폭을 갖게 구현된다. 송신 국부 발진기 주파수와 관측 국부 관측 주파수 간에 주파수 차이는 서로 다른 시점들에서 관측 대역폭의 서로 상이한 부분들을 관측하기 위해 시간에 시간에 걸쳐 변경하였다. 이러한 구성에서, 송신 오류 정정 회로(14)는 각 국부 발진기 오프셋 혹은 주파수 차이에 대해 수행되는 관측에 기초하여 전체 관측 대역폭을 재구성할 수 있다. 이에 따라, 트랜시버는 낮은 파워 소비 및/또는 감소된 복잡성을 갖는 낮은 대역폭 관측 채널을 사용하여 DPD의 이익을 달성한다.

RF 통신 시스템(10)의 추가의 상세는 앞서 기술된 바와 같을 수 있다.

도 2는 트랜시버(30)의 일 실시예의 개요도이다. 트랜시버(30)는 기저대 처리 회로(31), 송신 위상-록 루프(PLL)(32), 관측 PLL(33), 송신 동상 디지털-아날로그 변환기(DAC)(41), 송신 쿼드래처-상 DAC(42), 송신 동상 저역 통과 필터(LPF)(51), 송신 쿼드래처-상 LPF(52), 송신 동상 믹서(61), 송신 쿼드래처-상 믹서(62), 관측 동상 믹서(71), 관측 쿼드래처-상 믹서(72), 관측 동상 LPF(81), 관측 쿼드래처-상 LPF(82), 관측 동상 아날로그-디지털 변환기(ADC)(91), 및 관측 쿼드래처-상 ADC(92)을 포함한다.

도 2에 도시된 바와 같이, 트랜시버(30)는 비-반전 송신 신호(TX+)와 반전 송신 신호(TX-) 간에 차이에 대응하는 차동 송신 신호(TX+, TX-)를 발생한다. 또한, 트랜시버(30)는 비-반전 관측 신호(OBS+)와 반전 관측 신호(OBS-) 간에 차이에 대응하는 차동 관측 신호(OBS+, OBS-)을 수신한다. 차동 관측 신호(OBS+, OBS-)는 송신 채널을 관측하는 것, 이를테면 차동 송신 신호(TX+, TX-)를 증폭하는 파워 증폭기의 출력을 관측한 것에 기초하여 발생된다. 차동 시그널링을 사용하는 구성이 도시되었을지라도, 본원에 교시되는 바는 또한 싱글-엔드 구성 및/또는 싱글-엔드와 차동 시그널링과의 조합을 사용하는 구성에도 적용할 수 있다.

트랜시버(30)가 한 송신 채널 혹은 경로 및 한 관측 채널 혹은 경로를 포함하는 것으로서 도시되었을지라도, 트랜시버(30)는 또한 예를 들어, 하나 이상의 수신 채널, 하나 이상의 추가의 송신 채널, 및/또는 하나 이상의 추가의 관측 채널을 포함한, 추가의 회로를 포함할 수 있다. 이러한 상세는 도면의 명료성을 위해 도 2에서 생략되었다. 또한, 트랜시버(30)가 송신 채널, 관측 채널, 및 기저대 처리 회로의 구체적 구현을 도시할지라도, 본원에 교시되는 바는 그외 다른 구성에 적용할 수 있다.

송신 동상 DAC(41)은 기저대 처리 회로(31)로부터 디지털 송신 I 신호를 수신하고, 송신 동상 LPF(51)를 위한 차동 아날로그 송신 I 신호를 발생한다. 송신 동상 LPF(51)은 차동 아날로그 송신 I 신호를 필터링하여 송신 동상 믹서(61)에 입력으로서 제공되는 차동 필터링된 송신 I 신호를 발생한다. 송신 쿼드래처-상 DAC(42)는 기저대 처리 회로(31)로부터 디지털 송신 Q 신호를 수신하고, 송신 쿼드래처-상 LPF(52)를 위한 차동 아날로그송신 Q 신호를 발생한다. 송신 쿼드래처-상 LPF(52)는 차동 아날로그 송신 Q 신호를 필터링하여 송신 쿼드래처-상 믹서(62)에 입력으로서 제공되는 차동 필터링된 송신 Q 신호를 발생한다. 비-반전 송신 신호(TX+)는 송신 동상 믹서(61)의 제1 출력과 송신 쿼드래처-상 믹서(62)의 제1 출력을 조합한 것에 기초하여 발생되고, 반전 송신 신호(TX-)는 송신 동상 믹서(61)의 제2 출력과 송신 쿼드래처-상 믹서(62)의 제2 출력을 조합한 것에 기초하여 발생된다.

송신 PLL(32)은 송신 동상 믹서(61)을 위한 제1 차동 송신 국부 발진기 신호 및 송신 쿼드래처-상 믹서(62)을 위한 제2 차동 송신 국부 발진기 신호를 발생한다. 제1 및 제2 차동 송신 국부 발진기 신호는 각각 제1 혹은 송신 국부 발진기 주파수(f_TX)이지만 약 90°의 위상 차이를 갖는다.

관측 PLL(33)은 관측 동상 믹서(71)을 위한 제1 차동 관측 국부 발진기 신호 및 관측 쿼드래처-상 믹서(72)을 위한 제2 차동 관측 국부 발진기 신호를 발생한다. 제1 및 제2 차동 관측 국부 발진기 신호는 각각 제2 혹은 관측 국부 발진기 주파수(f_OBS)이지만 약 90°의 위상 차이를 갖는다. 캘리브레이트 동안 송신 채널의 출력을 관측할 때, 관측 국부 발진기 주파수(f_OBS) 및 송신 국부 발진기 주파수(f_TX)는 서로 상이한 주파수들로 동작한다.

관측 동상 믹서(71)는 차동 관측 신호(OBS+, OBS-) 및 제1 차동 관측 국부 발진기 신호를 수신하고, 관측 동상 LPF(81)을 위한 차동 하향-이동된 I 신호를 발생한다. 관측 동상 LPF(81)는 차동 하향-이동된 I 신호를 필터링하여 관측 동상 ADC(91)에 입력으로서 제공되는 차동 필터링된 관측 I 신호를 발생한다. 관측 동상 ADC(91)는 차동 필터링된 관측 I 신호를 아날로그 영역으로부터 디지털 영역 으로 변환하여, 기저대 처리 회로(31)를 위한 디지털 관측 I 신호를 발생한다. 관측 쿼드래처-상 믹서(72)는 차동 관측 신호(OBS+, OBS-) 및 제2 차동 관측 국부 발진기 신호를 수신하고, 관측 쿼드래처-상 LPF(82)을 위한 차동 하향-이동된 Q 신호를 발생한다. 관측 쿼드래처-상 LPF(82)는 차동 하향-이동된 Q 신호를 필터링하여 관측 쿼드래처-상 ADC(92)에 입력으로서 제공되는 차동 필터링된 관측 Q 신호를 발생한다. 관측 쿼드래처-상 ADC(92)는 차동 필터링된 관측 Q 신호를 아날로그 영역에서 디지털 영역으로 변환하여 기저대 처리 회로(31)를 위한 디지털 관측 Q 신호를 발생한다.

예시된 실시예에서, 송신 및 관측 국부 발진기는 각각 송신 PLL(32) 및 관측 PLL(33)을 사용하여 구현되어졌다. PLL을 사용하여 송신 및 관측 채널의 국부 발진기를 구현하는 것은, 공통 기준 클럭 신호를 사용하여 서로 상이한 주파수들의 국부 발진기 신호들을 발생하는 것에 도움이 된다. PLL은 관측 국부 발진기 주파수(f_OBS)가 송신 국부 발진기 주파수(f_TX)에 관하여 잘 제어된 주파수 차이를 갖게, 서로 유사한 회로 토폴로지들을 사용하여 구현될 수 있다. 예를 들어, 관측 국부 발진기 주파수(f_OBS)와 송신 국부 발진기 주파수(f_TX) 간 주파수 차이는 PLL의 피드백 디바이더를 제어하기 위해 사용되는 디지털 제어 신호의 값을 선택한 것에 기초하여 제어될 수 있다.

도 2에 도시된 바와 같이, 기저대 처리 회로(31)는 디지털 송신 회로(101), 디지털 수신 회로(102), 기저대 PLL(103), 디지털 변조기(104), 및 송신 오류 정정 회로(105)를 포함한다. 예시된 실시예에서, 디지털 변조기(104)는 수치 제어 발진기(NCO)(111) 및 컴플렉스 믹서(112)를 포함한다.

디지털 수신 회로(102)는 디지털 관측 I 신호 및 디지털 관측 Q 신호를 수신하고, 디지털 변조기(104)을 위한 디지털 입력 신호를 발생한다. 디지털 변조기는 또한 기저대 PLL(103)로부터 기저대 주파수(f_BB)을 갖는 기저대 클럭 신호를 수신한다. 일 실시예에서, 디지털 수신 회로(102)는 또한 송신 채널을 관측하기 위해 사용되는 관측 신호 및 수신 채널로 수신된 수신된 신호 둘 다를 처리하기 위해 사용된다.

NCO(111)는 기저대 클럭 신호를 수신하고, 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBS) 간에 주파수 차이와 거의 동일한 NCO 주파수(f_NCO)를 갖는 디지털 출력 클럭 신호를 발생한다. 디지털 출력 클럭 신호는 매우 다양한 방법으로 구현될 수 있다. 어떤 구성에서, 디지털 출력 클럭 신호는 주파수(f_NCO)의 사인 함수의 디지털 표현에 대응하는 제1 성분 및 주파수(f_NCO)의 코사인 함수의 디지털 표현에 대응하는 제2 성분을 포함한다. 디지털 출력 클럭 신호는 매우 다양한 비트 폭을 가질 수 있다. 일 실시예에서, NCO(111)는 위상 어큐뮬레이터 및 위상-진폭 변환기를 사용하여 구현된다.

디지털 컴플렉스 믹서(112)는 NCO(111)로부터의 디지털 출력 클럭 신호로 디지털 수신 회로(102)로부터의 디지털 입력 신호를 변조한 것에 기초하여 송신 오류 정정 회로(105)를 위한 디지털 관측 채널 출력 신호를 발생한다. 어떤 구현에서, 디지털 컴플렉스 믹서(112)는 디지털 수신 회로(102)로부터 디지털 입력 I 신호 및 디지털 입력 Q 신호를 수신하고, 송신 오류 정정 회로(105)을 위한 디지털 관측 채널 출력 I 신호 및 디지털 관측 출력 Q 신호를 발생한다.

일 실시예에서, 기저대 PLL(103), 송신 PLL(32), 및 관측 PLL(33)은 공통 기준 클럭 신호를 사용하여 동작한다. 이러한 방식으로 트랜시버(30)를 구성하는 것은 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBS) 간에 주파수 차이에 NCO 주파수(f_NCO)를 매칭하는데 도움될 수 있다.

송신 오류 정정 회로(105)는 트랜시버(30)를 위한 하나 이상의 정정 신호를 발생하기 위해 관측 채널 출력 신호를 처리한다. 예시된 실시예에서, 송신 오류 정정 회로(105)는 정정 신호를 디지털 송신 회로(101)에 제공한다. 그러나, 송신 오류 정정 회로는 다른 방식으로 송신 장애를 보상하게 구성될 수 있다. 디지털 송신 회로(101)는 누출, 쿼드래처 오류, 및/또는 채널 비선형성과 같은 송신 장애를 보상하기 위한 정정 신호에 기초하여 디지털 송신 I 신호 및 디지털 송신 Q 신호를 발생한다.

예시된 트랜시버(30)는 쿼드래처 오류에 대해 사전에 관측 채널을 캘리브레이트하는 것을 필요로 함 없이 송신 채널 캘리브레이트를 제공할 수 있다. 특히, 송신 국부 발진기 주파수(f_TX)에 관하여 상이한 관측 국부 발진기 주파수(f_OBS)를 사용하여 관측을 수행함으로써, 송신 오류 정정 회로(105)는 관측 채널 내에 장애가 있더라도, 송신 장애를 검출 및 정정할 수 있다. 예를 들어, 디지털 변조기(104)에 의해 발생된 디지털 관측 채널 출력 신호는, 송신 채널 장애가 대역의 중심 주위에서 대칭이고 관측 채널 장애가 대역의 중심 주위에서 비대칭인 주파수 스펙트럼을 가질 수 있다. 이에 따라, 송신 오류 정정 회로(105)는 송신 장애를 검출하기 위해 디지털 관측 채널 출력 신호를 상관시킬 수 있고, 반면, 관측 채널 장애는 비-상관되고 노이즈로서 평균화되는 경향이 있을 것이다.

대조적으로, 공통 송신 및 관측 국부 발진기 주파수를 사용하여 관측을 수행하는 트랜시버는 송신 채널의 장애와 관측 채널의 장애 간을 구별하지 못할 수도 있다. 예를 들어, 동일 국부 발진기 주파수를 사용할 때, 송신 국부 발진기 누출 및 관측 국부 발진기 누출 둘 다는 주파수 영역에서 서로 유사한 특징을 가져, 이에 따라 함께 합해질 수 있어, 개별적으로 구별이 불가할 수 있다.

예시된 실시예에서, NCO(111)는 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBs) 간에 차이와 거의 동일한 NCO 주파수(f_NCO)를 갖는 디지털 출력 클럭 신호를 발생하게 프로그램된다. NCO(111)가 이러한 방식으로 디지털 출력 클럭 신호를 발생할 때, 송신 오류 정정 회로(105)는 예를 들어, 저 노이즈 플로어를 제공하기 위한 비교적 긴 시간 기간을 포함한 광범위한 시간 기간에 대해 송신 장애를 검출하기 위해 상관을 수행할 수 있다. 대조적으로, NCO 주파수(f_NCO)가 주파수 차이와 매칭하지 않을 때, 주어진 장애의 포지티브 성분과 네거티브 주파수 성분 간에 위상 관계는 서서히 회전할 수 있고, 긴 상관은 어큐뮬레이트하기보다는 제로로 평균화하는 경향이 있을 수 있다.

트랜시버(30)의 추가의 상세는 앞서 기술된 바와 같을 수 있다.

도 3은 트랜시버(120)의 또 다른 실시예의 개요도이다. 도 3의 트랜시버(120)는, 트랜시버(120)가 가변 캐패시터 어레이(125)를 더 포함하고 기저대 처리 회로(121)의 상이한 구성을 사용하여 구현되는 것을 제외하고, 도 2의 트랜시버(30)와 유사하다.

특히, 예시된 기저대 처리 회로(121)는 국부 발진기(LO) 누출 정정 회로(151) 및 쿼드래처 오류 정정 회로(152)를 포함하는 송신 오류 정정 회로(145)를 포함한다. 송신 오류 정정 회로(145)는 송신 장애를 보상하기 위한 다수의 정정 신호를 발생하기 위해 디지털 변조기(104)로부터 디지털 관측 채널 출력 신호를 처리한다.

예시된 실시예에서, LO 누출 정정 회로(151)는 디지털 송신 회로(101)에 제공되는 LO 누출 정정 신호를 발생한다. 디지털 송신 회로(101)는 디지털 송신 I 및 Q 신호에 의해 표현되는 기저대 송신 신호의 DC 오프셋을 제어하기 위해 LO 누출 정정 신호를 사용한다. 예를 들어, 송신 PLL(32) 혹은 다른 송신 국부 발진기의 결합은 송신 국부 발진기 주파수(f_TX)에 차동 송신 신호(TX+, TX-) 내 톤에서 바람직하지 못하게 발생할 수 있다. 기저대 처리 회로(121)에서 DC 오프셋을 적용함으로써, 송신 국부 발진기 주파수(f_TX)에서 톤은 기저대 송신 신호의 DC 주파수 성분이 송신 믹서(61, 62)의 변조에 의해 송신 국부 발진기 주파수(f_TX)로 상향-이동되기 때문에, 보상될 수 있다.

도 3에 도시된 바와 같이, 쿼드래처 오류 정정 회로(152)는 디지털 송신 회로(101)를 위한 제1 쿼드래처 오류 정정 신호를 발생한다. 디지털 송신 회로(101)는 송신 Q-경로 및 송신 I-경로의 이득을 매칭 혹은 밸런스하여, 그럼으로써 쿼드래처 오류를 감소시키기 위해 제1 쿼드래처 오류 정정 신호를 사용할 수 있다. 일 실시예에서, 제1 쿼드래처 오류 정정 신호는 송신 Q-경로 및 송신 I-경로를 밸런스하기 위해 디지털 송신 I 신호 혹은 디지털 송신 Q 신호 중 적어도 하나의 진폭을 조절하기 위해 사용된다.

예시된 쿼드래처 오류 정정 회로(152)는 송신 동상 LPF(51) 혹은 송신 쿼드래처-상 LPF(52)의 적어도 하나의 그룹 지연을 제어하기 위해 사용되는 제2 쿼드래처 오류 정정 신호를 더 발생한다. 어떤 구현에서, 제2 쿼드래처 오류 정정 신호는 송신 Q-경로와 송신 I-경로 간에 위상 차이를 감소 혹은 제거하고 그럼으로써 쿼드래처 오류를 보상하기 위해 그룹 지연을 제어한다.

쿼드래처 오류 정정 회로(152)는 또한, 송신 PLL(32)에 의해 발생되는 클럭 신호들 간에 위상 차이를 제어하기 위해 사용되는 제3 쿼드래처 오류 정정 신호를 발생한다. 특히, 제3 쿼드래처 오류 정정 신호는 제1 가변 캐패시터(131), 제2 가변 캐패시터(132), 제3 가변 캐패시터(133), 및 제4 가변 캐패시터(134)를 포함하는 가변 캐패시터 어레이(125)의 커패시턴스 값들을 제어하기 위해 사용된다. 본원에서 사용되는 바와 같이, 가변 캐패시터는 디지털적으로-제어되는 캐패시터(예를 들어, 프로그램가능 캐패시터 뱅크), 아날로그-튜닝 캐패시터(예를 들어, 버랙터), 혹은 이들의 조합과 같은, 제어가능 캐패시터 값을 갖는 임의의 캐패시터를 지칭한다.

도 3에 도시된 바와 같이, 송신 PLL(32)은 송신 동상 믹서(61)를 위한 제1 차동 송신 국부 발진기 신호를 발생하기 위해 사용되는 제1 비-반전 출력 및 제1 반전 출력을 포함한다. 또한, 송신 PLL(32)는 송신 쿼드래처-상 믹서(62)를 위한 제2 차동 송신 국부 발진기 신호를 발생하는 제2 비반전 출력 및 제2 반전 출력을 더 포함한다. 제1 및 제2 가변 캐패시터(131, 132)은 각각 송신 PLL(32)의 제1 비-반전 출력 및 제1 반전 출력에 전기적으로 연결된다. 또한, 제3 및 제4 가변 캐패시터(133, 134)는 각각 송신 PLL(32)의 제2 비-반전 출력 및 제2 반전 출력에 전기적으로 연결된다.

도 3에 도시된 바와 같이, 제3 쿼드래처 오류 정정 신호는 제1 가변 캐패시터(131), 제2 가변 캐패시터(132), 제3 가변 캐패시터(133), 및/또는 제4 가변 캐패시터(134)의 커패시턴스 값을 제어하기 위해 사용될 수 있다. 이에 따라, 제3 쿼드래처 오류 정정 신호는 제2 차동 송신 국부 발진기 신호에 관하여 제1 차동 송신 국부 발진기 신호의 지연을 제어하기 위해 사용될 수 있고, 그럼으로써 송신 쿼드래처-상 믹서(62)에 관하여 송신 동상 믹서(61)의 믹스 동작의 타이밍을 제어할 수 있다. 제3 쿼드래처 오류 정정 신호는 또한 제1 및/또는 차동 송신 국부 발진기 신호 내 오류를 보상하기 위해 반전 국부 발진기 신호 성분에 관하여 비반전 국부 발진기 신호 성분의 타이밍을 제어하기 위해 사용될 수 있다.

도 3이 송신 PLL(32)에 의해 발생되는 클럭 신호가 차동인 실시예를 도시할지라도, 본원에 교시되는 바는 또한 국부 발진기가 싱글-엔드 클럭 신호를 발생하는 구성에 적용할 수 있다. 이러한 구성에서, 하나 이상의 가변 캐패시터는 서로에 관하여 싱글-엔드 클럭 신호의 타이밍을 제어하기 위해 사용될 수 있고, 그럼으로써 송신 쿼드래처-상 믹서에 관하여 송신 동상 믹서의 믹스 동작들 간에 사인 차이를 제어할 수 있다.

일 실시예에서, 송신 오류 정정 회로(145)는 시간-영역 자기-상관 및 교차-상관 회로를 사용함으로써 송신 장애를 검출한다. 자기-상관 함수는 컴플렉스 (I/Q) 송신 신호를 자신과 상관한다. 교차-상관 함수는 컴플렉스 관측 신호에 대하여 컴플렉스 송신 신호를 상관한다. 상관은 프로그램가능한 수의 사이클에 대해 합산될 수 있고, 어큐뮬레이트한 결과는 장애를 모델링하는 연립방정식을 해결하기 위해 사용될 수 있다.

트랜시버(120)의 추가의 상세는 앞에서 기술된 바와 같을 수 있다.

도 4a는 디지털 변조기(200)의 일 실시예의 개요도이다. 디지털 변조기(200)는 위상 어큐뮬레이터(201), 위상-진폭 변환기(PAC)(202), 및 디지털 컴플렉스 믹서(203)를 포함한다. 디지털 변조기(200)는 주파수(f_BB)의 기저대 클럭 신호, 주파수 튜닝 워드(FTW), 디지털 입력 I 신호(IN_I), 및 디지털 입력 Q 신호(IN_Q)을 수신한다. 디지털 변조기(200)은 디지털 관측 채널 출력 I 신호(OUT_I) 및 디지털 관측 채널 출력 Q 신호(OUT_Q)을 발생하고, 이것은 처리를 위해 송신 오류 정정 회로에 제공될 수 있다.

디지털 변조기(200)는 본원에 기술된 RF 통신 시스템 및 트랜시버에서 사용될 수 있는 디지털 변조기의 일 실시예를 예시한다. 그러나, 본원에 교시되는 바는 디지털 변조기의 다른 구성에 적용될 수 있다.

예시된 위상 어큐뮬레이터(201) 및 PAC(202)는 NCO 주파수(f_NCO)의 디지털 사인 및 코사인 클럭 신호를 발생하는 수치 제어 발진기(NCO)로서 총괄하여 동작한다. 또한, FTW의 값은 NCO 주파수(f_NCO)를 제어하기 위해 사용된다.

예를 들어, 위상 어큐뮬레이터(201)는 어큐뮬레이트된 위상 값을 저장하기 위해 사용되는 래치 및/또는 플립-플롭과 같은 상태 요소들을 포함한다. 또한, 위상 어큐뮬레이터(201)은 기저대 클럭 신호의 타이밍에 기초하여 어큐뮬레이트된 위상 값에 FTW을 더할 수 있다. 또한, PAC(202)은 어큐뮬레이트된 위상 값에 기초하여 디지털 사인 및 코사인 클럭 신호를 발생한다. FTW는 위상이 어큐뮬레이트되는 레이트를 제어하며, 이에 따라 NCO 주파수(f_NCO)를 제어한다.

디지털 변조기(200)의 추가의 상세는 앞에서 기술된 바와 같을 수 있다.

도 4b는 디지털 변조기(210)의 또 다른 실시예의 개요도이다. 디지털 변조기(210)는 위상 어큐뮬레이터(211), q-비트 PAC(212), 및 q-비트 디지털 컴플렉스 믹서(213)를 포함한다. 도 4b가 PAC 및 디지털 컴플렉스 믹서 둘 다가 q-비트를 갖는 구성을 도시할지라도, PAC 및 디지털 컴플렉스 믹서가 서로로서 상이한 수의 비트를 사용하여 동작하는 구성과 같은 다른 구현이 가능하다. 디지털 변조기(210)는 조절된 모듈러스(M_ADJUST), 기저대 클럭 신호, FTW, 디지털 입력 I 신호(IN_I) 및 디지털 입력 Q 신호(IN_Q)을 수신한다. 또한, 디지털 변조기(210)는 디지털 관측 채널 출력 I 신호(OUT_I) 및 디지털 관측 채널 출력 Q 신호(OUT_Q)를 발생한다.

예시된 디지털 변조기(211)는 상태 요소(221), 위상 래핑(wrapping) 검출기(222), 멀티플렉서(223), 가산기(224), 및 FTW 조절 계산기(225)를 포함한다. 상태 요소(221)는 기저대 클럭 신호의 타이밍에 기초하여 업데이트되는, k+1 비트 어큐뮬레이트된 위상 값을 저장하기 위해 사용된다. 위상 래핑 검출기(222)는 기저대 클럭 신호의 연속된 사이클 상에 어큐뮬레이트된 위상 값의 최상위 비트(MSB)를 비교하고, 비교에 기초하여 멀티플렉서(223)의 선택을 제어한다. FTW 조절 계산기(225)는 FTW 및 조절된 모듈러스(M_ADJUST)을 수신하며, 약 FTW+M_ADJUST의 값을 갖는 제1 조절된 FTW 및 FTW-M_ADJUST의 값을 갖는 제2 조절된 FTW을 발생한다. 어떤 구현에서 FTW는 k 비트의 폭을 갖는다.

가산기(224)는 상태 요소(221)에 저장된 어큐뮬레이트된 위상 값 및 멀티플렉서(223)의 출력을 더한 것에 기초하여 조절된 어큐뮬레이트된 위상 값을 발생한다. 조절된 어큐뮬레이트된 위상 값은 클럭 사이클당 한번과 같이, 기저대 클럭 신호의 타이밍에 기초하여 상태 요소(221) 내에 로딩된다. 도 4b에 도시된 바와 같이, 멀티플렉서(223)는 선택적으로 위상 래핑 검출기(220)가 위상이 래핑하였음을 검출하였는지 여부에 기초하여 FTW, FTW+M_ADJUST, 혹은 FTW-M_ADJUST을 출력한다. 어떤 구성에서, 멀티플렉서(223)는 위상이 래핑되지 않았을 때 FTW을 출력하며, 위상이 2π에서 0 라디안으로 래핑하였을 때 FTW+M_ADJUST을 출력하며, 위상이 0에서 2π 라디안로 래핑하였을 때 FTW-M_ADJUST을 출력한다.

앞서 기술된 바와 같이, 송신 채널은 송신 국부 발진기 주파수(f_TX)와는 상이한 관측 국부 발진기 주파수(f_OBS)로 동작하는 관측 채널을 사용하여 송신 채널을 관측한 것에 기초하여 캘리브레이트될 수 있다. 예시된 디지털 변조기(210)는 이 주파수 차이를, f_TX-f_OBS과 동일하게 되게 NCO 주파수(f_NCO)를 제어함으로써 보상하기 위해 사용될 수 있다.

이하 상세히 기술되는 바와 같이, k 및 q는 디지털 변조기(210)가 송신 및 관측 채널의 국부 발진기를 정확히 추적하는데 충분한 정밀도를 제공하기 위해 선택될 수 있다. 또한, 디지털 변조기(210)는 디지털 변조기(210)의 융통성을 증가시키고 디지털 변조기(210)가 광범위한 송신 및 관측 국부 발진기 주파수에 대한 보상을 제공할 수 있게 하는 조절된 모듈러스(M_ADJUST)을 수신한다.

어떤 구성에서, 송신 채널의 송신 국부 발진기는 송신 PLL을 사용하여 구현된다. 예를 들어, 송신 PLL의 주파수는 밑에 식1에 의해 주어질 수 있고, f_ref는 기준 클럭 신호의 주파수이고, N_TX는 송신 PLL의 분할 레이트의 정수 부분이고, F_TX는 송신 PLL의 분할 레이트의 분수 부분이고, M은 송신 PLL의 모듈러스이고, 1/2^TXDIV은 송신 PLL의 출력 디바이더에 의해 제공되는 주파수 분할량이다. 당업자가 알게 되는 바와 같이, 이 PLL 아키텍처는 "Frac-NPLL"이라 칭할 수 있다.

식1

어떤 구성에서, 관측 채널의 관측 국부 발진기는 관측 PLL을 사용하여 구현된다. 예를 들어, 관측 PLL의 주파수는 밑에 식2에 의해 주어질 수 있고, f_ref는 기준 클럭 신호의 주파수이고, N_OBS는 관측 PLL의 분할 레이트의 정수 부분이고, F_OBS는 관측 PLL의 분할 레이트의 분수 부분이고, M는 관측 PLL의 모듈러스이고, 1/2^OBSDIV는 관측 PLL의 출력 디바이더에 의해 제공되는 주파수 분할량이다.

식2

당업자가 알게 되는 바와 같이, 모듈러스(M)은 2의 파워의 약간 미만인 정수와 같은 다양한 값들을 가질 수 있다. 예를 들어, M은 2^a-b의 약간 미만이 되게 선택될 수 있고, a는 약 8 내지 64의 범위 내이고, b는 0보다 크고 2^a의 약 5% 미만이 되게 선택된다. 2의 파워가 아닌 모듈러스, 혹은 더 나은 짝수 소수를 사용하는 것은 기생 방출을 감소 혹은 제거할 수 있다.

어떤 구현에서, 송신 PLL 및 관측 PLL은 동일 주파수(f_ref)의 기준 클럭 신호를 사용하여 동작하며, 모듈러스(M)의 공통 값을 사용한다. 또한, 1/2^TXDIV 및 1/2^OBSDIV은 동일하게 되게 선택될 수 있고, 송신 국부 발진기 주파수(f_TX)와 관측 국부 발진기 주파수(f_OBS) 간에 주파수에서 차이는 N_TX, F_TX, N_OBS, 및 F_OBS의 값들을 선택함으로써 제어될 수 있다.

송신 PLL 및 관측 PLL 간에 요망되는 주파수 차이가 이러한 방식으로 얻어질 수 있을지라도, 송신 및 관측 PLL들 간에 주파수 차이에 정밀하게 매칭하기 위해 디지털 변조기를 구현하는 것은 어려울 수 있다. 주파수 차이가 정확히 매칭되었을 때, 송신 장애를 검출하기 위한 상관은 임의의 시간 기간에 대해 행해질 수 있는데, 이것은 시간 기간이 비교적 길게 되게 선택함으로써 노이즈 플로어가 낮아질 수 있게 한다. 그러나, 주파수 차이가 정확히 매칭되지 않을 때, 주어진 장애의 포지시트 성분과 네거티브 성분 간에 위상 관계는 서서히 회전할 것이며, 긴 상관은 어큐뮬레이트하기보다는 제로로 평균화하는 경향이 있을 것이다.

예시된 디지털 변조기(210)는 송신 PLL과 관측 PLL 간에 주파수 차이를 매칭하는데 도움이 되는, 조절된 모듈러스(M_ADJUST)을 사용하여 동작한다. 이하 더 기술되는 바와 같이, 조절된 모듈러스(M_ADJUST)는 M_ADJUST을 2^k-M과 거의 동일하게 되게 설정함으로써 M 값으로 디지털 변조기의 모듈러스를 제어하기 위해 사용될 수 있다. 조절된 모듈러스(M_ADJUST)을 사용하여 동작하게 디지털 변조기(210)을 구현하는 것은 융통성을 증가시키며, f_NCO을 f_TX-f_OBS과 거의 같게 되게 제어하기 위해 FTW의 다수의 정수 해를 증가시킨다.

예시된 위상 어큐뮬레이터(211)는 2π 라디안을 2^k로서 나타낸다. 위상 어큐뮬레이터(211)는 가산 비트를 더 포함하는데, 이것은 위상 래핑 천이를 검출하는데 도움이 된다. 위상 어큐뮬레이터(211)의 출력은 주파수(f_NCO)의 시변 위상의 디지털 표현이다.

PAC(212)는 디지털 위상 어큐뮬레이터(212)에 의해 발생되는 디지털 위상을 수신하며, 유니티 이득 컴플렉스 벡터를 발생하기 위해 사인 및 코사인 함수를 계산한다. 도 4b에 도시된 바와 같이, 사인 함수는 sin(2πf_NCO*t)로서 표현되고, 코사인 함수는 cos(2πf_NCO*t)로서 표현된다. 도시되지 않았을지라도, 사인 및 코사인 함수는 유니티 이득을 유지하기 위해 스케일될 수 있다. PAC(212)에 의해 발생되는 사인 및 코사인 함수는 e^j2πf _NCO ^*t로서 수학적으로 표현될 수 있고, e는 수학 상수(오일러 수)이며, j는 허수 단위이다. 이에 따라, PAC(212)의 출력은 주파수(f_NCO)의 연속파(CW) 톤에 대응한다.

디지털 컴플렉스 믹서(213)는 PAC(212)에 의해 발생되는 연속파 톤으로 디지털 입력 I 신호(IN_I) 및 디지털 입력 Q 신호(IN_Q)를 변조한다. 컴플렉스 믹서(213)의 동작은 주파수(f_NCO)의 보상 주파수 이동과 수학적으로 동등하다.

어떤 구현에서, 송신 PLL 및 기저대 PLL은 각각 Frac-N 시그마-델타변조기를 사용하여 구현되며, k는 시그마 델타 변조기의 제1 스테이지에서 분수 워드 어큐뮬레이터의 폭보다 크거나 이와 동일하게 되게 선택된다. 이러한 방식으로 위상 어큐뮬레이터(211)를 구성하는 것은 송신 및 관측 PLL을 정밀하게 추적하는데 도움이 될 수 있다.

예시된 실시예에서, PAC(212)는 계산을 위해 q 비트 정확도로 동작한다. 이에 따라, PAC(212)는 어큐뮬레이트된 위상 값의 q 비트를 위상 어큐뮬레이터(211)로부터 수신하고, q 비트의 연속파(사인 및 코사인) 출력을 발생한다. 예시된 실시예에서, q는 k 이하가 되게 선택될 수 있다. 어떤 구현에서, PAC(212)에 의해 수신된 q 비트는 비트 k로 시작하고 비트 k-q로 끝나는 어큐뮬레이트된 위상 값의 일 범위의 최상위 비트들에 대응한다. 한 예에서, k는 23 비트이며, q는 16 비트이다.

송신 및 관측 PLL에 정확한 매칭을 제공하기 위해서, 위상 어큐뮬레이터가 PLL과 동일한 모듈러스(M)를 사용하여 동작하는 것이 바람직하다. 모듈러스(M)로 위상 어큐뮬레이터(210)을 구현하기 위해, 위상 어큐뮬레이터(210)는 밑에 식3에 의해 주어진 조절된 모듈러스(M_ADJUST)를 사용하여 동작할 수 있다.

식3

위상 어큐뮬레이터(211)가 2π에서 0로 래핑할 때, 조절된 모듈러스(M_ADJUST)는 위상 어큐뮬레이터(211)의 다음 사이클에서 더해질 수 있고, 그럼으로써 조절된 모듈러스(M_ADJUST)로 위상 어큐뮬레이터(211)에 저장된 값을 조절한다. 계산적으로, 이것은 위상 어큐뮬레이터(211)의 MSB 비트를 이전 상태와 비교함으로써 효율적으로 행해질 수 있다. 한 예에서, 상태가 1에서 0로 천이할 때, 위상 어큐뮬레이터(211)는 2π에서 0으로 래핑하였으며, FTW+M_ADJUST는 단지 FTW 대신에 위상 어큐뮬레이터(211)에 더해질 수 있다. 유사하게, 위상 어큐뮬레이터(211)의 MSB의 상태가 0에서 1로 천이할 때, 위상 어큐뮬레이터(211)는 0에서 2π로 래핑하였으며, FTW-M_ADJUST는 위상 어큐뮬레이터(211)에 더해질 수 있다.

예시된 구성에서, 위상 어큐뮬레이터(211)는 주파수(f_BB)의 기저대 클럭 신호의 각 사이클 상에서 어큐뮬레이트된 위상을 FTW에 더하고, 위에 식3에 의해 주어진 모듈러스로 동작한다. 따라서, NCO 주파수(f_NCO)은 밑에 식4에 의해 주어질 수 있다.

식4

이러한 방식으로, 위상 원점 크로싱에서 위상 어큐뮬레이터(211)에 저장된 값을 조절함으로써, 라디안으로 위상 어큐뮬레이터(211)의 정확도 Φ는 밑에 식5에 의해 주어진다.

식5

조절된 모듈러스(M_ADJUST)의 작은 값들에 대해서, 정확도 Φ는 비교적 높다. 예를 들어, 조절된 모듈러스(M_ADJUST)에 대한 15의 값 및 23의 위상 어큐뮬레이터 폭(k)으로 동작하는 RF 통신 시스템은 약 0.00065도의 위상 정확도를 가질 수 있다.

어떤 구성에서, 기저대 클럭 신호를 발생하는 기저대 PLL는 정수 PLL로서 구현된다. 이러한 구성에서, 기저대 PLL의 출력 주파수(f_BB)는 밑에 식6에 의해 주어질 수 있다.

식6

식6에서, f_ref는 기준 클럭 신호의 주파수이며, N_BB는 기저대 PLL의 정수 디바이더의 값이다.

디지털 변조기(210)는 송신 PLL의 출력 주파수(f_TX)와 관측 PLL의 출력 주파수(f_OBS) 간에 주파수 차이로 프로그램되는 NCO를 포함한다. NCO 주파수(f_NCO)이 송신 PLL의 출력 주파수(f_TX)와 관측 PLL의 출력 주파수(f_OBS) 간에 차이에 설정되었을 때, 밑에 식7에 보여진 관계를 갖는다.

식7

어떤 구성에서, 송신 및 관측 디바이더는 송신 국부 발진기 및 관측 국부 발진기가 동일 주파수 범위 내에서 동작하고 있기 때문에, 동일한 값을 가질 수 있다. 이러한 구성에서, 국부 발진기는 값 2 ^DIV 을 가질 수 있고, 식7은 밑에 식8을 형성하게 재배열될 수 있다.

식8

한 예에서, 모듈러스(M)은 소수 2²³-15=8,388,593와 같다. 이러한 구성에서, 모듈러스(M)을 상쇄하는 것인 2 ^k -M_ADJUST=M이 되게 M_ADJUST은 15와 같게 되게 선택될 수 있다. 이러한 구성에서, 식8은 밑에 식9을 제공하게 단순화될 수 있다.

식9

전형적으로, N_TX 및 N_OBS는 동일 코드이거나 서로의 몇개의 코드 내 일 수 있다. 또한, 어떤 구성에서, N_BB는 2의 작은 파워이다. 송신 및 관측 채널에 대한 정수 디바이더(N_TX 및 N_OBS)가 동일할 때, FTW는 밑에 식10에 의해 주어진 바와 같이 분수 디바이더 비로 표현될 수 있다.

식10

관측 PLL의 분할 레이트(F_OBS)의 분수 부분은 FTW이 분수 나머지가 없는 정수로 해결하게 선택될 수 있다.

RF 통신 및 디지털 변조기에 대한 식들의 한 예가 제공되었을지라도, 이외 다른 식들이 가능하다. 예를 들어, 식들은 응용 및/또는 구현에 따라 달라질 수 있다.

디지털 변조기(210)의 추가의 상세는 앞에서 기술된 바와 같을 수 있다.

응용

위에 기술된 수법을 채용하는 디바이스는 각종의 전자 디바이스 내에 구현될 수 있다. 전자 디바이스의 예는 소비자 전자 제품, 소비자 전자 제품의 부품, 전자 테스트 장비, 등을 포함할 수 있는데, 그러나 이들로 제한되지 않는다. 전자 디바이스의 예는 또한 광학 네트워크 혹은 이외 다른 통신 네트워크의 회로를 포함할 수 있다. 소비자 전자 제품은 자동차, 캠코더, 카메라, 디지털 카메라, 휴대 메모리 칩, 와셔, 드라이어, 와셔/드라이어, 복사기, 팩스기, 스캐너, 다기능 주변 디바이스, 등을 포함할 수 있는데, 이들로 제한되지 않는다. 또한, 전자 디바이스는 산업, 의료 및 자동차 응용을 위한 것들을 포함하여, 미완성 제품을 포함할 수 있다.

앞에 설명 및 청구항은 함께 "연결" 혹은 "결합"되는 것으로서 요소들 혹은 특징들을 언급할 수 있다. 본원에서 사용되는 바와 같이, 달리 분명히 언급되지 않는 한, "연결된"은 한 요소/특징이 다른 요소/특징에 직접 혹은 간접적으로 연결되고 반드시 기계식으로는 아님을 의미한다. 마찬가지로, 달리 분명히 언급되지 않는 한, "결합된"은 한 요소/특징이 다른 요소/특징에 직접 혹은 간접적으로 결합되고 반드시 기계식으로는 아님을 의미한다. 이에 따라, 도면에 도시된 여러 개요도가 요소 및 성분의 예시적 배열을 도시할지라도, 추가의 개재되는 요소, 디바이스, 특징, 혹은 성분은 실제 실시예(도시된 회로의 기능이 악영향을 받지 않는다고 가정하고)에 있을 수 있다.

이 발명이 어떤 실시예에 관련하여 기술되었을지라도, 본원에 개시된 모든 특징 및 잇점을 제공하지 않는 실시예를 포함하여, 당업자에게 명백한 다른 실시예는 또한 이 발명의 범위 내에 있다. 또한, 위에 기술된 여러 실시예는 추가의 실시예를 제공하기 위해 조합될 수 있다. 또한, 일 실시예의 맥락으로 도시된 어떤 특징은 다른 실시예에도 포함될 수 있다. 따라서, 본 발명의 범위는 첨부된 청구항을 기준을 함에 의해서만 정의된다.

Claims

트랜시버 캘리브레이션 방법에 있어서,
송신 국부 발진기를 사용하여 제1 주파수의 송신 국부 발진기 신호를 발생하는 단계;
송신 채널의 송신 믹서를 사용하여 송신 신호 및 상기 송신 국부 발진기 신호를 믹스하는 단계;
관측 국부 발진기를 사용하여 상기 제1 주파수와는 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하는 단계;
상기 송신 채널로부터 관측 신호를 발생하는 단계;
관측 채널의 관측 믹서를 사용하여 상기 관측 신호 및 상기 관측 국부 발진기 신호를 믹스하는 단계; 및
송신 오류 정정 회로를 사용하여 상기 관측 채널의 출력 신호에 기초하여 상기 송신 채널의 장애를 검출하는 단계를 포함하는, 방법.
청구항 1에 있어서, 상기 출력 신호에 기초하여 상기 송신 채널의 장애를 검출하는 단계는 사전에 쿼드래처 오류에 대해 상기 관측 채널을 캘리브레이트함 없이 상기 송신 채널의 장애를 검출하는 단계를 포함하는, 방법.
청구항 1에 있어서, 상기 송신 채널의 장애를 검출하는 단계는 쿼드래처 오류 혹은 상기 송신 국부 발진기의 누출 중 적어도 하나를 검출하는 단계를 포함하는, 방법.
청구항 1에 있어서, 상기 송신 채널의 장애들을 검출하는 단계는 채널 비선형성을 결정하기 위해 디지털 전치왜곡(digital predistortion; DPD) 관측들을 수행하는 단계를 포함하는, 방법.
청구항 1에 있어서, 상기 관측 채널의 디지털 변조기를 사용하여 상기 송신 국부 발진기 신호와 상기 관측 국부 발진기 신호 간에 주파수 차이를 보상하는 단계를 더 포함하는, 방법.
청구항 5에 있어서,
상기 주파수 차이를 보상하는 단계는 :
위상 어큐뮬레이터를 사용하여 주파수 튜닝 워드에 기초하여 어큐뮬레이트된 위상 신호를 발생하는 단계;
위상-진폭 변환기를 사용하여 상기 어큐뮬레이트된 위상 신호에 기초하여 연속파 신호를 발생하는 단계; 및
디지털 믹서를 사용하여 상기 연속파 신호에 기초하여 상기 관측 채널의 상기 출력 신호를 발생하는 단계를 포함하는, 방법.
청구항 6에 있어서, 상기 위상 어큐뮬레이터의 조절가능한 모듈러스를 제어하는 단계를 더 포함하는, 방법.
청구항 7에 있어서, 상기 위상 어큐뮬레이터의 상기 조절가능한 모듈러스를 제어하는 단계는 상기 조절가능한 모듈러스에 기초하여 위상 원점 크로싱들에서 상기 어큐뮬레이트된 위상 신호의 값을 조절하는 단계를 포함하는, 방법.
청구항 1에 있어서, 디지털 송신 신호를 사용하여 디지털 송신 동상 I 신호 및 디지털 송신 쿼드래처-상(quadrature-phase) 신호를 발생하는 단계 및 상기 디지털 송신 I 신호 혹은 상기 디지털 송신 Q 신호 중 적어도 하나의 진폭을 제어한 것에 기초하여 상기 송신 채널의 쿼드래처 오류에 대해 정정하는 단계를 더 포함하는, 방법.
청구항 1에 있어서, 저역 통과 필터를 사용하여 저역 통과 필터링에 기초하여 상기 송신 신호를 발생하는 단계, 및 상기 저역 통과 필터의 그룹 지연을 제어하는 것에 기초하여 상기 송신 채널의 쿼드래처 오류에 대해 정정하는 단계를 더 포함하는, 방법.
청구항 1에 있어서, 상기 송신 국부 발진기 신호를 발생하는 단계는 :
상기 송신 국부 발진기의 제1 출력을 사용하여 송신 국부 발진기 I 신호를 발생하는 단계;
상기 송신 국부 발진기의 제2 출력을 사용하여 송신 국부 발진기 Q 신호를 발생하는 단계; 및
상기 제1 출력의 커패시턴스 혹은 상기 제2 출력의 커패시턴스 중 적어도 하나를 제어한 것에 기초하여 상기 송신 채널의 쿼드래처 오류를 정정하는 단계를 포함하는, 방법.
청구항 1에 있어서, 상기 송신 신호에 DC 오프셋을 적용한 것에 기초하여 상기 송신 국부 발진기의 누출를 보상하는 단계를 더 포함하는, 방법.
트랜시버에 있어서,
제1 주파수의 송신 국부 발진기 신호를 발생하게 구성된 송신 국부 발진기; 및 송신 신호와 상기 송신 국부 발진기 신호를 믹스하게 구성된 송신 믹서를 포함하는 송신 채널,
상기 제1 주파수와는 상이한 제2 주파수의 관측 국부 발진기 신호를 발생하게 구성된 관측 국부 발진기; 및 상기 송신 채널로부터 발생된 관측 신호와 상기 관측 국부 발진기 신호를 믹스하게 구성된 관측 믹서를 포함하는 관측 채널, 그리고
상기 관측 채널의 출력 신호에 기초하여 상기 송신 채널의 장애들을 검출하게 구성된 송신 오류 정정 회로를 포함하는, 트랜시버.
청구항 13에 있어서, 상기 관측 채널은 상기 송신 국부 발진기 신호와 상기 관측 국부 발진기 신호 간에 주파수 차이를 보상하게 구성된 디지털 변조기를 더 포함하는, 트랜시버.
청구항 14에 있어서, 상기 디지털 변조기는 주파수 튜닝 워드에 기초하여 어큐뮬레이트된 위상 신호를 발생하게 구성된 위상 어큐뮬레이터, 상기 어큐뮬레이트된 위상 신호에 기초하여 연속파 신호를 발생하게 구성된 위상-진폭 변환기, 그리고 상기 연속파 신호에 기초하여 상기 관측 채널의 상기 출력 신호를 발생하게 구성된 디지털 믹서를 포함하는, 트랜시버.
청구항 15에 있어서, 상기 위상 어큐뮬레이터는 조절가능한 모듈러스로 동작하게 구성된, 트랜시버.
청구항 16에 있어서, 상기 위상 어큐뮬레이터는 상기 조절가능한 모듈러스에 기초하여 위상 원점 크로싱들에서 상기 어큐뮬레이트된 위상 신호의 값을 조절하게 구성된, 트랜시버.
청구항 13에 있어서, 상기 송신 채널은 디지털 송신 동상 I 신호 및 디지털 송신 쿼드래처-상 신호를 발생하게 구성된 디지털 송신 회로를 더 포함하고, 상기 송신 오류 정정 회로는 상기 디지털 송신 I 신호 혹은 상기 디지털 송신 Q 신호 중 적어도 하나의 진폭을 제어한 것에 기초하여 상기 송신 채널의 쿼드래처 오류에 대해 정정하게 구성된, 트랜시버.
청구항 13에 있어서, 상기 송신 채널은 상기 송신 신호를 발생하게 구성된 저역 통과 필터를 더 포함하고, 상기 송신 오류 정정 회로은 상기 저역 통과 필터의 그룹 지연을 제어한 것에 기초하여 상기 송신 채널의 쿼드래처 오류에 대해 정정하게 구성된, 트랜시버.
청구항 13에 있어서, 상기 송신 국부 발진기는 송신 국부 발진기 I 신호를 발생하는 제1 출력 및 송신 국부 발진기 Q 신호를 발생하는 제2 출력을 포함하며, 상기 송신 채널은 상기 제1 출력 및 상기 제2 출력에 전기적으로 연결된 가변 캐패시터 어레이를 더 포함하고, 상기 송신 오류 정정 회로는 상기 가변 캐패시터 어레이를 제어하는 것에 기초하여 상기 송신 채널의 쿼드래처 오류에 대해 정정하게 구성된, 트랜시버.
청구항 13에 있어서, 상기 송신 오류 정정 회로는 상기 송신 신호의 DC 오프셋을 제어한 것에 기초하여 상기 송신 국부 발진기의 누출에 대해 정정하게 구성된, 트랜시버.