KR100429329B1 - 부정합 보상에 의해 스퓨리어스 신호가 제거된 믹서 회로 - Google Patents

Abstract

송신기에 사용되는 스퓨리어스 신호 억제용 믹서 회로(SRM)에 있어서 부정합(mismatch) 보상에 의한 SRM의 성능이 향상된 믹서 회로가 제공된다. 본 발명에 따른 믹서 회로는, 기저 대역 신호를 RF 신호로 변조하기 위한 업 컨버전부를 포함하고, 상기 업 컨버전부의 출력 신호를 기저 대역 신호로 변환하기 위한 다운 컨버전 회로와, 상기 다운 컨버전 회로의 출력 신호로부터 상기 업 컨버전부 내부에서 발생하는 부정합값에 의한 스퓨리어스 성분을 최소화하기 위한 부정합 보상값을 결정하는 부정합 추정부와, 상기 부정합 추정부에 의해 결정된 부정합 보상값을 상기 업 컨버젼부에 반영하기 위한 부정합 보상 수단을 포함한다.

Description

부정합 보상에 의해 스퓨리어스 신호가 제거된 믹서 회로{Mixer Circuit with Spurious Rejection by using Mismatch Compensation}

본 발명은 스퓨리어스(spurious) 신호를 제거하는 스퓨리어스 신호 제거용 믹서 (Spurious Rejection Mixer; SRM)에 관한 것으로, 특히, 송신기에 사용되는 SRM에 있어서 부정합(mismatch) 보상에 의한 스퓨리어스 제거(SR) 특성의 향상에 관한 것이다.

무선 신호 송신기에서는, 통상적으로 무선 주파수 (RF) 신호를 발생하기 위하여, 기저 대역 신호를 로컬 주파수 신호와 믹싱하는 믹싱 회로를 채용한다.

기저 대역 신호의 주파수를 ωIF이라 하고 로컬 주파수를 ωLO라 하면, 믹싱 회로를 거친 신호에는 ωIF + ωLO의 주파수와 ωIF -ωLO의 주파수의 성분이 혼합되어 있다.

송신기에서 전송하고자 하는 주파수가 예를 들면, ωIF - ωLO인 경우에는, 희망하지 않는 주파수인 ωIF + ωLO 신호를 억제할 필요가 있다. 본 명세서에서는, 이와 같이 억제하고자 하는 주파수 성분을 스퓨리어스(Spurious) 성분이라 칭한다. 이를 위해, 믹서 회로의 출력단에 ωIF - ωLO의 주파수 신호만을 통과시키는 대역 통과 필터(BPF)를 사용하거나 또는 ωIF - ωLO이상의 주파수 신호를 통과시키는 저대역 통과 필터(LPF)를 사용하게 된다.

그러나, 아무리 주파수 특성이 우수한 BPF나 LPF를 사용하더라도 희망하지 않는 주파수인 ωL + ωLO의 주파수 신호를 완벽하게 차단하는 것은 사실상 불가능에 가깝다. 게다가, 통상적으로 고주파수에 맞추어진 BPF나 LPF는 고가이기 때문에, 송신기에 고가의 필터를 사용하는 것은 가격 측면에서 합리적이지 못할 경우가 있다.

따라서, 송신단의 믹서 회로로써 직교 변조 (Quadrature Modulation; QM)에 의한 믹서 구조가 사용되기도 한다.

도 1은 송신단에 사용되는 직교 변조 믹서 구조의 전형적인 예를 도시한 블록도이다.

도 1에 도시된 바와 같은 직교 변조 믹서 구조의 동위상 입력단에는 기저 대역의 동위상 신호 I가 입력되고, 직교 위상 입력단에는 동위상 신호 I보다 90도 위상 지연된 기저 대역의 직교 위상 신호 Q가 입력된다. 동위상 신호 I 및 직교 위상 신호 Q는 동위상 믹서(101) 및 직교 위상 믹서(103)에서 각각 동위상 로컬 신호 LOI 및 LOQ와 믹싱되어 동위상 고주파수 신호 II 및 직교 위상 고주파수 신호 QQ가 생성된다. 고주파수 신호 II 및 QQ는 출력단에서 서로 합해짐으로써, 스퓨리어스 신호가 억제되는 것이다.

때로는, 송신단의 믹서 회로의 성능을 향상시키기 위하여, 2단의 직교 변조 구조를 취하기도 한다. 도 2는 2단의 직교 변조 믹서 구조를 도시한 블록도이다.

도 2에 도시된 바와 같은 직교 변조 믹서 구조는 기저 대역 신호와 중간 주파수의 로컬 신호 LO2 를 믹싱하는 IF 믹서단(201)과 IF 믹서단(201)의 출력 신호를 고주파수의 로컬 신호 LO1과 믹싱하는 RF 믹서단(203)으로 구성된다. 통상적으로 기저 대역 신호는 디지털 신호이며, 디지털 신호인 기저 대역 신호를 처리하는IF 믹서단(201)은 디지털 회로로 구현된다. 또한, IF 믹서단(201)의 출력 신호는 디지털 아날로그 변환기 DAT를 거쳐서 아날로그 신호로 변환된다. 아날로그 신호로 변환된 중간 주파수 신호를 처리하는 RF 믹서단(203)은 통상적으로 아날로그 회로로 구현된다.

IF 믹서단(201)은 동위상 기저대역 신호 I에 대하여 중간 주파수 로컬 신호 LO2의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하는 동위상 경로와, 직교 위상 기저대역 신호 Q에 대하여 중간 주파수 로컬 신호 LO의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하는 직교 위상 경로로 구분된다.

IF 믹서단(201)의 동위상 경로를 통과한 신호는 동위상 기저 대역 신호에 대한 동위상 중간 주파수 신호 성분 II와 직교 위상 중간 주파수 신호 성분 IQ를 포함한다. 또한, IF 믹서단(201)의 직교 위상 경로를 통과한 신호는 직교 위상 기저 대역 신호에 대한 동위상 중간 주파수 신호 성분 QI와 직교 위상 중간 주파수 신호 성분 QQ를 포함한다.

IF 믹서단(201)의 출력 신호는 디지털 아날로그 변환기를 거쳐서 디지털 신호로 변환된다. 이 때, IF 믹서단(201)의 동위상 경로를 통과한 신호가 아날로그 신호로 변환된 것을 동위상 중간 주파수 신호 IF_I라 칭하고, 직교 위상 경로를 통과한 신호가 아날로그 신호로 변환된 것을 직교 위상 중간 주파수 신호 IF_Q라 칭한다.

RF 믹서단(203)은 동위상 중간 주파수 신호 IF_I와 고주파수 로컬 신호 LO1의 동위상 신호 LO1I와 믹싱하는 동위상 경로와, 직교 위상 중간 주파수 신호 IF_Q와 고주파수 로컬 신호 LO1의 직교 위상 신호 LO1Q와 믹싱하는 직교 위상 경로로 구분된다.

RF 믹서단(203)의 동위상 경로를 통과한 신호는 동위상 중간 주파수 신호 성분 II에 대한 동위상 고주파수 신호 성분 III와 직교 위상 중간 주파수 신호 성분 IQ에 대한 동위상 고주파수 신호 성분 IQI를 포함한다. 또한, RF 믹서단의 직교 위상 경로를 통과한 신호는 동위상 중간 주파수 신호 성분 QI에 대한 직교 위상 고주파수 신호 성분 QIQ와 직교 위상 중간 주파수 신호 성분 QQ에 대한 직교 위상 고주파수 신호 성분 QQQ를 포함한다.

RF 믹서단(203)의 동위상 경로를 통과한 신호와 직교 위상 경로를 통과한 신호는 서로 혼합되어 출력단을 통해 출력된다. 출력 신호는 이후의 전력 증폭단 등을 거쳐서 안테나를 통해 방사된다.

그러나, 위와 같은 송신단의 직교 변조 구조의 믹서 회로에 의하더라도 스퓨리어스 성분이 충분히 제거되지 못하는 경우가 많다. 이러한 스퓨리어스 성분의 원인으로서는 대칭적인 회로의 부정합 또는 주파수 합성기로부터 합성된 로컬 주파수 신호의 직교 위상 신호간의 부정합 등을 열거할 수 있다. 다양한 스퓨리어스 성분의 원인 중에서도, 동위상 경로 및 직교 위상 경로에 있는 믹서 회로 간의 이득 부정합과 로컬 주파수 신호의 동위상 및 직교 위상 신호간의 위상 부정합은 매우 큰 영향을 미치는 원인으로 꼽을 수 있다.

본 발명은 위와 같은 송신단의 직교 변조 구조의 믹서 회로에 있어서, 스퓨리어스 성분이 충분히 억제된 믹서 회로를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 송신단의 직교 변조 구조의 믹서 회로에 있어서 믹서 회로 내부의 부정합을 보상함으로써 스퓨리어스 성분이 충분히 억제된 믹서 회로를 제공하는 것이다.

도 1은 송신단에 사용되는 직교 변조 믹서 구조의 전형적인 예를 도시한 블록도.

도 2는 2단의 직교 변조 믹서 구조를 도시한 블록도.

도 3은 본 발명에 따른 스퓨리어스 성분이 억제된 믹서 회로의 일실시예를 도시한 블록도.

도 4 이득 부정합이 발생하는 경로와 발생원인을 표시한 본 발명에 따른 믹서 회로의 업 컨버전부를 도시한 블록도.

도 5는 각각 이득 부정합 및 위상 부정합이 발생하는 경로와 발생원인을 표시한 본 발명에 따른 믹서 회로의 업 컨버전부를 도시한 블록도.

도 6은 본 발명에 따른 믹서 회로의 부정합 추정 과정을 설명하기 위한 개략도.

도 7은 연산된 값을 최소화하는 △A2, Øε2 값을 획득하는 과정을 도식화한 도면.

도 8a 및 도 8b은 본 발명에 따른 믹서 회로의 부정합 보상 수단의 실시예를 도시한 개략도.

도 9는 본 발명의 또 다른 실시예에 따라서 수신기를 재사용할 수 있는 스퓨리어스 신호가 억제된 믹서 회로를 도시한 회로도.

도 10은 각각 본 발명에 따라 구현된 소정의 회로에 대하여 위상 보상값 Øε2 을 점차적으로 변화시켜가며 다운 컨버젼부의 부정합 추정부에서 수학식 9에 의한 값을 도시한 그래프.

도 11은 본 발명에 따라 구현된 소정의 회로에 대하여 이득 보상값 △A2을 점차적으로 변화시켜가며 다운 컨버젼부의 부정합 추정부에서 수학식 9에 의한 값을 도시한 그래프.

도 12은 본 발명에 따라 위상 보상값 Øε2 및 이득 보상값 △A2을 점차적으로 변화시켜가며 스퓨리어스 신호 억제 효과가 극대화되는 것으로 도시한 그래프.

<도면의 주요한 부분에 대한 부호의 설명>

310: IF 믹서단

311: IF 동위상 직교 믹서

313: IF 직교위상 직교 믹서

330: RF 믹서단

351: 부정합 보상 수단

353: 부정합 추정부

370: 중간 주파수 믹서

390: 직교 믹서

본 발명의 한 특징에 따르면, 기저 대역 신호를 RF 신호로 변조하기 위한 업 컨버전부를 포함하는 믹서 회로가 제공된다. 믹서 회로는, 상기 업 컨버전부의 출력 신호를 기저 대역 신호로 변환하기 위한 다운 컨버전 회로와, 상기 다운 컨버전 회로의 출력 신호로부터 상기 업 컨버전부 내부에서 발생하는 부정합값에 의한 스퓨리어스 성분을 최소화하기 위한 부정합 보상값을 결정하는 부정합 추정부와, 상기 부정합 추정부에 의해 결정된 부정합 보상값을 상기 업 컨버젼부에 반영하기 위한 부정합 보상 수단을 포함한다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

전체 회로의 구성

도 3은 본 발명에 따른 스퓨리어스 성분이 억제된 믹서 회로의 일실시예를 도시한 블록도이다.

본 발명의 일실시예에 따른 믹서 회로는 크게 기저 대역 신호를 RF 신호로 변조하기 위한 업 컨버젼부와 업 컨버젼부의 출력 신호를 기저 대역 신호로 변환하여 업 컨버젼부의 내부에서 발생하는 부정합을 추정하기 위한 다운 컨버젼부로 구성된다. 업 컨버젼부는 본 발명에 따른 믹서 회로가 활용되는 송신단의 변조 기능을 담당하게 된다. 다운 컨버젼부는 본 발명의 정신에 따라 부정합을 추정하기 위한 부분에 해당하므로, 이하의 설명에서는 부정합 추정 수단이라고도 칭하기로 한다. 부정합 추정 수단은 주파수를 다운 컨버젼하기 위한 별도의 다운 컨버젼 회로가 송신기 내에 별도로 마련된 형태일 수 있다. 바람직하기로는, 송신기와 수신기가 병합된 형태의 트랜시버에 있어서는 수신 회로 부분의 다운 컨버젼 회로를 부정합 추정부로 활용할 수 있다. 본 명세서에서 말하는 다운 컨버젼부 또는 부정합 추정부는 위의 두가지 모두를 포함하는 의미로 해석되어야 하며 사용된 용어에 의해 한정적으로 해석되어서는 안된다.

본 발명의 일실시예에 따른 믹서 회로의 업 컨버젼부는 기저 대역 신호와 중간 주파수의 로컬 신호 LO2 를 믹싱하는 IF 믹서단(310)과 IF 믹서단(310)의 출력 신호를 고주파수의 로컬 신호 LO1과 믹싱하는 RF 믹서단(330)을 포함한다. 바람직하기로는, 기저 대역 신호는 디지털 신호이며, 디지털 신호인 기저 대역 신호를 처리하는 IF 믹서단(310)은 디지털 회로로 구현된다. 또한, IF 믹서단(310)의 출력 신호는 디지털 아날로그 변환기 DAC를 거쳐서 아날로그 신호로 변환되는 것이 바람직하다. 아날로그 신호로 변환된 중간 주파수 신호를 처리하는 RF 믹서단(330)은 바람직하기로는 아날로그 회로로 구현된다.

IF 믹서단(310)은 동위상 기저대역 신호 I에 대하여 중간 주파수 로컬 신호 LO2의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하는 동위상 경로 I_path와, 직교 위상 기저대역 신호 Q에 대하여 중간 주파수 로컬 신호 LO의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하는 직교 위상 경로 Q_path로 구분된다. 도 3에 도시된 바와 같이, 동위상 경로 I_path에는 동위상 기저대역 신호 I를 중간 주파수 로컬 신호 LO2의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하기 위한 IF 동위상 직교 믹서(311)가 제공된다. 또한, 직교 위상 경로 Q_path에는 직교 위상 기저대역 신호 Q를 중간 주파수 로컬 신호 LO의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q와 믹싱하기 위한 IF 직교 위상 직교 믹서(313)가 제공된다. 바람직하기로는, IF 동위상 직교 믹서(311) 및 IF 직교 위상 직교 믹서(313)는 입력 신호를 중간 주파수 로컬 신호 LO2의 동위상 신호 LO2I와 믹싱하기 위한 제1 단위 믹서 M3 및 M5와, 직교 위상 신호 LO2Q와 믹싱하기 위한 제2 단위 믹서 M4 및 M6으로 구성된다. 직교 믹서의 제1 단위 믹서 및 제2 단위 믹서의 출력은 혼합되어 출력된다.

RF 믹서단(330)에서는 IF 믹서단의 동위상 경로의 출력 신호가 고주파수 로컬 신호 LO1의 동위상 신호 LO1I와 믹싱되는 동위상 경로와, IF 믹서단의 직교 위상 경로의 출력 신호가 고주파수 로컬 신호 LO1의 직교 위상 신호 LO1Q와 믹싱되는 직교 위상 경로로 구분된다. 바람직하기로는, RF 믹서단은 IF 믹서단의 동위상 경로 I_path의 출력 신호를 고주파수 로컬 신호 LO1의 동위상 신호 LO1I와 믹싱하기 위한 제1 단위 믹서 M1와, IF 믹서단의 직교 위상 경로 Q_path의 출력 신호를 고주파수 로컬 신호 LO1의 직교 위상 신호 LO1Q와 믹싱하기 위한 제2 단위 믹서 M2로 구성된다.

RF 믹서단(330)의 동위상 경로를 통과한 신호와 직교 위상 경로를 통과한 신호는 서로 혼합되어 출력단을 통해 출력된다. 출력 신호는 이후의 전력 증폭단 등을 거쳐서 안테나를 통해 방사된다.

본 발명에 따른 믹서 회로는, 상술한 구성에 더하여, IF 믹서단에 마련된 부정합 보상 수단(351)을 포함한다. 또한, 본 발명에 따른 믹서 회로는, RF 믹서단의 출력 신호로부터 부정합을 추정하는 부정합 추정 수단을 포함한다.

바람직하기로는, 도 3에 도시된 바와 같이, 부정합 추정 수단은 RF 믹서단의 출력단을 통해 안테나와 접속된 다운 컨버젼 회로를 채용한다. 다운 컨버젼 회로는 안테나로부터 입력된 고주파수 신호를 중간 주파수의 신호로 다운 컨버젼하기 위한 중간 주파수 믹서(370)와, 중간 주파수 믹서(370)의 출력 신호를 직교 믹싱하여 기저 대역의 신호를 출력하기 위한 직교 믹서(390)를 포함한다. 직교 믹서(390)의 출력은 동위상 기저 대역 신호와 직교 위상 기저 대역 신호의 형태로 출력되며, 이들 신호로부터 부정합을 추정하는 부정합 추정부(353)를 포함한다. 부정합 추정부(353)는 후술하는 바와 같은 방식으로, 기저 대역 출력 신호로부터 업 컨버젼부에서 발생한 부정합에 의한 영향이 최소화되도록 하는 부정합 보상값을 결정한다.

바람직하기로는, 다운 컨버젼 회로로 입력되는 고주파수 신호는 아날로그 신호이며, 중간 주파수 믹서(370)는 아날로그 회로로 구현된다. 중간 주파수 믹서(370)의 출력 신호는 아날로그 디지털 변환기 ADC를 거쳐서 디지털 신호로 변환된다. 디지털 신호로 변환된 중간 주파수 신호를 처리하는 직교 믹서와 직교 믹서의 출력 신호로부터 부정합 추정치를 결정하는 부정합 추정부(353)는 디지털 회로로 구현된다.

부정합 보상 수단(351)은 소정의 주파수에 대하여 이득과 위상을 조절할 수있는 필터의 형태로 구현될 수 있다. 본 발명의 다른 실시예에 의하면, 부정합 보상 수단(351)은 다수의 주파수에 대하여 이득과 위상이 조절 가능한 필터 뱅크이다. 본 발명에 따르면, 소정의 기저 대역 신호에 대하여 부정합 추정 수단을 통해 부정합값을 추정하고, 상술한 부정합 추정부(353)가 결정한 부정합 보상값에 기초하여 부정합 보상 수단(351)의 이득과 위상을 조절하게 된다.

이하에서는 도 3에 도시된 본 발명에 따른 스퓨리어스 성분이 억제된 믹서 회로의 전체 동작을 설명한다.

이하의 설명에서는 도 3에 도시된 본 발명에 따른 믹서 회로의 업 컨버젼부에서 발생하는 이득 및 위상 부정합이 도미넌트한 경우를 중심으로 설명한다. 업컨버젼부의 IF 믹서단(310)은 디지털 회로로 구현되고 RF 믹서단(330)은 아날로그 회로로 구현되는 실시예에에서는, 특히, 아날로그 회로인 RF 믹서단(330)의 이득 부정합 및 위상 부정합이 가장 도미넌트하다고 볼 수 있다.

도 4 및 도 5는 각각 이득 부정합 및 위상 부정합이 발생하는 경로와 발생원인을 표시한 본 발명에 따른 믹서 회로의 업 컨버전부를 도시한 블록도이다.

도 4에 도시된 바와 같이, RF 믹서단(330)의 제1 믹서 M1과 제2 믹서 M2간에 △A1의 이득 부정합이 발생하는 경우, 이를 보상하기 위하여IF 믹서단(310)의 동위상 직교 믹서의 제1 믹서 M3와 직교 위상 직교 믹서의 제1 믹서 M5 간 또는 동위상 직교 믹서의 제2 믹서 M4와 직교 위상 직교 믹서의 제2 믹서간에 △A2의 이득 보상값을 보상하는 경우를 예로 들어 설명한다. 또한, 도 5에 도시된 바와 같이, RF 믹서단(330)의 제1 믹서 M1과 제2 믹서 M2에 인가되는 고주파수 로컬 신호 LO1의 동위상 신호 LO1I 및 직교 위상 신호 LO1Q간에 90°보다 Øε1의 위상 부정합이 발생하는 경우, 이를 보상하기 위하여 IF 믹서단(310)의 동위상 직교 믹서의 제1 믹서 M3와 제2 믹서 M4간 또는 직교 위상 직교 믹서의 제1 믹서 M5 와 제2 믹서 M6간에 Øε2 의 이득 보상값을 보상하는 경우를 예로 들어 설명한다.

부정합 추정 방법

먼저, 부정합 추정 과정을 설명한다. 도 6은 이하에서 본 발명에 따른 믹서 회로의 부정합 추정 과정을 설명하기 위한 개략도이다.

기저 대역의 정현파 신호를 IF 믹서의 동위상 입력 노드 I 및 직교 위상 입력 노드 Q에 입력한다. 동위상 입력 노드 I와 직교 위상 입력 노드 Q에 입력되는 기저 대역 동위상 신호 및 직교 위상 신호는 각각 수학식 1 및 2와 같다.

위 기저 대역 동위상 및 직교 위상 신호가 IF 믹서단을 통과한 신호, 즉, 노드 IF_I 및 노드 IF_Q에서의 신호가 고대역 통과 필터를 통과한 신호는 수학식 3 및 4와 같다. 이하에서는 IF 믹서단을 통해 중간 주파수 믹싱된 신호 중 희망하는 신호의 주파수는 ωIF1으로 가정한다. 또한, 신호의 정확한 레벨은 생략하여 표기하였다.

IF_I 및 IF_Q 노드의 신호가 RF 믹싱단을 거친 이후의 RF단 신호는 수학식 5와 같다. 이하에서는 RF 믹서단을 통해 고주파수 믹싱된 신호 중 희망하는 신호의 주파수는RF인 것으로 가정한다.

RF단의 출력 신호는 본 발명에 따른 부정합 보상 수단인 다운 컨버젼 회로의 중간 주파수 믹서를 거쳐 중간 주파수 신호로 다운 컨버전된다. 이 때, 중간 주파수 믹서에 인가되는 중간 주파수 로컬 신호의 주파수는 RF 단의 출력 신호 중 스퓨리어스 성분의 주파수보다 다운 컨버젼될 중간 주파수 신호의 주파수만큼 큰 주파수의 신호를 사용하는 것이 바람직하다 (High-side mixing). 그 이유는, RF단의 출력 신호 중에서 데이터 신호가 중간 주파수 신호로 다운 컨버젼 되는 것을 억제하기 위함이다.

바람직하기로는, 중간 주파수 신호는 저대역 필터링을 통해 스퓨리어스 성분을 제외한 데이터 성분을 제거한다. 이어서, 아날로그 디지털 변환기 ADC를 통해 디지털 신호로 변환된다. 이어서, 중간 주파수 신호는 직교 믹서를 거쳐 기저대역 동위상 신호 및 기저대역 직교 위상 신호로 출력된다.

직교 믹서의 동위상 출력단 IF2_I 및 직교 위상 출력단 IF2_Q의 신호는 각각 수학식 6 및 수학식 7과 같다.

직교 믹서의 출력 노드 IF2_I 및 IF2_Q의 신호는 부정합 추정부로 입력된다. 부정합 추정부는 IF2_I 및 IF2_Q의 신호의 값을 각각 제곱하여 가산한 후 저대역 필터링을 거친 신호의 값을 구한다. 수학식 8은 IF2_I 및 IF2_Q의 신호값을 제곱하여 가산한 값을 표현한 것이다.

수학식 8에서 f(2△ω) 성분은 업 컨버젼부의 IF 믹서단에 입력되었던 기저대역 정현파 주파수의 두배의 주파수를 갖는 것으로써 저대역 필터링을 통해 쉽게 제거할 수 있다. 저대역 필터링을 거친 후의 신호는 수학식 9와 같이 표현된다.

수학식 9에 의해서 연산된 값을 최소화하는 △A2, Øε2 값을 획득하는 과정을 도식화한 것이 도 7이다. 도 7는 도 3에 도시된 회로에 있어서, 부정합 추정부(353)의 한 실시예의 구성을 도시한 블록도이다. 도 7에 도시된 바에 따르면, 부정합 추정부(353)의 일 실시예는 I-경로 신호(I_path)를 제곱하는 I-경로 제곱부(710)와, Q-경로 신호(Q_path)를 제곱하는 Q-경로 제곱부(730)와, I-경로 제곱부(710) 및 Q-경로 제곱부(730)의 출력 신호를 합하는 가산부(750)와, 가산된 신호를 최소화하는 이득 보상값(△A2) 및 위상 보상값(Øε2 )을 탐색 과정을 통해 추정하는 추정부(790)를 포함한다. 도 7에 도시된 실시예는 부정합 보상값을 추정하기 위한 판단 기준으로서 I-경로 신호와 Q-경로 신호의 제곱의 합을 최소화하는 것을 기준으로 하는 경우를 도시한 것이다. 도 4에 도시된 실시예에서 채용한 판단 기준 이외에도 이를 대신할 만한 다른 판단 기준이 사용될 수 있다.

본 발명의 발명자는 위와 같은 과정을 통해 △A2값을 변화시킴으로써 이득부정합값을 추적하고, Øε2 값을 변화시킴으로써 위상 부정합값을 추적함으로써, 부정합을 최소화할 수 있는 조건을 구하는 방안을 발명하였다.

부정합 보상 방법

부정합 보상 수단은 상술한 바와 같이 획득된 부정합 추정치에 따라서, 업 컨버젼부의 동위상 경로 및 직교 위상 경로의 신호를 보상한다. 바람직하기로는 부정합 보상 수단의 동작은 디지털 도메인에서 이루어진다.

도 3에 도시된 실시예를 통해 도 4에 도시된 바와 같은 이득 부정합에 대하여, 아날로그 도메인의 믹서 M1 및 M2의 이득 부정합 △A1을 추정하고, 이를 보상하는 이득 보상값 △A2을 디지털 도메인의 믹서 M5 및 M6에 반영한다. 이득 보상값 △A2를 디지털 도메인의 믹서 M5 및 M6에 반영하는 방법은 믹서의 이득을 조정하는 방법과 도 3에 도시된 바와 같이 IF 믹서단에 마련된 부정합 보상 수단을 통해 이득을 보상하는 방법이 있을 수 있다.

이로써, 업 컨버젼부의 고주파수 출력 III, IQI, QIQ 및 QQQ에 있어서, 아날로그 도메인의 이득 부정합으로 인한 영향을 최소화하게 된다. 먼저, 디지털 도메인에서 믹서 M5 및 믹서 M6의 이득을 믹서 M3 및 믹서 M4와 소정의 이득 보상값 △A2 만큼 차이가 나도록 한 후, 이득 보상값 △A2을 점차적으로 변화시켜가며, 다운 컨버젼부의 직교 믹서의 출력값에 있어서 믹서 M1 및 믹서 M2 간의 이득 부정합으로 인한 영향이 수학식 9에 의해 최소값이 되는 이득 보상값 △A2을 획득한다.

또한, 도 5에 도시된 위상 부정합에 대하여, 아날로그 도메인의 국부 발진 동위상 및 직교 위상 신호 ωLO1I 및 ωLO1Q 간의 위상 부정합 Øε1을 추정하고,이를 보상하는 위상 보상값 Øε2 을 디지털 도메인의 국부 발진 주파수ωLO2I, ωLO2Q에 반영한다. 위상 보상값 Øε2 을 디지털 도메인의 국부 발진 주파수ωLO2I, ωLO2Q에 반영하는 방법은 국부 발진 주파수의 위상을 조정하는 방법과 도 3에 도시된 바와 같이 IF 믹서단에 마련된 부정합 보상 수단을 통해 위상을 보상하는 방법이 있을 수 있다.

이로써, 업 컨버전부의 고주파수 출력 III, IQI, QIQ 및 QQQ에 있어서, 아날로그 도메인의 국부 발진 주파수의 위상 부정합으로 인한 영향을 최소화하게 된다. 먼저, 디지털 도메인에서 중간 주파수 로컬 신호의 동위상 신호 LO2I 및 직교 위상 신호 LO2Q간의 위상차가 90°보다 소정의 위상 보상값 Øε2 만큼 차이가 나도록 한 후, 위상 보상값 Øε2 을 점차적으로 변화시켜가며, 출력값에 있어서 고주파수 로컬 신호 LO1의 동위상 신호 LO1I 및 직교 위상 신호 LO1Q간에 90°보다 소정의 위상 부정합으로 인한 영향이 수학식 9에 의해 최소값이 되는 위상 보상값 Øε2 을 획득한다.

이러한 방식으로 획득된 이득 보상값 및 위상 보상값은 메모리에 기억되어 향후 본 발명에 따른 믹서 회로의 동작시에 부정합 보상 수단을 통해 업 컨버전부에 반영된다. 상술한 바와 같은 부정합를 추정하고, 부정합 보상값을 결정하는 과정은 본 발명에 따른 믹서 회로의 최초 동작시에 수행될 수 있다. 이 경우, 결정된 보상값은 불휘발성 메모리에 기록되어 회로에 영구적으로 반영된다. 또한, 부정합 추정 및 보상값 결정 과정은 믹서 회로의 동작중에 다수 반복되어 수행될 수 있다. 이 경우, 결정된 보상값은 휘발성 메모리에 기록되어, 부정합 보상값 결정시마다갱신되어 믹서 회로에 반영된다.

도 8a 및 도 8b은 본 발명에 따른 믹서 회로의 부정합 보상 수단의 실시예를 도시한 개략도이다. 도 8a은 단일 주파수 신호에 대한 부정합 보상 수단의 실시예를 도시한 것이다. 또한, 도 8b는 주파수 대역에 포함되는 신호에 대한 부정합 보상 수단의 실시예를 도시한 것이다.본 발명의 또 다른 실시예에 따르면, 동위상 경로 I_path 상에 위상 및 이득 매칭을 위한 필터를 추가로 마련하여, 직교 위상 경로 Q_path에서만 필터로 인한 추가적인 지연이 발생하는 것을 방지할 수 있다.

도 5a에 도시된 바에 따르면, I-입력 신호 및 Q-입력 신호에 대하여 I-출력 신호는 I-입력 신호를 그대로 내보내고, Q-출력 신호로는 I-입력 신호에 α를 곱한 신호 및 Q-입력 신호에 β곱한 신호의 합을 내보낸다.

이상은 단일 이미지 제거 특성을 갖는 필터에 대하여 부정합을 보상하는 경우를 설명하였으나, 대역에 포함되는 신호에 대하여 이득 부정합 및 위상 부정합을 보상할 수 있다. 즉, 대역에 포함되는 주파수를 f1, f2, ... fN의 N개를 선택하고, 선택된 N개의 주파수 각각에 대하여 부정합 보상값을 결정한다. 즉, N개의 주파수를 선택한 경우, N개의 이득 부정합(△A) 및 위상 부정합(Øε)정한다.

이어서, 추정된 이득 부정합 및 위상 부정합을 이용하여 이득 보상 및 위상 보상을 행한다. 도 8b에 도시된 실시예의 경우에는, I-입력 신호 및 Q-입력 신호에 대하여 I-출력 신호는 I-입력 신호를 그대로 내보내고, Q-출력 신호로는 I-입력 신호를 필터 α를 통과한 신호 및 Q-입력 신호를 필터 β를 통과한 신호의 합을 내보낸다. α 및 β는 선택된 주파수 f1, f2, ... fN에 대하여 각각 α1,α2,...αN 및β1,β2, ... βN의 계수를 갖는 필터인 것이 바람직하다. 본 실시예는, 디지털 영역에서는 디지털 주파수에 대한 디지털 필터의 형태로 구현된다

본 발명의 또 다른 실시예에 따르면, 온도에 따른 부정합 추정을 행하고, 온도에 따라서 필터의 계수를 달리할 수 있다. 즉, 온도에 따라서 부정합 추정값이 달라지는 경우에는, 온도를 감지하고 감지된 온도에 따라 필터의 계수를 변화시킬 수 있다.

도 9는 본 발명의 또 다른 실시예에 따라서 수신기를 재사용할 수 있는 스퓨리어스 신호가 억제된 믹서 회로를 도시한 회로도이다. 도 9에 도시된 회로는, 송신기를 구성하는 업 컨버젼부와 업 컨버젼부의 출력 신호를 기저 대역 신호로 변환하여 업 컨버젼부의 내부에서 발생하는 부정합을 추정하기 위한 다운 컨버젼부로 구성된다. 다운 컨버젼부는 수신기의 해당 회로군을 채용하여 실현할 수 있다. 업 컨버젼부의 주요 구성은 도 3과 관련하여 상술한 내용과 거의 동일하므로 상세한 설명을 생략하기로 한다.

도 9에 도시된 회로는 수신기가 추가적으로 사용되는 부담을 줄이기 위해서 수신기의 일부분을 재사용하는 형태의 실시예이다. 이를 통해, 추가적인 다운 컨버젼 회로를 필요로 하지 않을 수 있다. 이때, 출력단에 스위치를 설치하여 송신 동작과 수신 동작을 절환시킨 구조에 있어서, 부정합 보상 동작시에는 송신기의 출력 신호가 수신기로 입력되도록 하여 상술한 바와 같은 본 발명에 따른 부정합 보상 동작을 수행한다. 또한, 본 발명의 다른 실시예에 따르면, 수신기의 동위상 경로 회로 부분만을 사용하여 송신기의 부정합을 추정할 수도 있다. 또한, 송신기에서정현파 신호를 입력하고 수신기를 추정 모드로 변환하여 상술한 바와 같은 본 발명에 따른 부정합 추정 동작만을 수행하게 할 수 있다.

종래의 회로에서는 믹서의 이득 부정합과 국부 발진 주파수의 위상 부정합를 보상하기 위한 대책이 없었으나, 본 발명에 따르면 믹서의 이득 부정합와 국부 발진 위상 부정합을 보상하여 스퓨리어스 주파수 신호의 제거 효과가 우수하다.

본 발명자는 로직 분석기를 사용하여 본 발명의 개념을 실험을 통해 입증하였다. 도 10 및 11은 각각 본 발명에 따라 구현된 소정의 회로에 대하여 위상 보상값 Øε2 및 이득 보상값 △A2을 점차적으로 변화시켜가며 다운 컨버젼부의 부정합 추정부에서 수학식 9에 의한 값을 도시한 그래프이다. 도 10에서 X축은 위상 보상값 Øε2 을 나타내고, Y축은 다운 컨버젼부의 직교 믹서의 출력 노드에서 검출된 전력을 나타낸다. 도 11에서 X축은 이득 보상값 △A2을 나타내고, Y축은 다운 컨버젼부의 직교 믹서의 출력 노드에서 검출된 전력을 나타낸다.

또한, 도 12은 본 발명에 따라 위상 보상값 Øε2 및 이득 보상값 △A2을 점차적으로 변화시켜가며 스퓨리어스 신호 억제 효과가 극대화되는 것으로 도시한 그래프이다. 도 12에서 X축은 위상 보상값 Øε2 을 나타내고, Y축은 다운 컨버젼부의 직교 믹서의 출력 노드에서 검출된 스퓨리어스 신호의 희망하는 신호에 대한 전력비를 나타낸다.

Claims (9)

1. 기저 대역 신호를 RF 신호로 변조하기 위한 업 컨버전부를 포함하는 믹서 회로에 있어서,

   상기 업 컨버전부의 출력 신호를 기저 대역 신호로 변환하기 위한 다운 컨버전 회로와,

   상기 다운 컨버전 회로의 출력 신호로부터 상기 업 컨버전부 내부에서 발생하는 부정합값에 의한 스퓨리어스 성분을 최소화하기 위한 부정합 보상값을 결정하는 부정합 추정부와,

   상기 부정합 추정부에 의해 결정된 부정합 보상값을 상기 업 컨버젼부에 반영하기 위한 부정합 보상 수단

   을 포함하는 믹서 회로.
2. 제1항에 있어서,

   상기 업 컨버젼부는 기저 대역 신호를 중간 주파수의 제1 로컬 신호와 믹싱하는 중간 주파수 믹서단과 상기 제1 믹서단의 출력 신호를 고주파수의 제2 로컬 신호와 믹싱하는 고주파수 믹서단을 포함하고,

   상기 다운 컨버젼 회로는 상기 업 컨버전부의 출력 신호를 중간 주파수의 제3 로컬 신호와 믹싱하는 다운 컨버젼 중간 주파수 믹서단과 상기 다운 컨버젼 중간 주파수 믹서단의 출력 신호를 제4 로컬 신호와 믹싱하여 기저 대역 신호를 출력하기 위한 다운 컨버젼 기저 대역 믹서단을 포함하는

   믹서 회로.
3. 제2항에 있어서,

   상기 기저 대역 신호와 상기 제1 로컬 신호는 디지털 신호이고, 상기 중간 주파수 믹서단은 디지털 회로이며, 상기 제2 로컬 신호는 아날로그 신호이고, 상기 고주파수 믹서단은 아날로그 회로이며,

   상기 업 컨버젼부는 상기 중간 주파수 믹서단의 출력 신호를 디지털 아날로그 변환하는 디지털 아날로그 변환기를 더 포함하고,

   상기 고주파수 믹서단은 상기 디지털 아날로그 변환기에 의해 변환된 신호를 입력받아 상기 제2 로컬 신호와 믹싱하며,

   상기 제3 로컬 신호는 아날로그 신호이고, 상기 다운 컨버젼 중간 주파수 믹서단은 아날로그 회로이며, 상기 제4 로컬 신호는 디지털 신호이고, 상기 다운 컨버젼 기저 대역 믹서단은 디지털 회로이며,

   상기 다운 컨버젼 회로는 상기 다운 컨버젼 중간 주파수 믹서단의 출력 신호를 아날로그 디지털 변환하는 아날로그 디지털 변환기를 더 포함하고,

   상기 다운 컨버젼 기저 대역 믹서단은 상기 아날로그 디지털 변환기에 의해 변환된 디지털 신호를 입력받아 상기 제4 로컬 신호와 믹싱하는

   믹서 회로.
4. 제3항에 있어서,

   상기 기저 대역 신호는 동위상 신호 및 직교 위상 신호로 분리되어 있는 직교 신호이고,

   상기 중간 주파수 믹서단은 상기 동위상 기저 대역 신호와 상기 제1 로컬 신호를 믹싱하는 동위상 믹서부와, 상기 직교 위상 기저 대역 신호와 상기 제1 로컬 신호를 믹싱하는 직교 위상 믹서부를 포함하는 믹서 회로.
5. 제4항에 있어서,

   상기 업 컨버전부의 상기 중간 주파수 믹서단의 동위상 믹서부와, 직교 위상 믹서부와, 상기 고주파수 믹서단과, 상기 다운 컨버전 회로의 상기 다운 컨버젼 기저 대역 믹서단은 입력 신호에 대하여 로컬 신호의 동위상 신호 및 직교 위상 신호와 믹싱하기 위한 동위상 믹서 및 직교 위상 믹서를 포함하는 직교 믹서인 믹서 회로.
6. 제5항에 있어서,

   상기 부정합 추정 수단은 상기 다운 컨버젼 회로의 상기 출력값에 있어서 상기 기저 대역 믹서단의 동위상 출력 신호 및 직교 위상 출력 신호의 제곱의 합이 최소가 되는 값이 최소가 되는 때를 결정하는 수단을 더 포함하고,

   상기 부정합 보상 수단은

   상기 업 컨버전부의 상기 중간 주파수 믹서단의 동위상 믹서부의 이득과 상기 직교 위상 믹서부의 이득간에 소정의 이득 보상값만큼 차이가 나도록 한 후, 상기 이득 보상값을 점차적으로 변화시키는 수단과,

   상기 최소가 되는 때를 결정하는 수단에 의해 결정된 때의 상기 이득 보상값을 기록하여 상기 부정합 보상값으로 결정하는 수단을 더 포함하는

   믹서 회로.
7. 제5항에 있어서,

   상기 부정합 추정 수단은 상기 다운 컨버젼 회로의 상기 출력값에 있어서 상기 기저 대역 믹서단의 동위상 출력 신호 및 직교 위상 출력 신호의 제곱의 합이 최소가 되는 값이 최소가 되는 때를 결정하는 수단을 더 포함하고,

   상기 부정합 보상 수단은

   상기 업 컨버전부의 상기 중간 주파수 믹서단의 동위상 믹서부의 제1 믹서 및 제2 믹서에 인가되는 동위상 로컬 신호 및 직교 위상 로컬 신호간에 90도보다 소정의 위상 보상값만큼 차이가 나도록 한 후, 상기 위상 보상값을 점차적으로 변화시키는 수단과,

   상기 최소가 되는 때를 결정하는 수단에 의해 결정된 때의 상기 위상 보상값을 기록하여 상기 부정합 보상값으로 결정하는 수단을 더 포함하는

   믹서 회로.
8. 제5항에 있어서,

   상기 부정합 추정 수단은 상기 다운 컨버젼 회로의 상기 출력값에 있어서 상기 기저 대역 믹서단의 동위상 출력 신호 및 직교 위상 출력 신호의 제곱의 합이 최소가 되는 값이 최소가 되는 때를 결정하는 수단을 더 포함하고,

   상기 부정합 보상 수단은

   상기 업 컨버전부의 상기 고주파수 믹서단의 동위상 믹서부의 이득과 상기 직교 위상 믹서부의 이득간에 소정의 이득 보상값만큼 차이가 나도록 한 후, 상기 이득 보상값을 점차적으로 변화시키는 수단과,

   상기 최소가 되는 때를 결정하는 수단에 의해 결정된 때의 상기 이득 보상값을 기록하여 상기 부정합 보상값으로 결정하는 수단을 더 포함하는

   믹서 회로.
9. 제5항에 있어서,

   상기 부정합 추정 수단은 상기 다운 컨버젼 회로의 상기 출력값에 있어서 상기 기저 대역 믹서단의 동위상 출력 신호 및 직교 위상 출력 신호의 제곱의 합이 최소가 되는 때를 결정하는 수단을 더 포함하고,

   상기 부정합 보상 수단은

   상기 업 컨버전부의 상기 고주파수 믹서단의 동위상 믹서부의 제1 믹서 및 제2 믹서에 인가되는 동위상 로컬 신호 및 직교 위상 로컬 신호간에 90도보다 소정의 위상 보상값만큼 차이가 나도록 한 후, 상기 위상 보상값을 점차적으로 변화시키는 수단과,

   상기 최소가 되는 때를 결정하는 수단에 의해 결정된 때의 상기 위상 보상값을 기록하여 상기 부정합 보상값으로 결정하는 수단을 더 포함하는

   믹서 회로.