JP4824591B2 - 同期掃引シンセサイザ - Google Patents

同期掃引シンセサイザ Download PDF

Info

Publication number
JP4824591B2
JP4824591B2 JP2007025420A JP2007025420A JP4824591B2 JP 4824591 B2 JP4824591 B2 JP 4824591B2 JP 2007025420 A JP2007025420 A JP 2007025420A JP 2007025420 A JP2007025420 A JP 2007025420A JP 4824591 B2 JP4824591 B2 JP 4824591B2
Authority
JP
Japan
Prior art keywords
frequency
sweep
value
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007025420A
Other languages
English (en)
Other versions
JP2008193389A (ja
Inventor
司 古幡
純一郎 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2007025420A priority Critical patent/JP4824591B2/ja
Publication of JP2008193389A publication Critical patent/JP2008193389A/ja
Application granted granted Critical
Publication of JP4824591B2 publication Critical patent/JP4824591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、周波数シンセサイザに係り、特に出力周波数を高速掃引することができ、掃引に同期したパルスを出力することができる同期掃引シンセサイザに関する。
[先行技術の説明]
従来の周波数シンセサイザについて図8を用いて説明する。図8は、従来の周波数シンセサイザの構成ブロック図である。
図8に示すように、従来の周波数シンセサイザは、VCO(Voltage Controlled Oscillator:電圧制御発振器)1と、分周器2と、位相比較器3と、ループフィルタ4とを備えている。
VCO1は、ループフィルタ4からの入力を制御電圧として、所望の周波数Fout を発振する電圧制御発振器である。
分周器2は、VCO1で生成される発振周波数Fout を1/Nに分周する。
位相比較器3は、分周器2から出力される周波数と、基準発振回路(図示せず)から与えられる基準信号(Fref)との位相を比較し、位相差信号を出力する。
ループフィルタ4は、位相比較器3からの位相差信号に基づいてVCO1に制御電圧を出力するループフィルタである。
そして、上記従来の周波数シンセサイザでは、VCO1で発振した周波数は、分周器2で1/Nに分周され、位相比較器3において基準信号Frefとの位相差が検出されて位相差信号が出力され、ループフィルタ4から位相差信号に応じた制御信号が出力されてVCO1の発振周波数が制御される。このようにして、所望の出力周波数Foutが得られるものである。
また、従来、周波数を順次変化させて出力する装置として、スイープジェネレータがあった。
このようなスイープジェネレータでは、スタート周波数からストップ周波数までをのこぎり波を用いてリニアに変化させることは可能であった。図9は、のこぎり波による掃引を示す模式説明図である。
図9に示すように、のこぎり波のリニア部分を用いて周波数を変化させた場合、周波数は、時間に対して一定の傾きで変化していく。
このような波形では、例えば、共振周波数を検出する場合等は、どの周波数が最適であるのか検出困難である。
[先行技術文献]
尚、高速で掃引を行う周波数シンセサイザに関する従来技術としては、特開2005−265484号公報(特許文献1)、特開平5−60809号公報(特許文献2)、特開平10−160771号公報(特許文献3)、特開平11−308287号公報(特許文献4)がある。
特許文献1には、発振器において、所定の周波数範囲を所定のスイープ時間にて掃引し、且つスイープタイミングを同期させる構成が記載されている、
また、特許文献2には、スペクトラムアナライザにおいて、同期した掃引信号をスイープジェネレータに与え、ゲーテッドスイープモードを動作させる構造が記載されている。
特許文献3には、周波数シンセサイザにおいて、高速掃引する構造が記載されている。
特許文献4には、周波数シンセサイザにおいて、同期引き込み動作しながらスイープさせる構造が記載されている。
特開2005−265484号公報 特開平5−60809号公報 特開平10−160771号公報 特開平11−308287号公報
しかしながら、上記従来の周波数シンセサイザやスイープジェネレータは、スタート周波数からストップ周波数まで、階段状に周波数を高速変化させるものではなく、階段状に高速に変化する周波数及びスイープタイミングに同期した同期パルスを得ることができないという問題点があった。
図10に階段波形の例を示す。図10は、階段波形による掃引の模式説明図である。
図10に示すように、階段波形は、一定時間毎に周波数を一定値だけ変化させるものであり、一定周波数が一定時間保持されるために、例えば、共振周波数を検出する場合等に好都合である。掃引は、同期パルスに同期して行われる。
尚、上記特許文献1には、所定のスイープタイミングに同期して、周波数がf1,f2,f3,f4と階段状に変化する繰り返し周波数信号を出力することが記載されているが、広い周波数範囲を細かい段階でスイープするものとはなっていない。
本発明は上記実状に鑑みて為されたもので、スタート周波数からストップ周波数まで、階段状に周波数を高速変化させ、且つスイープタイミングに同期した同期パルスを出力することができる同期掃引周波数シンセサイザを提供することを目的とする。
上記従来例の問題点を解決するための本発明は、同期掃引シンセサイザにおいて、入力される制御電圧に応じて周波数信号を発振する電圧制御発振器と、該発振周波数信号を分周する分周器と、該分周された信号をアナログ/デジタル変換するAD変換器と、該アナログ/デジタル変換された信号と所望の周波数信号との位相を比較し、位相差に応じた位相差信号を出力する位相比較部と、該位相差信号に基づいて電圧制御発振器を制御する制御信号を出力するループフィルタと、該制御信号をデジタル/アナログ変換するDA変換器とを備え、位相比較部が、特定のスタート周波数でロックが検出されるまでは、位相差信号を生成するのに必要な分周値を、スタート周波数に基づいて算出して分周器に出力し、ロックが検出されると、予め与えられたスイープ条件に基づいて出力される掃引同期パルスに同期して、スイープ条件に従って算出された周波数の値に基づいて分周値を算出して分周器に出力し、電圧制御発振器が、位相比較部でロックが検出されるまでは、特定のスタート周波数を提供し、ロックが検出された後は、階段波形となるスイープ周波数を提供することを特徴としている。
また、本発明は、上記同期掃引シンセサイザにおいて、スイープ周波数は、一定時間間隔で特定周波数分を上昇させて形成することを特徴としている。
また、本発明は、上記同期掃引シンセサイザにおいて、スイープ周波数は、一定時間間隔又は特定周波数を変更することにより、スイープ傾きを変更することを特徴としている。
また、本発明は、同期掃引シンセサイザにおいて、入力される制御電圧に応じて周波数信号を発振する電圧制御発振器と、該発振周波数信号を分周する分周器と、該分周された信号をアナログ/デジタル変換するAD変換器と、該アナログ/デジタル変換された信号と所望の周波数信号との位相を比較し、位相差に応じた位相差信号を出力する位相比較部と、該位相差信号に基づいて電圧制御発振器を制御する制御信号を出力するループフィルタと、該制御信号をデジタル/アナログ変換するDA変換器とを備え、位相比較部は、入力された周波数設定情報に基づいて、位相差信号を生成するのに必要な分周値を算出するパラメータ出力部と、スイープ開始のトリガを検出すると、予め与えられた一定時間間隔の値と特定周波数の値とを含むスイープ条件に基づいて、一定時間間隔で掃引同期パルスを出力すると共に、保持している周波数の値に特定周波数分加算した周波数の値を掃引同期パルスに同期して出力するスイープ周波数カウンタと、スタート周波数でのロック検出により入力される第1の切り替え信号を検出すると、パラメータ出力部に出力する周波数設定情報を、特定のスタート周波数の値から、スイープ周波数カウンタからの周波数の値に切り替えて出力する第1のスイッチと、を備えたことを特徴としている。
また、本発明は、上記同期掃引シンセサイザにおいて、パラメータ出力部が、第1のスイッチから入力される周波数設定情報に基づいて第1の分周値を算出する一方、スイープの中心周波数の値に基づいて第2の分周値を算出して保持するパラメータ出力部であり、位相比較部は、スイープ開始により入力される第2の切り替え信号を検出すると、パラメータ出力部から出力される分周値を、第1の分周値から第2の分周値に切り替えて、スイープ期間中固定で出力する第2のスイッチを備えたことを特徴としている。
また、本発明は、上記同期掃引シンセサイザにおいて、スイープ条件に含まれる一定時間間隔の値又は特定周波数の値を変更することで、スイープの傾きを変更することを特徴としている。
本発明によれば、位相比較部が、特定のスタート周波数でロックが検出されるまでは、位相差信号を生成するのに必要な分周値を、スタート周波数に基づいて算出して分周器に出力し、ロックが検出されると、予め与えられたスイープ条件に基づいて出力される掃引同期パルスに同期して、スイープ条件に従って算出された周波数の値に基づいて分周値を算出して分周器に出力し、電圧制御発振器が、位相比較部でロックが検出されるまでは、特定のスタート周波数を提供し、ロックが検出された後は、階段波形となるスイープ周波数を提供する同期掃引シンセサイザとしているので、スタート周波数でロックしてから掃引を開始して安定した掃引を行い、掃引に同期したパルスを出力できる効果がある。
また、本発明によれば、位相比較部は、入力された周波数設定情報に基づいて、位相差信号を生成するのに必要な分周値を算出するパラメータ出力部と、スイープ開始のトリガを検出すると、予め与えられた一定時間間隔の値と特定周波数の値とを含むスイープ条件に基づいて、一定時間間隔で掃引同期パルスを出力すると共に、保持している周波数の値に特定周波数分加算した周波数の値を掃引同期パルスに同期して出力するスイープ周波数カウンタと、スタート周波数でのロック検出により入力される第1の切り替え信号を検出すると、パラメータ出力部に出力する周波数設定情報を、特定のスタート周波数の値から、スイープ周波数カウンタからの周波数の値に切り替えて出力する第1のスイッチとを備えた同期掃引シンセサイザとしているので、AD変換器からの出力の安定化を図りつつ、スタート周波数でロックしてから所定の条件で掃引を開始して、階段状の波形で安定した高速掃引を行い、掃引に同期したパルスを出力できる効果がある。
また、本発明によれば、パラメータ出力部が、第1のスイッチから入力される周波数設定情報に基づいて第1の分周値を算出する一方、スイープの中心周波数の値に基づいて第2の分周値を算出して保持し、位相比較部に、スイープ開始により入力される第2の切り替え信号を検出すると、パラメータ出力部から出力される分周値を、第1の分周値から第2の分周値に切り替えて、スイープ期間中固定で出力する第2のスイッチを備えた同期掃引シンセサイザとしているので、スイープ開始前は、第1のスイッチからのスタート周波数の値に基づいて算出された分周値を出力し、スイープ開始後は、スイープの中心周波数に対応する第2の分周値を出力することができ、スイープ期間中の分周値を固定して、安定した掃引を行うことができる効果がある。
また、本発明によれば、スイープ条件に含まれる一定時間間隔の値又は特定周波数の値を変更することで、スイープの傾きを変更する同期掃引シンセサイザとしているので、ユーザの要求や用途に応じて任意に傾きを設定することができる効果がある。
[発明の概要]
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る同期掃引シンセサイザは、周波数の変化量と、変化の時間間隔(ステップ周波数/時間)とを規定するスイープ条件が与えられ、スイープ開始の指示が入力されると、当該時間間隔で掃引同期パルスを出力すると共に、掃引同期パルスに同期してステップ周波数分加算した周波数の値を出力するスイープ周波数カウンタを備え、スイープ周波数カウンタから出力された周波数の値に基づいて、位相比較器及びデジタルフィルタにパラメータを出力し、VCOを制御する構成としており、階段波形で周波数を高速変化させ、且つスイープタイミングに同期した同期パルスを出力することができるものである。
また、本発明の実施の形態に係る同期掃引シンセサイザは、シンセサイザがロックするまでは、スタート周波数の値を出力し、ロック後に、階段波形となるスイープ周波数の値を出力するスタート/スイープ周波数切り替えスイッチを設け、当該スイッチから出力された周波数の値に基づいてVCOを制御する構成としており、シンセサイザがロックしてから掃引を開始するようにしているので、安定した掃引を行うことができるものである。
更に、本発明の実施の形態に係る同期掃引シンセサイザは、スイープの中心周波数に合わせて分周比を固定する分周比固定スイッチを設け、掃引中に分周比が変化しないように分周比を固定するようにしているので、安定した掃引を行うことができるものである。
[実施の形態の構成:図1]
本発明の実施の形態に係る同期掃引シンセサイザの構成について図1を用いて説明する。図1は、本発明の実施の形態に係る同期掃引シンセサイザの構成を示す構成ブロック図である。
図1に示すように、本発明の実施の形態に係る同期掃引シンセサイザ(本シンセサイザ)は、VCO11と、分周器(NN)12と、LPF(Low Pass Filter)13と、AD変換器(A/D)14と、基準クロック発生部15と、DA変換器(D/A)22と、電圧出力部23と、加算器24と、FPGA(Field Programmable Gate Array)で構成される部分として、キャリアリムーブ16と、逆回転ベクトル乗算部17と、位相の時間差検出部18と、加算器19と、位相差の累積加算部20と、ループフィルタ21と、パラメータ出力部25とを備え、更に、本シンセサイザの特徴部分として、分周比固定スイッチ(分周比固定SW)41と、スタート/スイープ周波数切替スイッチ(スタート/スイープ周波数切替SW)42と、スイープ周波数カウンタ43を備えている。
VCO11は、加算器24からの入力を制御電圧として、所望の周波数(450MHz〜1000MHz)を発振する電圧制御発振器である。
分周器(NN)12は、VCO11の出力を外部から入力される分周値(NN)に基づき、1/NNに分周してLPF13に出力する。
LPF13は、分周器12で分周された信号について低域の周波数を通過させるフィルタである。
AD変換器14は、LPF13からの信号を、基準クロック発生部15からの40MHz(fs)のクロックでサンプリングすることによりアナログからデジタルに変換し、FPGAのキャリアリムーブ16に出力する。
DA変換器22は、FPGAで調整制御された制御信号をデジタルからアナログに変換するものである。DA変換器22からの信号電圧は、0〜0.85Vとなる。
電圧出力部23は、パラメータ出力部25からの電圧値に基づいて電圧を出力するものであり、出力電圧が例えば時間の経過と共に直線的に所定の電圧まで上昇するよう構成されている。
加算器24は、電圧出力部23から出力される電圧を、DA変換器22から出力される制御信号で補正して、VCO11への制御電圧として出力するものである。
FPGAの基本的機能は、所望の出力周波数(設定周波数)での回転ベクトルと、AD変換器14からの信号の回転ベクトルとを比較して位相差を検出し、当該位相差に基づいてVCO11の発振周波数を制御する制御信号を生成するものである。
キャリアリムーブ16は、AD変換器14からのデジタル信号により特定される正弦波信号に対して4MHzの正弦波信号を用いて直交検波を行い、AD変換器14のデジタル信号により特定される周波数信号の周波数と、検波に用いる正弦波信号の周波数との差の周波数で回転する回転ベクトルVを取り出す手段である。
逆回転ベクトル乗算部17は、回転ベクトルVに対して、パラメータ出力部25から出力された逆回転ベクトルV′を乗算するものである。
位相の時間差検出部18は、逆回転ベクトル乗算部17において減速された回転ベクトルVに基づいて、サンプリング時間毎の位相差を検出する。この位相差は、減速された回転ベクトルVの周波数に対応する値となる。また、位相の時間差検出部18は、PLLにおけるロックを検出するとロック検出信号を外部に出力する。
加算器19は、位相の時間差検出部18の出力から、予め計算で求めた所望の発振周波数に近づけるための微調整周波数の値を差し引いて位相差を出力する。
位相差の累積加算部20は、加算器19からの出力を一定時間累積加算して出力するものである。位相差の累積加算部20は、フィルタによって構成され、ダンピングを最適値に設定している。
尚、キャリアリムーブ16、逆回転ベクトル乗算部17、位相の時間差検出部18、加算器19、位相差の累積加算部20及びパラメータ出力部25は、請求項に記載した位相比較部に相当している。
ループフィルタ21は、位相差の累積加算部20からの累積加算値に基づいて、VCOを制御するデータを生成して制御信号として出力するものである。ループフィルタ21の制御を累積加算値に基づいて行うのは、ループフィルタ21の出力を安定させるためである。
パラメータ出力部25は、入力された周波数設定情報(所望の発振周波数の情報)に基づいて、当該周波数がVCO11の出力として得られるよう、周波数パラメータとして、分周比固定スイッチ41への第1の分周値(NN(1)、図示省略)と第2の分周値(NN(2)、図示省略)、逆回転ベクトル乗算部17への逆回転ベクトルV′、加算器19への微調整周波数、及び電圧出力部23への電圧値を計算し、更に計算されたタイミングで上記パラメータ等を出力する。逆回転ベクトルV′は、回転ベクトルV及び周波数設定情報に基づいて算出される。パラメータ出力部25は、各種パラメータを予めテーブル等に記憶しておいて読み出してもよい。
そして、本シンセサイザのパラメータ出力部25の特徴として、周波数設定情報は、スタート/スイープ周波数切り替えスイッチ42を介して入力される。
分周比固定スイッチ41は、請求項に記載された第2のスイッチに相当し、外部からの切り替え信号2に従って、分周器12に出力する分周値を切り替えるものである。ここでは、従来と同様のリニア掃引に対応する第1の分周値(NN(1))と、本シンセサイザの特徴である、スイープ範囲の中心周波数に対応する第2の分周値(NN(2))とを切り替えていずれかを出力するものである。切り替え信号2は、外部に接続されたパーソナルコンピュータ等の制御装置から入力される制御信号であり、請求項に記載された第2の切り替え信号に相当する。
スタート/スイープ周波数切り替えスイッチ42は、請求項に記載された第1のスイッチに相当し、切り替え信号1に従って、スイープ周波数カウンタ43の出力と、外部から入力されるスタート周波数の値とを切り替えて、いずれかを周波数設定情報としてパラメータ出力部25に出力するものである。
切り替え信号1は、外部に接続されたパーソナルコンピュータ等の制御装置から入力される制御信号であり、請求項に記載された第1の切り替え信号に相当する。
スイープ周波数カウンタ43は、外部の制御装置から入力されたスイープ条件に従って、掃引同期パルスを出力すると共に、保持している周波数の値を一定の周波数幅で変化させて、当該パルスに同期して順次出力するものである。
[本シンセサイザの特徴部分の構成;図2]
次に、本シンセサイザの特徴部分の構成及び各部の動作について図2を用いて説明する。図2は、分周比固定スイッチ41とスタート/スイープ周波数切り替えスイッチ42とスイープ周波数カウンタ43の概略構成ブロック図である。
図2に示すように、スタート/スイープ周波数切り替えスイッチ42は、外部の制御装置から与えられるスタート周波数の値、又はスイープ周波数カウンタ43からの周波数の値を周波数設定情報としてパラメータ出力部25に出力する。
そして、スタート/スイープ周波数切り替えスイッチ42は、初めは、制御装置から入力される切り替え信号1によってスタート周波数側に切り替えられている。そして、制御装置から、スイープ周波数カウンタ43側に切り替えるよう指示する切り替え信号1が入力されると、スタート/スイープ周波数切り替えスイッチ42は、スイープ周波数カウンタ43側に切り替わる。
すなわち、スタート/スイープ周波数切り替えスイッチ42がスタート周波数側に切り替えられた状態で、位相の時間差検出部18からのロック検出信号が制御装置に入力されると、制御装置から切り替え信号1が出力され、スタート/スイープ周波数切り替えスイッチ42はスイープ周波数カウンタ43側に切り替えられるようになっている。
これにより、シンセサイザがロックするまでは、与えられたスタート周波数でVCO11を制御し、ロックを検出した後にスイープを開始することで安定した掃引を行うことがができるものである。
スイープ周波数カウンタ43は、外部の制御装置から、スイープ条件(ステップ周波数/時間)とスイープスタートトリガを入力して、階段状となる周波数の値を出力するものである。スイープスタートトリガは、請求項に記載された「スイープ開始のトリガ」に相当する。
スイープ条件は、階段状に変化する周波数において、周波数を更新する時間間隔と、1回に変化させる周波数(ステップ周波数)の値とを規定するものであり、掃引の傾きを表している。
ここで、スイープ条件について図3を用いて説明する。図3は、スイープ条件を示す模式説明図である。
図3に示すように、例えば、スイープ条件が100Hz/10μsecであれば、10μsec毎の同期パルスに合わせて周波数の値に100Hz加算して出力することを表す。つまり、周波数の値は、10μsec毎に100Hzずつ階段状に増加する値となる。
尚、スイープ条件には、スイープを開始するスイープスタート周波数及びスイープを停止するストップ周波数の情報も含まれている。
スイープスタートトリガは、スイープを開始するタイミングを指定するものであり、外部の制御装置から入力されるが、スタート/スイープ周波数切り替えスイッチ42をスイープ周波数カウンタ43側に切り替えるよう指示する切り替え信号1と同じ信号であってもよく、又はそれ以降に手動で入力されるものでも構わない。
スイープ周波数カウンタ43は、スイープスタートトリガが入力されると、カウントを開始し、与えられたスイープ条件に従って、特定時間毎に掃引同期パルスを出力すると共に、掃引同期パルスに同期して、保持している周波数の値にステップ周波数分を加算して更新し、更新された周波数の値を順次出力する。
つまり、スイープ周波数カウンタ43がスイープを開始するときには、スタート/スイープ周波数切り替えスイッチ42は、既にスイープ周波数カウンタ43側に切り替えられているので、スイープ周波数カウンタ43でカウントアップされた周波数の値は、そのまま周波数設定情報としてパラメータ出力部25に出力される。
パラメータ出力部25は、スタート/スイープ周波数切り替えスイッチ42から入力された周波数設定情報に基づいて、第1の分周値(NN(1))、第2の分周値(NN(2))及び他の各種周波数パラメータを計算し、出力する。
ここで、本シンセサイザにおける分周値(NN)の設定方法について説明する。
パラメータ出力部25は、分周比固定スイッチ41に分周値を出力するものであり、通常、周波数設定情報が入力される度に分周値を算出して、NN(1)として出力する。NN(1)は、従来のようにリニアな掃引を行う場合に対応する分周値である。
更に、本シンセサイザの特徴として、パラメータ出力部25は、図示は省略するが、外部の制御装置から入力されるスイープスタート周波数及びストップ周波数の値に基づいて、スイープ中心周波数を算出して保持し、スイープ中心周波数に基づいて算出した分周値をNN(2)として出力する。NN(2)は、高速掃引中に用いられる分周値であり、掃引中に分周比が変化しないようにして、安定した掃引を行うための値である。
そして、分周比固定スイッチ41は、外部の制御装置からの切り替え信号2に基づいて、NN(1)又はNN(2)を切り替えて、いずれかを、分周器12に出力する。
制御装置からの切り替え信号2は、スイープ開始前にはNN(1)側に切り替え、スイープ開始時にNN(2)側に切り替えるものである。NN(2)側に切り替える信号は、スイープ周波数カウンタ43に入力されるスイープスタートトリガと同じ信号でよい。
つまり、動作開始直後のスタート周波数の値が設定されている場合には、分周比固定スイッチ41がNN(1)側に切り替えられており、パラメータ出力部25でスタート周波数の値に基づいて算出された第1の分周値を出力するが、スタート周波数でロックが検出されると、制御装置から切り替え信号2が出力されて、分周比固定スイッチがNN(2)側に切り替えられ、パラメータ出力部25がスイープ中心周波数に基づいて算出して保持している第2の分周値を出力するものである。
[本シンセサイザの特徴部分の動作;図2]
次に、本シンセサイザの特徴部分の動作について図2を用いて説明する。
動作開始前に、外部の制御装置から、スタート/スイープ周波数切り替えスイッチ42にスタート周波数の値が与えられ、スイープ周波数カウンタ43にスイープ条件として、ステップ周波数/保持時間と、スイープスタート周波数と、ストップ周波数とが設定され、更に、パラメータ出力部25に、スイープスタート周波数と、ストップ周波数とが設定される。
パラメータ出力部25は、スイープ中心周波数を算出し、それに基づいて分周値NN(2)を算出して保持する。
また、スイープ周波数カウンタ43が出力する周波数の値の初期値として、スタート周波数が設定される。
動作開始時には、分周比固定スイッチ41は、切り替え信号2によってNN(1)側に切り替えられ、スタート/スイープ周波数切り替えスイッチ42は、切り替え信号1によってスタート周波数側に切り替えられている。
この状態で、スタート/スイープ周波数切り替えスイッチ42からはスタート周波数の値が周波数設定情報としてパラメータ出力部25に出力され、パラメータ出力部25は、スタート周波数の値に基づいて、分周値NN(1)及び各種パラメータを算出し、出力する。分周比固定スイッチ41はNN(1)側に切り替えられているので、スタート周波数に基づく分周値NN(1)はそのまま出力され、VCO11の制御が行われる。
そして、位相の時間差検出部18からロック検出信号が出力されると、制御装置は、切り替え信号1を出力してスタート/スイープ周波数切り替えスイッチ42をスイープ周波数カウンタ43側に切り替える。
また、制御装置は、スイープ周波数カウンタ43にスイープスタートトリガを出力し、更に、制御装置は、切り替え信号2を出力して、分周比固定スイッチ41を分周値NN(2)側に切り替える。
スイープ周波数カウンタ43は、スイープスタートトリガを検出すると、カウントを開始して、スイープ条件に基づいて同期掃引パルスを出力し、現在設定されている周波数の値にステップ周波数を加算して、同期掃引パルスに合わせて次の周波数の値を出力する。
スタート/スイープ周波数切り替えスイッチ42は、スイープ周波数カウンタ43側に切り替えられているので、パラメータ出力部25には、スイープ条件で指定された時間間隔毎にカウントアップされた周波数設定情報が順次入力され、パラメータ出力部25は、それに応じて各種パラメータを算出してそれぞれ出力する。尚、パラメータ出力部25が、周波数設定情報に応じた分周値NN(1)を算出しても構わないが、掃引中には、分周比固定スイッチ41を介してスイープ中心周波数に対応する分周値NN(2)が固定的に出力される。
これにより、本装置では、パラメータ出力部25に高速で階段状に変化する周波数設定情報が与えられ、パラメータ出力部25は、周波数設定情報に応じて各種パラメータを算出して出力すると共に、分周値をスイープ中心周波数に対応した分周値NN(2)に固定することができ、高速且つ安定した階段状の掃引を行うことができるものである。
また、スタート/スイープ周波数切り替えスイッチ42を設けることにより、スタート周波数でロックした状態から掃引を開始することができ、安定した掃引を行うことができるものである。
[スイープ実測波形;図4〜図7]
次に、実際のスイープ実測波形について図4を用いて説明する。図4は、スイープ実測波形の例を示す波形図である。
図4では、スイープ中心周波数が、413,663,232Hzであり、スイープ周波数(スイープスタート周波数とストップ周波数の差)が8,800,000Hzであり、スイープ条件(スイープの傾き)が440Hz/100μsecの場合を例として示している。
図4に示すように、100μsec毎に440Hz加算される階段状の波形が実現されている。
次に、スイープ実測波形の別の例について図5〜7を用いて説明する。図5は、別のスイープ実測波形の例を示す波形図であり、図6は、図5の(1)部分の拡大図であり、図7は、図5の(2)部分の拡大図である。
図5では、複数のスイープ条件を組み合わせて、スイープの傾きを変更しながら掃引した場合の波形を示している。
傾きを変更する場合は、例えば、第1の周波数から第2の周波数までは第1の傾き(周波数/時間)で動作させ、第2の周波数から第3の周波数までは第2の傾きとなるようなスイープ条件を、制御装置からスイープ周波数カウンタ43に与えればよい。
図5の例では、スイープ中心周波数が、439,500,000Hzであり、スイープ周波数が15,000,000Hzであり、傾きの緩やかな部分の傾き(スイープ傾き(1))は、7500Hz/500μsec、傾きの急な部分の傾き(スイープ傾き(2))は、7500Hz/100μsecである。
図6に示すように、スイープ傾き(1)の場合、画面の左側に500μsec毎に7500Hz加算されるほぼ階段状の波形が実現されていることが認められる。
一方、図7に示すように、スイープ傾き(2)の場合には、100μsec毎に7500Hzの加算であるので、傾きが急すぎて階段状の波形になっていない。
つまり、ユーザの目的や用途に応じて、早く周波数を変化させたい部分では、階段波形とならなくても大きな傾きのスイープ条件として、短時間で大きく周波数を変化させ、少しずつ変化させたい部分では、傾きの小さいスイープ条件とすることにより精度の高い階段波形を出力することができ、ユーザの使い勝手に応じてスイープ条件を任意に設定することが可能である。
[実施の形態の効果]
本発明の実施の形態に係る同期掃引シンセサイザによれば、スイープ周波数カウンタ43が、周波数の変化量と、変化の時間間隔(ステップ周波数/時間)とを規定するスイープ条件が与えられ、スイープスタートトリガが入力されると、当該時間間隔で掃引同期パルスを出力し、ステップ周波数分カウントアップした周波数の値を当該パルスに同期して出力し、パラメータ出力部25が、スイープ周波数カウンタ43からの周波数の値に基づいて各種パラメータを算出して出力するようにしているので、シンセサイザ出力を、階段波形で高速に掃引することができ、且つスイープタイミングに同期した同期パルスを出力することができる効果がある。
また、本シンセサイザによれば、外部から与えられるスタート周波数の値又はスイープ周波数カウンタ43から出力される周波数の値のいずれかを、周波数設定情報をとしてパラメータ出力部25に出力するスタート/スイープ周波数切り替えスイッチ42を設け、スタート/スイープ周波数切り替えスイッチ42が、ロックを検出するまでは外部から与えられるスタート周波数の値を出力し、ロックが検出された場合に入力される切り替え信号1に基づいて切り替わり、スイープ周波数カウンタ43からの周波数の値を出力するようにしているので、ロックが検出されるまではスタート周波数を出力し、ロックが検出されてから階段状のスイープ周波数を出力することができ、安定した掃引を行うことができる効果がある。
また、本シンセサイザによれば、パラメータ出力部25において、周波数設定情報に基づいて算出される分周値NN(1)又は、スイープの中心周波数に基づいて算出される分周値NN(2)を切り替えて、いずれかをパラメータ出力部35から分周値として出力する分周比固定スイッチ41が、スイープが開始されるまではNN(1)を出力し、スイープが開始されると切り替え信号2に基づいて切り替わり、NN(2)を出力するようにしているので、スイープ中は、分周値をスイープの中心周波数に対応する値で固定することができ、途中で変化しないようにして、安定した掃引を行うことができる効果がある。
本発明は、特に出力周波数を高速掃引することができ、掃引に同期したパルスを出力することができる同期掃引シンセサイザに適している。
本発明の実施の形態に係る同期掃引シンセサイザの構成を示す構成ブロック図である。 分周比固定スイッチ41とスタート/スイープ周波数切り替えスイッチ42とスイープ周波数カウンタ43の概略構成ブロック図である。 スイープ条件を示す模式説明図である。 スイープ実測波形の例を示す波形図である。 別のスイープ実測波形の例を示す波形図である。 図5の(1)部分の拡大図である。 図5の(2)部分の拡大図である。 従来の周波数シンセサイザの構成ブロック図である。 のこぎり波による掃引を示す模式説明図である。 階段波形による掃引の模式説明図である。
符号の説明
1…VCO、 2…分周器、 3…位相比較器、 4…ループフィルタ、 11…VCO、 12…分周器、 13…LPF、 14…AD変換器、 15…基準クロック発生部、 16…キャリアリムーブ、 17…逆回転ベクトル乗算部、 18…位相の時間差検出部、 19…加算器、 20…位相差の累積加算部、 21…ループフィルタ、 22…DA変換器、 23…電圧出力部、 24…加算器、 25…パラメータ出力部、 41…分周比固定スイッチ、 42…スタート/スイープ周波数切り替えスイッチ、 43…スイープ周波数カウンタ

Claims (6)

  1. 入力される制御電圧に応じて周波数信号を発振する電圧制御発振器と、該発振周波数信号を分周する分周器と、該分周された信号をアナログ/デジタル変換するAD変換器と、該アナログ/デジタル変換された信号と所望の周波数信号との位相を比較し、位相差に応じた位相差信号を出力する位相比較部と、該位相差信号に基づいて前記電圧制御発振器を制御する制御信号を出力するループフィルタと、該制御信号をデジタル/アナログ変換するDA変換器とを備え、
    前記位相比較部が、特定のスタート周波数でロックが検出されるまでは、位相差信号を生成するのに必要な分周値を、前記スタート周波数に基づいて算出して前記分周器に出力し、ロックが検出されると、予め与えられたスイープ条件に基づいて出力される掃引同期パルスに同期して、前記スイープ条件に従って算出された周波数の値に基づいて前記分周値を算出して前記分周器に出力し、
    前記電圧制御発振器が、前記位相比較部でロックが検出されるまでは、特定のスタート周波数を提供し、ロックが検出された後は、階段波形となるスイープ周波数を提供することを特徴とする同期掃引シンセサイザ。
  2. スイープ周波数は、一定時間間隔で特定周波数分を上昇させて形成することを特徴とする請求項1記載の同期掃引シンセサイザ。
  3. スイープ周波数は、一定時間間隔又は特定周波数を変更することにより、スイープ傾きを変更することを特徴とする請求項2記載の同期掃引シンセサイザ。
  4. 入力される制御電圧に応じて周波数信号を発振する電圧制御発振器と、該発振周波数信号を分周する分周器と、該分周された信号をアナログ/デジタル変換するAD変換器と、該アナログ/デジタル変換された信号と所望の周波数信号との位相を比較し、位相差に応じた位相差信号を出力する位相比較部と、該位相差信号に基づいて前記電圧制御発振器を制御する制御信号を出力するループフィルタと、該制御信号をデジタル/アナログ変換するDA変換器とを備え、
    前記位相比較部は、入力された周波数設定情報に基づいて、位相差信号を生成するのに必要な分周値を算出するパラメータ出力部と、
    スイープ開始のトリガを検出すると、予め与えられた一定時間間隔の値と特定周波数の値とを含むスイープ条件に基づいて、前記一定時間間隔で掃引同期パルスを出力すると共に、保持している周波数の値に前記特定周波数分加算した周波数の値を前記掃引同期パルスに同期して出力するスイープ周波数カウンタと、
    スタート周波数でのロック検出により入力される第1の切り替え信号を検出すると、前記パラメータ出力部に出力する周波数設定情報を、特定のスタート周波数の値から、前記スイープ周波数カウンタからの周波数の値に切り替えて出力する第1のスイッチと、を備えたことを特徴とする同期掃引シンセサイザ。
  5. パラメータ出力部が、第1のスイッチから入力される周波数設定情報に基づいて第1の分周値を算出する一方、スイープの中心周波数の値に基づいて第2の分周値を算出して保持するパラメータ出力部であり、
    位相比較部は、
    スイープ開始により入力される第2の切り替え信号を検出すると、前記パラメータ出力部から出力される分周値を、第1の分周値から第2の分周値に切り替えて、スイープ期間中固定で出力する第2のスイッチを備えたことを特徴とする請求項4記載の同期掃引シンセサイザ。
  6. スイープ条件に含まれる一定時間間隔の値又は特定周波数の値を変更することで、スイープの傾きを変更することを特徴とする請求項4又は請求項5記載の同期掃引シンセサイザ。
JP2007025420A 2007-02-05 2007-02-05 同期掃引シンセサイザ Active JP4824591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007025420A JP4824591B2 (ja) 2007-02-05 2007-02-05 同期掃引シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007025420A JP4824591B2 (ja) 2007-02-05 2007-02-05 同期掃引シンセサイザ

Publications (2)

Publication Number Publication Date
JP2008193389A JP2008193389A (ja) 2008-08-21
JP4824591B2 true JP4824591B2 (ja) 2011-11-30

Family

ID=39753049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007025420A Active JP4824591B2 (ja) 2007-02-05 2007-02-05 同期掃引シンセサイザ

Country Status (1)

Country Link
JP (1) JP4824591B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850959B2 (ja) 2009-06-12 2012-01-11 日本電波工業株式会社 Pll回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998217A (en) * 1989-05-01 1991-03-05 Motorola, Inc. Sweep generator linearization system and method
US5130670A (en) * 1991-08-01 1992-07-14 Hewlett-Packard Company Phase-locking circuit for swept synthesized source preferably having stability enhancement circuit
JP2648704B2 (ja) * 1991-12-09 1997-09-03 ソニー・テクトロニクス株式会社 周波数掃引信号発生方法
JPH08201450A (ja) * 1995-01-27 1996-08-09 Advantest Corp スペクトラムアナライザ
JPH09196977A (ja) * 1996-01-16 1997-07-31 Advantest Corp スペクトラムアナライザ

Also Published As

Publication number Publication date
JP2008193389A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
CN107528583B (zh) 使用采样时间至数字转换器的倍频延迟锁定环路
US8610508B2 (en) Injection-locked oscillator
JP4567974B2 (ja) 試験装置
EP2436119B1 (en) Phase lock loop with a multiphase oscillator
JP5011440B2 (ja) Fm変調器
EP1184670B1 (en) Waveform measuring apparatus
JP2007189455A (ja) 位相比較回路およびそれを用いたpll周波数シンセサイザ
JP4824591B2 (ja) 同期掃引シンセサイザ
JP2011151532A (ja) 周波数ジェネレータ
JP2002055124A (ja) 波形測定装置
EP0454955B1 (en) Sampling clock generating circuit
JP2017112458A (ja) スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法
TW201220700A (en) PLL circuit
US5777464A (en) Spectrum analyzer
KR101107722B1 (ko) 광대역 디지털 주파수 합성기
JP2008278479A (ja) デジタルシンセサイザ
JPH07120942B2 (ja) Pll回路
JP2004241960A (ja) 周波数シンセサイザ
EP2806563A1 (en) Phase lock detection in fractional-Q digital PLL
KR101600168B1 (ko) 초기 튜닝전압 조정 기반 주파수 합성기 및 그를 위한 위상 동기 제어 장치
JP3204175B2 (ja) クロック位相同期回路
JP2006186502A (ja) Pll装置及び映像同期制御装置
JPH1098379A (ja) クロック位相同期回路
KR200157538Y1 (ko) 무조정 전압제어발진기를 가진 위상제어루프회로
JPH0690166A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110908

R150 Certificate of patent or registration of utility model

Ref document number: 4824591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250