KR19980026040A - 위상동기루프의 록 검출장치 - Google Patents

위상동기루프의 록 검출장치 Download PDF

Info

Publication number
KR19980026040A
KR19980026040A KR1019960044364A KR19960044364A KR19980026040A KR 19980026040 A KR19980026040 A KR 19980026040A KR 1019960044364 A KR1019960044364 A KR 1019960044364A KR 19960044364 A KR19960044364 A KR 19960044364A KR 19980026040 A KR19980026040 A KR 19980026040A
Authority
KR
South Korea
Prior art keywords
charge
current
charging
phase
voltage
Prior art date
Application number
KR1019960044364A
Other languages
English (en)
Other versions
KR100224577B1 (ko
Inventor
남철
그루가노프
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960044364A priority Critical patent/KR100224577B1/ko
Priority to JP09182361A priority patent/JP3121784B2/ja
Priority to CN97120038A priority patent/CN1101085C/zh
Priority to US08/946,193 priority patent/US6226339B1/en
Publication of KR19980026040A publication Critical patent/KR19980026040A/ko
Application granted granted Critical
Publication of KR100224577B1 publication Critical patent/KR100224577B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상동기루프의 록(Lock) 검출장치 및 검출방법에 관한 것으로서, 이는 PLL 시스템을 1차, 2차로 구성시 충전 펌핑부의 전류를 다단 검출부를 통해 결정하여 주어 언록상태에서 빠른 추종을 행하고 록상태에서는 지터 저지 효과와 동기 손실 및 충전 펌핑부의 큰 전류 입력에 의한 전력 소모를 줄일 수 있도록 한 것이다. 이와 같은 본 발명은 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 상기 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 논리적인 업/다운신호에 따라 서로 다른 값으로 충방전 동작을 선택적으로 수행하여 기준 주파수에 K배 되는 시점에서 설정값과 비교한 결과값으로 상기 기준주파수에 대해 K배 분주되어 얻어진 값을 제어하여 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과; 상기 다단 검출수단에서 얻어진 록상태 정보신호에 따라 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 가변하는 전류제어수단을 포함하여 이루어짐으로서 달성된다.

Description

위상동기루프의 록(Lock) 검출장치.
본 발명은 입력 주파수에 대한 전압제어발진 주파수의 위상차를 검출하여 발진주파수의 위상을 결정하는 위상동기루프(PLL; Phase Locked Loop)장치의 위상 록(Lock) 검출에 관한 것으로, 좀더 상세하게는 입력 기준 주파수와 발진주파수의 위상차에 따라 대역폭을 다단으로 조정하여 입력 기준주파수에 비례한 발진주파수의 위상을 정확히 추종하도록 하는 위상동기루프의 록 검출장치 및 록 검출방법에 관한 것이다.
일반적으로 위상동기 루프(PLL)장치는 주파수 변조된 반송파로부터 기저대역(Base Band)신호를 추출(복조)하는데 이용되는 피드백 루프로서, 크게 위상 검출기와 전압제어 발진기로 구성되어져 변조된 입력신호와 전압제어 발진기의 출력신호와의 위상이 비교되고 그 출력으로 전압제어 발진기의 주파수가 제어된다.
이러한 관계에 있어서, 위상 검출기의 출력 전압이 입력신호의 기저대역(변조신호)에 비례하여 얻어지게 된다.
도 1 은 종래 위상동기루프의 록 검출장치를 도시한 블럭 구성도이다.
도 1 을 참조하면, 입력단자(104)를 통해 변조되어 입력되는 기준주파수(Fref)와 궤환되어 입력되는 발진주파수의 위상차를 비교하여 차신호를 발생하는 위상검출부(100)와; 이 위상 검출부(100)에서 검출된 위상차신호에 따라 전류입력단자(105)로 입력되는 전류(Ipump)의 량을 조정하는 충전펌핑부(101)와; 상기 충전펌핑부(101)에서 공급되는 전류를 필터링하여 직류제어전압을 발생하는 루프필터부(102)와; 상기 루프필터부(102)에서 제공되는 직류제어전압에 따라 발진주파수를 결정하여 상기 위상 검출부(100)로 궤환 입력시키고 출력단자(106)를 통해 출력하는 전압제어 발진부(103)로 구성되어진다.
이와 같이, 구성된 종래의 위상동기 루프의 동기검출장치는, 입력단자(104)로부터의 변조된 기준주파수(Fref)가 입력되고 이후에 설명될 전압제어 발진부(103)로부터의 발진주파수가 궤환 입력되면 위상 검출부(100)는 이 두 입력된 신호의 위상차를 비교하게 된다.
상기한 바와 같은 비교한 결과, 변조된 기준주파수(Fref)가 전압제어 발진부(103)의 발진 주파수보다 위상이 앞서면 업신호(UP신호), 즉 논리적으로 1을 출력하고 반대로 기준주파수(Fref)의 위상이 발진주파수의 위상보다 늦으면 다운신호(DOWN신호)를, 즉 논리적으로 0을 발생하여 충전펌핑부(101)에 제공하게 된다.
상기 충전펌핑부(101)는 위성 검출부(100)로부터의 위상차 비교에 따른 업/다운신호, 즉 논리적인 1 과 0에 따라 전류 입력단자(105)를 통해 입력되는 전류(Ipump)의 량을 조정하여 루프필터부(102)에 제공하게 된다.
즉, 위상검출부(100)로부터의 입력된 신호가 업신호(논리적으로 1)일 경우 입력 전류(Ipump)를 그대로 하여 루프 필터부(102)에 제공하고 입력된 신호가 다운신호(논리적으로 0)일 경우에는 입력 전류(Ipump)를 일정레벨로 낮추어 루프 필터부(102)에 제공하게 된다.
그리고, 상기 루프 필터부(102)는 위상검출부(100)의 업/다운신호에 기인한 충전 펌핑부(101)의 가변전류를 필터링하여 그에 따른 전압을 발생하고 이 전압을 전압제어 발진부(103)의 입력 제어전압으로 제공하게 된다.
따라서, 상기 전압제어 발진부(103)는 루프 필터부(102)에서 얻어진 제어전압에 따라 발진주파수를 달리하여 위상 검출부(100)에 궤환 입력함과 아울러 출력단자(106)를 통해 출력하게 된다.
결과적으로, 위상 검출부(100)에서 검출된 위상차에 기인하여 얻어진 입력 제어전압에 따라 발진주파수를 조정하게 됨으로써, 결국은 기준 주파수(Fref)와 전압제어 발진부(103)의 발진주파수가 같도록 하는 추종(Tracing)을 수행하게 된다.
그러나, 일반적인 위상동기 루프에 있어서, 전압제어 발진기로부터 발생되는 발진 주파수가 입력 기준 주파수와 동일하게 추종하는 상태가 되는 록조건은 위상동기루프 시스템의 대역폭에 의해 달라지며, 이 대역폭은 위상 검출부, 전압제어 발진부의 순차단계의 이득과 충전펌핑부의 출력 전류로 조정이 가능하나, 위상동기루프 시스템이 1차 또는 2차로 다단 연결된 시스템일 때, 대역폭(W)은의 관계가 있다.
따라서, 전술한 종래의 위상동기 루프 시스템의 경우에 있어서는 충전펌핑부의 전류가 고정되어 대역폭이 넓은 경우에는 빠른 추종이 가능하지만 주파수 변동량(Jitter) 저지(沮止) 효과가 떨어지고, 대역폭이 좁은 경우에 있어서는 역으로 빠른 추종이 어렵고 쉽게 동기상태를 손실하게 되며, 또한 충전펌핑부의 큰 전류 입력에 의한 전력 소모가 발생되는 문제점이 있었다.
따라서, 본 발명은 이와 같은 종래기술의 문제점을 감안하여 이루어진 것이며, 위상동기루프 시스템의 주파수 특성을 제어하여 빠른 록검출과 주파수의 변동 저지의 효과를 얻도록 하는 위상동기 루프의 록 검출장치 및 록 검출방법을 제공함에 있다.
본 발명의 다른 목적은 위상동기루프 시스템의 다단 구성시에 그에 따른 대역폭을 가변 조정하여 주어 언록(UnLock) 상태에서의 빠른 추종과 록(Lock)상태에서의 지터 저지 효과 및 스위칭시 발생되는 동기 손실을 개선하는데 있다.
본 발명의 다른 목적은 위상동기 루프 시스템에서 빠른 추종을 하도록 간단한 회로를 접목하여 대역폭을 가변 조정하는데 있다.
본 발명의 또다른 목적은 충전 펌핑부의 큰 전류 입력에 의한 전력소모를 줄이도록 하는데 있다.
도 1 은 종래 위상동기루프의 록 검출장치를 도시한 블럭 구성도,
도 2 는 본 발명 위상동기루프의 록 검출장치를 도시한 실시예 구성도,
도 3 은 도 2의 다단록 검출수단을 보다 상세하게 도시한 블럭도.
*도면의주요부분에대한부호의설명*
200 : 위상 검출부201 : 충전 펌핑부202 : 루프 필터부
203 : 전압제어 발진부207 : 다단 검출부208 : 전류 제어부
300 : 제어신호 발생부301 : 충방전 제어부302 : 대역변환 제어부
303 : 다중화부304 : 충방전부305 : 방전 스위치
306 : 논리합소자
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 위상동기루프의 록 검출장치는, 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 업/다운신호에 따라 각각 서로 다른 값으로 충방전 동작을 선택적으로 수행하여 기준 주파수에 K배 이상되는 시점에서 비교하고 그 비교하여 얻어진 값으로 상기 기준주파수에 대해 임의 값으로 분주하여 얻어진 값을 제어하여 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과; 상기 다단 검출수단에서 얻어진 록 상태 정보신호에 따라 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 조정하는 전류제어수단을 포함하여 이루어짐을 특징으로 한다.
본 발명의 다른 측면에 따른 위상동기 루프 록 검출장치는, 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 입력 기준주파수와 발진주파수의 위상차를 비교하여 얻어진 업/다운신호의 구간동안 선택적으로 충방전 동작을 수행하고 그 업/다운 시간동안 충전된 전압을 상기 기준 주파수의 4배 되는 시점에서 설정 전압과 비교하여 그 비교값으로 상기 기준주파수에 대해 4분주되어 얻어진 값을 감소 및 증가시켜 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과; 상기 다단 검출수단에서 얻어진 록 상태 정보신호에 기인하여 충전 펌핑수단의 입력 전류를 다단으로 결정하여 대역폭을 가변 조정하는 전류제어수단으로 이루어짐을 특징으로 한다.
그 결과, 위상동기루프 시스템이 1차 또는 2차로 다단 구성시에 그에 따른 충전 펌핑수단의 입력전류를 다단 검출수단 및 전류제어수단을 통해 결정하여 주게 됨으로써, 결과적으로 대역폭이 조정되어 언록(UnLock) 상태에서의 빠른 추종과 록(Lock)상태에서의 지터 저지 효과 및 스위칭시 발생되는 동기 손실과 충전 펌핑부의 큰 전류 입력에 의한 전력소모가 줄어드는 잇점이 있다.
본 발명의 또다른 측면에 따른 위상동기 루프의 록검출 방법은, 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프의 록 검출방법에 있어서, 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 업/다운신호의 구간동안 각각 선택적으로 충,방전을 수행하여 기준 주파수에 4배 이상되는 시점에서 상기 충전값과 비교하고, 상기 비교값에 따라 상기 기준주파수에 대해 4분주하여 얻어진 값을 가감하고, 상기 기준 주파수에 대한 가감값을 가지고 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 가변 조정하는 단계로 이루어짐을 특징으로 한다.
이하 본, 발명의 바람직한 실시예를 예시한 도면을 참조하여 설명하면 다음과 같다.
도 2 는 본 발명 위상동기루프의 록 검출장치를 도시한 실시예 구성도이다.
본 실시예에 따르면, 입력단자(204)를 통해 변조되어 입력되는 기준주파수(Fref)와 궤환되어 입력되는 발진주파수의 위상차를 비교하여 업/다운신호를 발생하는 위상검출부(200)와; 상기 위상 검출부(200)에서 위상차에 따라 발생된 업/다운신호에 의해 선택적으로 충방전 동작을 수행하여 상기 기준 주파수에 4배 되는 시점에서 비교하고 그 비교값으로 상기 입력단자(204)로 부터 입력되는 기준주파수(Fref)에 대해 4분주한 값을 제어하여 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출부(207)와; 상기 다단 검출부(207)에서 생성된 N비트의 크기를 가진 록 상태 정보신호를 가지고 펌핑 입력전류를 결정하여 출력단자(205)를 통해 출력하는 전류 제어부(208)와; 상기 전류 제어부(208)에 제어에 따라 입력되는 전류를 조정하는 충전펌핑부(201)와; 상기 충전펌핑부(201)에서 공급되는 전류를 필터링하여 직류제어전압을 발생하는 루프필터부(202)와; 상기 루프필터부(202)에서 제공되는 직류제어전압에 따라 발진주파수를 결정하여 상기 위상 검출부(200)로 궤환 입력시키는 전압제어 발진부(203)로 구성되어 진다.
상기에서 다단 검출부(207)는 상기 위상 검출부(200)로부터의 위상차 검출에 따른 업/다운신호(UP/DN)에 의해 동기하여 제 1 제어 신호(Tch)와 제 2 제어 신호(Tdisch) 및 제 3 제어신호(SC)를 발생하고 입력단자(204)를 통해 입력되는 기준주파수(Fref)를 4분주하여 출력하는 제어신호 발생부(300)와; 상기 제어신호 발생부(300)에서 발생된 제 1 제어신호(Tch)에 의해 제 1 스위치(301b)를 스위칭하여 충전전류원(301a)의 충전전류를 공급하고 제 2 제어신호(Tdisch)에 의해 제 2 스위치(301c)를 스위칭하여 방전전류원(301d)의 방전 전류를 방전시키는 충방전 제어부(301)와; 상기 충방전 제어부(301)에서 공급된 충전전류를 입력 스위칭 절환신호에 의해 선택적으로 충전값을 달리하여 충전하고 그 충전 전류를 상기 제 2 스위치(301c)를 통해 방전시키는 충방전부(304)와; 상기 충방전부(304)의 충전전압에 따라 상기 제어신호 발생부(300)로부터의 기준주파수(Fref)에 대해 4분주되어 입력되는 클럭을 가감하여 N비트의 크기를 갖는 록 상태정보를 전류제어부(208)에 제공하는 대역변환 제어부(302)와; 상기 대역변환 제어부(302)에서 제공되는 N비트의 크기를 가진 록상태 정보신호를 다중화하여 상기 충방전부(304)를 선택적으로 제어하는 다중화부(303)로 구성한다.
상기에서, 충방전부(304)는 상기 충방전 제어부(301)에 병렬 접속되어 상기 다중화부(303)에서 다중화된 값에 의해 제 1 내지 제 m개의 절환스위치(S1∼ Sm)를 선택적으로 절환시키는 스위치 에레이부(304a)와; 상기 스위치 어레이부(304a)의 제 1 내지 제 m 절환스위치(S1∼Sm)에 각각 접속되어 선택된 해당 제 1 내지 제 m개의 커패시턴스(C1∼Cm)에 충전하는 커패스턴스 어레이부(304b)를 포함한다.
그리고, 상기 대역변환 제어부(302)는 상기 충방전부(304)에 충전된 충전전류와 설정된 기준전류를 비교하여 그 결과값을 출력하는 비교기(302a)와; 상기 비교기(302a)에서 얻어진 결과값에 따라 상기 제어신호 발생부(300)에서 4분주되어 입력되는 클럭을 가감 계수하여 N비트의 크기를 갖는 록 상태정보신호를 발생하는 클럭 계수부(302b)를 포함한다.
또한, 상기에서 위상 동기루프 시스템의 전원을 차단시에 상기 제어신호 발생부(300)에서 발생된 제 3 제어신호(SC)에 의해 상기 충방전부(304)에 충전된 전압을 모두 방전시켜 초기화시키는 방전스위치(305)를 포함하여 구성한다.
또한, 상기에서, 위상 검출부(200)의 업/다운신호(UP/DN)를 논리합하여 제어신호 발생부(300)에 제공하는 논리곱 소자(306)를 포함하여 구성한다.
이와 같이, 구성된 본 발명의 바람직한 실시예를 도 2 및 도 3을 참조하여 보다 구체적으로 설명하면 다음과 같다.
먼저, 전술한 바와 같이, 입력단자(204)로부터의 변조된 기준주파수(Fref)가 입력되고 전압제어 발진부(203)로부터의 발진주파수가 궤환 입력되면 위상 검출부(200)는 이 두 입력된 신호의 위상차를 비교하여 변조된 기준주파수(Fref)가 전압제어 발진부(203)의 발진 주파수보다 위상이 앞서면 논리적으로 1의 값을 갖는 업신호(UP)를 출력하고 반대로 기준주파수(Fref)의 위상이 발진주파수의 위상보다 늦으면 논리적으로 0의 값을 갖는 다운신호(DN)를 발생하여 충전펌핑부(201)와 다단 검출부(207)에 제공한다.
상기 다단 검출부(207)는 위상 검출부(200)에서 입력되는 업/다운신호(UP/DN)와 상기 입력단자(204)로부터 입력되는 변조된 기준주파수를 참조하여 N비트의 크기를 갖는 록상태 정보신호를 발생하여 전류 제어부(208)로 하여금 충전 펌핑부(201)의 입력전류를 결정하도록 함으로써, 결국 위상동기 푸프 시스템의 대역폭이 제어된다.
즉, 이를 도 3을 통해 구체적으로 설명하면 다음과 같다.
입력단자(204)로부터의 변조된 기준 주파수(Fref)가 다단 검출부(207)의 제어신호 발생부(300)에 입력되고 위상 검출부(200)에서 위상차 검출에 따른 업/다운신호(UP/DN)가 다단 검출부(207)의 논리합소자(306)를 통해 논리합되어 제어신호 발생부(300)에 입력되면, 먼저 제어신호 발생부(300)는 상기 입력된 기준 주파수(Fref)를 1/K로 분주, 바람직하게는 4분주하여 대역변환 제어부(302)에 제공한다.
그리고, 상기 논리합 소자(306)를 통해 논리합되어 입력되는 합신호에 의해 제 1 제어 신호(Tch) 및 제 2 제어신호(Tdisch)를 발생하게 된다.
즉, 다시말해서 논리합소자(306)로부터 논리적인 하이신호가 입력되면, 제어신호 발생부(300)는 그 하이신호를 유지하는 구간 동안 충전신호인 제 1 제어신호(Tch)를 발생하고 논리합소자(306)로부터 논리적인 로우신호가 입력되면 그 구간동안 방전신호인 제 2 제어신호(Tdisch)를 발생하게 된다.
상기에서 만약 위상 검출부(200)로부터의 위상 비교 결과 기준주파수(Fref)의 위상이 전압제어 발진부(203)의 위상보다 앞섰다고 가정하면, 상기 제어신호 발생부(300)는 논리합 소자(306)로부터 입력되는 논리적인 하이신호에 의해 충전신호인 제 1 제어신호(Tch)를 발생하여 충방전 제어부(301)의 제 1 스위치(301b)를 통해 충방전부(304)에 전류를 충전한다.
역으로, 위상 검출부(200)로부터의 위상 비교 결과 기준주파수(Fref)가 전압제 발진부(203)의 발진주파수 보다 위상이 늦었다고 가정하면, 제어신호 발생부(300)는 논리합소자(306)로부터 입력되는 논리적인 로우신호에 의해 방전신호인 제 2 제어신호(Tdisch)를 발생하여 충방전 제어부(301)의 제 2 스위치(301c)를 통해 충방전부(304)에 충전된 전류를 방전한다.
여기서, 충방전 제어부(301)의 제 1 스위치(301b) 및 제 2 스위치(301c)는 동시에 도통되지 않고 어느 하나의 스위치가 도통되면 다른 하나의 스위치는 차단된 상태가 된다.
따라서, 충방전 제어부(301)의 제 1 스위치(301b)가 도통되면 제 2 스위치(301c)는 차단되므로, 충전전류원(301a)에서 공급되는 전류가 이후에 설명될 다중화부(303)에 의해 선택적으로 스위칭된 스위치 어레이부(304a)의 제 1 내지 제 m 절환 스위치(S1∼Sm)중 해당 스위치를 통해 이에 직렬 접속된 커패시터 어레이부(304b)의 해당 제 1 내지 제 m 커패시터(C1∼Cm)에 제 1 제어신호(Tch) 구간 동안 충전이 급속하게 이루어진다.
또한, 상기 충방전 제어부(301)의 제 2 스위치(301c)가 도통되면 제 1 스위치(301b)는 차단되므로 상기 m개의 커패시터(C1∼Cm)중 해당 커패시터에 충전된 전류가 제 2 제어신호(Tdisch) 구간동안 스위치 어레이부(304a)의 해당 스위치를 통하고 방전 전류원(301d)을 통해 서서히 방전을 하게 된다.
그리고, 상기 다중화부(303)는 록(Lock)상태를 유지시켜 주기 위해서, 이후에 설명될 대역변환 제어부(302)의 클럭 계수부(302b)로부터 주기적으로 입력되는 계수값을 다중화하여 전술한 충방전부(304)의 m개의 절환스위치(C1∼Cm)를 선택적으로 스위칭시켜 비교기(302a)로 공급되는 충방전부(304)의 충전전압을 제어하게 된다.
상기에서의 충전전압(Vi1)과 방전전압(Vi2)은
[수학식 1]
Vi1 = Tch × Ich/Ci
수학식 1과 같은 관계를 갖는다. 여기서, Tch는 논리합소자(306)에서 논리합된 신호의 하이 구간 시간이고, Ci는 다중화부(303)에서 선택한 커패시터 어레이부(304b)의 등가 커패시턴스이며, Ich는 해당 커패시터의 충전전류이다.
그리고, 방전전압(Vi2)은
[수학식 2]
Vi2 = -Tdisch × Idisch/Ci
수학식 2와 같다. 여기서, Tdisch는 논리합소자(306)에서 논리합된 신호의 로우 구간 시간이고, Ci는 다중화부(303)에서 선택한 커패시터 어레이부(304b)의 등가 커패시턴스이며, Idisch는 해당 커패시터의 방전전류이다.
이와 같이, 상기 충방전부(304)의 m개의 커페시턴스(C1∼Cm)에 충전된 전압은 다중화부(303)에 의해 선택된 m개의 절환 스위치(S1∼Sm)중에서 해당 절환 스위치를 통해 대역변환 제어부(302)에 제공된다.
상기 대역변환 제어부(302)는 상기 충방전부(304)에서 제공된 충전전압에 따라 상기 제어신호 발생부(300)로부터의 기준주파수(Fref)에 대해 1/K 분주, 즉 4분주되어 입력되는 클럭을 가감하여 N비트의 크기를 갖는 록 상태정보를 생성하게 된다.
상기 대역변환 제어부(302)는 충전전압과 설정 전압을 비교하는 비교기(302a)와, 그 비교값에 따라 제어신호 발생부(300)에서 분주되어 입력되는 클럭을 업/다운 계수하는 클럭 계수부(302b)를 포함한다.
따라서, 상기 비교기(302a)는 충방전부(304)의 커패시터 어레이부(304b)에 충전된 전압과 록상태를 유지하기 유지하기 위해 자체에 설정된 기준전압을 기준주파수(Fref)에 K배되는 시점, 즉 4배되는 시점에서 비교하여 기준전압이 높으면 논리적인 로우신호를, 충전전압이 높으면 논리적인 하이신호를 클럭 계수부(302b)에 제공하게 된다.
상기에서 기준주파수(Fref)에 4배되는 시점에서 비교하는 이유는 상기 제어신호 발생부(300)에서 4분주된 클럭과 동기를 맞추기 위함이다.
계속해서, 상기 클럭 계수부(302b)는 비교기(302a)로부터 입력된 신호가 하이 상태인 경우, 즉, 전압제어 발진부(203)의 발진주파수와 변조된 기준주파수(Fref)의 위상이 동기되지 않을 경우(Un-Lock 상태인 경우)에는 상기 제어신호 발생부(300)에서 4분주되어 입력되는 클럭을 업(Up)카운트하여 N비트의 크기를 갖는 언록(Un-Lock)상태 정보신호를 전류 제어부(208) 및 다중화부(303)에 제공한다.
역으로, 상기 비교기(302a)로부터 입력된 신호가 로우(Low)인 경우, 즉 발진 주파수와 기준주파수(Fref)와의 두 위상이 동기될 경우(Lock 상태인 경우)에는 제어신호 발생부(300)에서 4분주된 클럭을 다운(Down) 카운트하여 N비트의 크기를 갖는 록상태 정보신호를 다중화부(303)에 제공하여 충방전부(304)의 해당 절환스위치를 제어하도록 하고 아울러 전류 제어부(208)에 제공하게 된다.
덧붙여 설명하면, 전술한 다중화부(303)는 이후에도 설명하겠지만 클럭 계수부(302b)에서 입력되는 N비트의 크기를 갖는 정보신호가 언록 상태인 경우에 상기 절환 스위치 어레이부(304a)를 제어하여 비교기(302a)에 많은 충전전류를 공급하도록 함으로써 그 충전전류에 따른 클럭 계수부(302b)의 업카운트에 의해 충전 펌핑부(201)의 입력전류를 증가시키도록 하는 기능을 갖는다.
그리고, 상기 전류 제어부(208)는 비동기(Un-Lock) 상태인 경우, 즉 클럭 계수부(302b)에서 클럭 계수값이 증가되어 입력되면, 충전 펌핑부(201)에 입력되는 전류를 크게 하여 위상 동기 루프 시스템의 대역폭을 증가시키고 동기(Lock)상태인 경우, 즉 클럭 계수부(302b)에서 클럭 계수값이 감소되어 입력되면, 충전 펌핑부(201)에 입력되는 전류를 작게하여 위상동기루프 시스템의 대역폭을 감소시키게 된다.
결과적으로, 비동기 상태에서는 대역폭의 증가에 따라 빠른 추종이 이루어지고 동기상태에서는 대역폭의 감소에 따른 잡음이 제거될뿐 아니라 충전 펌핑부(201)에 제공되는 큰 전류에 의한 전력의 소모를 줄일 수 있다.
그리고 도 3에서의 부호 305는 방전 스위치로서, 위상동기루프 시스템의 파워 차단 시에 커패시터 어레이부(304b)의 커패시턴스의 특성에 의해 충전은 빠르게 되고 방전은 느리게 되어 결과적으로 제 2 스위치(301c)가 도통되더라도 커패시턴스 어레이부(304)에 충전된 전류가 완전하게 방지 되지 않게 된다.
따라서, 위상동기루프 시스템의 전원 차단시에 제어신호 발생부(300)에서 제공되는 제 3 제어신호(SC)에 의해 도통되어 커패시터 어레이부(304b)의 충전 전류를 급속하게 방전시키는 역할을 하게 된다.
이상에서와 같이, 본 실시예는, 위상동기루프 시스템이 1차 또는 2차로 다단 구성이 되더라도 그에 따른 충전 펌핑부(201)의 입력전류를 다단 검출부(207) 및 전류제어부(208)를 통해 결정하여 주게 됨으로써, 그 결과, 대역폭이 조정되어 언록상태에서 빠른 추종이 이루어지고 록(Lock)상태에서는 지터 저지 효과와 스위칭시 발생되는 동기 손실이 줄어들며, 또한 충전 펌핑부(201)의 큰 전류 입력에 의한 전력소모가 줄어들게 된다.
그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만, 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 않되며 이와 같은 변형된 실시예들은 본원에 기재되었으며 청구된 진정한 정신 및 범위내에 일치하는 본 발명 및 모든 수정이 커버될 수 있음을 알 수 있다.
본 발명은 위상동기루프 시스템이 1차 또는 2차로 다단 구성이 되더라도 그에 따른 충전 펌핑부의 입력전류를 다단 검출부및 전류제어부를 통해 결정하여 대역폭을 가변 조정하여 줌으로써, 언록상태에서 대역폭의 증가에 기인하여 빠른 추종이 이루어지고 록(Lock)상태에서는 대역폭의 감소에 의한 지터(Jitter)의 저지 효과와 스위칭시 발생되는 동기 손실이 줄어들며, 또한 기존의 충전 펌핑부의 고정된 큰 입력 전류로 인한 전력소모가 줄어드는 효과가 있다.

Claims (12)

  1. 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 상기 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 논리적인 업/다운신호에 따라 서로 다른 값으로 충방전 동작을 선택적으로 수행하여 기준 주파수에 K(K는 우수)배 되는 시점에서 설정값과 비교한 결과값으로 상기 기준주파수에 대해 K(K는 우수)배 분주되어 얻어진 값을 제어하여 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과;
    상기 다단 검출수단에서 얻어진 록상태 정보신호에 따라 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 가변하는 전류제어수단을 포함하여 이루어짐을 특징으로 한 위상동기루프의 록(Lock) 검출장치.
  2. 제 1 항에 있어서, 상기 다단 검출수단은 상기 위상차에 의한 업/다운신호에 동기하여 제 1 내지 제 3 제어신호를 발생하고 입력 기준주파수를 K배 분주하여 출력하는 제어신호 발생수단과;
    상기 제어신호 발생수단의 두 제어신호에 의해 선택적으로 스위칭되어 전류의 충방전을 제어하는 충방전 제어수단과;
    상기 충방전 제어수단에서 공급된 충전전류를 N비트의 록상태 정보신호에 의해 선택적으로 충전하고 그 충전 전류를 상기 충방전 제어수단을 통해 방전하는 충방전수단과;
    상기 충방전수단의 충전전압에 따라 상기 제어신호 발생수단으로부터의 기준주파수에 대해 K배 분주되어 입력되는 클럭을 증감하여 N비트의 크기를 갖는 록 상태정보를 상기 전류제어수단에 제공하는 대역변환 제어수단과;
    상기 N비트의 크기를 가진 록상태 정보신호를 다중화하여 상기 충방전수단을 선택적으로 제어하는 다중화수단으로 이루어짐을 특징으로 한 위상동기루프의 록 검출장치.
  3. 제 2 항에 있어서, 충방전 제어수단은 상기 제어신호 발생수단에서 얻어진 어느 하나의 제어신호에 의해 스위칭되어 충전전류를 공급하는 제 1 스위치와;
    상기 제어신호 발생수단에서 얻어진 다른 하나의 제어신호에 의해 충방전수단의 충전전류를 방전시키는 제 2 스위치로 구성함을 특징으로 한 위상동기루프의 록 검출장치.
  4. 제 2 항에 있어서, 충방전수단은 상기 다중화수단에서 제공되는 N비트의 록상태 정보신호에 따라 선택적으로 스위칭되는 적어도 두개 이상의 스위치를 갖는 스위치 어레이부와;
    상기 스위치 어레이부에 직력 접속되어 전류를 충전하는 적어도 두개 이상의 커패시터를 갖는 커패시터 어레이부로 구성함을 특징으로 한 위상동기루프의 록 검출장치.
  5. 제 2 항에 있어서, 대역변환수단은 상기 충방전수단의 충전전압과 설정 기준전압을 비교하는 비교기와;
    상기 비교기의 결과값에 따라 제어신호 발생수단의 분주된 클럭을 업/다운 카운트하여 N비트의 록상태 정보신호를 생성하는 클럭 계수수단으로 구성함을 특징으로 한 위상동기루프의 록 검출장치.
  6. 제 3 항에 있어서, 스위치 어레이부의 스위치는 상기 N비트에 대응한 갯수로 이루어짐을 특징으로 한 위상동기루프의 록 검출장치.
  7. 제 1 항에 있어서, 위상차 검출에 따른 논리적인 업/다운신호를 논리합하여 제어신호 발생수단에 제 1, 제 2 제어신호 발생 기준값으로 제공하는 논리합소자를 더 포함하여 구성함을 특징으로 한 위상동기루프의 록 검출장치.
  8. 제 1 항에 있어서, 위상동기 루프 시스템의 전원 차단시 상기 제어신호 발생수단의 제 3 제어신호에 의해 스위칭되어 충방전수단의 충전전류를 급속 방전시키는 위상동기루프의 록 검출장치.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 충방전수단에 충전되는 전압(｜$i1)은 하기의 식을 만족하는 것을 특징으로 한 위상동기루프의 록 검출장치
    ｜$i1 = Tch × Ich/Ci
    상기 조건식에서, Tch 는 업/다운신호를 논리합한 신호의 하이구간 타임이고, Ci는 다중화수단에서 커패시터 어레이부를 선택한 등가 커패시턴스이며, Ich는 선택된 커패시터의 충전전류이다.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 충방전수단의 방전 전압(i2)은 하기의 식을 만족하는 것을 특징으로 한 위상동기루프의 록 검출장치.
    ｜$i2 = -Tdisch × Idisch/Ci
    상기 조건식에서, Tdisch는 업/다운신호를 논리합한 신호의 로우구간 시간이며, Ci는 다중화수단에 커패시터 어레이부를 선택한 등가 커패시턴스이며, Idisch는 선택된 커패시터의 방전전류이다.
  11. 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프의 록 검출방법에 있어서, 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 업/다운신호의 구간동안 각각 선택적으로 충,방전을 수행하여 기준 주파수에 K배 이상되는 시점에서 상기 충전값과 비교하고, 상기 비교값에 따라 상기 기준주파수에 대해 K분주하여 얻어진 값을 증감하고, 상기 기준 주파수에 대한 가감값을 가지고 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 가변 조정하는 단계로 이루어짐을 특징으로 한 위상동기루프의 록 검출방법.
  12. 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 상기 입력 기준주파수와 발진주파수의 위상차를 비교하여 얻어진 업/다운신호의 구간동안 선택적으로 충방전 동작을 수행하고 그 업/다운 시간동안 충전된 전압을 상기 기준 주파수의 4배 되는 시점에서 설정 기준전압과 비교하여 그 비교값으로 상기 기준주파수에 대해 4분주되어 얻어진 값을 감소 및 증가시켜 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과;
    상기 다단 검출수단에서 얻어진 록 상태 정보신호에 기인하여 충전 펌핑수단의 입력 전류를 다단으로 결정하여 대역폭을 증,가감하는 전류제어수단을 포함하여 된 위상동기루프의 록 검출장치.
KR1019960044364A 1996-10-07 1996-10-07 위상동기루프의 록 검출장치 KR100224577B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960044364A KR100224577B1 (ko) 1996-10-07 1996-10-07 위상동기루프의 록 검출장치
JP09182361A JP3121784B2 (ja) 1996-10-07 1997-07-08 位相同期ループのロック検出装置
CN97120038A CN1101085C (zh) 1996-10-07 1997-10-07 用于检测锁相环中锁相的系统和方法
US08/946,193 US6226339B1 (en) 1996-10-07 1997-10-07 Method and system for detecting phase lock in a phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044364A KR100224577B1 (ko) 1996-10-07 1996-10-07 위상동기루프의 록 검출장치

Publications (2)

Publication Number Publication Date
KR19980026040A true KR19980026040A (ko) 1998-07-15
KR100224577B1 KR100224577B1 (ko) 1999-10-15

Family

ID=19476486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044364A KR100224577B1 (ko) 1996-10-07 1996-10-07 위상동기루프의 록 검출장치

Country Status (4)

Country Link
US (1) US6226339B1 (ko)
JP (1) JP3121784B2 (ko)
KR (1) KR100224577B1 (ko)
CN (1) CN1101085C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552056B1 (ko) * 1998-12-21 2006-06-29 삼성전자주식회사 반도체 장치의 위상 동기 루프 회로
KR100658172B1 (ko) * 2004-04-20 2006-12-15 매그나칩 반도체 유한회사 디지털 필터를 이용한 동기 검출 회로
KR100677741B1 (ko) * 2005-03-07 2007-02-02 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
KR100728584B1 (ko) * 2004-12-02 2007-06-14 샤프 가부시키가이샤 피엘엘 회로

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284780B1 (ko) * 1998-04-20 2001-03-15 윤종용 위상 동기 루프 회로의 위상 락 검출 회로
US6433596B1 (en) * 1999-07-02 2002-08-13 Peter R. Bossard Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits
US6462527B1 (en) 2001-01-26 2002-10-08 True Circuits, Inc. Programmable current mirror
JP2002290233A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
KR100532415B1 (ko) 2003-01-10 2005-12-02 삼성전자주식회사 돌발지터 정보를 차단할 수 있는 동기루프 회로 및 이의돌발지터 정보 차단방법
KR100510523B1 (ko) * 2003-03-13 2005-08-26 삼성전자주식회사 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
KR100806585B1 (ko) 2006-08-11 2008-02-28 (주)카이로넷 위상고정 주파수 합성회로 및 방법
KR100849211B1 (ko) 2006-10-04 2008-07-31 삼성전자주식회사 락 감지부를 구비하는 주파수 조절기 및 주파수 조절 방법
KR100817081B1 (ko) 2007-01-11 2008-03-26 삼성전자주식회사 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프
US7649421B2 (en) * 2007-06-19 2010-01-19 Harris Stratex Networks Operating Corporation Quality of phase lock and loss of lock detector
US7880554B2 (en) * 2009-02-03 2011-02-01 Qualcomm Incorporated Periodic timing jitter reduction in oscillatory systems
US9041474B2 (en) * 2013-08-30 2015-05-26 Advanced Micro Devices, Inc. Phase locked loop with bandwidth control
DE102014210747B4 (de) * 2014-02-12 2023-11-16 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Phasenregelschleife mit Varaktor in Mikrosystemtechnik
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator
CN111222294A (zh) * 2018-11-23 2020-06-02 深圳市中兴微电子技术有限公司 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置
US10931203B2 (en) * 2018-12-13 2021-02-23 Power Integrations, Inc. Synchronizing multiple controllers in a power converter
CN112865791B (zh) * 2021-01-11 2024-01-23 星宸科技股份有限公司 频率产生器装置、图像处理芯片以及频率信号校正方法
CN113082502B (zh) * 2021-04-06 2022-10-04 武汉光燚激光科技有限公司 超声波皮肤治疗仪

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
TW281830B (ko) * 1994-07-28 1996-07-21 Nippon Bickter Kk
US5479458A (en) * 1994-10-05 1995-12-26 Tanaka; Yoshiaki Digital phase shifter including 1/N for phase detect and subsequent VCO adjust

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552056B1 (ko) * 1998-12-21 2006-06-29 삼성전자주식회사 반도체 장치의 위상 동기 루프 회로
KR100658172B1 (ko) * 2004-04-20 2006-12-15 매그나칩 반도체 유한회사 디지털 필터를 이용한 동기 검출 회로
KR100728584B1 (ko) * 2004-12-02 2007-06-14 샤프 가부시키가이샤 피엘엘 회로
KR100677741B1 (ko) * 2005-03-07 2007-02-02 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
US7301406B2 (en) 2005-03-07 2007-11-27 Samsung Electronics Co., Ltd. Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage

Also Published As

Publication number Publication date
US6226339B1 (en) 2001-05-01
CN1180961A (zh) 1998-05-06
JPH10126260A (ja) 1998-05-15
KR100224577B1 (ko) 1999-10-15
JP3121784B2 (ja) 2001-01-09
CN1101085C (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
KR100224577B1 (ko) 위상동기루프의 록 검출장치
KR100629285B1 (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
US7881419B2 (en) Semiconductor device, spread spectrum clock generator and method thereof
US5202906A (en) Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
US8085101B2 (en) Spread spectrum clock generation device
JPH04364609A (ja) クロック同期のための遅延ロックループ回路
KR20010091534A (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
US7129789B2 (en) Fast locking method and apparatus for frequency synthesis
US7023945B2 (en) Method and apparatus for jitter reduction in phase locked loops
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
KR101851215B1 (ko) 분수배 주파수 합성을 위한 완전 디지털 위상-정렬 주파수 증배기
KR101765306B1 (ko) 분수형 주파수체배 지연고정루프
US6285260B1 (en) Phase-locked loop having circuit for synchronizing starting points of two counters
KR101207072B1 (ko) 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법
KR20060090909A (ko) 듀얼 루프를 가지는 위상동조기 및 그의 제어방법
KR200254032Y1 (ko) 씨디엠에이수신기의의사잡음코드제어회로
RU2329596C1 (ru) Синтезатор частот с астатическим кольцом адаптивной частотно-фазовой автоподстройки
US20050046493A1 (en) Circuit and method for faster frequency switching in a phase locked loop
KR20010102925A (ko) Ｐｌｌ 회로에 의한 주파수 발생 방법
US20020079974A1 (en) Method for tuning a PLL circuit
WO2002027938A2 (en) High resolution, low jitter frequency synthesizer
JPH10261956A (ja) クロック生成回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee