JP3121784B2 - 位相同期ループのロック検出装置 - Google Patents
位相同期ループのロック検出装置Info
- Publication number
- JP3121784B2 JP3121784B2 JP09182361A JP18236197A JP3121784B2 JP 3121784 B2 JP3121784 B2 JP 3121784B2 JP 09182361 A JP09182361 A JP 09182361A JP 18236197 A JP18236197 A JP 18236197A JP 3121784 B2 JP3121784 B2 JP 3121784B2
- Authority
- JP
- Japan
- Prior art keywords
- charging
- phase
- frequency
- current
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 34
- 230000010355 oscillation Effects 0.000 claims description 44
- 238000007599 discharging Methods 0.000 claims description 30
- 238000005086 pumping Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
電圧制御発振周波数の位相差を検出して発振周波数の位
相を決定する位相同期ループ(PLL)装置の位相ロッ
ク検出に係り、より詳細には入力基準周波数と発振周波
数との位相差によって帯域幅を多端で調整して入力基準
周波数に比例した発振周波数の位相を正確にトレーシン
グできるようにする位相同期ループのロック検出装置及
びロック検出方法に関するものである。
は周波数変調された搬送波から基底帯域(ベース バン
ド)信号を抽出するのに利用されるフィードバックルー
プとして、位相検出器と電圧制御発振器とで構成され
て、変調された入力信号と電圧制御発振器の出力信号と
の位相を比較してその出力で電圧制御発振器の周波数を
制御する。このような関係において、位相検出器の出力
電圧が入力信号の基底帯域(変調信号)に比例して得ら
れる。
装置を示すブロック構成図である。図3に図示されるよ
うに、従来の位相同期ループのロック検出装置は、入力
端子104を通して変調され入力される基準周波数(F
ref )とフィードバックされ入力される発振周波数との
位相差を比較して差信号を発生する位相検出部100
と、前記位相検出部100から検出された位相差信号に
よって電流入力端子105に入力される電流(Ipump)
の量を調整する充電ポンピング部101と、前記充電ポ
ンピング部101から供給される電流をフィルタリング
して直流制御電圧を発生するループフィルタ部102
と、前記ループフィルタ部102から提供される直流制
御電圧によって発振周波数を決定して前記位相検出部1
00にフィードバック入力させて出力端子106を通し
て出力する電圧制御発振部103とで構成されている。
プのロック検出装置において、入力端子104からの変
調された基準周波数(Fref )が入力されて、後述され
る電圧制御発振部103からの発振周波数がフィードバ
ック入力されると、位相検出部100はこの入力された
二つの信号の位相差を比較する。前記のように比較した
結果、変調された基準周波数(Fref )が電圧制御発振
部103の発振周波数より位相が先行するとアップ(U
p)信号、即ち、論理的に“1”を出力して、逆に基準
周波数(Fref )の位相が発振周波数より後行するとダ
ウン(Down)信号、即ち、論理的に“0”を発生し
て充電ポンピング部101に提供する。
相検出部100からの位相差の比較によるアップ/ダウ
ン信号、即ち、論理的な“1”と“0”によって電流入
力端子105を通して入力される電流(Ipump)の量を
調整してループフィルタ部102に提供する。即ち、位
相検出部100から入力された信号がアップ信号(論理
的に“1”)である場合は入力電流(Ipump)をそのま
まループフィルタ部102に提供して、位相検出部10
0から入力された信号がダウン信号(論理的に“0”)
である場合は入力電流(Ipump)を一定なレベルに低下
させループフィルタ部102に提供する。
相検出部100からのアップ/ダウン信号による充電ポ
ンピング部101の可変電流をフィルタリングしてそれ
による電圧を発生して、前記電圧を電圧制御発振部10
3の入力制御電圧で提供する。したがって、前記電圧制
御発振部103はループフィルタ部102から得られた
制御電圧によって発振周波数を位相検出部100にフィ
ードバック入力すると共に出力端子106を通して出力
する。
た位相差により得られた入力制御電圧によって発振周波
数を調整することにより、基準周波数(Fref )と電圧
制御発振部103との発振周波数が同一になるようにす
るトレーシングを実行する。
同期ループにおいて、電圧制御発振器から発生する発振
周波数が入力基準周波数と同一にトレーシングする状態
になるロック条件は位相同期ループシステムの帯域幅に
より変化されて、この帯域幅は位相検出部、電圧制御発
振部の順次段階の利得と充電ポンピング部の出力電流で
調整可能であるが、位相同期ループシステムが一次又は
二次で多端連結されたシステムである時、その帯域幅W
は、
位相同期ループシステムの場合においては、充電ポンピ
ング部の電流が固定され帯域幅が広い場合には速いトレ
ーシングが可能であるが周波数ジッタ阻止の効果が低下
されて、帯域幅が狭い場合には、逆に速いトレーシング
が困難で同期状態の損失が発生しやすくなり、また、充
電ポンピング部の大きい電流入力による電力の消耗が発
生する問題点があった。
術の問題点を解決すべくなされたもので、その第一の目
的は位相同期ループシステムの周波数特性を制御して速
いロック検出と周波数変動の阻止の効果が得られる位相
同期ループのロック検出装置及び検出方法を提供するこ
とである。本発明の第二の目的は、位相同期ループシス
テムの多端構成の時にそれによる帯域幅を可変調整して
アンロック状態での速いトレーシングとロック状態での
ジッタ阻止の効果及びスイッチング時に発生する同期損
失を改善することである。
ステムでの速いトレーシングができるように簡単な回路
を接目して帯域幅を可変調整することである。本発明の
第四の目的は、充電ポンピング部の大きい電流入力によ
る電力消耗を減少させることである。
の本発明の第一の好ましい特徴によると、本発明の位相
同期ループのロック検出装置は、入力周波数と電圧制御
発振器の発振周波数との位相差を検出して電圧制御発振
器の出力発振周波数の位相を決定する位相同期ループに
おいて、入力基準周波数とフィードバックされた発振周
波数との位相差を比較して得られたアップ/ダウン信号
によって各々相違する値で充電及び放電動作を選択的に
実行してその充電及び放電動作に応じて充電された充電
値を基準周波数の1周期のK倍以上になる時点で比較し
て、その比較して得られた値で前記基準周波数に対して
所定の値で分周して得られた値を制御してNビットの大
きさを持つロック状態情報信号を生成する多端検出手段
と、前記多端検出手段から得られたロック状態情報信号
によって充電ポンピング手段の入力電流を決定して帯域
幅を調整する電流制御手段とで構成される。
発明の位相同期ループのロック検出装置は、入力周波数
と電圧制御発振器の発振周波数との位相差を検出して電
圧制御発振器の出力発振周波数の位相を決定する位相同
期ループにおいて、入力基準周波数と発振周波数との位
相差を比較して得られたアップ/ダウン信号の区間の間
選択的に充電及び放電動作を実行して、そのアップ/ダ
ウン時間の間充電された電圧を前記基準周波数の1周期
の4倍になる時点で設定電圧と比較して、その比較値で
前記基準周波数に対して4分周され得られた値を減少及
び増加させNビットの大きさを持つロック状態情報信号
を生成する多端検出手段と、前記多端検出手段から得ら
れたロック状態情報信号によって充電ポンピング手段の
入力電流を多端で決定して帯域幅を可変調整する電流制
御手段とで構成される。
または二次で多端構成する時、それによるポンピング手
段の入力電流を多端検出手段及び電流制御手段を通して
決定することにより、帯域幅が調整されアンロック状態
での速いトレーシングとロック状態でのジッタ阻止の効
果及びスイッチング時に発生する同期損失と充電ポンピ
ング部の大きい入力電流による電力消耗が減少する。
発明の位相同期ループのロック検出方法は、入力周波数
と電圧制御発振器の発振周波数との位相差を検出して電
圧制御発振器の出力発振周波数の位相を決定する位相同
期ループのロック検出方法において、入力基準周波数と
フイードバックされた発振周波数との位相差を比較して
得られたアップ/ダウン信号の区間の間各々選択的に充
電及び放電動作を実行して基準周波数の1周期の4倍以
上になる時点で前記充電値を設定基準値と比較して、前
記比較値によって前記基準周波数に対して4分周して得
られた値を加減して、前記基準周波数に対する加減値に
よって充電ポンピング手段の入力電流を決定して帯域幅
を可変調整する段階とで行われる。
好ましい実施形態について詳細に説明する。図1は本発
明による位相同期ループのロック検出装置の実施例を示
す構成図である。図示されるように、本発明の位相同期
ループのロック検出装置は、入力端子204を通して変
調され入力される基準周波数(Fref )とフィードバッ
クされ入力される発振周波数との位相差を比較してアッ
プ/ダウン信号を発生する位相検出部200と、前記位
相検出部200から位相差によって発生されたアップ/
ダウン信号により選択的に充電及び放電動作を実行して
前記基準周波数の4倍になる時点で比較して、その比較
値で前記入力端子204から入力される基準周波数(F
ref )に対して4分周した値を制御してNビットの大き
さを持つロック状態情報信号を生成する多端検出部20
7と、前記多端検出部207から生成されたNビットの
大きさを持つロック状態情報信号によってポンピング入
力電流を決定して出力端子205を通して出力する電流
制御部208と、前記電流制御部208の制御によって
入力される電流を調整する充電ポンピング部201と、
前記充電ポンピング部201から供給される電流をフィ
ルタリングして直流制御電圧を発生するループフィルタ
部202と、前記ループフィルタ部202から提供され
る直流制御電圧によって発振周波数を決定して前記位相
検出部200にフィードバック入力させる電圧制御発振
部203とで構成される。
検出部200からの位相差の検出によるアップ/ダウン
信号により同期して第一制御信号(Tch)と第二制御
信号(Tdisch)と第三制御信号(SC)を発生し
て、入力端子204を通して入力される基準周波数(F
ref )を4分周して出力する制御信号発生部300と、
前記制御信号発生部300から発生された第一制御信号
(Tch)により第一スイッチ301bをスイッチング
して充電電流源301aの充電電流を供給して、第二制
御信号(Tdisch)により第二スイッチ301cを
スイッチングして放電電流源301dの放電電流を放電
させる充放電制御部301と、前記充放電制御部301
から供給された充電電流を入力スイッチング切換信号に
より選択的に充電値を相違させて充電してその充電電流
を前記第二スイッチ301cを通して放電させる充放電
部304と、前記充放電部304の充電電圧によって前
記制御信号発生部300からの基準周波数(Fref )に
対して4分周され入力されるクロックを加減してNビッ
トの大きさを持つロック状態情報信号を電流制御部20
8に提供する帯域変換制御部302と、前記帯域変換部
302から提供されるNビットの大きさを持つロック状
態情報信号を多重化して前記充放電部304を選択的に
制御する多重化部303と、前記位相同期ループシステ
ムの電源が遮断された時に前記制御信号発生部300か
ら発生された第三制御信号(SC)により前記充放電部
304に充電された電圧を全て放電させ初期化する放電
スイッチ305と、前記位相検出部200からのアップ
/ダウン信号を論理和して制御信号発生部300に提供
する論理和素子306とで構成される。
4は、前記充放電制御部301に並列接続され前記多重
化部303で多重化された値によって第1〜第m個の切
換スイッチ(S1 〜Sm )を選択的に切換させるスイッ
チアレー(Switch Array)部304aと、
前記スイッチアレー部304aの第1〜第m個の切換ス
イッチ(S1 〜Sm )に各々接続され選択された第1〜
第m個のキャパシタンス(Capacitance:C
1 〜Cm )に充電するキャパシタンスアレー部304b
とを含む。
充放電部304に充電された充電電流と設定された基準
電流とを比較してその結果値を出力する比較器302a
と、前記302aから得られた結果値によって前記制御
信号発生部300から4分周され入力されるクロックを
加減計数してNビットの大きさを持つロック状態情報信
号を発生するクロック計数部302bとを含む。
施形態について図1および図2を参照して具体的に説明
すると次のようになる。まず、前述のように、入力端子
204から変調された基準周波数(Fref )が入力され
て電圧制御発振部203からの発振周波数がフィードバ
ック入力されると、位相検出部200は、前記入力され
た二つの信号の位相差を比較して変調された基準周波数
(Fref )が電圧制御発振部203の発振周波数より位
相が先行すると論理的に“1”の値を持つアップ信号
(UP)を出力して、逆に基準周波数(Fref )の位相
が発振周波数より後行すると論理的に“0”の値を持つ
ダウン信号(DN)を発生して充電ポンピング部201
と多端検出部207に提供する。
0から入力されるアップ/ダウン信号(UP/DN)と
前記入力端子204から入力される変調された基準周波
数を参照してNビットの大きさを持つロック状態情報信
号を発生して電流制御部208によって充電ポンピング
部201の入力電流を決定するようにすることにより、
位相同期ループシステムの帯域幅を制御する。
る。まず、入力端子204からの変調された基準周波数
(Fref )が多端検出部207の制御信号発生部300
に入力されて位相検出部200から位相差の検出による
アップ/ダウン信号(UP/DN)が多端検出部207
の論理和素子306を通して論理和され制御信号発生部
300に入力されると、制御信号発生部300は前記入
力された基準周波数(Fref )を1/Kで分周して、好
ましくは、4分周して、帯域変換制御部302に提供し
て、前記論理和素子306を通して論理和され入力され
る合信号により第一制御信号(Tch)及び第二制御信
号(Tdisch)を発生する。
(High)信号が入力されると、制御信号発生部30
0はそのハイ信号を維持する区間の間充電信号である第
一制御信号(Tch)を発生して、論理和素子306か
ら論理的なロー(Low)信号が入力されると、制御信
号発生部300はロー信号を維持する区間の間放電信号
である第二制御信号(Tdisch)を発生するように
なる。
比較した結果、基準周波数(Fref)の位相が電圧制御
発振部203の位相より先行する場合は、前記制御信号
発生部300は論理和素子306から入力される論理的
なハイ信号により充電信号である第一制御信号(Tc
h)を発生して充放電制御部301の第一スイッチ30
1bを通して充放電部304に電流を充電する。
した結果、基準周波数(Fref )の位相が電圧制御発振
部203の発振周波数の位相より後行する場合は、制御
信号発生部300は論理和素子306から入力される論
理的なロー信号により放電信号である第二制御信号(T
disch)を発生して充放電制御部301の第二スイ
ッチ301cを通して充放電部304に充電された電流
を放電する。
チ301b及び第二スイッチ301cは同時に導通され
ず二つの中でいずれか一つのスイッチが導通されると、
他の一つのスイッチは遮断された状態になる。従って、
充放電制御部301の第一スイッチ301bが導通され
ると第二スイッチ301cは遮断されるから、充電電流
源301aから供給される電流が後述される多重化部3
03により選択的にスイッチングされたスイッチアレー
部304aの第1〜第mの切換スイッチ(S1 〜Sm )
の中で該当スイッチを通してこれに直列接続されたキャ
パシタアレー部304bの該当する第1〜第mキャパシ
タ(C1 〜Cm )に第一制御信号(Tch)区間の間急
速に充電される。
ッチ301cが導通されると、第一スイッチ301bは
遮断されるから、前記m個のキャパシタ(C1 〜Cm )
の中で該当するキャパシタに充電された電流が第二制御
信号(Idisch)区間の間スイッチアレー部304
aの該当スイッチと放電電流源301dを通してゆっく
り放電される。
維持させるため、後述される帯域変換制御部302のク
ロック計数部302bから周期的に入力される計数値を
多重化して前記の充放電部304のm個の切換スイッチ
(S1 〜Sm )を選択的にスイッチングさせ比較器30
2aに供給される充放電部304の充電電圧を制御する
ようになる。
i2)は次の式1のような関係を持つ。 Vi1=Tch×Ich/Ci (1) ここで、Tchは論理和素子306で論理和された信号
のハイ区間の時間であり、Ciは多重化部303で選択
したキャパシタアレー部304bの等価キャパシタンス
であり、Ichは該当キャパシタの放電電流である。
で表わされる。 Vi2=−Tdisch×Idisch/Ci (2) ここで、Tdischは論理和素子306で論理和され
た信号のロー区間の時間であり、Ciは多重化部303
で選択したキャパシタアレー部304bの等価キャパシ
タンスであり、Idischは該当キャパシタの放電電
流である。
のキャパシタンス(C1 〜Cm )に充電された電圧は多
重化部303により選択されたm個の切換スイッチ(S
1 〜Sm )の中で該当切換スイッチを通して帯域変換制
御部302に提供される。前記帯域変換制御部302
は、充電電圧と設定電圧を比較する比較器302aと、
その比較値によって制御信号発生部300で分周され入
力されるクロックをアップ/ダウン計数するクロック計
数部302bとを含んで、前記充放電部304から提供
された充電電圧によって前記制御信号発生部300から
の基準周波数(Fref )に対して1/K分周、即ち、4
分周され入力されるクロックを加減してNビットの大き
さを持つロック状態情報信号を生成するようになる。
04のキャパシタアレー部304bに充電された電圧と
ロック状態を維持するため自体に設定された基準電圧を
基準周波数(Fref )のK倍になる時点、即ち、4倍に
なる時点で比較して基準電圧が充電電圧より高いと論理
的なロー信号をクロック計数部302bに提供して、基
準電圧が充電電圧より低いと論理的なハイ信号をクロッ
ク計数部302bに提供する。
(Fref )の4倍になる時点で比較する理由は、前記制
御信号発生部300で4分周されたクロックと同期を一
致させるためである。次に、前記クロック計数部302
bは比較器302aから入力された信号がハイ状態であ
る場合、即ち、電圧制御発振部203の発振周波数と変
調された基準周波数(Fref )の位相が同期されなかっ
た場合(アンロック状態である場合)には、前記制御信
号発生部300で4分周され入力されるクロックをアッ
プ計数してNビットの大きさを持つアンロック状態情報
信号を電流制御部208及び多重化部303に提供す
る。
信号がロー信号である場合は、即ち、発振周波数と基準
周波数(Fref )との位相が同期される場合(ロック状
態である場合)には、制御信号発生部300で4分周さ
れたクロックをダウン計数してNビットの大きさを持つ
ロック状態情報信号を多重化部303に提供して充放電
部304の該当切換スイッチを制御すると同時に電流制
御部208に提供する。
数部302bから入力されるNビットの大きさを持つ情
報信号アンロック状態である場合、前記切換スイッチア
レー部304aを制御して比較器302aに多量の充電
電流を供給することにより、その充電電流によるクロッ
ク計数部302bのアップ計数により充電ポンピング部
201の入力電流を増加させる。
ク状態である場合、即ち、クロック計数部302bでク
ロック計数値が増加され入力されると、充電ポンピング
部201に入力される電流を増加させ位相同期ループシ
ステムの帯域幅を増加させて、ロック状態である場合、
即ち、クロック計数部302bでクロック計数値が減少
され入力されると、充電ポンピング部201に入力され
る電流を減少させ位相同期ループシステムの帯域幅を減
少させる。
加によって速いトレーシングが行われて、ロック状態で
は帯域幅の減少による雑音が除去されるだけではなく充
電ポンピング部201に提供される大きい電流による電
力消耗も減少される。また、図2の符号305は放電ス
イッチとして、位相同期ループシステムの電源が遮断さ
れた時、キャパシタアレー部304bのキャパシタンス
の特性により充電は速く放電は遅く行われ、結果的に、
第二スイッチ301cが導通されてもキャパシタンスア
レー部304に充電された電流が完全に放電されなくな
る。
断時に制御信号発生部300から提供される第三制御信
号SCにより導通されキャパシタアレー部304bの充
電電流を急速に放電させる。
期ループシステムが一次または二次の多端に構成されて
もそれによる充電ポンピング部201の入力電流を多端
検出部207及び電流制御部208を通して決定するこ
とにより、帯域幅が調整されアンロック状態で速いトレ
ーシングが行われて、ロック状態ではスイッチング時発
生する同期損失と充電ポンピング部201の大きい電流
の入力による電力消耗が減少されて、ジッタ阻止の効果
がある。
な思想か望みから個別的に理解されてはならず、本発明
の範囲と精神を逸脱しない範囲内で当該発明により多様
に変形または添加が可能である。
の実施形態を示す構成図である。
ある。
ブロック構成図である。
Claims (12)
- 【請求項1】 入力周波数と電圧制御発振器の発振器周
波数の位相差を検出して電圧制御発振器の出力発振周波
数の位相を決定する位相同期ループにおいて、 前記入力基準周波数とフィードバックされた発振周波数
との位相差を比べて得られた論理的なアップ・ダウン信
号によって相違する値で充電及び放電動作を選択的に実
行して、その充電及び放電動作に応じて充電された充電
値を基準周波数の1周期のK(Kは偶数)倍になる時点
で設定値と比較した結果値で前記基準周波数に対してK
(Kは偶数)分周され得られた値を制御してNビットの
大きさを持つロック状態の情報信号を生成する多端検出
手段と、 前記多端検出手段から得られたロック状態の情報信号に
よって充電ポンピング手段の入力電流を決定して帯域幅
を可変する電流制御手段とを含むことを特徴とする位相
同期ループのロック検出装置。 - 【請求項2】 前記多端検出手段は、前記位相差による
アップ・ダウン信号によって同期して第一〜第三制御信
号を発生して入力基準周波数をK分周して出力する制御
信号発生手段と、 前記制御信号発生手段の二つの制御信号によって選択的
にスイッチングされ電流の充電及び放電を制御する充放
電制御手段と、 前記充放電制御手段から供給された充電電流をNビット
のロック状態情報信号によって選択的に充電してその充
電電流を前記充放電制御手段を通して放電する充放電手
段と、 前記充放電手段の充電電圧によって前記制御信号発生手
段からの基準周波数に対してK分周され入力されるクロ
ックを増減してNビットの大きさを持つロック状態情報
を前記電流制御手段に供給する帯域変換制御手段と、 前記Nビットの大きさを持つロック状態情報信号を多重
化して前記充放電手段を選択的に制御する多重化手段と
で構成されることを特徴とする請求項1記載の位相同期
ループのロック検出装置。 - 【請求項3】 前記充放電制御手段は、前記制御信号発
生手段から得られたいずれか一つの制御信号によりスイ
ッチングされ充電電流を供給する第一スイッチと、 前記制御信号発生手段から得られた他の一つの制御信号
により充放電手段の充電電流を放電させる第二スイッチ
とで構成されることを特徴とする請求項2記載の位相同
期ループのロック検出装置。 - 【請求項4】 前記充放電手段は、前記多重化手段から
提供されるNビットのロック状態の情報信号によって選
択的にスイッチングされる少なくとも二つ以上のスイッ
チを持つスイッチアレー部と、 前記スイッチアレー部に直列接続され電流を充電する少
なくとも二つ以上のキャパシタを持つキャパシタアレー
部とで構成されることを特徴とする請求項2記載の位相
同期ループのロック検出装置。 - 【請求項5】 前記帯域変換手段は、前記充放電手段の
充電電圧と設定基準電圧とを比較する比較器と、 前記比較器の結果値によって制御信号発生手段の分周さ
れたクロックをアップ・ダウン計数してNビットのロッ
ク状態情報信号を生成するクロック計数手段とで構成さ
れることを特徴とする請求項2記載の位相同期ループの
ロック検出装置。 - 【請求項6】 前記スイッチアレー部のスイッチは、前
記Nビットに対応する個数になることを特徴とする請求
項4記載の位相同期ループのロック検出装置。 - 【請求項7】 前記位相差の検出による論理的なアップ
・ダウン信号を論理和して第一及び第二制御信号の発生
基準値として制御信号発生手段に提供する論理和素子を
さらに含むことを特徴とする請求項1記載の位相同期ル
ープのロック検出装置。 - 【請求項8】 前記位相同期ループシステムの電源が遮
断された時、前記制御信号発生手段の第三制御信号によ
ってスイッチングされ充放電手段の充電電流を急速放電
させることを特徴とする請求項1記載の位相同期ループ
のロック検出装置。 - 【請求項9】 前記充放電手段に充電される電圧は下記
の式、 Δi1=Tch×Ich/Ci ここで、Δi1は充放電手段に充電される電圧、Tch
はアップ・ダウン信号を論理和した信号のハイ区間の時
間、Ciは多重化手段でキャパシタアレー部を選択した
等価キャパシタンス、Ichは選択されたキャパシタの
充電電流である、を満たすことを特徴とする請求項1又
は請求項2記載の位相同期ループのロック検出装置。 - 【請求項10】 前記充放電手段の放電電圧は下記の
式、 Δi2=−Tdisch×Idisch/Ci ここで、Δi2は充放電手段の放電電圧、Tdisch
はアップ・ダウン信号を論理和した信号のロー区間の時
間、Ciは多重化手段でキャパシタアレー部を選択した
等価キャパシタンス、Idischは選択されたキャパ
シタの放電電流である、を満たすことを特徴とする請求
項1又は請求項2記載の位相同期ループのロック検出装
置。 - 【請求項11】 入力周波数と電圧制御発振器の発振周
波数との位相差を検出して電圧制御発振器の出力発振周
波数の位相を決定する位相同期ループのロック検出方法
において、 前記入力基準周波数とフィードバックされた発振周波数
との位相差を比べて得られたアップ・ダウン信号の区間
の間に各々選択的に充電及び放電動作を実行して基準周
波数の1周期のK倍以上になる時点で前記充電値を設定
基準値と比較する段階と、 前記比較値によって前記基準周波数に対してK分周して
得られた値を増減する段階と、 前記基準周波数に対する加減値を持って充電ポンピング
手段の入力電流を決定して帯域幅を可変調整する段階と
で行われることを特徴とする位相同期ループのロック検
出方法。 - 【請求項12】 入力周波数と電圧制御発振器の発振器
周波数との位相差を検出して電圧制御発振器の出力発振
周波数の位相を決定する位相同期ループにおいて、 前記入力基準周波数と発振周波数との位相差を比べて得
られたアップ・ダウン信号の区間の間に選択的に充電及
び放電動作を実行して、そのアップ・ダウン時間の間充
電された電圧を前記基準周波数の1周期の4倍になる時
点で設定基準電圧と比較してその比較値で前記基準周波
数に対して4分周して得られた値を増減させNビットの
大きさを持つロック状態情報信号を生成する多端検出手
段と、 前記多端検出手段から得られたロック状態情報信号によ
って充電ポンピング手段の入力電流を多端で決定して帯
域幅を増減する電流制御手段とを含むことを特徴とする
位相同期ループのロック検出装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR44364/1996 | 1996-10-07 | ||
KR1019960044364A KR100224577B1 (ko) | 1996-10-07 | 1996-10-07 | 위상동기루프의 록 검출장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126260A JPH10126260A (ja) | 1998-05-15 |
JP3121784B2 true JP3121784B2 (ja) | 2001-01-09 |
Family
ID=19476486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09182361A Expired - Fee Related JP3121784B2 (ja) | 1996-10-07 | 1997-07-08 | 位相同期ループのロック検出装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6226339B1 (ja) |
JP (1) | JP3121784B2 (ja) |
KR (1) | KR100224577B1 (ja) |
CN (1) | CN1101085C (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100284780B1 (ko) * | 1998-04-20 | 2001-03-15 | 윤종용 | 위상 동기 루프 회로의 위상 락 검출 회로 |
KR100552056B1 (ko) * | 1998-12-21 | 2006-06-29 | 삼성전자주식회사 | 반도체 장치의 위상 동기 루프 회로 |
US6433596B1 (en) * | 1999-07-02 | 2002-08-13 | Peter R. Bossard | Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits |
AU2002240163A1 (en) | 2001-01-26 | 2002-08-06 | John George Maneatis | Phase-locked loop with conditioned charge pump output |
JP2002290233A (ja) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Pll回路のモード切替方法及びpll回路のモード制御回路 |
US20040135640A1 (en) * | 2002-01-28 | 2004-07-15 | Maneatis John G. | Phase-locked loop with conditioned charge pump output |
KR100532415B1 (ko) | 2003-01-10 | 2005-12-02 | 삼성전자주식회사 | 돌발지터 정보를 차단할 수 있는 동기루프 회로 및 이의돌발지터 정보 차단방법 |
KR100510523B1 (ko) * | 2003-03-13 | 2005-08-26 | 삼성전자주식회사 | 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법 |
KR100658172B1 (ko) * | 2004-04-20 | 2006-12-15 | 매그나칩 반도체 유한회사 | 디지털 필터를 이용한 동기 검출 회로 |
KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
JP4176705B2 (ja) * | 2004-12-02 | 2008-11-05 | シャープ株式会社 | Pll回路 |
KR100677741B1 (ko) * | 2005-03-07 | 2007-02-02 | 삼성전자주식회사 | 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스 |
KR100806585B1 (ko) | 2006-08-11 | 2008-02-28 | (주)카이로넷 | 위상고정 주파수 합성회로 및 방법 |
KR100849211B1 (ko) | 2006-10-04 | 2008-07-31 | 삼성전자주식회사 | 락 감지부를 구비하는 주파수 조절기 및 주파수 조절 방법 |
KR100817081B1 (ko) | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
US7649421B2 (en) * | 2007-06-19 | 2010-01-19 | Harris Stratex Networks Operating Corporation | Quality of phase lock and loss of lock detector |
US7880554B2 (en) * | 2009-02-03 | 2011-02-01 | Qualcomm Incorporated | Periodic timing jitter reduction in oscillatory systems |
US9041474B2 (en) * | 2013-08-30 | 2015-05-26 | Advanced Micro Devices, Inc. | Phase locked loop with bandwidth control |
DE102014210747B4 (de) * | 2014-02-12 | 2023-11-16 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Phasenregelschleife mit Varaktor in Mikrosystemtechnik |
US10866269B2 (en) * | 2017-11-16 | 2020-12-15 | Microchip Technology Incorporated | Fast frequency calculator |
CN111222294A (zh) * | 2018-11-23 | 2020-06-02 | 深圳市中兴微电子技术有限公司 | 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置 |
US10931203B2 (en) * | 2018-12-13 | 2021-02-23 | Power Integrations, Inc. | Synchronizing multiple controllers in a power converter |
CN112865791B (zh) * | 2021-01-11 | 2024-01-23 | 星宸科技股份有限公司 | 频率产生器装置、图像处理芯片以及频率信号校正方法 |
CN113082502B (zh) * | 2021-04-06 | 2022-10-04 | 武汉光燚激光科技有限公司 | 超声波皮肤治疗仪 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4787097A (en) * | 1987-02-11 | 1988-11-22 | International Business Machines Corporation | NRZ phase-locked loop circuit with associated monitor and recovery circuitry |
US5077529A (en) * | 1989-07-19 | 1991-12-31 | Level One Communications, Inc. | Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter |
US5208546A (en) * | 1991-08-21 | 1993-05-04 | At&T Bell Laboratories | Adaptive charge pump for phase-locked loops |
TW281830B (ja) * | 1994-07-28 | 1996-07-21 | Nippon Bickter Kk | |
US5479458A (en) * | 1994-10-05 | 1995-12-26 | Tanaka; Yoshiaki | Digital phase shifter including 1/N for phase detect and subsequent VCO adjust |
-
1996
- 1996-10-07 KR KR1019960044364A patent/KR100224577B1/ko not_active IP Right Cessation
-
1997
- 1997-07-08 JP JP09182361A patent/JP3121784B2/ja not_active Expired - Fee Related
- 1997-10-07 CN CN97120038A patent/CN1101085C/zh not_active Expired - Fee Related
- 1997-10-07 US US08/946,193 patent/US6226339B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980026040A (ko) | 1998-07-15 |
JPH10126260A (ja) | 1998-05-15 |
CN1101085C (zh) | 2003-02-05 |
KR100224577B1 (ko) | 1999-10-15 |
CN1180961A (zh) | 1998-05-06 |
US6226339B1 (en) | 2001-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3121784B2 (ja) | 位相同期ループのロック検出装置 | |
KR970006195B1 (ko) | 위상동기회로 | |
EP0777333B1 (en) | Power saving PLL circuit | |
US5208546A (en) | Adaptive charge pump for phase-locked loops | |
US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
EP0453280B1 (en) | PLL frequency synthesizer | |
US6667663B2 (en) | Phase locked loop circuit | |
EP0910170A2 (en) | Self-calibrating phase-lock loop | |
EP1164701B1 (en) | Fractional-N-PLL frequency synthesizer and phase error canceling method therefor | |
KR100421411B1 (ko) | 클록 신호 재생 장치 | |
JPH04364609A (ja) | クロック同期のための遅延ロックループ回路 | |
KR20120032951A (ko) | 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법 | |
WO2002076009A1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
US4689577A (en) | Circuit for synchronizing an oscillator to a pulse train | |
US7023945B2 (en) | Method and apparatus for jitter reduction in phase locked loops | |
US5335018A (en) | Digital phase-locked loop | |
US7595698B2 (en) | PLL lock time reduction | |
JPS5957530A (ja) | 位相同期回路 | |
KR20050012598A (ko) | 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 | |
KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
US7471126B2 (en) | Phase locked loop utilizing frequency folding | |
JP3097080B2 (ja) | 位相同期ループ回路 | |
JP2909653B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |