CN1101085C - 用于检测锁相环中锁相的系统和方法 - Google Patents

用于检测锁相环中锁相的系统和方法 Download PDF

Info

Publication number
CN1101085C
CN1101085C CN97120038A CN97120038A CN1101085C CN 1101085 C CN1101085 C CN 1101085C CN 97120038 A CN97120038 A CN 97120038A CN 97120038 A CN97120038 A CN 97120038A CN 1101085 C CN1101085 C CN 1101085C
Authority
CN
China
Prior art keywords
phase
control
discharge
charge
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97120038A
Other languages
English (en)
Other versions
CN1180961A (zh
Inventor
南哲
A·N·科冈诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1180961A publication Critical patent/CN1180961A/zh
Application granted granted Critical
Publication of CN1101085C publication Critical patent/CN1101085C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种在锁相环中检测锁相的系统和方法，它通过检测压控振荡器频率的相位来确定振荡频率的相位，该系统包括多重检测电路，通过比较所说输入参考频率和所说反馈振荡频率的相位差，以获得逻辑高/低信号，该信号用来在高/低间隔期间选择地进行充电和放电，在该电压处于参考频率的K倍时，比较设置的参考频率，然后通过所说参考频率除以4的值获得的值增加或减少以产生具有N比特长度的锁定的信息信号，并包括电流控制器，按照信息信号确定充电激励器的输入电流。

Description

用于检测锁相环中锁相 的系统和方法
                          技术领域
本发明涉及用于检测锁相环中锁相的系统，它通过检测压控振荡器频率的相位来确定振荡频率的相位，更具体地，涉及到其检测方法，其中，按照输入参考频率与振荡频率的相位差别，以多重步骤来调整带宽，使振荡频率与输入的参考频率保持精确同相。
                           背景技术
通常，PLL系统是一个反馈环，它用来从载波频率中提取基带信号，该PLL系统基本上包括了相位检波器和压控振荡器，其将输入的载波信号与压控振荡器的输出进行相位差别的比较，用该相位差控制压控振荡器的频率，使相位检波器的输出电压获得具有与输入信号基带相同的值。
图1是常规PLL的锁相检测系统的方框图。
按照图1，参考频率(Fref)通过输入端104接收以使获得一振荡频率。该振荡频率被反馈到相位检波器100，它比较这两个频率之间的相位差别以产生差别信号。按照由相位检波器100检测的相位差别信号，充电激励器101控制输入到电流输入端105的电流量(Ipump)。环滤波装置102在滤波由所说充电激励器(charging pump)101提供的电流后产生DC控制电压。按照来自所说环滤波装置的DC控制电压，压控振荡器103确定振荡频率，它然后被反馈到所说相位检波器。振荡频率最终通过输出端106输出。
以上述方式形成的PLL的常规锁相检测器(lock detector)接收从输入端104来的参考频率被变化的载波，和压控振荡器103的振荡频率。相位检波器100比较两个信号间的相位差别。
下面具体地描述压控振荡器103。在比较上述两个信号之后，如果参考频率的相位领先于压控振荡器103输出的振荡频率，那么将输出理想值为“1”的“高”(“up”)信号。另一方面，如果参考频率的相位滞后于压控振荡器103输出的振荡频率，那么将输出理想值为“0”的“低”(“down”)信号到充电激励器101。按照相位检波器100发出的“高/低”(1/0)信号，充电激励器101控制电流量(Ipump)，它是通过电流输入端105输入的。该控制电压然后提供到环滤波器102。
换句话说，如果接收“高”信号，那么输入电流(Ipump)将不改变地被提供到环滤波器102。可是如果接收到“低”信号，那么在电流电平被减少某个量之后输入电流(Ipump)被提供到环滤波器102。环滤波器102对来自充电激励器101的变化的电流进行滤波，以产生要发送到压控振荡器103的对应电压。
另外，利用控制电压，压控振荡器改变发送到相位检波器100的振荡频率，并最终通过输出端106输出。因此，由于振荡频率由输入控制电压控制，追踪过程开始，以使参考频率(Fref)和压控振荡器(103)的振荡频率精确同相。
在常规系统中，当上述两个频率精确同相时出现的锁相状态总是取决于PLL系统的带宽。从相位检波器到压控振荡器可顺序地控制带宽或通过充电激励器的输出电流来控制带宽。可是，如果PLL系统与多重电路连接，那么带宽(W)将具有这样的关系 W = I pump .
因此，由于在充电激励器中包含电流，当常规系统含有宽的带宽时迅速跟踪是可能的。可是防止频率抖动的能力减弱。另一方面，反过来，当带宽窄时，迅速跟踪就很困难，锁相状态就容易丢失。而且，由于充电激励器引起的大量输入电流，不得不消耗大量电压。
                          发明内容
本发明的目的是为了解决锁相检测系统中的上述问题，提供一种锁相检测系统以及PLL方法，它以迅速的锁相检测来控制系统的频率特性并获得阻止频率抖动的最大效果。
本发明的另一个目的是在多重电路情况下通过控制带宽的变化来提供在未锁相状态下的迅速跟踪。而且，在锁相状态可恢复由于抖动和切换引起的同步丢失。另外，本发明将提供简单的电路，它简化了带宽变化的控制，以迅速跟踪。
本发明最后的目的是减少由于充电激励器引起的大量电流所造成的电压消耗。
为了完成本发明的目的，提供了一种在锁相环中检测锁相的系统，它检测输入频率和压控振荡器的反馈振荡频率之间的相位差来确定所说压控振荡器输出的振荡频率的相位，所述系统包括：a)多重检测电路，它比较所说输入参考频率和所说反馈振荡频率之间的相位差，以获得逻辑高/低信号，用以按照差值选择性地进行充电/放电过程，直到一电压处于参考频率电压的K倍，其中K为偶数整数，在被控制之前在设定值和K倍于参考频率的输出值之间进行另一次比较，以产生具有N比特长度的锁定的信息信号；b)电流控制器，按照来自所说多重检测装置的锁定的信息信号确定充电激励器的输入电流，以改变带宽，其中，所说多重检测电路包括：a1)控制信号发生器，它基于所述高/低信号而产生多个控制信号，并且通过用K，该K为偶数整数，去除输入的参考频率来产生用于计算时钟的一个控制信号；a2)充电/放电控制器，它接收由所说控制信号发生器产生的所述多个控制信号以便选择性地接通用以控制电流的充电/放电的开关；a3)充电/放电装置，它按照所说具有N比特的锁定的信息信号选择性地用所说充电/放电控制器提供的充电电流充电，并通过所说充电/放电控制器对已充电的电流放电；a4)带宽转换控制器，它加入来自于所说控制信号发生器的通过用K去除参考频率而计算的时钟到所述具有N比特的锁定的信息信号，以提供到电流控制器，其中K为偶数整数；和a5)多路复用器，它组合锁定的信息信号，以选择性地控制所说充电/放电控制器。
按照本发明，还提供了一种在锁相环中检测锁相的方法，它通过检测输入频率和压控振荡器的所说振荡频率之间的相位差来确定所说压控振荡器的输出振荡频率的相位，所述方法包括步骤：a)比较所说输入频率和所说输出振荡频率的相位差，以获得高/低信号，当所说充电值大于所说的设定置时，用以按照差值选择性地进行充电/放电过程，直到一电压处于参考频率电压的K倍，其中K为偶数整数，在被控制之前在设定值和K倍于参考频率的输出值之间进行另一次比较，以产生具有N比特长度的锁定的信息信号；b)按照所说锁定的信息信号确定充电激励器的输入电流，以改变带宽，其中，所述步骤a)包括下列子步骤：a1)基于所述高/低信号产生多个控制信号，并且通过用K，该K为偶数整数，去除输入的参考频率来产生用于计算时钟的一个控制信号；a2)根据在所述步骤a1)中产生的多个控制信号，选择性地接通用以控制电流的充电/放电的开关；a3)按照所说具有N比特的锁定的信息信号，选择性地进行充电/放电操作；a4)将在所述步骤a1)中通过用K去除参考频率而计算的一个时钟加入到所述具有N比特的锁定的信息信号，其中K为偶数整数；和a5)组合锁定的信息信号，以选择性地控制所说充电/放电操作。
按照实施例，一个PLL的锁相检测系统，它通过检测振荡器的相位差来确定压控振荡器的输出振荡频率的相位，其包括多重检测电路。该多重检测电路比较输入参考频率(Fref)和反馈振荡频率的相位差，以获得高/低信号。按照该信号借助于各个差值充电和放电被选择地进行。一旦一个电压处在参考频率的K倍，该两个频率被再次比较，以获得一值。然后该获得的值替代设定的值，以控制参考频率的值。结果，在锁相状态产生了具有N比特长度的信息信号。为了使用由多重检测电路产生的信息信号包括了电流控制器。按照该信息信号(informational signal)，充电激励器的输入电流被确定以控制带宽。
按照另一个实施例，PLL的锁相检测装置通过检测振荡器的相位差来确定压控振荡器的输出振荡频率的相位，该装置包括多重检测电路。该多重检测电路比较输入参考频率(Fref)和反馈振荡频率之间的相位差以获得高/低信号。在接收该信号的间隔期间，充电或放电过程被选择地进行。一旦一电压处在参考频率的4倍，该电压与设定电压比较以获得一个作为标准的值，以确定是增加还是减少该获得的值。结果在锁相状态产生了具有N比特长度的信息信号。也包括电流控制器以使用由多重检测电路产生的信息信号。按照该信息信号，在多重步骤中确定充电激励器的输入电流，以控制带宽的变化。
结果，如果PLL由多重检测电路(即第一或第二检测电路)组成，通过多重检测电路和电流控制器来确定对应的充电激励器的输入电流。因此，带宽可被控制以使在未锁相状态，迅速跟踪是可能的，并且在锁相状态，可以减少由于抖动和切换引起的相位丢失。最后，可减少由于输入到充电激励器中大量电流引起的大电流消耗。
按照另一个实施例，PLL的锁相检测方法，它通过检测振荡器的相位差来确定压控振荡器的输出振荡频率的相位，包括以下步骤，首先，输入的参考频率与反馈的振荡频率进行相位差的比较，以获得高/低信号。在获得高/低信号出现的间隔期间，充电或放电被选择地进行，直到充电值至少为参考频率的4倍，以被再次比较。按照该已比较的值，通过用4除参考频率而使获得的值被减小。最后，利用被减小的值，来确定充电激励器的输入电流，以变化地控制带宽。
                             附图说明
下面将结合附图对本发明的最佳实施例进行描述。
图1是常规PLL的锁相检测系统；
图2是按照本发明的PLL的锁相检测系统；和
图3是图2多重检测装置的示意图。
                            具体实施方式
图2是按照本发明的PLL的锁相检测系统的方框图。相位检波器200用于将通过输入端改变的参考频率(Fref)的相位与反馈振荡频率的相位进行比较以产生高/低信号。多重检测电路207用于按照从相位检波器200产生的高/低信号选择地进行充电和放电过程。在进行这些过程之后，直到该电压在参考频率(Fref)电压的四倍之前，比较一直进行以获得一个值。此后，根据该参考频率(Fref)来控制该值以产生具有N比特长度的锁定的信息信号。电流控制器208按照从多重检测电路接收的信息信号确定激励的输入电流，以通过输出端205输出。充电激励器201对从电流控制器208接收的电流进行调节。环滤波器202通过滤波由充电激励器201提供的电流来产生DC控制电压。压控振荡器203按照来自环滤波器的DC控制电压确定振荡频率，以反馈到相位检波器200。
上述的多重检测电路207包括控制信号发生器300，它由来自相位检波器200的高/低信号驱动，以产生第一信号(Tch)，第二信号(Tdisch)，第三信号(SC)。在输出之前将来自输入端204的参考频率(Fref)被四除。所包含的充电/放电控制器301用于按照第一控制信号(Tch)接通第一开关301b以提供充电电流给充电电流元件301a。第二开关301c按照第二信号(Tdisch)接通以传送放电电流到放电电流元件301d。充电/放电装置304按照输入切换信号选择地改变充电电流值，以在通过第二开关301c放电之前进一步充电。带宽转换控制器302按照充电电压加一个作为四倍于参考频率(Fref)的输入时钟，以提供具有N比特的锁定的信息化信号到电流控制器208。最后，多路复用器303组合来自波段转换控制装置302的信息信号，以选择地控制充电/放电装置304。
充电/放电装置304包括开关阵列304a，它并行地与所说充电和放电控制器301连接，以按照从所说多路复用器303输出的多路复用值选择地切换开关1至m(S1-Sm)。所包括的电容阵列304b对应于所说开关阵列304a接通的开关来对电容(C1-Cm)充电。
带宽转换控制器302包括比较装置302a，它将来自充电和放电装置304的充电电流与该确定的参考电流进行比较，以获得要输出的比较值。在锁定状态，通过按照比较值计算接收的时钟(用4除)，时钟计算装置302b产生具有N比特的信息的信号。
当PLL系统的电源关闭时，控制信号发生器300发出第三控制信号(SC)。按照该控制信号，所包括的放电开关305用于对来自充电/放电装置304的所有放电电压放电，以使该系统回到开始点。
最后，所包括的“与”(AND)元件306用于将相位检波器200的高/低信号合理化提供给控制信号发生器300。
下面将详细地描述本发明。
参考图2，如上所述，相位检波器200接收来自输入端204的参考频率(Fref)和振荡器的频率。此后，相位检波器200比较该两个信号的相位。如果变化的参考频率(Fref)的相位大于压控振荡器103的振荡频率的相位，那么产生具有理想值1的“高”(“up”)信号。另一方面，如果变化的参考频率(Fref)的相位小于压控振荡器103的振荡频率的相位，则产生具有理想值0的“低”(“down”)信号，以传送到充电激励器201和多重检测电路207。
按照跟随通过输入端204的变化的参考频率(Fref)从相位检波器200产生的高/低信号，多重检测电路207产生在锁定状态具有N比特的信息信号。结果，电流控制器208确定充电激励器201的输入电流，然后控制PLL系统的带宽。
下面将参考图3详细描述上述过程。
多重检测装置207的控制信号发生器300接收被多重检测电路207的“与”元件合理化了的高/低信号，以提供参考频率(Fref)到带宽转换控制器302，该参考频率(Fref)被K相除(1/K)最好是被4除。
另外，按照通过逻辑控制元件306输入的被除信号，产生第一控制信号(Tch)和第二控制信号(Tdisch)。
换句话说，如果从“与”元件306接收逻辑有效信号，则在保持该信号的间隔期间，控制信号发生器300产生第一控制信号(Tch)，它是充电信号。可是，如果接收逻辑非有效信号，则产生第二控制信号，它是放电信号。
如上所述，如果比较之后参考频率(Fref)的相位大于压控振荡器203的相位，那么当从“与”元件306接收逻辑有效信号时，控制信号发生器300产生第一控制信号(Tch)它是充电信号。最终，充电/放电装置304按照该充电信号通过充电控制器301的第一开关301b的充电电流充电。
另一方面，如果比较后参考频率(Fref)的相位被认为小于压控振荡器203的相位当从“与”元件306接收逻辑非有效信号时，那么控制信号发生器300产生第二控制信号(Tdisch)它是放电信号。结果，来自充电/放电装置304的充电电流被放电。
在该点处，第一开关301b和第二开关301c永不同时切换。而是如果两者之一正在工作时，另一个总是在非工作模式。
因此，当充电/放电装置304的第一开关301b被切换时，第二开关301c不连接。结果，在第一控制信号(Tch)间隔期间，由充电电流元件301a提供的电流对由电容阵列304b的电容C1至Cm中对应的一个电容充电，该电容连接到由多路复用器303任意地选择的开关阵列304a的充电开关S1至Sm中的一个，下面将对其进行描述。
而且，当充电/放电控制器301的第二开关为电连接时，第一开关关闭(shut off)。结果，在第二开关(Tdisch)间隔期间，通过电容C1至Cm中对应的一个充电的电流通过开关阵列304a的对应开关和放电电流元件301d慢慢地放电。
为了保持锁定状态，多路复用器303组合计算值，它是从带宽转换控制器302的时钟计算装置302b周期性地发出的。此后，如上所述，多路复用器选择性地只切换对应的充电开关S1至Sm，以控制充电/放电装置304的充电电压，它将被提供到比较装置302a。
Vi1可用算式描述
[算式1]
        Vi1＝Tch×Ich/Ci
在该式子中，Tch表示在逻辑元件306中合理化了的信号的高周期(highcycle)间隔；Ci表示由多路复用器303选择的电容阵列304b的相同的电容，Ich表示对应电容的充电电流。
Vi2也可用算式描述
      [算式2]
            Vi2＝-Tdisch×Idisch/Ci
在该式子中，Tdisch表示在逻辑元件306中合理化了的信号的低周期(lowcycle)间隔；Ci表示由多路复用器303选择的电容阵列304b的相同的电容，Idisch表示对应电容的放电电流。
换句话说，由充电/放电装置304的m个电容(C1至Cm)充电的电流通过由多路复用器303选择的对应开关(S1至Sm)被提供到带宽转换控制器302。
按照从充电/放电装置304提供的充电电压，带宽转换控制器302加上一时钟，该时钟是在对于参考频率(Fref)在被乘1/K或更具体地被乘1/4之后被输入的，以产生具有N比特的锁定的信息信号。
带宽转换控制器302包括将充电电压与固定电压比较的比较器302a，和按照该已比较值计算从控制信号发生器300发出的时钟的时钟计算装置。
因此，为了保持电容阵列304b中的充电电压和该锁定状态，在参考电压固定的该点上，将用K或最好是4来乘以参考频率(Fref)，比较器302a比较该值。因此，若参考电压是高的，那么逻辑低信号被提供到时钟计算装置302b。另一方面，如果充电电压为高的，那么逻辑高信号将提供到时钟计算装置302b。
用于在此点即，其参考电压是4倍的参考频率(Fref)的该点比较的理由是要与来自控制信号发生器300的时钟的相位相匹配。
当来自比较器302a的信号是高的(当振荡频率的相位与变化的参考频率(Fref)的相位不匹配而导致不锁定状态)时，时钟计算装置302b升序计数来自控制信号发生器300的被4除过时钟，结果，具有N比特的未锁定的信息信号被提供到电流控制器208和多路复用器303。
当来自比较器302a的信号是低的(当振荡频率的相位与变化的参考频率(Fref)的相位匹配而导致锁定状态)时，时钟计算装置302b递降计数来自控制信号发生器300的被4除过的时钟，结果，具有N比特的未锁定的信息信号被提供到电流控制器208和多路复用器303，以控制充电/放电装置304的充电开关。
更具体地，后面将进一步描述，当时钟计算装置302b发出具有N比特的未锁定的信息信号时，控制充电开关阵列304a，以提供足够的充电电流到比较器302a。因此，与充电电流对应的时钟计算装置升序计数，以增加充电激励器201的输入电流。
另外，在未锁定状态，或当计算的值由要被输入了信号的时钟计算装置302b增加时，电流控制器208增加锁相环系统的带宽，以增加在充电激励器201中输入的电流。另一方面，在锁定状态，或当计算的值要被输入了信号的时钟计算装置302b减少时，电流控制器208减少锁相环系统的带宽，以减少在充电激励器201中输入的电流。
因此，在未锁定状态，由于带宽的增加，迅速的预测是可能的。而且，在锁定状态，由于带宽的减少，不仅可抑制噪声，而且还可减少由于大量流入充电激励器201的电流而引起的电源消耗。
参考图3，编号305代表充电开关。当锁相环系统的电源被关闭时，由于电容阵列304b的电容的特性，充电非常快，而放电很慢。因此，即使第二开关301是电连接的，由电容阵列304充电的电流将不完全放电。因此，当电源关闭时，由控制信号发生300提供的第三信号(SC)使得放电开关305电连接。结果，电容阵列中的充电电流被迅速放电。
如上所述，按照本发明的锁相环系统，即使该系统由多重系统组成，多重检测电路207和电流控制器208确定对应充电激励器201的输入电流。因此，由于带宽可以控制，在锁定状态下，可做到迅速预测。在未锁定状态可减少切换期间抖动效应和相位的丢失。而且，也可减少由于充电激励器201的大量输入电流引起的电源消耗。
尽管描述并图示了按照本发明的具体系统，但是在不脱离本发明的精神和范围下，普通专业技术人员可作出各种变化和改型。因此应理解本发明不限制于所公开的实施例。本发明的范围由权利要求确定。

Claims (11)

1.一种在锁相环中检测锁相的系统，它检测输入频率和压控振荡器的反馈振荡频率之间的相位差来确定所说压控振荡器输出的振荡频率的相位，包括：
a)多重检测电路，它比较所说输入参考频率和所说反馈振荡频率之间的相位差，以获得逻辑高/低信号，用以按照差值选择性地进行充电/放电过程，直到一电压处于参考频率电压的K倍，其中K为偶数整数，在被控制之前在设定值和K倍于参考频率的输出值之间进行另一次比较，以产生具有N比特长度的锁定的信息信号；
b)电流控制器，按照来自所说多重检测装置的锁定的信息信号确定充电激励器的输入电流，以改变带宽，
其中，所说多重检测电路包括：
a1)控制信号发生器，它基于所述高/低信号而产生多个控制信号，并且通过用K，该K为偶数整数，去除输入的参考频率来产生用于计算时钟的一个控制信号；
a2)充电/放电控制器，它接收由所说控制信号发生器产生的所述多个控制信号以便选择性地接通用以控制电流的充电/放电的开关；
a3)充电/放电装置，它按照所说具有N比特的锁定的信息信号选择性地用所说充电/放电控制器提供的充电电流充电，并通过所说充电/放电控制器对已充电的电流放电；
a4)带宽转换控制器，它加入来自于所说控制信号发生器的通过用K去除参考频率而计算的时钟到所述具有N比特的锁定的信息信号，以提供到电流控制器，其中K为偶数整数；和
a5)多路复用器，它组合锁定的信息信号，以选择性地控制所说充电/放电控制器。
2.按照权利要求1的在锁相环中检测锁相的系统，其中，所说用以控制电流的充电/放电的开关包括：
a)第一开关，它按照从所说控制信号发生器产生的多个控制信号中的一个充电控制信号进行切换，以提供充电电流；和
b)第二开关，它按照从所说控制信号发生器产生的多个控制信号中的一个放电控制信号进行切换，以对来自所说充电/放电装置的充电电流进行放电。
3.按照权利要求1或2的在锁相环中检测锁相的系统，其中，所说充电/放电装置包括：
a)开关阵列，它们具有至少两个或多个开关，并按照从所说多路复用器提供的具有N比特的锁定的信息信号选择性地进行切换；和
b)电容阵列，它们具有至少两个或多个电容，并串联地与所说开关阵列连接，以提供充电电流。
4.按照权利要求1的在锁相环中检测锁相的系统，其中，所说带宽转换控制器包括：
a)比较器，它比较所说充电/放电装置的充电电压与设定的一个参考电压；和
b)时钟计算器，它升序/递降计数由所说控制信号发生器划分的时钟，以产生具有N比特的时钟信息信号。
5.按照权利要求3的在锁相环中检测锁相的系统，其中，所说开关阵列具有与所说N比特对应的开关数。
6.按照权利要求1的在锁相环中检测锁相的系统，其中，由一个逻辑电路基于相位检测对所述逻辑高/低信号进行合理化，以提供第一和第二信号作为到所述控制信号发生器的产生设定值。
7.按照权利要求1的在锁相环中检测锁相的系统，其中，当电源断开时，按照从所说控制信号发生器产生的多个控制信号中的一个快速放电控制信号，充电电流被迅速地放电。
8.按照权利要求1的在锁相环中检测锁相的系统，其中，所说充电/放电装置的充电电压(Vi1)可用下式描述Vi1＝Tch×Ich/Ci，其中，Tch表示在合理化所说高/低信号的高周期时间，Ci表示在多路复用器中选择的电容阵列的相同的电容，Ich表示在选择的电容中的充电电流。
9.按照权利要求1的在锁相环中检测锁相的系统，其中，所说充电/放电装置的放电电压(Vi2)可用下式描述Vi2＝Tdisch×Idisch/Ci，其中，Tdisch表示在合理化所说高/低信号的低周期时间，Ci表示在多路复用器中选择的电容阵列的相同的电容，Idisch表示在选择的电容中的放电电流。
10.按照权利要求1的在锁相环中检测锁相的系统，其中，K＝4。
11.一种在锁相环中检测锁相的方法，它通过检测输入频率和压控振荡器的所说振荡频率之间的相位差来确定所说压控振荡器的输出振荡频率的相位，包括：
a)比较所说输入频率和所说输出振荡频率的相位差，以获得高/低信号，当所说充电值大于所说的设定置时，用以按照差值选择性地进行充电/放电过程，直到一电压处于参考频率电压的K倍，其中K为偶数整数，在被控制之前在设定值和K倍于参考频率的输出值之间进行另一次比较，以产生具有N比特长度的锁定的信息信号；
b)按照所说锁定的信息信号确定充电激励器的输入电流，以改变带宽，
其中，所述步骤a)包括下列子步骤：
a1)基于所述高/低信号产生多个控制信号，并且通过用K，该K为偶数整数，去除输入的参考频率来产生用于计算时钟的一个控制信号；
a2)根据在所述步骤a1)中产生的多个控制信号，选择性地接通用以控制电流的充电/放电的开关；
a3)按照所说具有N比特的锁定的信息信号，选择性地进行充电/放电操作；
a4)将在所述步骤a1)中通过用K去除参考频率而计算的一个时钟加入到所述具有N比特的锁定的信息信号，其中K为偶数整数；和
a5)组合锁定的信息信号，以选择性地控制所说充电/放电操作。
CN97120038A 1996-10-07 1997-10-07 用于检测锁相环中锁相的系统和方法 Expired - Fee Related CN1101085C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR44364/1996 1996-10-07
KR1019960044364A KR100224577B1 (ko) 1996-10-07 1996-10-07 위상동기루프의 록 검출장치
KR44364/96 1996-10-07

Publications (2)

Publication Number Publication Date
CN1180961A CN1180961A (zh) 1998-05-06
CN1101085C true CN1101085C (zh) 2003-02-05

Family

ID=19476486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97120038A Expired - Fee Related CN1101085C (zh) 1996-10-07 1997-10-07 用于检测锁相环中锁相的系统和方法

Country Status (4)

Country Link
US (1) US6226339B1 (zh)
JP (1) JP3121784B2 (zh)
KR (1) KR100224577B1 (zh)
CN (1) CN1101085C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284780B1 (ko) * 1998-04-20 2001-03-15 윤종용 위상 동기 루프 회로의 위상 락 검출 회로
KR100552056B1 (ko) * 1998-12-21 2006-06-29 삼성전자주식회사 반도체 장치의 위상 동기 루프 회로
US6433596B1 (en) * 1999-07-02 2002-08-13 Peter R. Bossard Programmable on-chip damping coefficient for CMOS filter circuits that gives faster lockup times and lower jitter in phase lock loop circuits
US6462527B1 (en) 2001-01-26 2002-10-08 True Circuits, Inc. Programmable current mirror
JP2002290233A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd Ｐｌｌ回路のモード切替方法及びｐｌｌ回路のモード制御回路
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
KR100532415B1 (ko) * 2003-01-10 2005-12-02 삼성전자주식회사 돌발지터 정보를 차단할 수 있는 동기루프 회로 및 이의돌발지터 정보 차단방법
KR100510523B1 (ko) * 2003-03-13 2005-08-26 삼성전자주식회사 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
KR100658172B1 (ko) * 2004-04-20 2006-12-15 매그나칩 반도체 유한회사 디지털 필터를 이용한 동기 검출 회로
KR100574980B1 (ko) * 2004-04-26 2006-05-02 삼성전자주식회사 빠른 주파수 락을 위한 위상 동기 루프
JP4176705B2 (ja) * 2004-12-02 2008-11-05 シャープ株式会社 Ｐｌｌ回路
KR100677741B1 (ko) 2005-03-07 2007-02-02 삼성전자주식회사 전압제어 발진기의 입력전압 보정방법, 보정장치 및 입력전압 보정에 사용되는 디지털 인터페이스
KR100806585B1 (ko) 2006-08-11 2008-02-28 (주)카이로넷 위상고정 주파수 합성회로 및 방법
KR100849211B1 (ko) 2006-10-04 2008-07-31 삼성전자주식회사 락 감지부를 구비하는 주파수 조절기 및 주파수 조절 방법
KR100817081B1 (ko) 2007-01-11 2008-03-26 삼성전자주식회사 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프
US7649421B2 (en) * 2007-06-19 2010-01-19 Harris Stratex Networks Operating Corporation Quality of phase lock and loss of lock detector
US7880554B2 (en) * 2009-02-03 2011-02-01 Qualcomm Incorporated Periodic timing jitter reduction in oscillatory systems
US9041474B2 (en) * 2013-08-30 2015-05-26 Advanced Micro Devices, Inc. Phase locked loop with bandwidth control
DE102014210747B4 (de) * 2014-02-12 2023-11-16 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Phasenregelschleife mit Varaktor in Mikrosystemtechnik
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator
CN111222294A (zh) * 2018-11-23 2020-06-02 深圳市中兴微电子技术有限公司 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置
US10931203B2 (en) * 2018-12-13 2021-02-23 Power Integrations, Inc. Synchronizing multiple controllers in a power converter
CN112865791B (zh) * 2021-01-11 2024-01-23 星宸科技股份有限公司 频率产生器装置、图像处理芯片以及频率信号校正方法
CN113082502B (zh) * 2021-04-06 2022-10-04 武汉光燚激光科技有限公司 超声波皮肤治疗仪

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops
TW281830B (zh) * 1994-07-28 1996-07-21 Nippon Bickter Kk
US5479458A (en) * 1994-10-05 1995-12-26 Tanaka; Yoshiaki Digital phase shifter including 1/N for phase detect and subsequent VCO adjust

Also Published As

Publication number Publication date
KR100224577B1 (ko) 1999-10-15
CN1180961A (zh) 1998-05-06
JPH10126260A (ja) 1998-05-15
KR19980026040A (ko) 1998-07-15
JP3121784B2 (ja) 2001-01-09
US6226339B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
CN1101085C (zh) 用于检测锁相环中锁相的系统和方法
US7583117B2 (en) Delay lock clock synthesizer and method thereof
CN1127200C (zh) 用数字字调整的频率合成电路
CN102522985B (zh) 锁相环及其压控振荡器
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
US9285778B1 (en) Time to digital converter with successive approximation architecture
CN1890881A (zh) △－σ型分数分频pll频率合成器
CN1266873C (zh) 同步电路
CN101621297B (zh) 锁相环频率锁定的检测方法及电路
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1893331A (zh) 时钟数据回复器与方法
US6377127B1 (en) Phase locked loop circuit
CN1201490C (zh) 相位同步循环电路以及数据再生装置
CN1520038A (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN1252932C (zh) 半导体集成电路
CN1507717A (zh) 使用分数补偿方法的分数-n频率合成器
CN105610436B (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
CN1378343A (zh) Pll电路的模式转换方法和pll电路的模式控制电路
CN1086069C (zh) 能减少电流消耗的间歇收信设备
CN1190291A (zh) 锁相环电路
CN1269068A (zh) 用于锁相环的环路滤波器的电荷泵引导系统和方法
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
CN117097338A (zh) 一种基于可调延时精度tdc的电压数字转换电路
CN1175130A (zh) 锁相振荡电路
CN1156085C (zh) 数字处理锁相环的相位补偿电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030205

Termination date: 20091109