CN111222294A - 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置 - Google Patents

模拟锁相环锁定状态下参考钟平滑过渡的方法和装置 Download PDF

Info

Publication number
CN111222294A
CN111222294A CN201811404797.6A CN201811404797A CN111222294A CN 111222294 A CN111222294 A CN 111222294A CN 201811404797 A CN201811404797 A CN 201811404797A CN 111222294 A CN111222294 A CN 111222294A
Authority
CN
China
Prior art keywords
signal
phase
phase difference
locked loop
difference information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811404797.6A
Other languages
English (en)
Other versions
CN111222294B (zh
Inventor
王俊椋
李超林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811404797.6A priority Critical patent/CN111222294B/zh
Priority to PCT/CN2019/118958 priority patent/WO2020103775A1/zh
Publication of CN111222294A publication Critical patent/CN111222294A/zh
Application granted granted Critical
Publication of CN111222294B publication Critical patent/CN111222294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种模拟锁相环锁定状态下参考钟平滑过渡的方法和装置。所述装置包括:输入逻辑单元,与模拟锁相环中压控振荡器相连,用于在模拟锁相环由正常锁定态转换成参考钟切换状态时,对接收到所述模拟锁相环的参考信号以及所述压控振荡器发送的反馈信号进行逻辑运算,得到参考信号和所述反馈信号之间的相位差信息;相位检测单元,与所述输入逻辑单元和所述模拟锁相环中鉴频鉴相器相连,用于检测所述相位差信息是否达到预设的条件,并在所述相位差信息达到所述条件时,向所述鉴频鉴相器的复位接口输出复位信号。

Description

模拟锁相环锁定状态下参考钟平滑过渡的方法和装置
技术领域
本发明涉及信息处理领域,尤指一种模拟锁相环锁定状态下参考钟平滑过渡的方法和装置。
背景技术
模拟锁相环为射频收发系统中提供本地振荡信号的模块,当模拟锁相环的参考时钟频率不变,相位跳变时,模拟锁相环会再次进入一个锁定的周期,虽然最终锁定频率和跳变前的频率相同,但是在锁定过程中,模拟锁相环的输出频率会经过一个较大的波动,以至于失锁。对于一些射频收发系统而言,在使用过程中对本地振荡频率的波动范围是有要求的,过大的频率波动会导致系统信噪比降低、误码率提高等。
发明内容
为了解决上述技术问题,本发明提供了一种模拟锁相环锁定状态下参考钟平滑过渡的方法和装置,能够在模拟锁相环在保持锁定状态情况下实现参考钟平滑过渡。
为了达到本发明目的,本发明提供了一种模拟锁相环锁定状态下参考钟平滑过渡的装置,包括:
输入逻辑单元,与模拟锁相环中压控振荡器相连,用于在模拟锁相环由正常锁定态转换成参考钟切换状态时,对接收到所述模拟锁相环的参考信号以及所述压控振荡器发送的反馈信号进行逻辑运算,得到参考信号和所述反馈信号之间的相位差信息;
相位检测单元,与所述输入逻辑单元和所述模拟锁相环中鉴频鉴相器相连,用于检测所述相位差信息是否达到预设的相位差阈值,并在所述相位差信息达到所述相位差阈值时,向所述鉴频鉴相器的复位接口输出复位信号;其中所述相位差阈值小于所述模拟锁相环失锁的检测阈值。
在一个示例性实施例中,所述输入控制逻辑单元,用于对所述参考信号和所述反馈信号进行逻辑运算,得到运算结果,将所述逻辑运算结果作为相位差信号。
在一个示例性实施例中,所述相位检测单元包括充放电电路、信号输出电路和信号检测电路;其中:
所述充放电电路,用于根据所述相位差信息,控制电流源输出电流峰值为与所述相位差信息对应的目标峰值大小的电流;
所述信号输出电路,与所述充放电电路相连,用于在所述电流源开关的控制下,输出与所述电流匹配的三角波信号,其中所述三角波信号的峰值等于所述目标峰值;
所述信号检测电路,与所述信号输出电路相连,用于在所述三角波信号的幅值达到预设的电流阈值时,输出所述复位信号。
在一个示例性实施例中,所述输入控制逻辑单元,还用于对所述参考信号和所述反馈信号进行与运算,得到与运算结果,将所述与运算结果作为相位差信号的参考信号;
所述信号检测电路,包括:
导通单元,用于检测所述三角波信号的峰值是否大于预先设置的导通单元的电流阈值;
信号转换单元,与所述导通单元相连,用于在所述三角波通过所述导通单元后,将所述三角波信号转换成脉冲信号;
与逻辑单元,与所述信号转换单元相连,用于在将得到的脉冲信号与相位差信号的参考信号进行与运算,得到运算结果;
输出单元,与所述与逻辑单元相连,用于将所述运算结果作为复位信号输出至所述鉴相鉴频器的复位端。
在一个示例性实施例中,所述导通单元为反相器,其中所述电流阈值的大小等于所述反向器的翻转阈值。
为了达到本发明目的,本发明提供了一种模拟锁相环平滑锁定的方法,包括:
在模拟锁相环由正常锁定态转换成参考钟切换状态时,获取模拟锁相环输入端所使用的参考信号与所述模拟锁相环输出端输出的反馈信号的相位差信息;
将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,所述相位差阈值小于所述模拟锁相环失锁的检测阈值;
如果所述比较结果为所述相位差信息达到所述相位差阈值,则触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作。
在一个示例性实施例中,所述获取模拟锁相环中参考信号与反馈信号的相位差信息,包括:
获取参考信号和反馈信号的波形数据;
识别所述参考信号和反馈信号的波形数据中相位不一致的波形,将不一致的波形作为相位差信号的波形数据。
在一个示例性实施例中,所述将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,包括:
根据预先设置的所述相位差信息对应的充放电的电流峰值的对应关系,获取所述相位差对应的目标电流峰值;
控制充放电电路输出峰值为所述目标电流峰值的波形;
检测所述目标电流峰值是否能够导通用于输出复位信号的电路,得到所述检测结果;
如果所述目标电流峰值能够导通用于输出复位信号的电路,则确定所述比较结果为相位差信息大于或等于所述相位差阈值,否则,确定所述比较结果为相位差信息小于所述相位差阈值。
在一个示例性实施例中,所述获取模拟锁相环中参考信号与反馈信号的相位差信息,还包括:
识别所述参考信号和反馈信号的波形数据中相位一致的波形,将相位一致的波形作为所述相位差信号的参考信号的波形数据;
所述触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作,包括:
根据所述相位差信息生成对应的脉冲信号;
利用所述相位差信号的参考信号的波形数据对所述脉冲信号进行调整,得到复位信号;
输出所述复位信号。
在一个示例性实施例中,所述根据所述相位差信息生成对应的脉冲信号,包括:
当获取的相位差信息的信号为三角波信号时,对所述三角波信号进行波形转换,得到脉冲信号。
本发明提供的实施例,本发明提供的装置实施例,在模拟锁相环由正常锁定态转换成参考钟切换状态时,通过获取参考信号以及反馈信号之间的相位差信息,正在检测所述相位差信息是否达到预设的条件,并在所述相位差信息达到所述条件时,向所述鉴频鉴相器的复位接口输出复位信号,以缩短相位的差距,实现模拟锁相环的平滑锁定。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本发明的技术方案,并不构成对本发明技术方案的限制。
图1为本发明提供的模拟锁相环平滑锁定的装置的结构图;
图2为本发明实施例提供的模拟锁相环平滑锁定的电路的示意图;
图3为本发明提供的输入逻辑单元的示意图;
图4为本发明提供的相位检测单元的示意图;
图5为本发明提供的模拟锁相环平滑锁定的方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
图1为本发明提供的模拟锁相环平滑锁定的装置的结构图。图1所示装置包括:
输入逻辑单元,与模拟锁相环中压控振荡器相连,用于在模拟锁相环由正常锁定态转换成参考钟切换状态时,对接收到所述模拟锁相环的参考信号以及所述压控振荡器发送的反馈信号进行逻辑运算,得到参考信号和所述反馈信号之间的相位差信息;
在一个示例性实施例中,所述输入控制逻辑单元,用于对所述参考信号和所述反馈信号进行逻辑运算,得到运算结果,将所述运算结果作为相位差信号。
相位检测单元,与所述输入逻辑单元和所述模拟锁相环中鉴频鉴相器相连,用于检测所述相位差信息是否达到预设的相位差阈值,并在所述相位差信息达到所述相位差阈值时,向所述鉴频鉴相器的复位接口输出复位信号;其中所述相位差阈值小于所述模拟锁相环失锁的检测阈值。
在一个示例性实施例中,所述相位检测单元包括充放电电路、信号输出电路和信号检测电路;其中:
所述充放电电路,用于根据所述相位差信息,控制电流源输出电流峰值为与所述相位差信息对应的目标峰值大小的电流;
所述信号输出电路,与所述充放电电路相连,用于在所述电流源开关的控制下,输出与所述电流匹配的三角波信号,其中所述三角波信号的峰值等于所述目标峰值;
所述信号检测电路,与所述信号输出电路相连,用于在所述三角波信号的幅值达到预设的电流阈值时,输出所述复位信号。
在上述示例性实施例中,输入逻辑单元对参考信号和反馈信号进行异或和与的逻辑,在环路正常锁定时,与逻辑的输出为参考信号,异或逻辑输出为低电平。异或逻辑被送入相位差检测单元,控制内部电流源的开与关,当异或信号为低电平时,电流源打开,电流往充电节点充电;当异或逻辑为高电平时,电流源关闭,下方放电晶体管打开,节点开始放电。这样在充电节点会形成周期性的三角波,三角波的幅度与相位差成正比,当相位差达到一定程度,该三角波幅度会达到阈值,产生脉冲信号至所述鉴频鉴相器的复位端。
本发明提供的装置实施例,在模拟锁相环由正常锁定态转换成参考钟切换状态时,通过获取参考信号以及反馈信号之间的相位差信息,正在检测所述相位差信息是否达到预设的条件,并在所述相位差信息达到所述条件时,向所述鉴频鉴相器的复位接口输出复位信号,以缩短鉴频鉴相器输出脉冲宽度,避免模拟锁相环失锁。
下面对本发明提供的装置实施例作进一步说明:
在一个示例性实施例中,所述输入控制逻辑单元,还用于对所述参考信号和所述反馈信号进行与运算,得到与运算结果,将所述与运算结果作为相位差信号的参考信号;
所述信号检测电路,包括:
导通单元,用于检测所述三角波信号的峰值是否大于预先设置的导通单元的电流阈值;
信号转换单元,与所述导通单元相连,用于在所述三角波通过所述导通单元后,将所述三角波信号转换成脉冲信号;
与逻辑单元,与所述信号转换单元相连,用于在将得到的脉冲信号与相位差信号的参考信号进行与运算,得到运算结果;
输出单元,与所述与逻辑单元相连,用于将所述运算结果作为复位信号输出至所述鉴相鉴频器的复位端。
在本示例性实施例中,异或逻辑信号控制相位差检测单元中的电流源对充电节点进行周期性充放电,如果相位差足够大,充放电三角波的幅值将超过导通单元的电路阈值,最终在输出端产生周期性方波脉冲信号。
方波脉冲送入鉴频鉴相器的复位端,使鉴频鉴相器周期性复位。原本大的相位差会使鉴频鉴相器持续输出较宽的充放电方波信号,由于周期复位信号的存在,鉴频鉴相器输出的充放电信号脉宽会变小,后级电荷泵造成的电压波动也会变小,压控电压呈缓慢变化趋势,避免模拟锁相环失锁;
模拟锁相环在缓慢变化的压控电压控制下,进行平滑再锁定过程,当参考信号和反馈信号相位差达到足够小时,相位差检测单元的充电节点幅度落回阈值以内,检测单元输出消失,模拟锁相环继续后续的锁定过程,最终达到与新参考钟频率、相位一致的稳定状态,模拟锁相环锁定状态下参考钟平滑过渡结束。
在一个示例性实施例中,所述导通单元为反相器,其中所述电流阈值的大小等于所述反向器的翻转阈值。
该方向器不但能够实现判断充放电的电流的峰值是否大于电流阈值,还能实现对三角波的波形转换,将其处理成方波脉冲。
在相关技术中,对于参考时钟相位突变情况多发于主时钟丢失而启动备用时钟时,可以分别利用定时模块和单盘中的二个计数器产生二个帧头,通过比较所述二个帧头的偏差来进行时钟沿差检测;根据时钟沿差的检测结果,通过调整所述模拟锁相环输出的鉴相时钟的相位关系,进行频率补偿。该方案涉及模块较多,并且牵涉到可编程模块,不易于集成和降低功耗。
与该相关技术相比,本发明提供的方法在模拟锁相环原有结构基础上,通过增设两个可编程模块,集成度高,且整个平滑锁定环节中通过利用模拟锁相环中的已有信号得到相位差信号,并通过对该相位差信号对电流的控制,实现对相位差的大小的检测,并利用检测结果,将其转换成复位信号,信号的能量均转换成下一步的输入,最终成为所需的输出信号,有效控制了功耗。
下面以本发明提供的实施例对本发明提供的装置进行说明:
本发明提供了一种模拟锁相环平滑锁定的电路,该电路针对参考时钟相位切换时能够实现平滑锁定。
图2为本发明实施例提供的模拟锁相环平滑锁定的电路的示意图。该电路包括输入时钟逻辑单元、相位差检测单元、鉴频鉴相器、电荷泵、环路滤波器和压控振荡器。输入时钟逻辑单元将输入时钟的相位差按一定逻辑转换为脉冲信号,相位差检测单元对前述脉冲信号进行处理判别是否需要启动平滑锁定,相位差检测单元输出信号为控制鉴频鉴相器的复位信号,鉴频鉴相器与输入信号相位差成正比的充电开关信号或放电开关信号,电荷泵将充放电开关信号转换为充放电电流,环路滤波器将电流信号积分为电压信号,压控振荡器提供与压控电压信号成比例的正弦振荡信号。
为了以最小的成本实现模拟锁相环对于参考相位跳变的平滑锁定,通过在电路中增加输入逻辑单元和相位检测单元来实现。其中,在输入信号的相位差过大时,通过对鉴频鉴相器进行周期性复位,控制充放电信号的脉冲宽度,实现环路在参考钟切换时的平滑过渡,保证模拟锁相环保持锁定状态,避免模拟锁相环失锁的发生。
其中,输入逻辑单元的输入信号为模拟锁相环的参考信号和反馈信号,输出连接相位检测单元,相位检测单元的输出连接至鉴频鉴相器的复位端。
所述模拟锁相环平滑锁定的实现方式如下:
在模拟锁相环由正常锁定态突然转换成参考钟切换状态时,输入逻辑单元和相位检测单元启动;例如,在主时钟丢失后,启动备用时钟后,输入信号和反馈信号之间会产生较大的相位差;
图3为本发明提供的输入逻辑单元的示意图。图3所示的示意图中,输入逻辑单元对参考信号和反馈信号进行异或的逻辑,输入逻辑单元对参考信号和反馈信号进行与逻辑;将异或的逻辑和与逻辑的处理结果作为相位检测单元的输入。
图4为本发明提供的相位检测单元的示意图。图4所示的示意图中,相位检测单元根据异或的逻辑运算结果,控制电流源,对充电节点进行充放电操作;当检测得到的相位差大于预设的阈值时,相位检测模块内部的充电节点电压会超过阈值信号,从而产生周期性脉冲信号,实现周期性复位鉴频鉴相器的目的,保证鉴频鉴相器的输出脉冲不会太宽而导致模拟锁相环失锁。
在上述复位信号作用下,当模拟锁相环通过反馈将输入相位差恢复到一定范围内,相位检测模块内部节点电压恢复到阈值以下;相位检测不会再输出脉冲信号,此时模拟锁相环进行正常的锁定功能,参考钟平滑过渡结束。
通过参考钟平滑过渡系统,能够使系统在输入信号存在大的相位跳变时,周期性使鉴频鉴相器复位,使模拟锁相环不会由于大的相位突变而造成长时间的充/放电。由于不会存在长时间的充放电,模拟锁相环中压控振荡器的压控电压即不会有大的波动,从而使模拟锁相环输出信号频率不会有大的频率波动,保持锁定状态。
下面对本发明提供的应用实例对本发明提供的装置进行说明:
本发明所述的模拟锁相环,包括鉴频鉴相器,电荷泵,环路滤波器和压控振荡器。输入时钟逻辑单元将输入时钟的相位差按一定逻辑转换为脉冲信号,相位差检测单元对前述脉冲信号进行处理判别是否需要启动平滑锁定,相位差检测单元输出信号为控制鉴频鉴相器的复位信号,鉴频鉴相器与输入信号相位差成正比的充电开关信号或放电开关信号,电荷泵将充放电开关信号转换为充放电电流,环路滤波器将电流信号积分为电压信号,压控振荡器提供与压控电压信号成比例的正弦振荡信号。
其中,鉴频鉴相器将输入相位差信号通过逻辑转换成充放电UP/DN信号,该信号的脉宽和相位差成正比,并且鉴频鉴相器在复位信号有效时会复位状态机,同时将输出也复位。电荷泵模块跟随UP/DN信号对后级滤波器进行充放电操作,将电流信号转换为电压信号,转换后的电压为压控振荡器的压控电压,压控振荡器的输出频率与压控电压成正比,从而使整个模拟锁相环成为一个负反馈系统,最终稳态是参考信号与压控振荡器的输出信号,这两个信息号的频率与相位相等。
当成参考时钟频率不变相位突变时,输入逻辑单元对参考信号和反馈信号进行异或逻辑计算,得到相位差信号;对参考信号和反馈信号进行与逻辑计算,得到相位差信号的参考信号算,分别产生相应的脉冲信号序列;
相位差检测单元根据相位差信号,利用内部的电流源对充电节点进行周期性充放电,如果相位差足够大,该点充放电三角波的幅值将超过后级反相器的翻转阈值,最终经过驱动模块在输出端产生周期性方波脉冲信号;
鉴频鉴相器的复位端接收到方波脉冲后,鉴频鉴相器周期性复位。原本大的相位差会使鉴频鉴相器持续输出较宽的充放电方波信号,由于周期复位信号的存在,鉴频鉴相器输出的充放电信号脉宽会变小,后级电荷泵造成的电压波动也会变小,压控电压呈缓慢变化趋势。
模拟锁相环在缓慢变化的压控电压控制下,进行平滑过渡过程,当参考信号和反馈信号相位差达到足够小时,相位差检测单元的充电节点幅度落回阈值以内,检测单元输出消失,最终达到与新参考钟频率、相位一致的稳定状态,模拟锁相环锁定状态下参考钟平滑过渡结束。
本发明应用实例提供的电路,在输入信号存在大的相位跳变时,周期性使鉴频鉴相器进行复位操作,使模拟锁相环不会因参考信号和大的相位突变而造成长时间的充/放电,避免触发因长时间的充放电,模拟锁相环中压控振荡器的压控电压的电压值发生大的波动,保证模拟锁相环输出信号频率不会有大的频率振荡。
图5为本发明提供的模拟锁相环平滑锁定的方法的流程图。图5所示方法包括:
步骤501、在模拟锁相环由正常锁定态转换成参考钟切换状态时,获取模拟锁相环输入端所使用的参考信号与所述模拟锁相环输出端输出的反馈信号的相位差信息;
由正常锁定态转换成参考钟切换状态可以是主时钟和备用时钟发生切换;
在一个示例性实施例中,所述获取模拟锁相环中参考信号与反馈信号的相位差信息,包括:
获取参考信号和反馈信号的波形数据;
识别所述参考信号和反馈信号的波形数据中相位不一致的波形,将不一致的波形作为相位差信号的波形数据。
步骤502、将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,其中所述相位差阈值小于所述模拟锁相环失锁的检测阈值;
在本步骤中,相位差的比较可以进行数值的比较,或者,通过硬件电路来实现;
在一个示例性实施例中,,所述将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,包括:
根据预先设置的所述相位差信息对应的充放电的电流峰值的对应关系,获取所述相位差对应的目标电流峰值;
控制充放电电路输出峰值为所述目标电流峰值的波形;
检测所述目标电流峰值是否能够导通用于输出复位信号的电路,得到所述检测结果;
如果所述目标电流峰值能够导通用于输出复位信号的电路,则确定所述比较结果为相位差信息大于或等于所述相位差阈值,否则,确定所述比较结果为相位差信息小于所述相位差阈值。
步骤503、如果所述比较结果为所述相位差信息达到所述相位差阈值,则触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作。
所述获取模拟锁相环中参考信号与反馈信号的相位差信息,还包括:
识别所述参考信号和反馈信号的波形数据中相位一致的波形,将相位一致的波形作为所述相位差信号的参考信号的波形数据;
在一个示例性实施例中,所述触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作,包括:
根据所述相位差信息生成对应的脉冲信号;
利用所述相位差信号的参考信号的波形数据对所述脉冲信号进行调整,得到复位信号;
输出所述复位信号。
在一个示例性实施例中,所述根据所述相位差信息生成对应的脉冲信号,包括:
当获取的相位差信息的信号为三角波信号时,对所述三角波信号进行波形转换,得到脉冲信号。
在一个示例性实施例中,所述方法还包括:
步骤504、当检测到参考信号和反馈信号相位差缩小至预先设置的停止阈值时,停止对所述模拟锁相环中鉴频鉴相器的信号进行复位操作。
在步骤504中,在模拟锁相环在缓慢变化的压控电压控制下进行平滑过渡过程中,如果参考信号和反馈信号相位差达到足够小时,充电节点的信号的峰值将会落回到阈值以内,从而无法输出脉冲信号对鉴频鉴相器进行复位操作,模拟锁相环最终达到与新参考钟频率、相位一致的稳定状态,模拟锁相环锁定状态下参考钟平滑过渡结束。
本发明提供的方法实施例,在模拟锁相环由正常锁定态转换成参考钟切换状态时,通过获取参考信号以及反馈信号之间的相位差信息,正在检测所述相位差信息是否达到预设的条件,并在所述相位差信息达到所述条件时,向所述鉴频鉴相器的复位接口输出复位信号,以缩短相位的差距,实现模拟锁相环的平滑过渡。
本领域普通技术人员可以理解,上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中,在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分;例如,一个物理组件可以具有多个功能,或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器,如数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。

Claims (10)

1.一种模拟锁相环锁定状态下参考钟平滑过渡的装置,包括:
输入逻辑单元,与模拟锁相环中压控振荡器相连,用于在模拟锁相环由正常锁定态转换成参考钟切换状态时,对接收到所述模拟锁相环的参考信号以及所述压控振荡器发送的反馈信号进行逻辑运算,得到参考信号和所述反馈信号之间的相位差信息;
相位检测单元,与所述输入逻辑单元和所述模拟锁相环中鉴频鉴相器相连,用于检测所述相位差信息是否达到预设的相位差阈值,并在所述相位差信息达到所述相位差阈值时,向所述鉴频鉴相器的复位接口输出复位信号;其中所述相位差阈值小于所述模拟锁相环失锁的检测阈值。
2.根据权利要求1所述的装置,其特征在于:
所述输入控制逻辑单元,用于对所述参考信号和所述反馈信号进行逻辑运算,得到运算结果,将所述逻辑运算结果作为相位差信号。
3.根据权利要求1或2所述的装置,其特征在于,所述相位检测单元包括充放电电路、信号输出电路和信号检测电路;其中:
所述充放电电路,用于根据所述相位差信息,控制电流源输出电流峰值为与所述相位差信息对应的目标峰值大小的电流;
所述信号输出电路,与所述充放电电路相连,用于在所述电流源开关的控制下,输出与所述电流匹配的三角波信号,其中所述三角波信号的峰值等于所述目标峰值;
所述信号检测电路,与所述信号输出电路相连,用于在所述三角波信号的幅值达到预设的电流阈值时,输出所述复位信号。
4.根据权利要求3所述的装置,其特征在于:
所述输入控制逻辑单元,还用于对所述参考信号和所述反馈信号进行与运算,得到与运算结果,将所述与运算结果作为相位差信号的参考信号;
所述信号检测电路,包括:
导通单元,用于检测所述三角波信号的峰值是否大于预先设置的导通单元的电流阈值;
信号转换单元,与所述导通单元相连,用于在所述三角波通过所述导通单元后,将所述三角波信号转换成脉冲信号;
与逻辑单元,与所述信号转换单元相连,用于在将得到的脉冲信号与相位差信号的参考信号进行与运算,得到运算结果;
输出单元,与所述与逻辑单元相连,用于将所述运算结果作为复位信号输出至所述鉴相鉴频器的复位端。
5.根据权利要求4所述的装置,其特征在于,所述导通单元为反相器,其中所述电流阈值的大小等于所述反向器的翻转阈值。
6.一种模拟锁相环平滑锁定的方法,包括:
在模拟锁相环由正常锁定态转换成参考钟切换状态时,获取模拟锁相环输入端所使用的参考信号与所述模拟锁相环输出端输出的反馈信号的相位差信息;
将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,所述相位差阈值小于所述模拟锁相环失锁的检测阈值;
如果所述比较结果为所述相位差信息达到所述相位差阈值,则触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作。
7.根据权利要求6所述的方法,其特征在于,所述获取模拟锁相环中参考信号与反馈信号的相位差信息,包括:
获取参考信号和反馈信号的波形数据;
识别所述参考信号和反馈信号的波形数据中相位不一致的波形,将不一致的波形作为相位差信号的波形数据。
8.根据权利要求6或7所述的方法,其特征在于,所述将得到相位差信息与预先设置的相位差阈值进行比较,得到比较结果,包括:
根据预先设置的所述相位差信息对应的充放电的电流峰值的对应关系,获取所述相位差对应的目标电流峰值;
控制充放电电路输出峰值为所述目标电流峰值的波形;
检测所述目标电流峰值是否能够导通用于输出复位信号的电路,得到所述检测结果;
如果所述目标电流峰值能够导通用于输出复位信号的电路,则确定所述比较结果为相位差信息大于或等于所述相位差阈值,否则,确定所述比较结果为相位差信息小于所述相位差阈值。
9.根据权利要求6或8所述的方法,其特征在于:
所述获取模拟锁相环中参考信号与反馈信号的相位差信息,还包括:
识别所述参考信号和反馈信号的波形数据中相位一致的波形,将相位一致的波形作为所述相位差信号的参考信号的波形数据;
所述触发对所述模拟锁相环中鉴频鉴相器的信号进行复位操作,包括:
根据所述相位差信息生成对应的脉冲信号;
利用所述相位差信号的参考信号的波形数据对所述脉冲信号进行调整,得到复位信号;
输出所述复位信号。
10.根据权利要求9所述的方法,其特征在于,所述根据所述相位差信息生成对应的脉冲信号,包括:
当获取的相位差信息的信号为三角波信号时,对所述三角波信号进行波形转换,得到脉冲信号。
CN201811404797.6A 2018-11-23 2018-11-23 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置 Active CN111222294B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811404797.6A CN111222294B (zh) 2018-11-23 2018-11-23 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置
PCT/CN2019/118958 WO2020103775A1 (zh) 2018-11-23 2019-11-15 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811404797.6A CN111222294B (zh) 2018-11-23 2018-11-23 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Publications (2)

Publication Number Publication Date
CN111222294A true CN111222294A (zh) 2020-06-02
CN111222294B CN111222294B (zh) 2024-08-02

Family

ID=70773676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811404797.6A Active CN111222294B (zh) 2018-11-23 2018-11-23 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Country Status (2)

Country Link
CN (1) CN111222294B (zh)
WO (1) WO2020103775A1 (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1605238A1 (ru) * 1988-04-04 1990-11-07 Предприятие П/Я М-5687 Устройство дл контрол цифровых блоков
CN1180961A (zh) * 1996-10-07 1998-05-06 三星电子株式会社 用于检测锁相环中锁相的系统和方法
TW200410494A (en) * 2002-12-10 2004-06-16 Nat Univ Tsing Hua Pulse signal detection circuit
KR20040072263A (ko) * 2003-02-10 2004-08-18 주식회사 하이닉스반도체 위상 주파수 검출기
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
US20080054960A1 (en) * 2006-08-18 2008-03-06 Texas Instruments Deutschland Gmbh Phase-locked loop (pll) circuit and method
US20090102569A1 (en) * 2007-10-19 2009-04-23 Mccoy Scott Phase adjustment in phase-locked loops using multiple oscillator signals
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
CN102684686A (zh) * 2012-05-09 2012-09-19 上海宏力半导体制造有限公司 一种降低带内相位噪声的锁相环及其相应的工作方法
CN103178842A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种具有ecl鉴相器的锁相环信号源及其生成方法
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
KR101413917B1 (ko) * 2013-07-02 2014-07-02 부경대학교 산학협력단 위상 고정 루프
CN104022778A (zh) * 2014-06-24 2014-09-03 瑞斯康达科技发展股份有限公司 一种模拟锁相环电路及其信号处理方法
CN104467408A (zh) * 2013-12-20 2015-03-25 成都芯源系统有限公司 一种用于升压功率因数校正变换电路的控制电路及其方法
KR20160119939A (ko) * 2015-04-06 2016-10-17 인하대학교 산학협력단 삼각파 신호 발생기와 pll구조의 지연 시간 제어회로를 이용한 히스테리틱 벅 변환기
CN106849942A (zh) * 2016-12-29 2017-06-13 北京时代民芯科技有限公司 一种超高速低抖动多相位时钟电路
CN106842761A (zh) * 2017-03-15 2017-06-13 中国科学院上海光学精密机械研究所 基于模拟电路的光学腔自动锁定装置及其锁腔方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770633B (zh) * 2004-10-26 2010-04-14 大唐移动通信设备有限公司 时钟锁相环及时钟锁相的控制方法
CN106357266B (zh) * 2016-08-26 2019-07-23 华为技术有限公司 锁定检测电路、方法及锁相电路

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1605238A1 (ru) * 1988-04-04 1990-11-07 Предприятие П/Я М-5687 Устройство дл контрол цифровых блоков
CN1180961A (zh) * 1996-10-07 1998-05-06 三星电子株式会社 用于检测锁相环中锁相的系统和方法
US6226339B1 (en) * 1996-10-07 2001-05-01 Samsung Electronics Co., Ltd. Method and system for detecting phase lock in a phase-locked loop
TW200410494A (en) * 2002-12-10 2004-06-16 Nat Univ Tsing Hua Pulse signal detection circuit
KR20040072263A (ko) * 2003-02-10 2004-08-18 주식회사 하이닉스반도체 위상 주파수 검출기
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
WO2007045171A1 (fr) * 2005-10-21 2007-04-26 Huawei Technologies Co., Ltd. Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante
US20080054960A1 (en) * 2006-08-18 2008-03-06 Texas Instruments Deutschland Gmbh Phase-locked loop (pll) circuit and method
US20090102569A1 (en) * 2007-10-19 2009-04-23 Mccoy Scott Phase adjustment in phase-locked loops using multiple oscillator signals
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
CN103178842A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种具有ecl鉴相器的锁相环信号源及其生成方法
CN102684686A (zh) * 2012-05-09 2012-09-19 上海宏力半导体制造有限公司 一种降低带内相位噪声的锁相环及其相应的工作方法
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
KR101413917B1 (ko) * 2013-07-02 2014-07-02 부경대학교 산학협력단 위상 고정 루프
CN104467408A (zh) * 2013-12-20 2015-03-25 成都芯源系统有限公司 一种用于升压功率因数校正变换电路的控制电路及其方法
CN104022778A (zh) * 2014-06-24 2014-09-03 瑞斯康达科技发展股份有限公司 一种模拟锁相环电路及其信号处理方法
KR20160119939A (ko) * 2015-04-06 2016-10-17 인하대학교 산학협력단 삼각파 신호 발생기와 pll구조의 지연 시간 제어회로를 이용한 히스테리틱 벅 변환기
CN106849942A (zh) * 2016-12-29 2017-06-13 北京时代民芯科技有限公司 一种超高速低抖动多相位时钟电路
CN106842761A (zh) * 2017-03-15 2017-06-13 中国科学院上海光学精密机械研究所 基于模拟电路的光学腔自动锁定装置及其锁腔方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
QI WEI;SABRE KAIS;BRETISLAV FRIEDRICH;DUDLEY HERSCHBACH: "Entanglement of polar molecules in pendular states", vol. 134, no. 12, 31 December 2011 (2011-12-31) *
匡云帆;严高师;张心标;: "相位式激光测距全数字锁相环控制系统", 强激光与粒子束, no. 07, 15 July 2012 (2012-07-15) *
范忠;张红梅;: "模拟鉴相器在锁相环中应用", 机床电器, no. 06, 12 December 2010 (2010-12-12) *

Also Published As

Publication number Publication date
CN111222294B (zh) 2024-08-02
WO2020103775A1 (zh) 2020-05-28

Similar Documents

Publication Publication Date Title
US10644869B2 (en) Automatic detection of change in PLL locking trend
CN101621297B (zh) 锁相环频率锁定的检测方法及电路
US10084621B2 (en) Clock data recovery with non-uniform clock tracking
US11984899B2 (en) Dual mode phase-locked loop circuit, oscillator circuit, and control method of oscillator circuit
CN100553148C (zh) 具有改进的锁相/解锁检测功能的锁相回路
US7663417B2 (en) Phase-locked loop circuit
JP2001358582A (ja) クロック再生装置
US8354866B2 (en) PLL start-up circuit
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
CN112165327A (zh) 一种锁定检测电路和显示设备
US7714625B2 (en) System and method for fast re-locking of a phase locked loop circuit
US7667545B2 (en) Automatic calibration lock loop circuit and method having improved lock time
CN101409552B (zh) 锁相回路及控制方法
CN113114238B (zh) 一种应用于锁相环自动频率校准的频率检测器
CN114499502A (zh) 一种鉴频鉴相器及锁相环电路
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
CN111222294A (zh) 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置
US8836388B2 (en) Smart card clock generator circuits wth autonomous operation capability and method of operating the same
CN111371523B (zh) 一种时钟信号处理装置和方法
TWI630799B (zh) Phase detector and clock and data recovery device
US8432201B1 (en) Phase-locked loop (PLL) circuit
CN103618548A (zh) 基于锁相环频率快速锁定的频率合成方法及其电路
CN215186702U (zh) 锁相检测装置、锁相环
US7071744B2 (en) Apparatus and method for detecting a phase difference
CN109391262B (zh) 时钟恢复装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant