SU1605238A1 - Устройство дл контрол цифровых блоков - Google Patents

Устройство дл контрол цифровых блоков Download PDF

Info

Publication number
SU1605238A1
SU1605238A1 SU884402246A SU4402246A SU1605238A1 SU 1605238 A1 SU1605238 A1 SU 1605238A1 SU 884402246 A SU884402246 A SU 884402246A SU 4402246 A SU4402246 A SU 4402246A SU 1605238 A1 SU1605238 A1 SU 1605238A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
multiplexer
output
levels
block
Prior art date
Application number
SU884402246A
Other languages
English (en)
Inventor
Михаил Степанович Беляев
Геннадий Яковлевич Суслов
Original Assignee
Предприятие П/Я М-5687
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5687 filed Critical Предприятие П/Я М-5687
Priority to SU884402246A priority Critical patent/SU1605238A1/ru
Application granted granted Critical
Publication of SU1605238A1 publication Critical patent/SU1605238A1/ru

Links

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  цифровых блоков. Цель изобретени  - повышение достоверности контрол  цифровых блоков. Устройство содержит генератор тестов, блок нагрузок, формирователь граничных уровней, два пороговых элемента, элемент И-НЕ, мультиплексор результата, аналоговый мультиплексор, формирователь граничных импульсных воздействий, элемент НЕ. С помощью устройства провер етс  динамическа  устойчивость контролируемого цифрового блока на помехоустойчивость за счет того, что входные сигналы на контролируемый блок со средним значением уровней лог."0" и лог."1" промодулированы импульсами с граничными значени ми уровней лог."0" и лог."1". В услови х реальной эксплуатации цифровых блоков уровни входных сигналов, как правило, соответствуют средним значени м, поэтому, если в результате контрол  входные элементы провер емого блока оказываютс  работоспособными при импульсных помехах, соответствующих наихудшим уровн м входных сигналов, это гарантирует их работоспособность во всем диапазоне уровней входных сигналов. Производитс  также измерение уровней выходных сигналов провер емого блока и отображение их на экране осциллографа совместно с их допусками, граничными уровн ми и состо нием сбо , что позвол ет быстро отыскать место неисправности. 1 з.п.ф-лы, 1 табл., 5 ил.

Description

N5
X)
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  цифровых блоков.
Цель изобретени  - повьппение достоверности контрол  цифровых блоков за счет обеспечени  контрол  входными сигналами с дополнительными им- пульса -га, имеющими граничное значение амплитуды на входных контактах.
и проверки соответстви  логических
уровней.
На фиг.1 представлена структурна  схема устройства дл  контрол  цифровых блоков; на фиг.2 - функциональна  схема формировател  граничных импульсных воздействий; на фиг.З - функциональна  схема генератора тестов; на фиг.4 - диаграмма уровней сигналов, подаваемых на вход прове10
р емого блока; на фиг.5 - отображение информации о провер емом блоке на экране осциллографа.
Устройство дл  контрол  цифровых блоков (фиг.1) содержит генератор 1 тестов, формирователь 2 граничных импульсных воздействий, контролируемый блок 3, блок 4 нагрузок, аналоговый мультиплексор 5, формирователь 6 граничных уровней, пороговые
элементы 7.и 8, элемент И-НЕ 9, элемент НЕ 10, мультиплексор 11 результата , элемент 12 смещени , аналоговьш мультиплексор 13, линии 14-28
св зей.
Формирователь 2 граничных импульсных тоздействий предназначен дл  последовательной модул ции всех входных сигналов воздействи  импульсами 20
с градичными значени ми уровней
25
30
Лог. О и Лог. 1 и содержит (фиг.2) цифровой мультиплексор 29, два ана- логовых мультиплексора 30 и 31, два операционных усилител  32 и 33, блок 34 шинных формирователей, группу 35 разделительных резисторов, два нагрузочных резистора 36 и 37, два фик- .сирующих диода 38 и 39, причем адресные входы всех мультиплексоров 29-31 соединены с входной шиной 40, линии 41-47 св зей.
Генератор 1 тестов предназначен дл  формировани  сигналов управлени  мультиплексорами,сигналов теста дл  подачи на вход контролируемого цифрового блока и формировани  эталонного сигнала и содержит (фиг.З) генератор 48 импульсов, счетчики 49-51, блок 52 формировани  эталонных тестов (например, ПЗУ), мультиплексор 53, Блок 4 нагрузок служит дл  задани  токовой нагрузки на выходные сигналы провер емого блока и содержит набор резисторов.
Формирователь 6 граничных уровней формирует два пороговых уровн : гра- ничное значение Лог. 1 и Лог.О или два пороговых уровн , соответствующие верхней границе допуска и ниж- ней границе допуска на сигнал, и содержит источник -опорного напр жени , делители напр жени , аналоговый муль- типлексор, управл емый сигналом на линии 15. Пороговые элементы 7 и 8 представл ют собой компараторы.
Элемент 12 смещени   вл етс  аналоговым сумматором, выполненньм на трех резисторах. Стандартшлй логиче15
35
40
45
55
10
20
25
30
2) -
3 ,   й - ву , ь-
6052384
ский сигнал Сбой с выхода мультиплексора 11 суммируетс  в элементе 12 смещени  с посто нной составл ющей напр жени  дл  вывода этого сигнала на экране осциллографа (не показан ) за уровни стандартных цифровых сигналов.
Устройство работает следующим образом .
Информационна  часть слова из генератора 1 тестов через формирователь 2 граничных импульсных воздействий , который производит импульсную модул цию этих сигналов, по линии 17 поступает на входы контролируемого цифрового блока 3. Контроль выходных сигналов с блока 3 может производитьс  в двух режимах. Первый - уровней и временного соответстви  стандартных сигналов Лог. 1 и Лог. О. Второй - когда уровень выходного сигнала должен соответствовать определенным допускам на его величину.Ее- , ли уровень напр жени  находитс  в пределах допуска, этот сигнал прини15
35
40
45
55
маетс  за состо ние Лог. 1, если он не укладьшаетс  в пределы допуска, сигнал принимаетс  за состо ние Лог. О . Такие режимы проверки требуютс  дл  контрол  блоков, имеющих логические стандартные выходные сигналы и сигналы управлени  электродвигател ми , например дл  проверки комбинированного блока дл  управлени  работой накопител  на гибком магнитном диске.
Рассмотрим работу при контроле выходных сигналов,например,дл  первого выходного сигнала. Выходной сигнал с блока 3 через аналоговьй мультиплексор 5 поступает на инверсный вход порогового элемента 7 и пр мой вход порогового элемента 8, на другие входы по лини м 21 и 22 пороговых элементов 7 и 8 поступают граничные уровни напр жений с формировател ми 6 граничных уровней. Пороговые элементы 7 и 8, элемент И-НЕ 9, элемент НЕ 10 и мультиплексор 11 производ т анализ уровней выходного сигнала и его информационной и временной достоверности.
Когда лини  15 установитс  в состо ние Jior. 1, устройство переключаетс  во второй режим работы. В этом случае уровень выходного сигнала блока 3 должен находитьс  в пределах определенных допусков на его
5
величину. Формирователь 6 граничных уровней формирует уровни допусков на контролируемый сигнал, причем на линии 21 формируетс  максимальный Цд граничный уровень, на линии 22 - минимальный Цд граничный уровень напр жени . Мультиплексор 11 переключаетс  на работу с выходами элементов И-НЕ 9 и НЕ 10. Генератор 1 тестов в этом режиме работы вьщает на линии 20 сигнал Лог. 1, если в даный момент времени выходной сигнал должен находитьс  в пределах уровней напр жени , установленных формирователем 6 граничных уровней, и выдает сигнал Лог. О, если в данный момент времени выходной сигнал с провер емого блока должен находитс  за пределами уровней напр жени  допусков. Например, выходной контролируемый транзистор в данный момент закрыт. Контроль сигналов, укладывающихс  в определенные допуски, требуетс  при проверке работы транзисторов , имеющих нагрузку в эмиттере и коллекторе, например,при управлении мостовыми ключевыми транзисторными схемами дл  привода электродвигателей .
Дл  диагностики места неисправности , вызывающей сбой в работе блока 3, формируютс  четыре сигнала: уровень выходного сигнала с контролируемого блока на линии 19, верхний граничный уровень на линии 21, нижний граничный уровень на линии 22 и сигнал сбо , смещенный элементом 12 смещени  вьше уровн  логических сигналов, поступающих на входы аналогового мультиплексора 13 и с линии 28 подаютс  на вход Y осциллографа . Синхронизаци  осциллографа осуществл етс  от сигнала на линии 15 (не показано). На экране осциллографа отображаетс  состо ние всех выходных сигналов с контролируемого блока (фиг.5). По оси времени X отложены номера выходов блока 3 в пор дке их коммутации аналоговым мультиплексором 5, по оси Y - уровни четырех сигналов: выходные сигналы на линии 19, граничньй зфовень сигнала Лог. 1 и верхний уровень допуска на линии 21, граничный уровень сигнала Лог. О и нижний уровень допуска на линии 22, сигнал 54 сбо . Выходы блока 3, отображенные на фиг.5 с первого по п-й,соот052386
ветствуют логическим сигналам и с п+1 по m - сигналам, контролируемым по допускам, выходы п+1, п+3, п+5 - с эмиттерные выходы с транзисторов,вы- ходы п+2, п+4, п+6 - коллекторные.
Возможные неисправности провер емого блока сведены в таблицу.
10 Формирователь граничных импульсных воздействий работает следующим образом. Информационна  часть слова теста проверки поступает с генератора 1 теста по линии 41 на информа 5 ционные входы мультиплексора 29 и на входы блока 34, а с их выходов сигналы воздействи  через группу 35 резисторов поступают на линию 42 и на входы аналоговых мультиплексоров
20 30 и 31. Мультиплексор 29, операционные усилители 32 и 33 и аналоговые мультиплексоры 30 и 31 образуют схему формировани  сигналов воздействи  в соответствии с граничны25 ми параметрами и myльcoв Лог. О и Лог. 1 (фиг.4), имитирующ11х импульсные помехи.
Учитыва , что все каналы входных сигналов поочередно подключаютс 
30 мультиплексорами 29-31 к схеме формировани  сигналов воздействи , рассмотрим работу схемы на примере одного канала, например первого.
Если на первый входной контакт провер емого блока подаетс  сигнал Лог. О, тогда с выхода мультиплексора 29 на пр мой вход операционного усилител  32 приходит сигнал
40
Лог. О, а на инверсньй вход поступает пороговый уровень U., , равный
1,5 В. На выходе операционного усилител  32 по вл етс  отрицательный Зфовень напр жени , через резистор 36 открьгоаетс  диод 39 и по поро- - говому уровню , фиксирует пр мой вход операционного усилител  33 на 0,4 В. Через аналоговьм мультиплексор 30 на инверсный вход операционного усилител  33 поступает уровень сигнала Лог. О, сформированный блоком 34, в результате сравнени  опорного напр жени  и сигналов Лог. О, операционный усилитель 33 формирует сигнал положительной . или отрицательной пол рности, в результате чего через резистор 37 будет протекать ток, который, проход  через аналоговый мультиплексор 31, на пезисторе группы 35 создает -па50
дение напр жени , и входной сигнал стабилизируетс  на уровне 0,4 В (фиг.4). Ток стабилизации, поступающий в цепь воздействи  с аналогового мультиплексора 31, компенсирует изменение входного сопротивлени  входа провер емого блока в пределах от 150 до 10 кОм.
С целью исключени  погрешности измерени  уровн  сигнала воздействи  на шине 42 за счет падени  напр жени  на внутреннем сопротивлении аналогового мультиплексора 31 от про ход щего через него, тока стабилизации входные и выходные сигналы стаби лиз ации разделены через разные аналоговые мультиплексоры 30 и 31.
Аналогично происходит формирование граничных значений сигнала Лог. 1. На пр мой вход операционного усилител  32 в этом случае поступает уровень сигнала Лог. 1, на выходе операционного усилител  32 по вл етс  высокий уровень напр жени , которьй через резистор 36 и диод 38 фиксирует напр жение на пр мом входе операционного усилител  33 на уровне порогового значени  Лог. 1 (2,4 В). Далее цепь стаби- лизаии .работает аналогично формированию граничного значени  Лог. О (фиг.4).

Claims (2)

1. Устройство дл  контрол  цифровых блоков, содержащее генератор тестов, элемент И-НЕ, блок нагрузок, формирователь граничных уровней,два пороговых элемента, причем входы блока нагрузок  вл ютс  входами устройства дл  подключени  к выходам контролируемого блока, выходы формировател  граничных уровней соединены с пр мым входом первого порогового элемента и инверсным входом второго порогового элемента, отличающеес  тем, что, с целью повышени  достоверности контрол , устройство содержит формирователь граничных импульсных воздействий, мультиплексор результата, аналоговый мультиплексор, элемент НЕ, причем адресный выход генератора тестов соединен с адресным входом аналогового мультиплексора, с адресным входом формировател  граничных импульс- -
0
15
605238
ных воздействий, старший разр д ад- ресного выхода генератора тестов соединен с входом формировател  гра- ничных уровней и с первым адресным входом мультиплексора результата, информационный выход генератора тестов соединен с информационным входом формировател  граничных импульсных воздействий, выход которого  вл етс  выходом устройства дл  подключени  к входу контролируемого блока, информационный вход аналогово- гр мультиплексора  вл етс  входом устройства дл  подключени  к выходу контролируемого блока, выход аналогового мультиплексора соединен с инверсным входом первого и пр мым входом второго пороговых элементов, выход эталонного сигнала генератора тестов соединен с вторым адресным входом мультиплексора результата,выходы первого и второго пороговых элементов соединены с первым и вторым входами элемента И-НЕ и первым, вторым информационными входами мультиплексора результата, выход элемента И-НЕ соединен с третьим информационным входом мультиплексора результата и через элемент НЕ - с четвертым информационным входом мультиплексора результата, выход которого  вл етс  выходом результата контрол  устройства .
2. Устройство по П.1, о т л и 20
25
30
, в 35
40
45
50
55
чающеес  тем, что формиро- в атель граничных импульсных воздействий содержит цифровой мультиплексор , два аналоговых мультиплексора, два операционных усилител , блок шинных формирователей, группу разделительных резисторов, два нагрузочных резистора и два фиксирующих диода , причем адресные входы всех мультиплекс оров соединены с адресным входом формировател , информацион- ньй вход цифрового мультиплексора и вход блока шинных формирователей соединены с информационным входом формировател , выходы блока шинных формирователей через группу разделительных резисторов соединены с информационными входами первого аналогового мультиплексора, с выходами второго аналогового мультиплексора и с выходом формировател , выход цифрового мультиплексора соединен с пр мым входом первого операционного усилител , инверсный вход которого соединен с первым источником порогового уровн  напр жени , а выход через первый нагрузочный резистор соединен с катодом первого и анодом второго фиксирую1цих диодов и пр мым входом второго операционного усилител , инверсный вход которого соединен с выходом первого аналогового
мультиплексора, выход второго операционного усилител  через второй нагрузочный резистор соединен с информационным входом второго аналогового мультиплексора, анод первого и катод второго фиксирующих диодов соединены с вторым и третьим источниками пороговых уровней напр жени .
и
Т Г
;7J L
Фиг,2
л
ОГ23п123п123п
Фиг.
R
Фаг. 5
SU884402246A 1988-04-04 1988-04-04 Устройство дл контрол цифровых блоков SU1605238A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884402246A SU1605238A1 (ru) 1988-04-04 1988-04-04 Устройство дл контрол цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884402246A SU1605238A1 (ru) 1988-04-04 1988-04-04 Устройство дл контрол цифровых блоков

Publications (1)

Publication Number Publication Date
SU1605238A1 true SU1605238A1 (ru) 1990-11-07

Family

ID=21365344

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884402246A SU1605238A1 (ru) 1988-04-04 1988-04-04 Устройство дл контрол цифровых блоков

Country Status (1)

Country Link
SU (1) SU1605238A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111222294A (zh) * 2018-11-23 2020-06-02 深圳市中兴微电子技术有限公司 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 842822, кл. G 06 F 11/24, 1979. Авторское свидетельство СССР № 1262508, кл. G 06 F 11/26, 1985. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111222294A (zh) * 2018-11-23 2020-06-02 深圳市中兴微电子技术有限公司 模拟锁相环锁定状态下参考钟平滑过渡的方法和装置

Similar Documents

Publication Publication Date Title
US4398144A (en) Apparatus for determining the position of a switch and for monitoring the associated line for interruptions and short circuits
US4791312A (en) Programmable level shifting interface device
US4342112A (en) Error checking circuit
US5613064A (en) Output network for a fault tolerant control system
US4814638A (en) High speed digital driver with selectable level shifter
SU1605238A1 (ru) Устройство дл контрол цифровых блоков
US3940571A (en) Drive circuitry with error detection
US3132304A (en) Marginal checking system employing switch means for selective and simultaneous introduction of auxiliary parallel loads
US3222595A (en) Transition time delay testing device
US4392097A (en) Circuit arrangement for the continual operation monitoring and error diagnosis of a stepper motor
KR910006505B1 (ko) 전원 고장 검출회로
SU949793A1 (ru) Устройство дл контрол импульсов
SU1439655A2 (ru) Устройство дл обучени операторов
SU883954A1 (ru) Устройство дл индикации
SU1285613A1 (ru) Коммутационное устройство
JP2549536B2 (ja) 度数登算パルス検出回路の故障検出方式
SU1691819A1 (ru) Устройство дл диагностировани радиоэлектронных объектов
KR0140353Y1 (ko) 산업용 차량의 모터쇼트시 전원 차단회로
SU1515175A2 (ru) Устройство дл диагностики неисправностей технических объектов
JPS5975717A (ja) Ad変換器の診断装置
SU1500998A1 (ru) Устройство дл диагностировани взаимосв занных элементов объекта
SU1599839A1 (ru) Устройство дл допускового контрол погрешностей работы элементов задержки
SU450138A1 (ru) Устройство дл поиска неисправностей
SU1181118A1 (ru) Устройство диагностики неисправностей генератора импульсов
SU1581638A1 (ru) Устройство дл индикации автоматической локомотивной сигнализации