JP3823184B2 - 光ディスク装置 - Google Patents
光ディスク装置 Download PDFInfo
- Publication number
- JP3823184B2 JP3823184B2 JP08384796A JP8384796A JP3823184B2 JP 3823184 B2 JP3823184 B2 JP 3823184B2 JP 08384796 A JP08384796 A JP 08384796A JP 8384796 A JP8384796 A JP 8384796A JP 3823184 B2 JP3823184 B2 JP 3823184B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- information
- synchronization
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は光ディスク装置に関し、特に、光ディスク媒体の媒体の傷（ディフェクト）やトラックジャンプ時に、再生した情報にディフェクトが発生したことを検出する手段を具備し、このときのディフェクトの際の信号同期手段の同期はずれを速やかに復帰させ、また、信号２値化手段の精度・信頼性を大幅に向上させる機能を有した光ディスクドライブに関するものである。
【０００２】
【従来の技術】
近年、情報の大容量化、高密度化に伴って光ディスクドライブのエラー率の低減、信頼性の確保が重要になってきている。例えば光ディスクに情報を蓄積する場合、原情報に変調をかけ、同期信号を重畳させて記録する。上記光ディスクから情報を読み出してこれを復元する場合、まず光ピックアップより出力される再生信号を信号２値化手段を用いてパルス信号にし、これより上記同期信号を信号同期手段を用いて分離して用いる。光ディスクに記録される情報が高密度化されるほど上記信号２値化手段および信号同期手段の精度が要求されるし、さらに種々の外乱に対する信頼性も要求される。
【０００３】
また、光ディスク媒体の製造時や使用中にディスク表面や記録面に傷がつくことがある。これより情報を再生した場合、当然この傷の部分での情報が欠損するかあるいはノイズが混入して情報の再生誤り率が高くなる。さらに同期信号成分が欠落すると上記信号同期手段は正常には動作せず、ディフェクト通過後もその復帰には時間を要するため、結果的に実際のディフェクトよりも大きな情報の欠落が発生することになる。またこれに限らず、トラックジャンプの際にはトラック間のクロストーク信号がノイズとして作用し、同様の問題が発生する。したがって、こういったディフェクトを何らかの方法で速やかに検出し、さらに信号同期手段の動作をディフェクトの間一時停止させるなどの対策がとられる。
【０００４】
以下図面を参照しながら、上記した従来のディフェクト検出装置の一例について説明する。
図１２は特開昭６１−１７０９３７号公報に記載された従来のディフェクト検出装置のブロック図を示すものである。図１２において、まず情報再生信号（ＲＦ）は２値化回路１０１によってパルス信号（ＰＲＦ）になる。パルス幅測定手段１２０はそのパルス幅を逐次デジタルカウントする。カウントのためのクロックＣＣＫは非同期クロック発生器１０２より供給される。光ディスクには、画像や音声をデジタル化したもの，あるいはコンピュータデータ等がコード変換され、ＲＬＬ（run length limitted ）信号として記録されている。すなわち、いかなる情報であっても、そのパルス幅（信号の立ち上がりから立ち下がり、あるいは立ち下がりから立ち上がりまでの時間間隔）は同期状態における同期クロック信号１周期の整数倍であり、しかも所定の最短値（Ｔmin ）と最長値（Ｔmax ）内にあるような信号列にすでに変換されている。例えばＣＤに用いられているＥＦＭ（Eight to Fourteen Modulation，８−１４変調）コードの場合、変換後の信号はすべて３Ｔ（Ｔmin ＝ｎmin ×Ｔ）、４Ｔ、５Ｔ、・・ｎＴ・・、１０Ｔ、１１Ｔ（Ｔmax ＝ｎmax ×Ｔ）のパルスの組み合わせで構成される。なお、Ｔは同期クロック１周期の長さを表す。パルス幅測定手段１２０は現在読み出された信号ＲＦのパルス幅ｎを整数値で出力するものである。
【０００５】
デジタル比較器１０３はこうして得られたパルス幅ｎを前回の処理で得られた計測パルス幅ｎ-1と比較し、大きければ（すなわち長ければ）現パルス幅ｎをラッチレジスタ１０４に保持し、次回のｎ-1とする。以上の処理をある程度，例えばフレーカウンタ（図示せず）で計測される所定時間の間続ければ、ラッチレジスタ１０４にはＲＬＬ信号の最大長Ｔmax のカウント値ｎmax が保持されているはずである。
【０００６】
ここで光ディスク情報面にディフェクトがあった場合、再生信号ＲＦには本来のＲＬＬ信号が長時間欠損し、その結果、該再生信号ＲＦにはＴmax 以上のパルス幅が現れることがある。この場合、上記ラッチレジスタ１０４には上記ｎmax を越えるカウント値が保持されることとなる。デジタル比較器１０５はこのラッチレジスタ１０４に保持されている上記ｎmax を越えるカウント値（次回のｎ-1）と、上記理想的なＲＬＬ信号の最大クロックカウント値ｎmax とを比較し、前者が後者を越えていればディフェクト検出信号ＤＦＴ＝１を出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ディフェクトの種類によっては検出するのに時間を要したり、あるいは全く検出できない場合があるといった問題を有していた。すなわち、比較的大きなディフェクトであってしかもこの間全く情報が欠損しているような場合は、ディフェクトを通過した直後にＴmax を越えたパルスが発生するので、素早い検出が可能である。しかし、ディフェクトには、例えば情報ピット列の異常形成や、あるいは情報面の一部が砂埃などで擦られて無数の小穴ができたような、”インターラプション”と呼ばれるものがある。この小穴の大きさがＴmax に相当する大きさ以下ならば、上記方法では検出することができない（ここでＣＤを例にとると、Ｔmax ＝１１Ｔ＝約１０μｍである）。また、このＴmax を越える傷があっても、インターラプションの場合、ディフェクト直後からＴmax 以上の傷に出会うとは限らず、ディフェクト半ばでその傷が検出される場合もある。さらにトラックはずれ状態においては、トラック間は全く無信号というわけではなく、両側のトラックからのクロストーク信号が互いに混ざり合って検出される。その量は、トラック間隔が狭い，すなわち高密度であるほど大きくなる。
【０００８】
上記のようにディフェクトが検出されない場合、あるいは検出が遅れた場合、情報が全く欠落するディフェクトと同様に，あるいはそれ以上に、信号同期装置に影響を与えることがある。それは、この種のディフェクトは、再生時に大きなノイズとしてＲＬＬ信号に重畳されるので、信号同期装置が発生する同期クロック信号との周波数位相関係が乱されるからである。ディフェクトの結果、ＰＬＬ同期がはずれて、同期クロック信号の周波数がＰＬＬのキャプチャーレンジより大きくずれると、該ＰＬＬの再引き込みができない、つまり半永久的にＰＬＬが機能しなくなる状態に陥ることがある。
【０００９】
本発明は、上記のような従来の問題点に鑑みてなされたもので、インターラプションや、トラックはずれのような紛らわしいディフェクトでも、素早くこれを検出することのできる，ディフェクト検出装置，及び信号同期装置を備えた光ディスク装置を提供することを目的としている。
【００１０】
また、これにより情報を高精度に，しかも安定に２値化することのできる，信号２値化装置を備えた光ディスク装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１の発明にかかる光ディスク装置は、非同期に検出可能な基準信号を含んだ情報信号と，該情報信号より同期生成される同期信号との間の位相誤差の絶対値の大きさに応じた信号を出力する同期異常検出手段と、上記位相誤差の絶対値とスレショールドレベルとを比較し、ディフェクト検出信号を生成する判定手段と、上記情報信号の情報遷移間隔を非同期に測定する計測手段と、上記計測手段により検出された、上記基準信号の時間長の計測値に基づいて、上記ディフェクト検出信号を解除させる解除手段と、を備えたことを特徴とするものである。
また、請求項２の発明にかかる光ディスク装置は、請求項１記載の光ディスク装置において、上記計測手段は、ディフェクトが検出される所定の期間，上記情報信号の情報遷移間隔を非同期に測定するものであり、上記解除手段は、上記所定の期間内において上記計測手段により検出された、上記基準信号の時間長の計測値に応じて、上記判定手段が生成するディフェクト検出信号を消滅させるものである、ことを特徴とするものである。
【００１２】
また、請求項３の発明にかかる光ディスク装置は、請求項１または２に記載のディフェクト検出装置において、上記情報信号の情報遷移間隔の最短値と最長値が規定され、上記基準信号は、上記情報信号を構成する信号群のうち最短または最長の情報遷移間隔を持つ信号であることを特徴とするものである。
【００１３】
また、請求項４の発明にかかるディフェクト検出装置は、請求項１に記載の光ディスク装置において、上記情報信号の情報遷移の同期信号に対する位相進みに対しては、該位相進みに相当する分の時間幅を有する第１のパルス信号を生成し、その位相遅れに対しては、該位相遅れに相当する分の時間幅を有する第２のパルス信号を生成する位相比較手段を備え、上記第１のパルス信号と上記第２のパルス信号の差信号を位相誤差とし、上記第１のパルス信号と上記第２のパルス信号の和信号を上記位相誤差の絶対値として出力することを特徴とするものである。
【００１４】
また、請求項５の発明にかかる光ディスク装置は、請求項４記載の光ディスク装置において、パルス信号が存在する間，コンデンサに電流を注入し、上記パルス信号が終了した後、上記コンデンサの両端の電圧をサンプルホールドし、さらに次のパルス信号が供給されるまでに上記コンデンサに蓄積された電荷を放電する第１の時間電圧変換手段と、該第１の時間電圧変換手段と同等の機能を有する第２の時間電圧変換手段とを有し、上記情報信号の情報遷移の同期信号に対する位相進みに対して発生される，該位相進みに相当する分の時間幅を有する第１のパルス信号と、上記情報信号の情報遷移の同期信号に対する位相遅れに対して発生される，該位相遅れに相当する分の時間幅を有する第２のパルス信号との論理和信号を、上記第１の時間電圧変換手段に供給し、上記第１のパルス信号と、上記第２のパルス信号との論理積信号を、上記第２の時間電圧変換手段に供給し、上記第１の時間電圧変換手段，及び第２の時間電圧変換手段の両出力信号の差信号を、位相誤差の絶対値として出力することを特徴とするものである。
【００１５】
また、請求項６の発明にかかる光ディスク装置は、請求項１または２記載の光ディスク装置において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記位相誤差に応じて上記同期信号の位相を制御する周波数可変手段とよりなる位相同期手段を具備し、さらに上記ディフェクト検出信号に応じて、上記位相比較手段の出力を無効にするゲート手段とを備えたことを特徴とするものである。
【００１６】
また、請求項７の発明にかかる光ディスク装置は、請求項６記載の光ディスク装置において、上記同期信号に対して非同期に計測クロック信号を発生するクロック信号発生手段を備え、上記計測手段は、上記情報信号の情報遷移間隔を、上記計測クロック信号を用いてデジタルカウントするものであり、上記解除手段は、上記計測手段より出力される計測値を一時的に保持する記憶手段と、所定期間内において、上記計測値と上記記憶手段に保持されている値とを逐次比較して、上記情報信号の最長または最短の上記情報遷移間隔を検出する第１のデジタル比較手段と、上記情報信号の最長または最短の情報遷移間隔の計測値と、予め設定された規定値とを比較し、両者が所定の誤差内で一致したときに一致信号を発生する第２のデジタル比較手段と、上記位相誤差の絶対値が所定の閾値を越えた直後に上記ディフェクト検出信号を発生させ、上記一致信号を受けたとき上記ディフェクト検出信号を解除する手段とからなるものである、ことを特徴とするものである。
【００１７】
また、請求項８の発明にかかる光ディスク装置は、請求項２記載の光ディスク装置において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相誤差または上記周波数偏差に応じて、上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段を具備し、さらに上記ディフェクト検出信号が生成されたとき上記周波数比較手段の出力を有効にする手段を備えたものである。
【００１８】
また、請求項９の発明にかかる光ディスク装置は、請求項８記載の光ディスク装置において、上記周波数比較手段は、Ｍを整数として、同期状態における上記基準信号の情報遷移間隔が上記同期信号の周期のＭ倍であるとしたとき、上記基準信号の状態遷移間隔と上記同期信号をＭ分周した信号の周期間隔との差より、上記周波数偏差を検出するものであることを特徴とするものである。
【００２０】
また、請求項１０の発明にかかる光ディスク装置は、請求項１または２記載の光ディスク装置において、情報信号と同期信号との位相誤差を検出する位相誤差検出手段と、カットオフ周波数より低域側に少なくとも１次の積分特性を、高域側に平坦特性を持つ第１のループフィルタと、上記第１のループフィルタの出力電圧に応じた周波数の同期信号を発生する周波数可変信号発生手段とよりなる位相制御ループを備え、かつ上記情報信号と上記同期信号との周波数偏差を検出する周波数偏差検出手段と、積分特性を有する第２のループフィルタと、上記周波数可変信号発生手段とよりなる周波数制御ループを備え、上記第２のループフィルタは、上記第１のループフィルタの積分要素を共用していることを特徴とするものである。
【００２４】
また、請求項１１の発明にかかる光ディスク装置は、請求項１記載の光ディスク装置において、上記情報信号を適当な閾値を用いて２値化する比較手段と、上記比較手段より出力される２値化信号のデューティーと所定目標値との差に応じた信号をフィードバックして上記閾値を決定する第１の帰還手段と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号で逐次ラッチして得た基準信号のデューティーと上記２値化信号のデューティーとの差に応じた信号をフィードバックして上記閾値を決定する第２の帰還手段と、上記ディフェクト検出信号に応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段と、からなる信号２値化手段を有することを特徴とするものである。
【００２６】
【発明の実施の形態】
以下本発明の実施の形態による光ディスク装置について、図面を参照しながら説明する。
実施の形態１．
図１は本発明の実施の形態１による，ディフェクト検出装置を有する光ディスク装置を示すブロック図である。図１において、２は位相比較器であり、光ディスク媒体１００からピックアップ１０１で再生され、２値化回路１を経た情報信号Ｕと同期信号Ｖとの位相誤差に応じたパルスを発生するものである。６は加算器、７は時間電圧変換回路であり、位相比較器２とともに、同期異常検出手段を構成し、位相誤差の絶対値すなわち同期異常を検出し、同期異常検出信号ＡＳＹＮを出力する。８は電圧比較器（判定手段）であり、同期異常検出信号ＡＳＹＮと閾値ＶTHとを比較して、ディフェクト検出フラグ信号ＤＦＣＴを生成する。１１はパルス幅計測回路（計測手段）であって、情報信号Ｕに含まれる基準信号ＲＥＦのパルス幅を、非同期クロック発生器１０による発生クロックを用いて計測する。２００はディフェクト検出解除手段であり、上記電圧比較器８よりのディフェクト検出フラグ信号ＤＦＣＴをそのまま出力するか、上記パルス幅計測回路１０による計測結果１１ａをもとに、上記ディフェクト検出フラグ信号ＤＦＣＴの出力を解除させる動作を行う。
【００２７】
以下本実施の形態１による，ディフェクト検出装置を備えた光ディスク装置の動作について、図１、図２、図３、図４、図６を用いて説明する。
まず、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されている。本実施の形態１では、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。図１の回路において、位相比較器２の入力Ｕには、２値化回路１で２値化されたパルス状の情報信号ＰＲＦが、入力Ｖには同期クロック信号ＣＫが供給される。すると、情報信号ＰＲＦの立ち上がり，又は立ち下がりエッジ（情報遷移）の，同期クロック信号ＣＫの立ち上がりエッジに対する位相進み・遅れの分の幅のパルス信号が、それぞれＵＰ、ＤＮとして出力される。後述するが、位相同期状態で同期クロック信号ＣＫが生成されている場合（図６の左半分の部分）は、パルス信号ＵＰ、ＤＮのパルス幅はほとんど０になっている（厳密には後述のように一定の幅を有する）。ここで、図６の右半分の領域のように、ディフェクト領域ＤＦに突入すると、情報信号ＰＲＦにはノイズが重畳されているため、ディフェクト領域ＤＦ前に生成された同期クロック信号ＣＫとの位相関係が大きく乱される。このとき、両者の間にランダム的な位相遅れ，又は位相進みが発生するので、パルス信号ＵＰ、ＤＮのパルス幅はもはや０ではなくなる。よって図６に示されるように、それぞれの位相出力ＵＰ、ＤＮに、ランダム的に変動するパルス幅を持つパルス信号が現れる。
【００２８】
これらのランダム的に変動するパルス幅を持つパルス信号ＵＰと，ＤＮとを、加算器６で加算合成し、さらに時間電圧変換回路７を用いて電圧変換すると、図６に示されるような上記両信号のパルス幅に応じた振幅を持つ，信号ＡＳＹＮが得られる。この振幅は言うまでもなく、ディフェクトの程度（ディフェクトによるノイズの大きさ）に依存する。電圧比較器８は、該信号ＡＳＹＮを、適当なスレショールド電圧ＶTHと比較し、これを越えればフラグ信号ＤＦＣＴを発生する。
【００２９】
位相比較器２，及び時間電圧変換回路７の具体的構成を、図２に示す。まず、位相比較器２は一般にはＰＬＬ（phase lock loop ），すなわち位相同期回路に用いられるものであり、Ｕ、Ｖ、それぞれに入力する信号の立ち上がりでトリガされる２対のフリップフロップFF1 , FF2 と、両者の出力の論理積で上記フリップフロップに帰還リセットをかけるＮＡＮＤゲートNAND1 で構成される。両フリップフロップFF1 ，FF2 の出力がそれぞれＵＰ、ＤＮとなる。このとき、位相比較器２内部の遅延によるオフセットパルスOFP が発生する。すなわち、上記各回路に遅延が全く無ければ、入力ＵとＶに同相の信号が入った場合、出力ＵＰ、ＤＮにはパルス幅０の（無限に細い）信号が出るはずであるが、実際は、図３に示されるように、同回路を構成するフリップフロップFF1 ，FF2 とＮＡＮＤゲートNAND1 の遅延分の幅を持つ（オフセット）パルス信号OFP が出力される。後述のように、この位相比較器の差動出力をＰＬＬに用いる場合は、出力ＵＰ、ＤＮの差信号を用いるため、このオフセット分は互いにキャンセルされるので問題にならないが、本実施の形態１のように、両出力のパルス幅の和信号（位相誤差の絶対値）から同期異常信号ＡＳＹＮを検出する場合には、このオフセット成分が相互に加算されてしまい、従って、特に温度ドリフトなどでこのオフセット成分が変動すると、上記同期異常信号ＡＳＹＮよりこれに閾値ＶTHを設けてディフェクト検出フラグ信号ＤＦＣＴを生成する際に、検出誤差を生じさせる要因となる。従って本実施の形態１では、情報再生信号ＰＲＦが入力するごとに上記オフセットパルスと同じ幅を持つダミーパルスＤＭ（ＵＰ∩ＤＮ），（図３参照）を発生させ、これでオフセット分を除去する方法を実現している。
【００３０】
即ち、図２において、ＯＲゲート３０は、同期異常検出に用いる加算信号ＵＰ∪ＤＮを得るためのものであり、図１の加算器６に相当するものである。一方、ダミーパルス（カウンタオフセットパルス）ＤＭ（ＵＰ∩ＤＮ）は、図３に示されるように、位相比較器２より出力される位相進み、遅れパルスＵＰ、ＤＮを、ＡＮＤゲート３１に通すことによって抽出される。
【００３１】
また、図２において、７ａは、図１における時間電圧変換回路７のうち、加算パルス信号ＵＰ∪ＤＮ，即ち同期異常検出成分ＡＳＹＮの時間電圧変換をうけもつ第１の時間電圧変換回路部分であり、スイッチ３２ａ、３５ａ、３７ａ、電流源３３ａ、コンデンサ３４ａ、３８ａ、バッファアンプ３６ａ、３９ａ、よりなる。７ｂは、上記時間電圧変換回路７のうち、論理積パルス信号ＵＰ∩ＤＮ，即ちオフセット除去のためのダミーパルス成分ＤＭの時間電圧変換を受け持つ第２の時間電圧変換回路部分であり、スイッチ３２ｂ、３５ｂ、３７ｂ、電流源３３ｂ、コンデンサ３４ｂ、３８ｂ、バッファアンプ３６ｂ、３９ｂ、よりなる。
【００３２】
上記第１の時間電圧変換回路部分７ａについて動作を説明すると、スイッチ３２ａはパルス幅の期間だけ、定電流をコンデンサ３４ａに流し込み、その両端にパルス幅に比例した振幅の電圧Ｓａを発生させる。スイッチ３７ａとコンデンサ３８ａは、上記電圧Ｓａをサンプルホールドして信号Ｈａを発生させるものであり、第２の時間電圧変換回路部分７ｂについても同様で、該両サンプルホールドは、ともに加算パルス信号ＵＰ∩ＤＮの立ち下がりから所定の期間実行され、このタイミングはインバータ４２とモノマルチ４３で決定される。また、上記コンデンサ３４ａ、３４ｂに蓄積された電荷はサンプルホールド終了後に放電され、このタイミングはモノマルチ４４で決定される。電圧変換後の両信号Ｈａ、Ｈｂは減算器４０を通り、同期異常検出成分ＡＳＹＮからオフセット成分ＤＭが除去される。ローパスフィルタ４１は、上記のように得られた同期異常検出信号ＡＳＹＮから高周波変動成分を除去するもので、この信号同期装置におけるホールド動作が過度に敏感に機能することを避けるためのものである。
【００３３】
図４に、ＣＤ（コンパクトディスク）のテストディスクに形成されたインターラプションディフェクトを、実際に図２で示した回路を用いて検出した実験結果を示すものであり、同期異常検出信号ＡＳＹＮ，及び情報再生信号ＲＦを示すものである。この図４に示されるように、同期異常検出信号ＡＳＹＮはディフェクト領域ＤＦに入るなり増加している。これを図示のようなスレショールドレベルＶTHで判定すれば、５０〜１００μｓといった短期間のうちにディフェクト検出信号ＤＦＣＴを生成することができる。
【００３４】
このような本実施の形態１においては、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを生成し、該位相誤差の絶対値に応じてディフェクト検出信号ＤＦＣＴを生成するようにしたので、該情報信号のパルス幅の最長値Ｔmax を越えるパルス信号，即ち基準信号のパルス幅を越えるパルス信号，が検出されたか否かにかかわらず、ディフェクト領域ＤＦに入った直後にディフェクト領域ＤＦに入ったことを検出することができ、ノイズ性のディフェクトや、トラックはずれでも迅速にこれを検出することができる。さらには、所定の期間，上記情報信号ＰＲＦの情報遷移間隔を測定し、該所定の期間内に検出された上記基準信号ＲＥＦの時間長の計測値に応じて上記ディフェクト検出信号ＤＦＣＴを消滅させるようにした、即ち基準信号の同期を参照してディフェクトが通過したことを判断するようにしたため、ＰＬＬが再動作する際に疑似ロックすることを避けることができ、正確に再ロックさせることができる効果が得られる。
【００３５】
なお、パルス幅計測回路１１の動作，及びディフェクト解除手段２００の具体的な構成，及び作用については、以下、これを実際に、信号同期装置や、信号２値化装置に適用した、本発明の他の実施の形態で詳細に述べる。
【００３６】
実施の形態２．
図５は本発明の実施の形態２による，ディフェクト検出装置，及びこれを用いた信号同期装置を有する光ディスク装置のブロック図を示すものである。図５において、１は２値化回路であり、光ディスク媒体１００より光ピックアップ１０１で読み出された再生信号ＲＦをパルス化して情報信号ＰＲＦを生成するものである。位相比較器２、減算器３、ループフィルタ４、電圧制御発振器、即ちＶＣＯ５（周波数可変信号発生手段）、ゲート２ａ、２ｂは、ＰＬＬ同期回路（位相同期手段）を構成し、パルス信号ＰＲＦと同期したクロック同期信号ＣＫを生成する。パルス信号ＰＲＦ，及びクロック同期信号ＣＫはデコーダに供給され、ビデオ信号，オーディオ信号，あるいはその他の情報信号となる。
【００３７】
上記位相比較器２、加算器６、時間電圧変換回路７、電圧比較器８、非同期クロック発生器１０、及びパルス幅計測回路１１は、図１で示されたものと同等に作用し、フリップフロップ９よりディフェクト検出フラグ信号ＤＦＣＴを生成する。また、デジタル比較器１２、１４、ラッチレジスタ１３、フレームカウンタ１５、及びフリップフリップ１６は、所定期間内において上記情報信号の最長または最短の情報遷移間隔の計測値と予め設定された規定値とを比較し、両者が所定の誤差内で一致したとき上記ディフェクト検出信号ＤＦＣＴを解除する，本実施の形態２におけるディフェクト解除手段２００ａを構成する。本実施の形態２においても、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されており、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。
【００３８】
以下、本実施の形態２による，ディフェクト検出装置，及び信号同期装置を備えた光ディスク装置について、図５，及び図６を用いてその動作を説明する。
図５の回路において、まず、位相比較器２の入力Ｕに情報信号ＰＲＦが、入力Ｖに同期クロック信号ＣＫが供給されると、パルス信号ＰＲＦの立ち上がり，又は立ち下がりエッジの，同期クロック信号ＣＫの立ち上がりエッジに対する位相進み・遅れの分の幅のパルス信号（第１，第２のパルス信号）が、それぞれＵＰ、ＤＮとして出力される。この差信号ＵＰ−ＤＮを位相差信号としてループフィルタ４で平滑化したものをＶＣＯ５に加え、これが発生する同期クロック信号ＣＫを、位相比較器２にフィードバックすれば、両信号の位相を同期させることができる。言い換えれば、再生信号ＲＦからクロック成分ＣＫを同期抽出することができる。なお、このとき位相差信号ＵＰ−ＤＮの平均値は、０となっている。
【００３９】
位相進み信号ＵＰ、位相遅れ信号ＤＮは、さらに上記実施の形態１で述べたように、加算器６，時間電圧変換回路７，及び電圧比較器８を経て、ディフェクト検出フラグ信号ＤＦＣＴとなるが、本実施の形態２では、電圧比較器８の出力をディフェクト突入信号ＤＦＣＴＩＮとし、これの立ち上がりでフリップフロップ９をトリガして、該フリップフロップ９からディフェクト検出信号ＤＦＣＴを生成する。
【００４０】
一旦ディフェクトが検出され、ディフェクト検出信号ＤＦＣＴが生成されると、信号同期装置（ＰＬＬ）は、ゲート２ａ、２ｂを閉じて位相比較器２の出力をループフィルタ４に供給しないようにする。このようにすると、ＶＣＯ５の発振周波数は保持され、ディフェクトによるノイズによってクロック同期信号ＣＫが大きく乱れることは防止される。ただし、上記のようにして一旦ＰＬＬ動作を停止させると、ディフェクト領域ＤＦを通り過ぎても位相同期が実行されず、時間電圧変換回路７の出力はつねにスレショールドレベルＶTHを越えたままになる。したがってディフェクト領域ＤＦを通過し、信号同期処理をしても問題がない領域に入ったことを検出するディフェクトフラグ解除手段２００ａを別途設ける必要がある。以下これについて詳細に説明する。
【００４１】
パルス幅計測回路１１は、情報信号ＰＲＦのパルス幅を逐次デジタルカウントする。カウントのためのクロックＣＣＫは、非同期クロック発生器１０より供給され、クロック同期信号ＣＫに対して、非同期である。ただし、クロックＣＣＫの周期は、情報信号ＰＲＦに含まれる，基準マーク（図６参照）を検出したときの基準信号ＲＥＦの周期（あるいはその整数分の１）であるＴにほぼ等しく設定されているものとする。従って、パルス幅計測回路１１からは、計測したパルス信号，即ち上記情報信号ＰＲＦのパルス幅が周期Ｔの何倍であるかを、デジタル値ｎで出力する。比較手段１２は、こうして得られたパルス幅ｎを前回の処理で得られたパルス幅ｎ-1と比較し、大きければ、すなわち長ければ、現パルス幅ｎをラッチレジスタ１３に保持し、次回のｎ-1とする。以上の処理をある程度続ければ、ラッチレジスタ１３には、これまでに再生したパルス信号の中で最長のパルス信号の幅（Ｔmax ）の測定値が保持される。
【００４２】
このとき、レーザービームが、ディフェクト領域ＤＦから正常な情報領域に復帰していたとすると、ＲＬＬコード系の規定に従って、上記最長パルス幅はＴmax （＝Ｍ×Ｔ）と一致するはずである。デジタル比較手段１４は、この一致を検出する。実際は多少の測定誤差があるので、Ｍ−ε≦ｎ−１≦Ｍ＋εであれば、フラグ（Ｌ→Ｈ）を立て、さらにフリップフロップ１６で確定させてディフェクト解除信号ＤＦＣＴＯＵＴとし、これをフリップフロップ９のリセット入力に供給し、ディフェクト検出フラグ信号ＤＦＣＴを解除する。その結果、ゲート２ａ、２ｂが開いてＰＬＬは再び動作を開始する。なお、εは検出誤差の許容値であり、Ｍ＝１１であればε＝１〜２程度であればよい。
【００４３】
フレームカウンタ１５は、上記カウントクロックＣＣＫを巡回デジタルカウントし、所定周期でフレームパルス信号ＦＲを出力する。このフレームカウンタ１５の役割は、上記一連の動作の開始と終了を指示するものである。即ち、フリップフロップ１６に供給される上記フラグ信号ＦＬＧ＝１は、フレームパルスＦＲの立ち上がりで確定し、デフェクト終了信号ＤＦＣＴＯＵＴ＝１として出力される。これと同時にラッチレジスタ１３はリセットされ、次のサイクルでの最大パルス幅を検出する動作を開始する。フレームカウンタ１５の周期は、その期間内に確実にＴmax を検出できる程度に長くなければならないが、長すぎればディフェクト終了信号ＤＦＣＴＯＵＴ＝１を出すタイミングがそれだけ遅れるので、必要以上に長くとるべきではない。ＣＤフォーマットでは、Ｔmax ＝１１Ｔのマークはリシンク（re-sync ）マークとして用いられており、リシンクエリアは４０バイトごとに設けられている。したがって、この場合リシンク周期の倍程度、すなわち約８０バイトに相当する時間間隔でフレームパルス信号ＦＲを出すようにしておけば、Ｔmax のマークは必ず一つは検出されることとなる。
【００４４】
このような本実施の形態２においては、上記実施の形態１におけるように、情報信号ＰＲＦと同期信号ＣＫとの間の位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを出力する同期異常検出手段と、上記位相誤差の絶対値に応じてディフェクト検出信号ＤＦＣＴを生成する判定手段９とを備えた構成において、情報信号と同期信号の位相誤差を検出する位相比較手段２と、上記位相誤差に応じて上記同期信号ＣＫの位相を制御する周波数可変手段５とよりなる位相同期手段と、上記ディフェクト検出信号ＤＦＣＴに応じて上記位相比較手段２の出力を無効にするゲート手段２ａ，２ｂとを備え、さらに所定期間内において上記情報信号の最長または最短の情報遷移間隔の計測値と予め設定された規定値とを比較し、両者が一致したとき上記ディフェクト検出信号ＤＦＣＴを解除する手段２００ａを具備した構成としたので、上記同期異常検出手段でディフェクトを迅速に検出して、ＰＬＬ回路をホールド（停止）状態にすることができ、しかもディフェクト通過後に、ディフェクトフラグを解除してゲート２ａ，２ｂを開いて、ＰＬＬ動作を復帰させることができる効果が得られる。
【００４５】
なお、上記実施の形態１，２では、位相比較器２は位相進み、遅れの２出力を有し、この論理加算値から同期異常検出を行うようにしたが、上記位相比較器２の機能はこれに限定されるものではない。先述のように、上記位相比較器は、本来は位相進み、遅れの２出力の差動から位相進み・遅れに応じて０を中心に正負に変化する位相比較信号を得るものであり、本発明でこの加算値を求めることは、言い換えれば位相誤差の絶対値を検出することに他ならない。したがって位相比較器としては、上記差動出力に相当するものが直接出力されるもの、例えば、位相誤差が基準電圧あるいは電流を中心に正負の電圧値あるいは電流値で出力されるものであってもよい。ただしその場合、加算演算に代替する処理として、たとえば上記位相比較出力電圧（電流）の変動を、上記基準電圧（電流）に対して全波整流するなどして絶対値演算を行う方法，等を別途考える必要がある。
【００４６】
実施の形態３．
次に、本発明の実施の形態３について述べる。図７は、本発明の実施の形態３による，ディフェクト検出装置，及び信号同期装置を有する光ディスク装置を示すブロック図である。図７において、光ディスク媒体１００，ピックアップ１０１，２値化回路１、位相比較器２、減算器３、ＶＣＯ５、加算器６、時間電圧変換回路７、電圧比較器８、非同期クロック発生器１０、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、フレームカウンタ１５，及び同期異常検出手段，ＰＬＬ同期回路（位相同期手段）は、図５に示したものと同等に動作する。
【００４７】
本実施の形態３においても、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されており、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。
【００４８】
この図７に示す本実施の形態３では、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、１３１、フレームカウンタ１５、分周器２３、パルス幅計測回路２４、デジタル比較器１４１、１４２、減算器１４３、パルス発生器２５、変調器２６、ゲート２７、チャージポンプ２８により、上記ディフェクト検出信号ＤＦＣＴが生成されたとき上記周波数比較手段（１４１〜１４３）の出力を有効にするディフェクト復帰手段２００ｂを構成している。
【００４９】
本実施の形態３の特徴は、まずディフェクト検出装置は、電圧比較器８の出力（図５ではＤＦＣＴＩＮ）を、フリップフロップ（図５における９）を介さずにそのままディフェクト検出フラグ信号ＤＦＣＴとしてＰＬＬに供給していることである。上記図５の実施の形態２では、このディフェクト検出フラグ信号ＤＦＣＴを用いてＰＬＬをホールド（停止）していたために、同期異常信号ＤＦＣＴＩＮが自己復帰できず、別途ディフェクト解除フラグＤＦＣＴＯＵＴを必要としたが、本実施の形態３では、ディフェクト検出フラグＤＦＣＴが発生したと同時に、周波数比較手段（１４１−１４３）の出力よりの周波数偏差信号ＦＥをループフィルタ４に加えて、位相制御に重畳して周波数制御を実行させるようにしているため、ディフェクト中でも周波数は大きくはずれず、ディフェクト領域ＤＦ通過後に周波数偏差が無くなれば（図８の周波数アップ，周波数ダウンの領域を経た後に）、速やかにディフェクト検出フラグＤＦＣＴは解除し、ＰＬＬ回路が通常の動作（位相制御）に復帰するようになる。
【００５０】
以下、詳細に動作を説明する。まず、非同期クロック発生器１０、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、フレームカウンタ１５によって逐次最長値探査が実行され、所定期間において、最長のパルス長を有する基準信号の非同期計測における計測長ｎx が、ラッチレジスタ１３１からデジタル値で出力される。一方、同期クロックＣＫは、分周器２３でＭ分周される。Ｍは基準マークを再生した基準信号の規定長を表すものであり、先述のＴmax に相当する。すなわち、先述のように情報信号ＰＲＦと同期クロック信号ＣＫが位相同期した場合において、上記基準信号のパルス長は、同期クロックＣＫの周期のＭ倍になる。パルス幅計測回路２４はパルス幅計測回路１１と同等の動作をするものであり、このＭ分周された信号を非同期クロックＣＣＫでカウントしてデジタル値ｎckとして出力する。ここで、情報再生信号（ＲＦ）とＰＬＬの再生信号ＣＫとの間に周波数偏差が無い場合、情報信号に含まれる基準信号の長さと、同期クロックＣＫをＭ分周して作られた信号のパルス幅とは一致するから、デジタルカウント値ｎck、ｎx の関係は、
ｎck＝ｎx
となるはずである。ディフェクトで位相比較器２が乱されるとＶＣＯ入力電圧Ｖckにノイズが乗り、その結果、上記周波数偏差が発生して、上記デジタルカウント値ｎck、ｎx のいずれかが大きい，あるいは小さくなるが、デジタル比較器１４１、１４２によってこのことが判定され、減算器１４３によって上記周波数偏差が正負の電圧値を持つ信号として出力される。この信号はパルス発生器２５、変調器２６でパルス変調され、周波数偏差信号ＦＥとしてＰＬＬにフィードバックされる。この様子を図８に示す。
【００５１】
ＰＬＬ回路は、この周波数偏差信号ＦＥを受けると周波数制御を実行する。本実施の形態３において、ループフィルタ４は、直列に接続された抵抗４０２、コンデンサ４０３で構成されている。また、減算器３の出力にはチャージポンプ３０１が接続されており、位相比較器２は実質的に位相誤差ＰＥに応じた出力電流をループフィルタ４に供給することになる。これ以降のＰＬＬ（位相制御）の動作については、上記実施の形態１で述べたのと同等である。一方、周波数偏差信号ＦＥもチャージポンプ２８で電流変換され、ループフィルタ４を構成するコンデンサ４０３に供給される。
【００５２】
上記位相誤差信号ＰＥと周波数偏差信号ＦＥが、本実施の形態３におけるように、それぞれ別々の入り口からループフィルタ４に供給されるべき理由については後述することにし、ここでは周波数制御系の概略の動作を図８を用いて説明する。
【００５３】
ここでは、Ｍ＝３（基準信号長は同期クロックの３倍）であるとしている。また、測定精度を高めるため、非同期クロックＣＣＫのクロックの周波数は、同期時における同期クロックＣＫのほぼ２倍としている。
【００５４】
ディフェクト直後、ノイズによってクロックＣＫの周波数は、一時的に上昇し、ｎck（Ｍ分周信号幅：図中計測長＝1.5 ）＜ｎx （基準信号幅：図中計測長＝３）となり、周波数偏差信号ＦＥは負方向のパルス列となる。これによりコンデンサ４０３がディスチャージ（放電）され、ＶＣＯ５に供給される電位Ｖckは減少し、その結果、ＶＣＯ５が発生する同期クロック信号ＣＫの周波数は低くなる。すると今度は、Ｍ分周信号の幅は長くなるため、カウント値ｎckは大きくなる（図中計測長1.5 →４）。このとき、周波数偏差信号ＦＥは、正方向のパルス列となってコンデンサ４０３をチャージ（充電）し、ＶＣＯ供給電位Ｖckは上がる。結局、ｎck（計測長３）＝ｎx （図中計測長３）となるように、言い換えれば、ＶＣＯ５の発振周波数が、結局基準信号幅の１／Ｍになるように制定されることになる。ここで、計測長ｎx は、先述のようにパルス幅計測回路１１の出力ｎを逐次更新して得た，最長マーク長であり、これはフレームパルス毎に再計測がなされる。この理由は、光ディスク媒体を回すモータの回転変動により再生信号自体の周波数が変動し、常にｎx ＝３になるとは限らないからである。
【００５５】
本実施の形態３において、周波数偏差信号ＦＥをパルス状にしているのは、周波数制御のゲインが極端に高くならないようにするためである。また、本実施の形態３では、この周波数偏差信号ＦＥをパルス状にするのに、別途パルス発生器２５を用い、その発生パルスを上記減算器１４３の出力に掛け算（２６）するようにしているが、これはこれに限らず、例えば非同期クロック発生器１０の信号を適当に分周した信号を用いるようにしてもよい。また、同期クロック信号ＣＫから生成したものを用いてもよい。この同期クロックを用いた場合、そのパルス幅は周波数と反比例するから、ＰＬＬの動作周波数に関係無く、ゲインを一定にすることができる。
【００５６】
上述の周波数制御は、図８に示すようにディフェクトが発生し、同期異常検出信号ＡＳＹＮが閾値ＶTHを越えたときにゲート２７が開いて実行される。従って上述のようにディフェクトによって一瞬，同期クロック信号ＣＫの周波数がずれても、該同期クロック信号の周波数は速やかに定常時の周波数に復帰する。ここで、ＰＬＬによる位相制御は、ディフェクトの有無にかかわず動作させており、ディフェクト中はこのＰＬＬ回路は、ノイズによって正常な動作はしないが、ディフェクト通過後は周波数がキャプチャーレンジ内に入れば該ＰＬＬは直ちに位相同期状態に入る。上述のようにディフェクトの直後に周波数制御が機能すれば、同期クロック信号の周波数が定常周波数からはずれることは無く、ディフェクト通過後，速やかに位相制御が実行される。その結果、位相誤差の絶対値は０に近づき、同期異常検出信号ＡＳＹＮが閾値ＶTHを割って、ディフェクト検出フラグ信号ＤＦＣＴが自動解除される。
【００５７】
さらに本実施の形態３の今ひとつの重要な特徴は、ディフェクト中のノイズによる誤動作を防止できる構成をとっていることである。すなわち、ディフェクト中も最長マークを検出し続けると、ノイズの中で“最長の”ものが検出されてしまう。これに対して、ＶＣＯ５の周波数を合わせようとすると、当然、周波数がさらにはずれることがある。したがって、本実施の形態３では、ディフェクト検出フラグ信号ＤＦＣＴＩＮが発生したとき、該信号によりデジタル比較器１２の動作をホールド（停止）させるようにしている。このようにすれば、ディフェクトの直前に得られた基準信号の（正しい）時間長が目標値となって、ディフェクト中，あるいはディフェクト通過直後の周波数制御が実行されるため、ノイズによる影響を全く受けないようにすることができる。
【００５８】
次に、上記のように位相制御と周波数制御とを共存させる方法について詳しく述べる。図９は、図７の位相制御系と周波数制御系とを機能的に簡略化して示したブロック図である。ここで、周波数を基準に考えると、デジタル比較器１４１、１４２、減算器１４３は、図示のように１つの差動手段（１４１〜１４３）として扱うことができる。また、位相比較器２は、周波数／位相変換器と考えられ、図示のように差動手段と、積分要素（１／ｓ）とからなるものと考えることができる。ここで、ゲイン関係は適当に正規化されているものとする。このとき、位相制御系（Ｐ−ＬＯＯＰ）のオープンループ特性は、抵抗４０２（Ｒ）、コンデンサ４０３（Ｃ）で決まるフィルタ（第１のループフィルタ）の特性に積分要素を掛けたものになる。上記フィルタ特性は、Ｒ、Ｃで決まるカットオフ周波数１／２πＲＣより低域が２０ｄＢ／ｄｅｃの１次積分特性でもって、高域が０ｄＢ／ｄｅｃの平坦特性でもって表されるから、これに２０ｄＢ／ｄｅｃの積分要素を掛ければ、結局図１０(a) のように表され、２０ｄＢ／ｄｅｃのカーブと０ｄＢのラインの交点でループ特性が決まる。
【００５９】
一方、周波数特性は位相比較器のような積分要素をもたないから位相制御系と全く同じループフィルタを用いると、図１０(c) のようにカットオフ周波数より高域側はフラット（０ｄＢ／ｄｅｃ）になってしまって、０ｄＢのラインとの交点が定まらない。ゲインを下げればカットオフより低域で０ｄＢと交差させることができるが、このとき応答特性が低下し、上述のような迅速な周波数引き込みを実行することができない。そこで図９に示すように、周波数制御系のチャージポンプ出力をループフィルタのコンデンサ４０３に注入して抵抗４０２が全く無視されるようにすれば、言い換えれば、ループフィルタ４を構成する積分要素だけをループフィルタ（第２のループフィルタ）として用いるようにすれば、オープンループ特性は図１０(b) に示すように、２０ｄＢ／ｄｅｃの１次積分特性となって、０ｄＢと交差させることができ、その結果、適切な速度で周波数引き込みを実現することができる。
【００６０】
以上のように本実施の形態３では、情報信号ＰＲＦと同期信号ＣＫとの間の位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを出力し、さらにこれに応じてディフェクト検出信号ＤＦＣＴを生成する同期異常検出手段を備えた構成において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相誤差または上記周波数偏差に応じて上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段を具備し、さらに上記ディフェクト検出信号が生成されたとき上記周波数比較手段の出力を有効にするディフェクト復帰手段２００ｂを備え、ディフェクト時にＰＬＬをホールド（停止）せずに周波数制御を実行させるようにしたので、ディフェクト検出フラグを上記周波数制御により自己解除させて、ディフェクト通過後迅速に位相制御を引き込ませることができる効果が得られる。
【００６１】
なお、上記実施の形態２，及び実施の形態３においては、ディフェクトフラグを解除するために、測定された最長パルス幅と規定最長パルス幅とを比較したが、これは最短パルス同士の比較を行っても構わない。こうしたほうが、カウンタやラッチレジスタのビット数を小さくでき、装置をよりローコストに実現できる可能性がある。また、パルス幅が最長であるか、あるいは最短であるかを検出するのではなく、非同期に検出できる特定パターン、例えば変調則に無いような組み合わせマークなどのパターンを検出して、ディフェクトフラグを解除するようにしてもよい。
【００６２】
実施の形態４．
以下、本発明の第４の実施の形態による光ディスク装置について説明する。本実施の形態４は、光ディスク媒体より再生された信号に対して適当な閾値を設け、これを２値化する方法についてのものである。
【００６３】
従来より用いられている，光ディスク媒体より再生された信号を２値化する方法としては、該２値化して得られたパルス信号の単位時間におけるＨ（第１の値）の期間の総和と、Ｌ（第２の値）の期間の総和とが相等しくなるように、即ち両者の比（デューティ比）が１となるように、上記閾値をフィードバック制御するものがある。しかるにこの方法は、記録された変調信号が単位時間あたり等しい数のＨ（１）とＬ（０）で構成されている，即ちＤＣフリーであることを前提としている。ＣＤで用いられているＥＦＭ（８−１４変調，Eight-to-Fourteen Modulation）符号は、この条件をほぼ満たしている。しかし、このＤＣフリーであることを保証するためには、ＥＦＭ変調則では、ＤＣフリーにするための，かつランレングスを制限するための３ビットの付加コードを付加して、８ビットの原情報を１７ビットに変換せねばならず、それだけ冗長度が大きくなってしまう。
【００６４】
同じＲＬＬ符号である（２、７）変調では、１６ビットに変換され、幾分冗長度が減るが、一方では単位時間における１と０の数の比がアンバランスとなり、ＤＣフリーではなくなってしまう。
【００６５】
このような非ＤＣフリー符号が用いられた再生信号を上記方法で２値化しようとすると、本来１と０の数が違うところへこれを無理矢理合わせようとするフィードバックがかかるので、その結果閾値レベルが適正値からずれてしまう，即ちＤＣドリフトが生じることとなる。
【００６６】
こういった課題の解決策として、特開昭６０−１０３７２０号公報や、特開平２−９４９１６号公報などで開示されている技術が提案されている。すなわち、２値化情報再生信号（再生パルス信号）に対してＰＬＬが作用し、信号同期が確認されると（特開平２−９４９１６号公報では、リシンクマークが検出されるか否かで判定している）、上記ＰＬＬより生成されたクロック同期信号で上記再生パルス信号を逐次ラッチして、このラッチした信号のデューティ比に対して上記再生パルス信号のデューティ比が等しくなるように、２値化のための閾値レベルを決定する。このようにすると、適正閾値が、もともと任意の単位時間中の記録信号に含まれる１と０の比になるように決定されるため、上記したようなＤＣドリフトは無くなる，とされている。
【００６７】
しかし、上記２例で開示されている技術は、クロックでラッチした信号が記録される前の信号とほぼ一致していることが前提になっており、ディフェクトなどによるノイズの影響を受けて両者が一致しなくなった場合には、正しく閾値を決定できないばかりか、制御系が不安定になって、閾値が暴走してしまうといった問題点があった。
【００６８】
また、上記従来例では、ＰＬＬが動作しているときに、ラッチした信号のデューティ比を上記再生パルス信号のデューティ比と比較する，としているが、ＰＬＬがはずれない程度のノイズであっても、閾値レベルが暴走すれば、再生信号はもはや得られなくなり、その結果、ＰＬＬがはずれてしまうといった自己矛盾が発生する。
【００６９】
本実施の形態４では、上記の場合でも安定に動作する信号２値化装置を有する光ディスク装置について述べる。図１１は本発明の第４の実施の形態による信号２値化装置を有する光ディスク装置のブロック図である。図１１において、１１１は電圧比較器であり、再生信号ＲＦが閾値ＶSLを越えればＬ→Ｈとなる２値化信号Ｘ+ と、Ｈ→Ｌになる２値化信号Ｘ- とを出力する。２値化信号Ｘ+ 、Ｘ- は互いに正論理、負論理の関係にある。１１２ａ、１１２ｂはフリップフロップであり、２値化信号Ｘ+ 、Ｘ- をクロック同期信号ＣＫでラッチして、ラッチ信号（基準信号）Ｓ+ 、Ｓ- を生成するものである。クロック同期信号ＣＫは、位相比較器２、差動アンプ３、ループフィルタ４、ＶＣＯ５から成るＰＬＬ回路によって、２値化信号Ｘ+ から同期生成される（２値化信号Ｘ- から生成してもよい）。また、１１４は加減算アンプ、１１５は積分器であり、
ＶSL ＝∫｛（Ｘ+ −Ｘ- ）−（Ｓ+ −Ｓ- ）｝ｄｔ (1)
を演算して、電圧比較器１１１にフィードバックする。その結果、定常状態において、
（Ｘ+ −Ｘ- ）−（Ｓ+ −Ｓ- ）＝０ (2)
となるように閾値ＶSLが決定される。ここで、先述のように、Ｘ+ はＸ- に対して、Ｓ+ はＳ- に対してそれぞれ相補的関係にあるから、(2) 式が満たされるのは、
Ｘ+ ＝Ｓ+ Ｘ- ＝Ｓ- (3)
なる場合に限られる。すなわち、閾値レベルが適当に制御された結果、２値化信号がラッチ信号と一致した、言い換えれば、適切に閾値が決定されたことを意味する。
【００７０】
しかし、(1) 式が定常状態になり、(2) 式，あるいは(3) 式が成立するのは、あくまでラッチ信号Ｓ+ （Ｓ- ）が記録前の信号と一致し、しかも閾値の変動に対して変化しないことを前提とする。一般的に言って、フィードバック回路系が安定であるためには、系が負帰還ループを形成していなければならない。図１１，あるいは(1) 式で示される系の場合、（Ｘ+ −Ｘ- ）はフィードバック変数ＶSLに対する関数になっているから、これが負帰還を成すようにすればよい。つまり、閾値ＶSLが僅かに増加した結果、（Ｘ+ （ＶSL）−Ｘ- （ＶSL））が僅かに減少し、その結果、(1) 式により、閾値ＶSLを押し下げる、といったように動作させればよい。ところが、(1) 式の（Ｓ+ −Ｓ- ）は、（Ｘ+ −Ｘ- ）に対して逆相であるから、（Ｘ+ −Ｘ- ）が負帰還ならば、見かけ上正帰還となっている。
【００７１】
もっとも、上記したように（Ｓ+ −Ｓ- ）が閾値ＶSLの変動に対して動かなければ、つまり該（Ｓ+ −Ｓ- ）を定数とみなすことができれば、フィードバック系の動作には全く寄与しない。しかし実際は、ラッチ信号（Ｓ+ −Ｓ- ）は閾値ＶSLに対して段階的に変化する変数である。先述のように光ディスクに記録されている信号は、基準クロック周期をＴとして、（ｎmin ）Ｔ、（ｎmin ＋１）Ｔ、・・、ｎＴ、・・・、（ｎmax ）Ｔの幅のパルス列の組み合わせより構成されている。これを再生して２値化する際に閾値レベルがｄだけずれると、本来ｎＴのパルス幅を持つ２値化信号Ｘ+ （Ｘ- ）のパルス幅は、（ｎ−δ(d) ）Ｔとなる。ここで、δ(d) はパルス幅の変動量であり、閾値レベル変動ｄに対して一義的に増加する関数として記述できる。今、
−Ｔ／２＜ δ(d) ＜＋Ｔ／２ (4)
ならば、これをラッチした信号Ｓ+ （Ｓ- ）のパルス幅は、かならずｎＴに復元される。しかし、閾値ＶSLの変動が(4) 式の範囲を越えると、上記ラッチ信号のパルス幅は、（ｎ−１）Ｔ，あるいは（ｎ＋１）Ｔとなってしまう。
【００７２】
このように、閾値ＶSLの変動によってラッチ信号Ｓ+ （Ｓ- ）パルス幅の減少，あるいは増加が一旦生じると、上記した正帰還が発生し、閾値の変動をさらに押し上げ、最後には閾値レベルが再生信号の振幅を通り越してしまう。こうしたことは、先述したインターラプションなどのノイズ性のディフェクトによって容易に起こり得る。
【００７３】
そこで本実施の形態４では、パルス幅の変動量δ(d) を検出して、これが(4) の条件を越えるような場合、ラッチ信号（Ｓ+ −Ｓ- ）による正帰還を阻止するようにしている。図１１において、加算アンプ６、時間電圧変換回路７、電圧比較器８は、図１で示されたものと同等の動作をする。その結果、クロック同期信号ＣＫの立ち上がりに対する２値化信号Ｘ+ の立ち上がり時間の変動の絶対値が、電圧変換されて出力されるが、これは上記ｎＴからのずれの絶対値｜δ(d) ｜に他ならない。したがって、電圧比較器８の閾値ＶTHを適当に設定することで、(4) 式の範囲を逸脱したことをフラグＴＯＶＲで知らせることができる。もっとも(4) 式で与えられているのは許容限界値であるから、実際の閾値ＶTHは、｜δ(d) ｜がＴ／２より小さい値でフラグＴＯＶＲが立つように、許容値を狭めておくほうがよい。
【００７４】
このフラグＴＯＶＲによって、ゲート１１３ａ、１１３ｂが閉じると、
Ｓ+ ＝０ Ｓ- ＝０
となって正帰還ループは遮断される。Ｓ+ 、Ｓ- が消えた結果、２値化信号Ｘ+ 、Ｘ- は、一見、制御目標を失ったかのように見えるが、実際は(1) 式より、
ＶSL＝∫（Ｘ+ −Ｘ- ）ｄｔ (5)
となって、このとき再生信号２値化閾値は、
Ｘ+ ＝Ｘ- (6)
となるように制御される。つまり、２値化信号のデューティ比が等しくなる通常の閾値決定フィードバックが実行される。
【００７５】
このような本実施の形態４では、情報信号ＲＦを適当な閾値ＶSLを用いて２値化する比較手段１１１と、上記比較手段より出力される２値化信号の第１の値Ｘ+ と第２の値Ｘ- の，単位時間あたりの出現数の差に応じた信号を負帰還して上記閾値を決定する第１の帰還手段（１１４，１１５，１１１のループ）と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号ＣＫで逐次ラッチ（１１２ａ，１１２ｂ）して得た基準信号の第２の値Ｓ- と第１の値Ｓ+ の単位時間あたりの出現数の差に応じた信号を上記第１の帰還手段に加えて、実質的に正帰還閉路を形成する第２の帰還手段（１１２ａ，１１２ｂ，１１３ａ，１１３ｂ，１１４，１１５，１１１のループ）と、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その絶対値の大きさに応じた信号を出力し、該位相誤差の絶対値に応じて生成されるディフェクト検出信号ＴＯＶＲに応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段（６，７，８，１１３ａ，１１３ｂ）とを備えたものとしたので、非ＤＣフリーの再生信号に対して適正な閾値を設定することができ、さらにディフェクトがあっても安定に動作する信号２値化装置を実現することができる効果が得られる。
【００７６】
なお、本実施の形態４においては、パルス幅の変動量δに対して閾値を設け、これを越えた場合にラッチ信号が供給される正帰還ループを遮断するような構成にしたが、これを変動量δに応じて段階的に上記正帰還ループのゲインを小さくし、ある値以上で０（遮断状態）にするものであっても良い。
【００７７】
また、上記全ての実施の形態における構成は、ディスクの傷やトラックはずれに限定されず、すべての外乱要因についてその効力を発揮することができる。たとえば、近年、情報面を多層にした光ディスクが提案されているが、ある記録面から他の記録面にジャンプする際、瞬間的にフォーカスはずれが発生する。こういった場合にも本発明を用いれば、ＰＬＬおよび信号２値化処理回路を安定に動作させることができる。
【００７８】
【発明の効果】
以上のように請求項１及び請求項２の発明によれば、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その絶対値の大きさに応じた信号ＡＳＹＮを出力し、該位相誤差の絶対値とスレショールドレベルとを比較して、ディフェクト検出信号ＤＦＣＴを生成するようにしたので、ディフェクト領域ＤＦに入った直後にディフェクト領域ＤＦに入ったことを検出することができ、ノイズ性のディフェクトや、トラックはずれでも迅速にこれを検出することができ、さらには、所定の期間上記情報信号ＰＲＦの情報遷移間隔を測定し、上記所定の期間内に検出された上記基準信号ＲＥＦの時間長の計測値に応じて上記ディフェクト検出信号ＤＦＣＴを消滅させるようにしたので、ＰＬＬが再動作する際に疑似ロックすることを避けることができ、正確に再ロックさせることができる効果が得られる。
【００７９】
また、請求項６の発明によれば、上記情報信号と上記同期信号との位相差を検出する位相比較手段と、上記位相誤差に応じて、上記同期信号の位相を制御する周波数可変手段とよりなる位相同期手段と、ディフェクト検出信号に応じて上記位相比較手段の出力を無効にするゲート手段とを備えたので、ディフェクト領域突入直後に位相同期動作をホールド（停止）することができ、ディフェクトの影響を最小限に抑えることができる効果が得られる。
【００８０】
また、請求項８の発明によれば、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相差または上記周波数偏差に応じて上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段とを具備し、ディフェクト検出信号が発生したとき上記周波数比較手段の出力を有効にする手段を備えたので、ディフェクト領域突入直後に周波数制御が実行されることにより、ディフェクトによって周波数が大きく乱されることがなく、ディフェクト通過後，速やかに位相制御を実行させることができる効果が得られる。
【００８３】
また、請求項１１の発明によれば、上記情報信号を適当な閾値を用いて２値化する比較手段と、上記比較手段より出力される２値化信号のデューティーと所定目標値との差に応じた信号をフィードバックして上記閾値を決定する第１の帰還手段と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号で逐次ラッチして得た基準信号のデューティーと上記２値化信号のデューティーとの差に応じた信号をフィードバックして上記閾値を決定する第２の帰還手段と、上記ディフェクト検出信号に応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段と、からなる信号２値化手段を有することにより、通常は、第２の帰還手段は、第１の帰還手段の制御目標値として作用して情報信号のパターンによるしきい値のドリフトを除去するように動作するため、高精度に情報信号を２値化することができ、しかもディフェクトの際は、これを迅速に検出して、上記第２の帰還手段の動作を制限し、系が不安定になるのを防止することができる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による光ディスク装置におけるディフェクト検出装置のブロック図である。
【図２】上記実施の形態１における同期異常検出部の構成図である。
【図３】上記実施の形態１における動作説明のためのタイミングチャート図である。
【図４】上記実施の形態１の実験結果を示す図である。
【図５】本発明の実施の形態２による光ディスク装置におけるディフェクト検出装置とこれを用いた信号同期装置のブロック図である。
【図６】上記実施の形態１における動作説明のためのタイミングチャート図である。
【図７】本発明の実施の形態３による光ディスク装置におけるディフェクト検出装置とこれを用いた信号同期装置のブロック図である。
【図８】上記実施の形態３における動作説明のためのタイミングチャート図である。
【図９】上記実施の形態３における位相，および周波数制御系の機能ブロック図である。
【図１０】上記実施の形態３における動作説明のためのオープンループ特性を示す図である。
【図１１】本発明の実施の形態４による光ディスク装置における信号２値化装置のブロック図である。
【図１２】従来のディフェクト検出装置の概略図である。
【符号の説明】
１ ２値化回路
２ 位相比較器
４ ループフィルター
５ ＶＣＯ
７ 時間電圧変換回路
８ 電圧比較器
１０ 非同期クロック発生器
１１、２４ パルス幅計測回路
１２、１４、１４１、１４２ デジタル比較器
１３ ラッチレジスタ
１５ フレームカウンタ
２８、３０１ チャージポンプ
３３ａ、３３ｂ 電流源
３２ａ、３２ｂ、３５ａ、３５ｂ、３７ａ、３７ｂ スイッチ
１１１ 電圧比較器
【発明の属する技術分野】
本発明は光ディスク装置に関し、特に、光ディスク媒体の媒体の傷（ディフェクト）やトラックジャンプ時に、再生した情報にディフェクトが発生したことを検出する手段を具備し、このときのディフェクトの際の信号同期手段の同期はずれを速やかに復帰させ、また、信号２値化手段の精度・信頼性を大幅に向上させる機能を有した光ディスクドライブに関するものである。
【０００２】
【従来の技術】
近年、情報の大容量化、高密度化に伴って光ディスクドライブのエラー率の低減、信頼性の確保が重要になってきている。例えば光ディスクに情報を蓄積する場合、原情報に変調をかけ、同期信号を重畳させて記録する。上記光ディスクから情報を読み出してこれを復元する場合、まず光ピックアップより出力される再生信号を信号２値化手段を用いてパルス信号にし、これより上記同期信号を信号同期手段を用いて分離して用いる。光ディスクに記録される情報が高密度化されるほど上記信号２値化手段および信号同期手段の精度が要求されるし、さらに種々の外乱に対する信頼性も要求される。
【０００３】
また、光ディスク媒体の製造時や使用中にディスク表面や記録面に傷がつくことがある。これより情報を再生した場合、当然この傷の部分での情報が欠損するかあるいはノイズが混入して情報の再生誤り率が高くなる。さらに同期信号成分が欠落すると上記信号同期手段は正常には動作せず、ディフェクト通過後もその復帰には時間を要するため、結果的に実際のディフェクトよりも大きな情報の欠落が発生することになる。またこれに限らず、トラックジャンプの際にはトラック間のクロストーク信号がノイズとして作用し、同様の問題が発生する。したがって、こういったディフェクトを何らかの方法で速やかに検出し、さらに信号同期手段の動作をディフェクトの間一時停止させるなどの対策がとられる。
【０００４】
以下図面を参照しながら、上記した従来のディフェクト検出装置の一例について説明する。
図１２は特開昭６１−１７０９３７号公報に記載された従来のディフェクト検出装置のブロック図を示すものである。図１２において、まず情報再生信号（ＲＦ）は２値化回路１０１によってパルス信号（ＰＲＦ）になる。パルス幅測定手段１２０はそのパルス幅を逐次デジタルカウントする。カウントのためのクロックＣＣＫは非同期クロック発生器１０２より供給される。光ディスクには、画像や音声をデジタル化したもの，あるいはコンピュータデータ等がコード変換され、ＲＬＬ（run length limitted ）信号として記録されている。すなわち、いかなる情報であっても、そのパルス幅（信号の立ち上がりから立ち下がり、あるいは立ち下がりから立ち上がりまでの時間間隔）は同期状態における同期クロック信号１周期の整数倍であり、しかも所定の最短値（Ｔmin ）と最長値（Ｔmax ）内にあるような信号列にすでに変換されている。例えばＣＤに用いられているＥＦＭ（Eight to Fourteen Modulation，８−１４変調）コードの場合、変換後の信号はすべて３Ｔ（Ｔmin ＝ｎmin ×Ｔ）、４Ｔ、５Ｔ、・・ｎＴ・・、１０Ｔ、１１Ｔ（Ｔmax ＝ｎmax ×Ｔ）のパルスの組み合わせで構成される。なお、Ｔは同期クロック１周期の長さを表す。パルス幅測定手段１２０は現在読み出された信号ＲＦのパルス幅ｎを整数値で出力するものである。
【０００５】
デジタル比較器１０３はこうして得られたパルス幅ｎを前回の処理で得られた計測パルス幅ｎ-1と比較し、大きければ（すなわち長ければ）現パルス幅ｎをラッチレジスタ１０４に保持し、次回のｎ-1とする。以上の処理をある程度，例えばフレーカウンタ（図示せず）で計測される所定時間の間続ければ、ラッチレジスタ１０４にはＲＬＬ信号の最大長Ｔmax のカウント値ｎmax が保持されているはずである。
【０００６】
ここで光ディスク情報面にディフェクトがあった場合、再生信号ＲＦには本来のＲＬＬ信号が長時間欠損し、その結果、該再生信号ＲＦにはＴmax 以上のパルス幅が現れることがある。この場合、上記ラッチレジスタ１０４には上記ｎmax を越えるカウント値が保持されることとなる。デジタル比較器１０５はこのラッチレジスタ１０４に保持されている上記ｎmax を越えるカウント値（次回のｎ-1）と、上記理想的なＲＬＬ信号の最大クロックカウント値ｎmax とを比較し、前者が後者を越えていればディフェクト検出信号ＤＦＴ＝１を出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような構成では、ディフェクトの種類によっては検出するのに時間を要したり、あるいは全く検出できない場合があるといった問題を有していた。すなわち、比較的大きなディフェクトであってしかもこの間全く情報が欠損しているような場合は、ディフェクトを通過した直後にＴmax を越えたパルスが発生するので、素早い検出が可能である。しかし、ディフェクトには、例えば情報ピット列の異常形成や、あるいは情報面の一部が砂埃などで擦られて無数の小穴ができたような、”インターラプション”と呼ばれるものがある。この小穴の大きさがＴmax に相当する大きさ以下ならば、上記方法では検出することができない（ここでＣＤを例にとると、Ｔmax ＝１１Ｔ＝約１０μｍである）。また、このＴmax を越える傷があっても、インターラプションの場合、ディフェクト直後からＴmax 以上の傷に出会うとは限らず、ディフェクト半ばでその傷が検出される場合もある。さらにトラックはずれ状態においては、トラック間は全く無信号というわけではなく、両側のトラックからのクロストーク信号が互いに混ざり合って検出される。その量は、トラック間隔が狭い，すなわち高密度であるほど大きくなる。
【０００８】
上記のようにディフェクトが検出されない場合、あるいは検出が遅れた場合、情報が全く欠落するディフェクトと同様に，あるいはそれ以上に、信号同期装置に影響を与えることがある。それは、この種のディフェクトは、再生時に大きなノイズとしてＲＬＬ信号に重畳されるので、信号同期装置が発生する同期クロック信号との周波数位相関係が乱されるからである。ディフェクトの結果、ＰＬＬ同期がはずれて、同期クロック信号の周波数がＰＬＬのキャプチャーレンジより大きくずれると、該ＰＬＬの再引き込みができない、つまり半永久的にＰＬＬが機能しなくなる状態に陥ることがある。
【０００９】
本発明は、上記のような従来の問題点に鑑みてなされたもので、インターラプションや、トラックはずれのような紛らわしいディフェクトでも、素早くこれを検出することのできる，ディフェクト検出装置，及び信号同期装置を備えた光ディスク装置を提供することを目的としている。
【００１０】
また、これにより情報を高精度に，しかも安定に２値化することのできる，信号２値化装置を備えた光ディスク装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために、請求項１の発明にかかる光ディスク装置は、非同期に検出可能な基準信号を含んだ情報信号と，該情報信号より同期生成される同期信号との間の位相誤差の絶対値の大きさに応じた信号を出力する同期異常検出手段と、上記位相誤差の絶対値とスレショールドレベルとを比較し、ディフェクト検出信号を生成する判定手段と、上記情報信号の情報遷移間隔を非同期に測定する計測手段と、上記計測手段により検出された、上記基準信号の時間長の計測値に基づいて、上記ディフェクト検出信号を解除させる解除手段と、を備えたことを特徴とするものである。
また、請求項２の発明にかかる光ディスク装置は、請求項１記載の光ディスク装置において、上記計測手段は、ディフェクトが検出される所定の期間，上記情報信号の情報遷移間隔を非同期に測定するものであり、上記解除手段は、上記所定の期間内において上記計測手段により検出された、上記基準信号の時間長の計測値に応じて、上記判定手段が生成するディフェクト検出信号を消滅させるものである、ことを特徴とするものである。
【００１２】
また、請求項３の発明にかかる光ディスク装置は、請求項１または２に記載のディフェクト検出装置において、上記情報信号の情報遷移間隔の最短値と最長値が規定され、上記基準信号は、上記情報信号を構成する信号群のうち最短または最長の情報遷移間隔を持つ信号であることを特徴とするものである。
【００１３】
また、請求項４の発明にかかるディフェクト検出装置は、請求項１に記載の光ディスク装置において、上記情報信号の情報遷移の同期信号に対する位相進みに対しては、該位相進みに相当する分の時間幅を有する第１のパルス信号を生成し、その位相遅れに対しては、該位相遅れに相当する分の時間幅を有する第２のパルス信号を生成する位相比較手段を備え、上記第１のパルス信号と上記第２のパルス信号の差信号を位相誤差とし、上記第１のパルス信号と上記第２のパルス信号の和信号を上記位相誤差の絶対値として出力することを特徴とするものである。
【００１４】
また、請求項５の発明にかかる光ディスク装置は、請求項４記載の光ディスク装置において、パルス信号が存在する間，コンデンサに電流を注入し、上記パルス信号が終了した後、上記コンデンサの両端の電圧をサンプルホールドし、さらに次のパルス信号が供給されるまでに上記コンデンサに蓄積された電荷を放電する第１の時間電圧変換手段と、該第１の時間電圧変換手段と同等の機能を有する第２の時間電圧変換手段とを有し、上記情報信号の情報遷移の同期信号に対する位相進みに対して発生される，該位相進みに相当する分の時間幅を有する第１のパルス信号と、上記情報信号の情報遷移の同期信号に対する位相遅れに対して発生される，該位相遅れに相当する分の時間幅を有する第２のパルス信号との論理和信号を、上記第１の時間電圧変換手段に供給し、上記第１のパルス信号と、上記第２のパルス信号との論理積信号を、上記第２の時間電圧変換手段に供給し、上記第１の時間電圧変換手段，及び第２の時間電圧変換手段の両出力信号の差信号を、位相誤差の絶対値として出力することを特徴とするものである。
【００１５】
また、請求項６の発明にかかる光ディスク装置は、請求項１または２記載の光ディスク装置において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記位相誤差に応じて上記同期信号の位相を制御する周波数可変手段とよりなる位相同期手段を具備し、さらに上記ディフェクト検出信号に応じて、上記位相比較手段の出力を無効にするゲート手段とを備えたことを特徴とするものである。
【００１６】
また、請求項７の発明にかかる光ディスク装置は、請求項６記載の光ディスク装置において、上記同期信号に対して非同期に計測クロック信号を発生するクロック信号発生手段を備え、上記計測手段は、上記情報信号の情報遷移間隔を、上記計測クロック信号を用いてデジタルカウントするものであり、上記解除手段は、上記計測手段より出力される計測値を一時的に保持する記憶手段と、所定期間内において、上記計測値と上記記憶手段に保持されている値とを逐次比較して、上記情報信号の最長または最短の上記情報遷移間隔を検出する第１のデジタル比較手段と、上記情報信号の最長または最短の情報遷移間隔の計測値と、予め設定された規定値とを比較し、両者が所定の誤差内で一致したときに一致信号を発生する第２のデジタル比較手段と、上記位相誤差の絶対値が所定の閾値を越えた直後に上記ディフェクト検出信号を発生させ、上記一致信号を受けたとき上記ディフェクト検出信号を解除する手段とからなるものである、ことを特徴とするものである。
【００１７】
また、請求項８の発明にかかる光ディスク装置は、請求項２記載の光ディスク装置において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相誤差または上記周波数偏差に応じて、上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段を具備し、さらに上記ディフェクト検出信号が生成されたとき上記周波数比較手段の出力を有効にする手段を備えたものである。
【００１８】
また、請求項９の発明にかかる光ディスク装置は、請求項８記載の光ディスク装置において、上記周波数比較手段は、Ｍを整数として、同期状態における上記基準信号の情報遷移間隔が上記同期信号の周期のＭ倍であるとしたとき、上記基準信号の状態遷移間隔と上記同期信号をＭ分周した信号の周期間隔との差より、上記周波数偏差を検出するものであることを特徴とするものである。
【００２０】
また、請求項１０の発明にかかる光ディスク装置は、請求項１または２記載の光ディスク装置において、情報信号と同期信号との位相誤差を検出する位相誤差検出手段と、カットオフ周波数より低域側に少なくとも１次の積分特性を、高域側に平坦特性を持つ第１のループフィルタと、上記第１のループフィルタの出力電圧に応じた周波数の同期信号を発生する周波数可変信号発生手段とよりなる位相制御ループを備え、かつ上記情報信号と上記同期信号との周波数偏差を検出する周波数偏差検出手段と、積分特性を有する第２のループフィルタと、上記周波数可変信号発生手段とよりなる周波数制御ループを備え、上記第２のループフィルタは、上記第１のループフィルタの積分要素を共用していることを特徴とするものである。
【００２４】
また、請求項１１の発明にかかる光ディスク装置は、請求項１記載の光ディスク装置において、上記情報信号を適当な閾値を用いて２値化する比較手段と、上記比較手段より出力される２値化信号のデューティーと所定目標値との差に応じた信号をフィードバックして上記閾値を決定する第１の帰還手段と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号で逐次ラッチして得た基準信号のデューティーと上記２値化信号のデューティーとの差に応じた信号をフィードバックして上記閾値を決定する第２の帰還手段と、上記ディフェクト検出信号に応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段と、からなる信号２値化手段を有することを特徴とするものである。
【００２６】
【発明の実施の形態】
以下本発明の実施の形態による光ディスク装置について、図面を参照しながら説明する。
実施の形態１．
図１は本発明の実施の形態１による，ディフェクト検出装置を有する光ディスク装置を示すブロック図である。図１において、２は位相比較器であり、光ディスク媒体１００からピックアップ１０１で再生され、２値化回路１を経た情報信号Ｕと同期信号Ｖとの位相誤差に応じたパルスを発生するものである。６は加算器、７は時間電圧変換回路であり、位相比較器２とともに、同期異常検出手段を構成し、位相誤差の絶対値すなわち同期異常を検出し、同期異常検出信号ＡＳＹＮを出力する。８は電圧比較器（判定手段）であり、同期異常検出信号ＡＳＹＮと閾値ＶTHとを比較して、ディフェクト検出フラグ信号ＤＦＣＴを生成する。１１はパルス幅計測回路（計測手段）であって、情報信号Ｕに含まれる基準信号ＲＥＦのパルス幅を、非同期クロック発生器１０による発生クロックを用いて計測する。２００はディフェクト検出解除手段であり、上記電圧比較器８よりのディフェクト検出フラグ信号ＤＦＣＴをそのまま出力するか、上記パルス幅計測回路１０による計測結果１１ａをもとに、上記ディフェクト検出フラグ信号ＤＦＣＴの出力を解除させる動作を行う。
【００２７】
以下本実施の形態１による，ディフェクト検出装置を備えた光ディスク装置の動作について、図１、図２、図３、図４、図６を用いて説明する。
まず、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されている。本実施の形態１では、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。図１の回路において、位相比較器２の入力Ｕには、２値化回路１で２値化されたパルス状の情報信号ＰＲＦが、入力Ｖには同期クロック信号ＣＫが供給される。すると、情報信号ＰＲＦの立ち上がり，又は立ち下がりエッジ（情報遷移）の，同期クロック信号ＣＫの立ち上がりエッジに対する位相進み・遅れの分の幅のパルス信号が、それぞれＵＰ、ＤＮとして出力される。後述するが、位相同期状態で同期クロック信号ＣＫが生成されている場合（図６の左半分の部分）は、パルス信号ＵＰ、ＤＮのパルス幅はほとんど０になっている（厳密には後述のように一定の幅を有する）。ここで、図６の右半分の領域のように、ディフェクト領域ＤＦに突入すると、情報信号ＰＲＦにはノイズが重畳されているため、ディフェクト領域ＤＦ前に生成された同期クロック信号ＣＫとの位相関係が大きく乱される。このとき、両者の間にランダム的な位相遅れ，又は位相進みが発生するので、パルス信号ＵＰ、ＤＮのパルス幅はもはや０ではなくなる。よって図６に示されるように、それぞれの位相出力ＵＰ、ＤＮに、ランダム的に変動するパルス幅を持つパルス信号が現れる。
【００２８】
これらのランダム的に変動するパルス幅を持つパルス信号ＵＰと，ＤＮとを、加算器６で加算合成し、さらに時間電圧変換回路７を用いて電圧変換すると、図６に示されるような上記両信号のパルス幅に応じた振幅を持つ，信号ＡＳＹＮが得られる。この振幅は言うまでもなく、ディフェクトの程度（ディフェクトによるノイズの大きさ）に依存する。電圧比較器８は、該信号ＡＳＹＮを、適当なスレショールド電圧ＶTHと比較し、これを越えればフラグ信号ＤＦＣＴを発生する。
【００２９】
位相比較器２，及び時間電圧変換回路７の具体的構成を、図２に示す。まず、位相比較器２は一般にはＰＬＬ（phase lock loop ），すなわち位相同期回路に用いられるものであり、Ｕ、Ｖ、それぞれに入力する信号の立ち上がりでトリガされる２対のフリップフロップFF1 , FF2 と、両者の出力の論理積で上記フリップフロップに帰還リセットをかけるＮＡＮＤゲートNAND1 で構成される。両フリップフロップFF1 ，FF2 の出力がそれぞれＵＰ、ＤＮとなる。このとき、位相比較器２内部の遅延によるオフセットパルスOFP が発生する。すなわち、上記各回路に遅延が全く無ければ、入力ＵとＶに同相の信号が入った場合、出力ＵＰ、ＤＮにはパルス幅０の（無限に細い）信号が出るはずであるが、実際は、図３に示されるように、同回路を構成するフリップフロップFF1 ，FF2 とＮＡＮＤゲートNAND1 の遅延分の幅を持つ（オフセット）パルス信号OFP が出力される。後述のように、この位相比較器の差動出力をＰＬＬに用いる場合は、出力ＵＰ、ＤＮの差信号を用いるため、このオフセット分は互いにキャンセルされるので問題にならないが、本実施の形態１のように、両出力のパルス幅の和信号（位相誤差の絶対値）から同期異常信号ＡＳＹＮを検出する場合には、このオフセット成分が相互に加算されてしまい、従って、特に温度ドリフトなどでこのオフセット成分が変動すると、上記同期異常信号ＡＳＹＮよりこれに閾値ＶTHを設けてディフェクト検出フラグ信号ＤＦＣＴを生成する際に、検出誤差を生じさせる要因となる。従って本実施の形態１では、情報再生信号ＰＲＦが入力するごとに上記オフセットパルスと同じ幅を持つダミーパルスＤＭ（ＵＰ∩ＤＮ），（図３参照）を発生させ、これでオフセット分を除去する方法を実現している。
【００３０】
即ち、図２において、ＯＲゲート３０は、同期異常検出に用いる加算信号ＵＰ∪ＤＮを得るためのものであり、図１の加算器６に相当するものである。一方、ダミーパルス（カウンタオフセットパルス）ＤＭ（ＵＰ∩ＤＮ）は、図３に示されるように、位相比較器２より出力される位相進み、遅れパルスＵＰ、ＤＮを、ＡＮＤゲート３１に通すことによって抽出される。
【００３１】
また、図２において、７ａは、図１における時間電圧変換回路７のうち、加算パルス信号ＵＰ∪ＤＮ，即ち同期異常検出成分ＡＳＹＮの時間電圧変換をうけもつ第１の時間電圧変換回路部分であり、スイッチ３２ａ、３５ａ、３７ａ、電流源３３ａ、コンデンサ３４ａ、３８ａ、バッファアンプ３６ａ、３９ａ、よりなる。７ｂは、上記時間電圧変換回路７のうち、論理積パルス信号ＵＰ∩ＤＮ，即ちオフセット除去のためのダミーパルス成分ＤＭの時間電圧変換を受け持つ第２の時間電圧変換回路部分であり、スイッチ３２ｂ、３５ｂ、３７ｂ、電流源３３ｂ、コンデンサ３４ｂ、３８ｂ、バッファアンプ３６ｂ、３９ｂ、よりなる。
【００３２】
上記第１の時間電圧変換回路部分７ａについて動作を説明すると、スイッチ３２ａはパルス幅の期間だけ、定電流をコンデンサ３４ａに流し込み、その両端にパルス幅に比例した振幅の電圧Ｓａを発生させる。スイッチ３７ａとコンデンサ３８ａは、上記電圧Ｓａをサンプルホールドして信号Ｈａを発生させるものであり、第２の時間電圧変換回路部分７ｂについても同様で、該両サンプルホールドは、ともに加算パルス信号ＵＰ∩ＤＮの立ち下がりから所定の期間実行され、このタイミングはインバータ４２とモノマルチ４３で決定される。また、上記コンデンサ３４ａ、３４ｂに蓄積された電荷はサンプルホールド終了後に放電され、このタイミングはモノマルチ４４で決定される。電圧変換後の両信号Ｈａ、Ｈｂは減算器４０を通り、同期異常検出成分ＡＳＹＮからオフセット成分ＤＭが除去される。ローパスフィルタ４１は、上記のように得られた同期異常検出信号ＡＳＹＮから高周波変動成分を除去するもので、この信号同期装置におけるホールド動作が過度に敏感に機能することを避けるためのものである。
【００３３】
図４に、ＣＤ（コンパクトディスク）のテストディスクに形成されたインターラプションディフェクトを、実際に図２で示した回路を用いて検出した実験結果を示すものであり、同期異常検出信号ＡＳＹＮ，及び情報再生信号ＲＦを示すものである。この図４に示されるように、同期異常検出信号ＡＳＹＮはディフェクト領域ＤＦに入るなり増加している。これを図示のようなスレショールドレベルＶTHで判定すれば、５０〜１００μｓといった短期間のうちにディフェクト検出信号ＤＦＣＴを生成することができる。
【００３４】
このような本実施の形態１においては、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを生成し、該位相誤差の絶対値に応じてディフェクト検出信号ＤＦＣＴを生成するようにしたので、該情報信号のパルス幅の最長値Ｔmax を越えるパルス信号，即ち基準信号のパルス幅を越えるパルス信号，が検出されたか否かにかかわらず、ディフェクト領域ＤＦに入った直後にディフェクト領域ＤＦに入ったことを検出することができ、ノイズ性のディフェクトや、トラックはずれでも迅速にこれを検出することができる。さらには、所定の期間，上記情報信号ＰＲＦの情報遷移間隔を測定し、該所定の期間内に検出された上記基準信号ＲＥＦの時間長の計測値に応じて上記ディフェクト検出信号ＤＦＣＴを消滅させるようにした、即ち基準信号の同期を参照してディフェクトが通過したことを判断するようにしたため、ＰＬＬが再動作する際に疑似ロックすることを避けることができ、正確に再ロックさせることができる効果が得られる。
【００３５】
なお、パルス幅計測回路１１の動作，及びディフェクト解除手段２００の具体的な構成，及び作用については、以下、これを実際に、信号同期装置や、信号２値化装置に適用した、本発明の他の実施の形態で詳細に述べる。
【００３６】
実施の形態２．
図５は本発明の実施の形態２による，ディフェクト検出装置，及びこれを用いた信号同期装置を有する光ディスク装置のブロック図を示すものである。図５において、１は２値化回路であり、光ディスク媒体１００より光ピックアップ１０１で読み出された再生信号ＲＦをパルス化して情報信号ＰＲＦを生成するものである。位相比較器２、減算器３、ループフィルタ４、電圧制御発振器、即ちＶＣＯ５（周波数可変信号発生手段）、ゲート２ａ、２ｂは、ＰＬＬ同期回路（位相同期手段）を構成し、パルス信号ＰＲＦと同期したクロック同期信号ＣＫを生成する。パルス信号ＰＲＦ，及びクロック同期信号ＣＫはデコーダに供給され、ビデオ信号，オーディオ信号，あるいはその他の情報信号となる。
【００３７】
上記位相比較器２、加算器６、時間電圧変換回路７、電圧比較器８、非同期クロック発生器１０、及びパルス幅計測回路１１は、図１で示されたものと同等に作用し、フリップフロップ９よりディフェクト検出フラグ信号ＤＦＣＴを生成する。また、デジタル比較器１２、１４、ラッチレジスタ１３、フレームカウンタ１５、及びフリップフリップ１６は、所定期間内において上記情報信号の最長または最短の情報遷移間隔の計測値と予め設定された規定値とを比較し、両者が所定の誤差内で一致したとき上記ディフェクト検出信号ＤＦＣＴを解除する，本実施の形態２におけるディフェクト解除手段２００ａを構成する。本実施の形態２においても、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されており、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。
【００３８】
以下、本実施の形態２による，ディフェクト検出装置，及び信号同期装置を備えた光ディスク装置について、図５，及び図６を用いてその動作を説明する。
図５の回路において、まず、位相比較器２の入力Ｕに情報信号ＰＲＦが、入力Ｖに同期クロック信号ＣＫが供給されると、パルス信号ＰＲＦの立ち上がり，又は立ち下がりエッジの，同期クロック信号ＣＫの立ち上がりエッジに対する位相進み・遅れの分の幅のパルス信号（第１，第２のパルス信号）が、それぞれＵＰ、ＤＮとして出力される。この差信号ＵＰ−ＤＮを位相差信号としてループフィルタ４で平滑化したものをＶＣＯ５に加え、これが発生する同期クロック信号ＣＫを、位相比較器２にフィードバックすれば、両信号の位相を同期させることができる。言い換えれば、再生信号ＲＦからクロック成分ＣＫを同期抽出することができる。なお、このとき位相差信号ＵＰ−ＤＮの平均値は、０となっている。
【００３９】
位相進み信号ＵＰ、位相遅れ信号ＤＮは、さらに上記実施の形態１で述べたように、加算器６，時間電圧変換回路７，及び電圧比較器８を経て、ディフェクト検出フラグ信号ＤＦＣＴとなるが、本実施の形態２では、電圧比較器８の出力をディフェクト突入信号ＤＦＣＴＩＮとし、これの立ち上がりでフリップフロップ９をトリガして、該フリップフロップ９からディフェクト検出信号ＤＦＣＴを生成する。
【００４０】
一旦ディフェクトが検出され、ディフェクト検出信号ＤＦＣＴが生成されると、信号同期装置（ＰＬＬ）は、ゲート２ａ、２ｂを閉じて位相比較器２の出力をループフィルタ４に供給しないようにする。このようにすると、ＶＣＯ５の発振周波数は保持され、ディフェクトによるノイズによってクロック同期信号ＣＫが大きく乱れることは防止される。ただし、上記のようにして一旦ＰＬＬ動作を停止させると、ディフェクト領域ＤＦを通り過ぎても位相同期が実行されず、時間電圧変換回路７の出力はつねにスレショールドレベルＶTHを越えたままになる。したがってディフェクト領域ＤＦを通過し、信号同期処理をしても問題がない領域に入ったことを検出するディフェクトフラグ解除手段２００ａを別途設ける必要がある。以下これについて詳細に説明する。
【００４１】
パルス幅計測回路１１は、情報信号ＰＲＦのパルス幅を逐次デジタルカウントする。カウントのためのクロックＣＣＫは、非同期クロック発生器１０より供給され、クロック同期信号ＣＫに対して、非同期である。ただし、クロックＣＣＫの周期は、情報信号ＰＲＦに含まれる，基準マーク（図６参照）を検出したときの基準信号ＲＥＦの周期（あるいはその整数分の１）であるＴにほぼ等しく設定されているものとする。従って、パルス幅計測回路１１からは、計測したパルス信号，即ち上記情報信号ＰＲＦのパルス幅が周期Ｔの何倍であるかを、デジタル値ｎで出力する。比較手段１２は、こうして得られたパルス幅ｎを前回の処理で得られたパルス幅ｎ-1と比較し、大きければ、すなわち長ければ、現パルス幅ｎをラッチレジスタ１３に保持し、次回のｎ-1とする。以上の処理をある程度続ければ、ラッチレジスタ１３には、これまでに再生したパルス信号の中で最長のパルス信号の幅（Ｔmax ）の測定値が保持される。
【００４２】
このとき、レーザービームが、ディフェクト領域ＤＦから正常な情報領域に復帰していたとすると、ＲＬＬコード系の規定に従って、上記最長パルス幅はＴmax （＝Ｍ×Ｔ）と一致するはずである。デジタル比較手段１４は、この一致を検出する。実際は多少の測定誤差があるので、Ｍ−ε≦ｎ−１≦Ｍ＋εであれば、フラグ（Ｌ→Ｈ）を立て、さらにフリップフロップ１６で確定させてディフェクト解除信号ＤＦＣＴＯＵＴとし、これをフリップフロップ９のリセット入力に供給し、ディフェクト検出フラグ信号ＤＦＣＴを解除する。その結果、ゲート２ａ、２ｂが開いてＰＬＬは再び動作を開始する。なお、εは検出誤差の許容値であり、Ｍ＝１１であればε＝１〜２程度であればよい。
【００４３】
フレームカウンタ１５は、上記カウントクロックＣＣＫを巡回デジタルカウントし、所定周期でフレームパルス信号ＦＲを出力する。このフレームカウンタ１５の役割は、上記一連の動作の開始と終了を指示するものである。即ち、フリップフロップ１６に供給される上記フラグ信号ＦＬＧ＝１は、フレームパルスＦＲの立ち上がりで確定し、デフェクト終了信号ＤＦＣＴＯＵＴ＝１として出力される。これと同時にラッチレジスタ１３はリセットされ、次のサイクルでの最大パルス幅を検出する動作を開始する。フレームカウンタ１５の周期は、その期間内に確実にＴmax を検出できる程度に長くなければならないが、長すぎればディフェクト終了信号ＤＦＣＴＯＵＴ＝１を出すタイミングがそれだけ遅れるので、必要以上に長くとるべきではない。ＣＤフォーマットでは、Ｔmax ＝１１Ｔのマークはリシンク（re-sync ）マークとして用いられており、リシンクエリアは４０バイトごとに設けられている。したがって、この場合リシンク周期の倍程度、すなわち約８０バイトに相当する時間間隔でフレームパルス信号ＦＲを出すようにしておけば、Ｔmax のマークは必ず一つは検出されることとなる。
【００４４】
このような本実施の形態２においては、上記実施の形態１におけるように、情報信号ＰＲＦと同期信号ＣＫとの間の位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを出力する同期異常検出手段と、上記位相誤差の絶対値に応じてディフェクト検出信号ＤＦＣＴを生成する判定手段９とを備えた構成において、情報信号と同期信号の位相誤差を検出する位相比較手段２と、上記位相誤差に応じて上記同期信号ＣＫの位相を制御する周波数可変手段５とよりなる位相同期手段と、上記ディフェクト検出信号ＤＦＣＴに応じて上記位相比較手段２の出力を無効にするゲート手段２ａ，２ｂとを備え、さらに所定期間内において上記情報信号の最長または最短の情報遷移間隔の計測値と予め設定された規定値とを比較し、両者が一致したとき上記ディフェクト検出信号ＤＦＣＴを解除する手段２００ａを具備した構成としたので、上記同期異常検出手段でディフェクトを迅速に検出して、ＰＬＬ回路をホールド（停止）状態にすることができ、しかもディフェクト通過後に、ディフェクトフラグを解除してゲート２ａ，２ｂを開いて、ＰＬＬ動作を復帰させることができる効果が得られる。
【００４５】
なお、上記実施の形態１，２では、位相比較器２は位相進み、遅れの２出力を有し、この論理加算値から同期異常検出を行うようにしたが、上記位相比較器２の機能はこれに限定されるものではない。先述のように、上記位相比較器は、本来は位相進み、遅れの２出力の差動から位相進み・遅れに応じて０を中心に正負に変化する位相比較信号を得るものであり、本発明でこの加算値を求めることは、言い換えれば位相誤差の絶対値を検出することに他ならない。したがって位相比較器としては、上記差動出力に相当するものが直接出力されるもの、例えば、位相誤差が基準電圧あるいは電流を中心に正負の電圧値あるいは電流値で出力されるものであってもよい。ただしその場合、加算演算に代替する処理として、たとえば上記位相比較出力電圧（電流）の変動を、上記基準電圧（電流）に対して全波整流するなどして絶対値演算を行う方法，等を別途考える必要がある。
【００４６】
実施の形態３．
次に、本発明の実施の形態３について述べる。図７は、本発明の実施の形態３による，ディフェクト検出装置，及び信号同期装置を有する光ディスク装置を示すブロック図である。図７において、光ディスク媒体１００，ピックアップ１０１，２値化回路１、位相比較器２、減算器３、ＶＣＯ５、加算器６、時間電圧変換回路７、電圧比較器８、非同期クロック発生器１０、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、フレームカウンタ１５，及び同期異常検出手段，ＰＬＬ同期回路（位相同期手段）は、図５に示したものと同等に動作する。
【００４７】
本実施の形態３においても、光ディスク媒体１００には、最長値と最短値が規定された情報マーク群が記録されており、特に最長のマークを基準マークと定義し、これを再生した信号を基準信号とする。
【００４８】
この図７に示す本実施の形態３では、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、１３１、フレームカウンタ１５、分周器２３、パルス幅計測回路２４、デジタル比較器１４１、１４２、減算器１４３、パルス発生器２５、変調器２６、ゲート２７、チャージポンプ２８により、上記ディフェクト検出信号ＤＦＣＴが生成されたとき上記周波数比較手段（１４１〜１４３）の出力を有効にするディフェクト復帰手段２００ｂを構成している。
【００４９】
本実施の形態３の特徴は、まずディフェクト検出装置は、電圧比較器８の出力（図５ではＤＦＣＴＩＮ）を、フリップフロップ（図５における９）を介さずにそのままディフェクト検出フラグ信号ＤＦＣＴとしてＰＬＬに供給していることである。上記図５の実施の形態２では、このディフェクト検出フラグ信号ＤＦＣＴを用いてＰＬＬをホールド（停止）していたために、同期異常信号ＤＦＣＴＩＮが自己復帰できず、別途ディフェクト解除フラグＤＦＣＴＯＵＴを必要としたが、本実施の形態３では、ディフェクト検出フラグＤＦＣＴが発生したと同時に、周波数比較手段（１４１−１４３）の出力よりの周波数偏差信号ＦＥをループフィルタ４に加えて、位相制御に重畳して周波数制御を実行させるようにしているため、ディフェクト中でも周波数は大きくはずれず、ディフェクト領域ＤＦ通過後に周波数偏差が無くなれば（図８の周波数アップ，周波数ダウンの領域を経た後に）、速やかにディフェクト検出フラグＤＦＣＴは解除し、ＰＬＬ回路が通常の動作（位相制御）に復帰するようになる。
【００５０】
以下、詳細に動作を説明する。まず、非同期クロック発生器１０、パルス幅計測回路１１、デジタル比較器１２、ラッチレジスタ１３、フレームカウンタ１５によって逐次最長値探査が実行され、所定期間において、最長のパルス長を有する基準信号の非同期計測における計測長ｎx が、ラッチレジスタ１３１からデジタル値で出力される。一方、同期クロックＣＫは、分周器２３でＭ分周される。Ｍは基準マークを再生した基準信号の規定長を表すものであり、先述のＴmax に相当する。すなわち、先述のように情報信号ＰＲＦと同期クロック信号ＣＫが位相同期した場合において、上記基準信号のパルス長は、同期クロックＣＫの周期のＭ倍になる。パルス幅計測回路２４はパルス幅計測回路１１と同等の動作をするものであり、このＭ分周された信号を非同期クロックＣＣＫでカウントしてデジタル値ｎckとして出力する。ここで、情報再生信号（ＲＦ）とＰＬＬの再生信号ＣＫとの間に周波数偏差が無い場合、情報信号に含まれる基準信号の長さと、同期クロックＣＫをＭ分周して作られた信号のパルス幅とは一致するから、デジタルカウント値ｎck、ｎx の関係は、
ｎck＝ｎx
となるはずである。ディフェクトで位相比較器２が乱されるとＶＣＯ入力電圧Ｖckにノイズが乗り、その結果、上記周波数偏差が発生して、上記デジタルカウント値ｎck、ｎx のいずれかが大きい，あるいは小さくなるが、デジタル比較器１４１、１４２によってこのことが判定され、減算器１４３によって上記周波数偏差が正負の電圧値を持つ信号として出力される。この信号はパルス発生器２５、変調器２６でパルス変調され、周波数偏差信号ＦＥとしてＰＬＬにフィードバックされる。この様子を図８に示す。
【００５１】
ＰＬＬ回路は、この周波数偏差信号ＦＥを受けると周波数制御を実行する。本実施の形態３において、ループフィルタ４は、直列に接続された抵抗４０２、コンデンサ４０３で構成されている。また、減算器３の出力にはチャージポンプ３０１が接続されており、位相比較器２は実質的に位相誤差ＰＥに応じた出力電流をループフィルタ４に供給することになる。これ以降のＰＬＬ（位相制御）の動作については、上記実施の形態１で述べたのと同等である。一方、周波数偏差信号ＦＥもチャージポンプ２８で電流変換され、ループフィルタ４を構成するコンデンサ４０３に供給される。
【００５２】
上記位相誤差信号ＰＥと周波数偏差信号ＦＥが、本実施の形態３におけるように、それぞれ別々の入り口からループフィルタ４に供給されるべき理由については後述することにし、ここでは周波数制御系の概略の動作を図８を用いて説明する。
【００５３】
ここでは、Ｍ＝３（基準信号長は同期クロックの３倍）であるとしている。また、測定精度を高めるため、非同期クロックＣＣＫのクロックの周波数は、同期時における同期クロックＣＫのほぼ２倍としている。
【００５４】
ディフェクト直後、ノイズによってクロックＣＫの周波数は、一時的に上昇し、ｎck（Ｍ分周信号幅：図中計測長＝1.5 ）＜ｎx （基準信号幅：図中計測長＝３）となり、周波数偏差信号ＦＥは負方向のパルス列となる。これによりコンデンサ４０３がディスチャージ（放電）され、ＶＣＯ５に供給される電位Ｖckは減少し、その結果、ＶＣＯ５が発生する同期クロック信号ＣＫの周波数は低くなる。すると今度は、Ｍ分周信号の幅は長くなるため、カウント値ｎckは大きくなる（図中計測長1.5 →４）。このとき、周波数偏差信号ＦＥは、正方向のパルス列となってコンデンサ４０３をチャージ（充電）し、ＶＣＯ供給電位Ｖckは上がる。結局、ｎck（計測長３）＝ｎx （図中計測長３）となるように、言い換えれば、ＶＣＯ５の発振周波数が、結局基準信号幅の１／Ｍになるように制定されることになる。ここで、計測長ｎx は、先述のようにパルス幅計測回路１１の出力ｎを逐次更新して得た，最長マーク長であり、これはフレームパルス毎に再計測がなされる。この理由は、光ディスク媒体を回すモータの回転変動により再生信号自体の周波数が変動し、常にｎx ＝３になるとは限らないからである。
【００５５】
本実施の形態３において、周波数偏差信号ＦＥをパルス状にしているのは、周波数制御のゲインが極端に高くならないようにするためである。また、本実施の形態３では、この周波数偏差信号ＦＥをパルス状にするのに、別途パルス発生器２５を用い、その発生パルスを上記減算器１４３の出力に掛け算（２６）するようにしているが、これはこれに限らず、例えば非同期クロック発生器１０の信号を適当に分周した信号を用いるようにしてもよい。また、同期クロック信号ＣＫから生成したものを用いてもよい。この同期クロックを用いた場合、そのパルス幅は周波数と反比例するから、ＰＬＬの動作周波数に関係無く、ゲインを一定にすることができる。
【００５６】
上述の周波数制御は、図８に示すようにディフェクトが発生し、同期異常検出信号ＡＳＹＮが閾値ＶTHを越えたときにゲート２７が開いて実行される。従って上述のようにディフェクトによって一瞬，同期クロック信号ＣＫの周波数がずれても、該同期クロック信号の周波数は速やかに定常時の周波数に復帰する。ここで、ＰＬＬによる位相制御は、ディフェクトの有無にかかわず動作させており、ディフェクト中はこのＰＬＬ回路は、ノイズによって正常な動作はしないが、ディフェクト通過後は周波数がキャプチャーレンジ内に入れば該ＰＬＬは直ちに位相同期状態に入る。上述のようにディフェクトの直後に周波数制御が機能すれば、同期クロック信号の周波数が定常周波数からはずれることは無く、ディフェクト通過後，速やかに位相制御が実行される。その結果、位相誤差の絶対値は０に近づき、同期異常検出信号ＡＳＹＮが閾値ＶTHを割って、ディフェクト検出フラグ信号ＤＦＣＴが自動解除される。
【００５７】
さらに本実施の形態３の今ひとつの重要な特徴は、ディフェクト中のノイズによる誤動作を防止できる構成をとっていることである。すなわち、ディフェクト中も最長マークを検出し続けると、ノイズの中で“最長の”ものが検出されてしまう。これに対して、ＶＣＯ５の周波数を合わせようとすると、当然、周波数がさらにはずれることがある。したがって、本実施の形態３では、ディフェクト検出フラグ信号ＤＦＣＴＩＮが発生したとき、該信号によりデジタル比較器１２の動作をホールド（停止）させるようにしている。このようにすれば、ディフェクトの直前に得られた基準信号の（正しい）時間長が目標値となって、ディフェクト中，あるいはディフェクト通過直後の周波数制御が実行されるため、ノイズによる影響を全く受けないようにすることができる。
【００５８】
次に、上記のように位相制御と周波数制御とを共存させる方法について詳しく述べる。図９は、図７の位相制御系と周波数制御系とを機能的に簡略化して示したブロック図である。ここで、周波数を基準に考えると、デジタル比較器１４１、１４２、減算器１４３は、図示のように１つの差動手段（１４１〜１４３）として扱うことができる。また、位相比較器２は、周波数／位相変換器と考えられ、図示のように差動手段と、積分要素（１／ｓ）とからなるものと考えることができる。ここで、ゲイン関係は適当に正規化されているものとする。このとき、位相制御系（Ｐ−ＬＯＯＰ）のオープンループ特性は、抵抗４０２（Ｒ）、コンデンサ４０３（Ｃ）で決まるフィルタ（第１のループフィルタ）の特性に積分要素を掛けたものになる。上記フィルタ特性は、Ｒ、Ｃで決まるカットオフ周波数１／２πＲＣより低域が２０ｄＢ／ｄｅｃの１次積分特性でもって、高域が０ｄＢ／ｄｅｃの平坦特性でもって表されるから、これに２０ｄＢ／ｄｅｃの積分要素を掛ければ、結局図１０(a) のように表され、２０ｄＢ／ｄｅｃのカーブと０ｄＢのラインの交点でループ特性が決まる。
【００５９】
一方、周波数特性は位相比較器のような積分要素をもたないから位相制御系と全く同じループフィルタを用いると、図１０(c) のようにカットオフ周波数より高域側はフラット（０ｄＢ／ｄｅｃ）になってしまって、０ｄＢのラインとの交点が定まらない。ゲインを下げればカットオフより低域で０ｄＢと交差させることができるが、このとき応答特性が低下し、上述のような迅速な周波数引き込みを実行することができない。そこで図９に示すように、周波数制御系のチャージポンプ出力をループフィルタのコンデンサ４０３に注入して抵抗４０２が全く無視されるようにすれば、言い換えれば、ループフィルタ４を構成する積分要素だけをループフィルタ（第２のループフィルタ）として用いるようにすれば、オープンループ特性は図１０(b) に示すように、２０ｄＢ／ｄｅｃの１次積分特性となって、０ｄＢと交差させることができ、その結果、適切な速度で周波数引き込みを実現することができる。
【００６０】
以上のように本実施の形態３では、情報信号ＰＲＦと同期信号ＣＫとの間の位相誤差の絶対値の大きさに応じた信号ＡＳＹＮを出力し、さらにこれに応じてディフェクト検出信号ＤＦＣＴを生成する同期異常検出手段を備えた構成において、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相誤差または上記周波数偏差に応じて上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段を具備し、さらに上記ディフェクト検出信号が生成されたとき上記周波数比較手段の出力を有効にするディフェクト復帰手段２００ｂを備え、ディフェクト時にＰＬＬをホールド（停止）せずに周波数制御を実行させるようにしたので、ディフェクト検出フラグを上記周波数制御により自己解除させて、ディフェクト通過後迅速に位相制御を引き込ませることができる効果が得られる。
【００６１】
なお、上記実施の形態２，及び実施の形態３においては、ディフェクトフラグを解除するために、測定された最長パルス幅と規定最長パルス幅とを比較したが、これは最短パルス同士の比較を行っても構わない。こうしたほうが、カウンタやラッチレジスタのビット数を小さくでき、装置をよりローコストに実現できる可能性がある。また、パルス幅が最長であるか、あるいは最短であるかを検出するのではなく、非同期に検出できる特定パターン、例えば変調則に無いような組み合わせマークなどのパターンを検出して、ディフェクトフラグを解除するようにしてもよい。
【００６２】
実施の形態４．
以下、本発明の第４の実施の形態による光ディスク装置について説明する。本実施の形態４は、光ディスク媒体より再生された信号に対して適当な閾値を設け、これを２値化する方法についてのものである。
【００６３】
従来より用いられている，光ディスク媒体より再生された信号を２値化する方法としては、該２値化して得られたパルス信号の単位時間におけるＨ（第１の値）の期間の総和と、Ｌ（第２の値）の期間の総和とが相等しくなるように、即ち両者の比（デューティ比）が１となるように、上記閾値をフィードバック制御するものがある。しかるにこの方法は、記録された変調信号が単位時間あたり等しい数のＨ（１）とＬ（０）で構成されている，即ちＤＣフリーであることを前提としている。ＣＤで用いられているＥＦＭ（８−１４変調，Eight-to-Fourteen Modulation）符号は、この条件をほぼ満たしている。しかし、このＤＣフリーであることを保証するためには、ＥＦＭ変調則では、ＤＣフリーにするための，かつランレングスを制限するための３ビットの付加コードを付加して、８ビットの原情報を１７ビットに変換せねばならず、それだけ冗長度が大きくなってしまう。
【００６４】
同じＲＬＬ符号である（２、７）変調では、１６ビットに変換され、幾分冗長度が減るが、一方では単位時間における１と０の数の比がアンバランスとなり、ＤＣフリーではなくなってしまう。
【００６５】
このような非ＤＣフリー符号が用いられた再生信号を上記方法で２値化しようとすると、本来１と０の数が違うところへこれを無理矢理合わせようとするフィードバックがかかるので、その結果閾値レベルが適正値からずれてしまう，即ちＤＣドリフトが生じることとなる。
【００６６】
こういった課題の解決策として、特開昭６０−１０３７２０号公報や、特開平２−９４９１６号公報などで開示されている技術が提案されている。すなわち、２値化情報再生信号（再生パルス信号）に対してＰＬＬが作用し、信号同期が確認されると（特開平２−９４９１６号公報では、リシンクマークが検出されるか否かで判定している）、上記ＰＬＬより生成されたクロック同期信号で上記再生パルス信号を逐次ラッチして、このラッチした信号のデューティ比に対して上記再生パルス信号のデューティ比が等しくなるように、２値化のための閾値レベルを決定する。このようにすると、適正閾値が、もともと任意の単位時間中の記録信号に含まれる１と０の比になるように決定されるため、上記したようなＤＣドリフトは無くなる，とされている。
【００６７】
しかし、上記２例で開示されている技術は、クロックでラッチした信号が記録される前の信号とほぼ一致していることが前提になっており、ディフェクトなどによるノイズの影響を受けて両者が一致しなくなった場合には、正しく閾値を決定できないばかりか、制御系が不安定になって、閾値が暴走してしまうといった問題点があった。
【００６８】
また、上記従来例では、ＰＬＬが動作しているときに、ラッチした信号のデューティ比を上記再生パルス信号のデューティ比と比較する，としているが、ＰＬＬがはずれない程度のノイズであっても、閾値レベルが暴走すれば、再生信号はもはや得られなくなり、その結果、ＰＬＬがはずれてしまうといった自己矛盾が発生する。
【００６９】
本実施の形態４では、上記の場合でも安定に動作する信号２値化装置を有する光ディスク装置について述べる。図１１は本発明の第４の実施の形態による信号２値化装置を有する光ディスク装置のブロック図である。図１１において、１１１は電圧比較器であり、再生信号ＲＦが閾値ＶSLを越えればＬ→Ｈとなる２値化信号Ｘ+ と、Ｈ→Ｌになる２値化信号Ｘ- とを出力する。２値化信号Ｘ+ 、Ｘ- は互いに正論理、負論理の関係にある。１１２ａ、１１２ｂはフリップフロップであり、２値化信号Ｘ+ 、Ｘ- をクロック同期信号ＣＫでラッチして、ラッチ信号（基準信号）Ｓ+ 、Ｓ- を生成するものである。クロック同期信号ＣＫは、位相比較器２、差動アンプ３、ループフィルタ４、ＶＣＯ５から成るＰＬＬ回路によって、２値化信号Ｘ+ から同期生成される（２値化信号Ｘ- から生成してもよい）。また、１１４は加減算アンプ、１１５は積分器であり、
ＶSL ＝∫｛（Ｘ+ −Ｘ- ）−（Ｓ+ −Ｓ- ）｝ｄｔ (1)
を演算して、電圧比較器１１１にフィードバックする。その結果、定常状態において、
（Ｘ+ −Ｘ- ）−（Ｓ+ −Ｓ- ）＝０ (2)
となるように閾値ＶSLが決定される。ここで、先述のように、Ｘ+ はＸ- に対して、Ｓ+ はＳ- に対してそれぞれ相補的関係にあるから、(2) 式が満たされるのは、
Ｘ+ ＝Ｓ+ Ｘ- ＝Ｓ- (3)
なる場合に限られる。すなわち、閾値レベルが適当に制御された結果、２値化信号がラッチ信号と一致した、言い換えれば、適切に閾値が決定されたことを意味する。
【００７０】
しかし、(1) 式が定常状態になり、(2) 式，あるいは(3) 式が成立するのは、あくまでラッチ信号Ｓ+ （Ｓ- ）が記録前の信号と一致し、しかも閾値の変動に対して変化しないことを前提とする。一般的に言って、フィードバック回路系が安定であるためには、系が負帰還ループを形成していなければならない。図１１，あるいは(1) 式で示される系の場合、（Ｘ+ −Ｘ- ）はフィードバック変数ＶSLに対する関数になっているから、これが負帰還を成すようにすればよい。つまり、閾値ＶSLが僅かに増加した結果、（Ｘ+ （ＶSL）−Ｘ- （ＶSL））が僅かに減少し、その結果、(1) 式により、閾値ＶSLを押し下げる、といったように動作させればよい。ところが、(1) 式の（Ｓ+ −Ｓ- ）は、（Ｘ+ −Ｘ- ）に対して逆相であるから、（Ｘ+ −Ｘ- ）が負帰還ならば、見かけ上正帰還となっている。
【００７１】
もっとも、上記したように（Ｓ+ −Ｓ- ）が閾値ＶSLの変動に対して動かなければ、つまり該（Ｓ+ −Ｓ- ）を定数とみなすことができれば、フィードバック系の動作には全く寄与しない。しかし実際は、ラッチ信号（Ｓ+ −Ｓ- ）は閾値ＶSLに対して段階的に変化する変数である。先述のように光ディスクに記録されている信号は、基準クロック周期をＴとして、（ｎmin ）Ｔ、（ｎmin ＋１）Ｔ、・・、ｎＴ、・・・、（ｎmax ）Ｔの幅のパルス列の組み合わせより構成されている。これを再生して２値化する際に閾値レベルがｄだけずれると、本来ｎＴのパルス幅を持つ２値化信号Ｘ+ （Ｘ- ）のパルス幅は、（ｎ−δ(d) ）Ｔとなる。ここで、δ(d) はパルス幅の変動量であり、閾値レベル変動ｄに対して一義的に増加する関数として記述できる。今、
−Ｔ／２＜ δ(d) ＜＋Ｔ／２ (4)
ならば、これをラッチした信号Ｓ+ （Ｓ- ）のパルス幅は、かならずｎＴに復元される。しかし、閾値ＶSLの変動が(4) 式の範囲を越えると、上記ラッチ信号のパルス幅は、（ｎ−１）Ｔ，あるいは（ｎ＋１）Ｔとなってしまう。
【００７２】
このように、閾値ＶSLの変動によってラッチ信号Ｓ+ （Ｓ- ）パルス幅の減少，あるいは増加が一旦生じると、上記した正帰還が発生し、閾値の変動をさらに押し上げ、最後には閾値レベルが再生信号の振幅を通り越してしまう。こうしたことは、先述したインターラプションなどのノイズ性のディフェクトによって容易に起こり得る。
【００７３】
そこで本実施の形態４では、パルス幅の変動量δ(d) を検出して、これが(4) の条件を越えるような場合、ラッチ信号（Ｓ+ −Ｓ- ）による正帰還を阻止するようにしている。図１１において、加算アンプ６、時間電圧変換回路７、電圧比較器８は、図１で示されたものと同等の動作をする。その結果、クロック同期信号ＣＫの立ち上がりに対する２値化信号Ｘ+ の立ち上がり時間の変動の絶対値が、電圧変換されて出力されるが、これは上記ｎＴからのずれの絶対値｜δ(d) ｜に他ならない。したがって、電圧比較器８の閾値ＶTHを適当に設定することで、(4) 式の範囲を逸脱したことをフラグＴＯＶＲで知らせることができる。もっとも(4) 式で与えられているのは許容限界値であるから、実際の閾値ＶTHは、｜δ(d) ｜がＴ／２より小さい値でフラグＴＯＶＲが立つように、許容値を狭めておくほうがよい。
【００７４】
このフラグＴＯＶＲによって、ゲート１１３ａ、１１３ｂが閉じると、
Ｓ+ ＝０ Ｓ- ＝０
となって正帰還ループは遮断される。Ｓ+ 、Ｓ- が消えた結果、２値化信号Ｘ+ 、Ｘ- は、一見、制御目標を失ったかのように見えるが、実際は(1) 式より、
ＶSL＝∫（Ｘ+ −Ｘ- ）ｄｔ (5)
となって、このとき再生信号２値化閾値は、
Ｘ+ ＝Ｘ- (6)
となるように制御される。つまり、２値化信号のデューティ比が等しくなる通常の閾値決定フィードバックが実行される。
【００７５】
このような本実施の形態４では、情報信号ＲＦを適当な閾値ＶSLを用いて２値化する比較手段１１１と、上記比較手段より出力される２値化信号の第１の値Ｘ+ と第２の値Ｘ- の，単位時間あたりの出現数の差に応じた信号を負帰還して上記閾値を決定する第１の帰還手段（１１４，１１５，１１１のループ）と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号ＣＫで逐次ラッチ（１１２ａ，１１２ｂ）して得た基準信号の第２の値Ｓ- と第１の値Ｓ+ の単位時間あたりの出現数の差に応じた信号を上記第１の帰還手段に加えて、実質的に正帰還閉路を形成する第２の帰還手段（１１２ａ，１１２ｂ，１１３ａ，１１３ｂ，１１４，１１５，１１１のループ）と、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その絶対値の大きさに応じた信号を出力し、該位相誤差の絶対値に応じて生成されるディフェクト検出信号ＴＯＶＲに応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段（６，７，８，１１３ａ，１１３ｂ）とを備えたものとしたので、非ＤＣフリーの再生信号に対して適正な閾値を設定することができ、さらにディフェクトがあっても安定に動作する信号２値化装置を実現することができる効果が得られる。
【００７６】
なお、本実施の形態４においては、パルス幅の変動量δに対して閾値を設け、これを越えた場合にラッチ信号が供給される正帰還ループを遮断するような構成にしたが、これを変動量δに応じて段階的に上記正帰還ループのゲインを小さくし、ある値以上で０（遮断状態）にするものであっても良い。
【００７７】
また、上記全ての実施の形態における構成は、ディスクの傷やトラックはずれに限定されず、すべての外乱要因についてその効力を発揮することができる。たとえば、近年、情報面を多層にした光ディスクが提案されているが、ある記録面から他の記録面にジャンプする際、瞬間的にフォーカスはずれが発生する。こういった場合にも本発明を用いれば、ＰＬＬおよび信号２値化処理回路を安定に動作させることができる。
【００７８】
【発明の効果】
以上のように請求項１及び請求項２の発明によれば、非同期に検出可能な基準信号ＲＥＦを含んだ情報信号ＰＲＦと，該情報信号より同期生成される同期信号ＣＫとの間の位相誤差を検出して、その絶対値の大きさに応じた信号ＡＳＹＮを出力し、該位相誤差の絶対値とスレショールドレベルとを比較して、ディフェクト検出信号ＤＦＣＴを生成するようにしたので、ディフェクト領域ＤＦに入った直後にディフェクト領域ＤＦに入ったことを検出することができ、ノイズ性のディフェクトや、トラックはずれでも迅速にこれを検出することができ、さらには、所定の期間上記情報信号ＰＲＦの情報遷移間隔を測定し、上記所定の期間内に検出された上記基準信号ＲＥＦの時間長の計測値に応じて上記ディフェクト検出信号ＤＦＣＴを消滅させるようにしたので、ＰＬＬが再動作する際に疑似ロックすることを避けることができ、正確に再ロックさせることができる効果が得られる。
【００７９】
また、請求項６の発明によれば、上記情報信号と上記同期信号との位相差を検出する位相比較手段と、上記位相誤差に応じて、上記同期信号の位相を制御する周波数可変手段とよりなる位相同期手段と、ディフェクト検出信号に応じて上記位相比較手段の出力を無効にするゲート手段とを備えたので、ディフェクト領域突入直後に位相同期動作をホールド（停止）することができ、ディフェクトの影響を最小限に抑えることができる効果が得られる。
【００８０】
また、請求項８の発明によれば、上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、上記位相差または上記周波数偏差に応じて上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段とを具備し、ディフェクト検出信号が発生したとき上記周波数比較手段の出力を有効にする手段を備えたので、ディフェクト領域突入直後に周波数制御が実行されることにより、ディフェクトによって周波数が大きく乱されることがなく、ディフェクト通過後，速やかに位相制御を実行させることができる効果が得られる。
【００８３】
また、請求項１１の発明によれば、上記情報信号を適当な閾値を用いて２値化する比較手段と、上記比較手段より出力される２値化信号のデューティーと所定目標値との差に応じた信号をフィードバックして上記閾値を決定する第１の帰還手段と、上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号で逐次ラッチして得た基準信号のデューティーと上記２値化信号のデューティーとの差に応じた信号をフィードバックして上記閾値を決定する第２の帰還手段と、上記ディフェクト検出信号に応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段と、からなる信号２値化手段を有することにより、通常は、第２の帰還手段は、第１の帰還手段の制御目標値として作用して情報信号のパターンによるしきい値のドリフトを除去するように動作するため、高精度に情報信号を２値化することができ、しかもディフェクトの際は、これを迅速に検出して、上記第２の帰還手段の動作を制限し、系が不安定になるのを防止することができる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による光ディスク装置におけるディフェクト検出装置のブロック図である。
【図２】上記実施の形態１における同期異常検出部の構成図である。
【図３】上記実施の形態１における動作説明のためのタイミングチャート図である。
【図４】上記実施の形態１の実験結果を示す図である。
【図５】本発明の実施の形態２による光ディスク装置におけるディフェクト検出装置とこれを用いた信号同期装置のブロック図である。
【図６】上記実施の形態１における動作説明のためのタイミングチャート図である。
【図７】本発明の実施の形態３による光ディスク装置におけるディフェクト検出装置とこれを用いた信号同期装置のブロック図である。
【図８】上記実施の形態３における動作説明のためのタイミングチャート図である。
【図９】上記実施の形態３における位相，および周波数制御系の機能ブロック図である。
【図１０】上記実施の形態３における動作説明のためのオープンループ特性を示す図である。
【図１１】本発明の実施の形態４による光ディスク装置における信号２値化装置のブロック図である。
【図１２】従来のディフェクト検出装置の概略図である。
【符号の説明】
１ ２値化回路
２ 位相比較器
４ ループフィルター
５ ＶＣＯ
７ 時間電圧変換回路
８ 電圧比較器
１０ 非同期クロック発生器
１１、２４ パルス幅計測回路
１２、１４、１４１、１４２ デジタル比較器
１３ ラッチレジスタ
１５ フレームカウンタ
２８、３０１ チャージポンプ
３３ａ、３３ｂ 電流源
３２ａ、３２ｂ、３５ａ、３５ｂ、３７ａ、３７ｂ スイッチ
１１１ 電圧比較器
Claims (11)
- 非同期に検出可能な基準信号を含んだ情報信号と，該情報信号より同期生成される同期信号との間の位相誤差の絶対値の大きさに応じた信号を出力する同期異常検出手段と、
上記位相誤差の絶対値とスレショールドレベルとを比較し、ディフェクト検出信号を生成する判定手段と、
上記情報信号の情報遷移間隔を非同期に測定する計測手段と、
上記計測手段により検出された、上記基準信号の時間長の計測値に基づいて、上記ディフェクト検出信号を解除させる解除手段と、を備えたことを特徴する光ディスク装置。 - 請求項１記載の光ディスク装置において、
上記計測手段は、ディフェクトが検出される所定の期間，上記情報信号の情報遷移間隔を非同期に測定するものであり、
上記解除手段は、上記所定の期間内において上記計測手段により検出された、上記基準信号の時間長の計測値に応じて、上記判定手段が生成するディフェクト検出信号を消滅させるものである、ことを特徴とする光ディスク装置。 - 請求項１または２記載の光ディスク装置において、
上記情報信号は、その情報遷移間隔の最短値と最長値が規定され、
上記基準信号は、上記情報信号を構成する信号群のうち最短または最長の情報遷移間隔を持つ信号であることを特徴とする光ディスク装置。 - 請求項１記載の光ディスク装置において、
上記情報信号の情報遷移の上記同期信号に対する位相進みに対しては、該位相進みに相当する分の時間幅を有する第１のパルス信号を生成し、その位相遅れに対しては、該位相遅れに相当する分の時間幅を有する第２のパルス信号を生成する位相比較手段を備え、
上記第１のパルス信号と上記第２のパルス信号の差信号を位相誤差とし、上記第１のパルス信号と上記第２のパルス信号の和信号を、上記位相誤差の絶対値として出力することを特徴とする光ディスク装置。 - 請求項４記載の光ディスク装置において、
パルス信号が存在する間，コンデンサに電流を注入し、上記パルス信号が終了した後、上記コンデンサの両端の電圧をサンプルホールドし、さらに次のパルス信号が供給されるまでに上記コンデンサに蓄積された電荷を放電する第１の時間電圧変換手段と、
上記第１の時間電圧変換手段と同等な機能を有する第２の時間電圧変換手段とを有し、
上記情報信号の情報遷移の同期信号に対する位相進みに対して発生される，該位相進みに相当する分の時間幅を有する第１のパルス信号と、上記情報信号の情報遷移の同期信号に対する位相遅れに対して発生される，該位相遅れに相当する分の時間幅を有する第２のパルス信号との論理和信号を、上記第１の時間電圧変換手段に供給し、
上記第１のパルス信号と上記第２のパルス信号との論理積信号を、上記第２の時間電圧変換手段に供給し、
上記第１の時間電圧変換手段，及び第２の時間電圧変換手段の両出力信号の差信号を、位相誤差の絶対値として出力することを特徴とする光ディスク装置。 - 請求項１または２記載の光ディスク装置において、
上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、上記位相誤差に応じて、上記同期信号の位相を制御する周波数可変手段とよりなる位相同期手段を具備し、さらに
上記ディフェクト検出信号に応じて上記位相比較手段の出力を無効にするゲート手段とを備えたことを特徴とする光ディスク装置。 - 請求項６記載の光ディスク装置において、
上記同期信号に対して非同期に計測クロック信号を発生するクロック信号発生手段を備え、
上記計測手段は、上記情報信号の情報遷移間隔を、上記計測クロック信号を用いてデジタルカウントし、
上記解除手段は、上記計測手段より出力される計測値を一時的に保持する記憶手段と、
所定期間内において上記計測値と上記記憶手段に保持されている値とを逐次比較して上記情報信号の最長または最短の情報遷移間隔を検出する第１のデジタル比較手段と、
上記情報信号の最長または最短の情報遷移間隔の計測値と予め設定された規定値とを比較し、両者が所定の誤差内で一致したとき一致信号を発生する第２のデジタル比較手段と、
上記位相誤差の絶対値が所定の閾値を越えた直後に上記ディフェクト検出信号を発生させ、上記一致信号を受けたとき上記ディフェクト検出信号を解除するディフェクト解除手段とからなる、ことを特徴とする光ディスク装置。 - 請求項２記載の光ディスク装置において、
上記情報信号と上記同期信号との位相誤差を検出する位相比較手段と、
上記基準信号の時間長を基準に上記同期信号の周波数偏差を検出する周波数比較手段と、
上記位相誤差または上記周波数偏差に応じて上記同期信号の位相または周波数を制御する周波数可変手段とよりなる周波数位相同期手段を具備し、さらに
上記ディフェクト検出信号が生成されたとき上記周波数比較手段の出力を有効にするディフェクト復帰手段を備えたことを特徴とする光ディスク装置。 - 請求項８記載の光ディスク装置において、
上記周波数比較手段は、Ｍを整数として、同期状態における上記基準信号の情報遷移間隔が上記同期信号の周期のＭ倍であるとしたとき、上記基準信号の情報遷移間隔と上記同期信号をＭ分周した信号の周期間隔との差より、上記周波数偏差を検出する手段を備えたことを特徴とする信号同期装置。 - 請求項１または２記載の光ディスク装置において、
非同期に検出可能な基準信号を含んだ情報信号と，該情報信号より同期生成される同期信号との位相誤差を検出する位相誤差検出手段と、
カットオフ周波数より低域側に少なくとも１次の積分特性を、高域側に平坦特性を持つ第１のループフィルタと、
上記第１のループフィルタの出力電圧に応じた周波数の同期信号を発生する周波数可変信号発生手段とよりなる位相制御ループを備え、かつ
上記情報信号と上記同期信号との周波数偏差を検出する周波数偏差検出手段と、
積分特性を有する第２のループフィルタと、
上記周波数可変信号発生手段とよりなる周波数制御ループを備え、
上記第２のループフィルタは、上記第１のループフィルタの積分要素を共用していることを特徴とする光ディスク装置。 - 請求項１記載の光ディスク装置において、
上記情報信号を適当な閾値を用いて２値化する比較手段と、
上記比較手段より出力される２値化信号のデューティーと所定目標値との差に応じた信号をフィードバックして上記閾値を決定する第１の帰還手段と、
上記２値化信号を、該２値化信号に対して同期生成された同期クロック信号で逐次ラッチして得た基準信号のデューティーと上記２値化信号のデューティーとの差に応じた信号をフィードバックして上記閾値を決定する第２の帰還手段と、
上記ディフェクト検出信号に応じて、上記第２の帰還手段の帰還量を制限する帰還制限手段と、からなる信号２値化手段を有することを特徴とする光ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08384796A JP3823184B2 (ja) | 1995-04-05 | 1996-04-05 | 光ディスク装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008695 | 1995-04-05 | ||
| JP7-80086 | 1996-01-16 | ||
| JP8-4547 | 1996-01-16 | ||
| JP454796 | 1996-01-16 | ||
| JP08384796A JP3823184B2 (ja) | 1995-04-05 | 1996-04-05 | 光ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09259544A JPH09259544A (ja) | 1997-10-03 |
| JP3823184B2 true JP3823184B2 (ja) | 2006-09-20 |
Family
ID=27276335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08384796A Expired - Fee Related JP3823184B2 (ja) | 1995-04-05 | 1996-04-05 | 光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077248A1 (fr) * | 2002-03-11 | 2003-09-18 | Matsushita Electric Industrial Co., Ltd. | Appareil de traitement de signal et procede de traitement de signal |
-
1996
- 1996-04-05 JP JP08384796A patent/JP3823184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09259544A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147530A (en) | PLL circuit | |
| JPH02183471A (ja) | 情報再生方法および情報再生装置 | |
| US5777967A (en) | Optical disk device | |
| JP2003317406A (ja) | 光記録媒体のセクターシンク信号検出装置及び方法 | |
| US6341110B1 (en) | Pre-pit signal detecting apparatus and information recording apparatus | |
| JP3972868B2 (ja) | デジタルｐｌｌ装置 | |
| KR20000006387A (ko) | 광디스크기록장치및광디스크상에데이터를기록하기위한방법 | |
| JPH1098377A (ja) | Ｐｌｌ回路 | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| JP3823184B2 (ja) | 光ディスク装置 | |
| EP1225582B1 (en) | Apparatus and method for detecting wobble defects | |
| JPH06162668A (ja) | 情報記録方式 | |
| JP2005025865A (ja) | 位相誤差判定方法、デジタルｐｌｌ装置 | |
| US7471604B2 (en) | Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same | |
| JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
| KR100493000B1 (ko) | 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JPH1079124A (ja) | 光ディスク装置 | |
| JP2800772B2 (ja) | クロック抽出回路 | |
| JP2000082212A (ja) | 光ディスク記録装置および光ディスクにデ―タを記録する方法 | |
| JP3092555B2 (ja) | ゾーン・ビット・レコーディング方式ディスク型記憶装置の再生用クロック生成回路 | |
| JP3912892B2 (ja) | データスライス回路 | |
| JPH07111046A (ja) | 光ディスク装置のデータ再生回路 | |
| KR100489414B1 (ko) | 서보클럭신호의 안정도 판별장치 | |
| KR19980043390A (ko) | 디스크 재생기의 위상 동기 보상 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |