CN1578151A - 数字锁相环设备 - Google Patents
数字锁相环设备 Download PDFInfo
- Publication number
- CN1578151A CN1578151A CNA2004100640517A CN200410064051A CN1578151A CN 1578151 A CN1578151 A CN 1578151A CN A2004100640517 A CNA2004100640517 A CN A2004100640517A CN 200410064051 A CN200410064051 A CN 200410064051A CN 1578151 A CN1578151 A CN 1578151A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- phase
- clock
- width data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims description 85
- 238000013075 data extraction Methods 0.000 claims description 20
- 230000001915 proofreading effect Effects 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 71
- 238000005259 measurement Methods 0.000 description 38
- 230000010355 oscillation Effects 0.000 description 36
- 230000011218 segmentation Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 19
- 238000001514 detection method Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 18
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 15
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 15
- 238000005070 sampling Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 241001269238 Data Species 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000284 extract Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 101000614439 Homo sapiens Keratin, type I cytoskeletal 15 Proteins 0.000 description 2
- 102100040443 Keratin, type I cytoskeletal 15 Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 206010030312 On and off phenomenon Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008485 antagonism Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10324—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform
- G11B20/10333—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform wherein the asymmetry is linked to domain bloom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/911—Phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种锁相环设备包括时钟产生装置,用于基于二值化重放信号和扫描宽度数据的频率产生基准时钟,并且用于利用该基准时钟产生N相位时钟;脉冲宽度测量装置,用于利用N相位时钟测量二值化重放信号的脉冲宽度,以输出脉冲宽度数据;以及扫描宽度数据提取装置,用于基于虚信道时钟计算脉冲宽度数据,以提取扫描宽度数据。使用N相位时钟(例如16相位时钟)产生脉冲宽度数据。基于虚信道时钟计算脉冲宽度数据,以提取扫描宽度数据。因此,不需要产生高频时钟,并且工作频率被保持在足够低。
Description
发明背景
1.发明领域
本发明涉及安装在例如磁盘驱动设备上的数字锁相环(PLL)设备。
2.相关技术描述
正像例如公开号为11-341306的日本未审查专利申请以及公开号为9-247137的日本未审查专利申请所公开的,数字锁相环系统被用于数据记录/重放设备诸如磁盘驱动设备。当重放信息(即,重放RF信号)从磁盘等等读出,与重放信息同步的时钟利用PLL电路产生,并且表示重放信息的数据利用该时钟提取。
举例来说,图79示出通过用于光盘(CD)或者数字多功能磁盘(DVD)的磁盘重放设备中的数字PLL进行数据提取的系统配置的举例。
图79中的数字PLL系统接收基于由磁盘重放设备的光头检测的反射光产生重放RF信号的输入,并且从重放RF信号产生作为重放信息的扫描宽度数据。
射频信号被输入到非对称校正电路61并且在其中被二值化。在非对称校正电路61中被二值化的射频信号被提供给主PLL控制电路65。主PLL控制电路65从二值化的RF信号产生具有与RF信号的1T相同的基准时钟,并且将该基准时钟输出到压控振荡器(VCO)控制电路66。
VCO控制电路66控制VCO67,以便VCO67的振荡频率与基准时钟的频率相同。在VCO控制电路66的控制下,VCO67通过振荡输出时钟(以下简称为高频时钟)。
频率控制电路68接收二值化RF信号和来自VCO67高频时钟。频率控制电路68利用高频时钟对二值化RF信号进行采样,并且检测RF信号的频率和VCO67的振荡频率之间的偏差。
相位控制和扫描宽度确定电路62接收二值化RF信号,来自压控振荡器67的高频时钟,以及表示频率控制电路68的频偏的信号。相位控制和扫描宽度确定电路62利用表示频偏的信号以及二值化RF信号产生与RF信号同步的信道时钟,并且利用该信道时钟从RF信号提取扫描宽度数据。相位控制和扫描宽度确定电路62还输出一个相位误差。
提取的扫描宽度数据和相位误差被提供给扫描宽度校正电路(以下还称为RLL电路)63。RLL电路63基于扫描宽度数据和相关的相位误差校正扫描宽度数据。已经校正的扫描宽度数据被提供给随后的解码电路(未示出),并且在其中解码。
相位误差还被提供给抖动仪64。抖动仪64利用相位误差测量抖动值。
此外,来自相位控制和扫描宽度确定电路62的扫描宽度数据还被提供给主PLL控制电路65。
如上所述的常规数字PLL系统已经具有如下所述的各种问题。
<非对称校正电路61的问题>
在执行二值化的非对称校正电路61中,有必要保持用于限制模拟RF信号的信号的合适电平。然而,有时,由于有效信号上叠加的干扰,不可能保持在合适的限制电平。能够引起这样的干扰的因素包括信号源的属性,系统特征,传输系统上的噪声,物理记录介质诸如磁盘介质上的损伤或者灰尘,以及诸如振动的物理因素。
通常,为了校正RF信号的不对称,通过一模拟电路实现反馈输入信号(RF信号)平均值并且将其作为限制电平的系统。例如,参考图80,RF信号经由电容器C和电阻器R1和R2被输入到比较器71。比较器71基于从放大器73提供的限制电平执行比较,并且输出二值化RF信号。通过一个低通滤波器72二值化RF信号被平均,并且作为结果的限制电平经由放大器73被输入到比较器71。
如果输入信号(RF信号)的质量良好,这个方案是可行的。然而,当输入信号的电平由于干扰等等偏离,因为干扰的属性不是已知的,已经难以执行取决于模拟电路当场偏差的合适的校正。
此外,信号在单个系统内显著地变化也是可能的。这意味着甚至在相同类型干扰的情况下,电路的响应速度必须根据信号传播速度来控制。事实上,难以实现通过模拟电路处理干扰的系统。因而,没有采用有效措施来克服各种形式的不对称偏差。
<VCO67和VCO控制电路66的问题>
常规的VCO仅有一个控制终端。图81示出相对于常规VCO的控制电压,振荡频率的变化。在图81中,横轴表示控制电压,纵轴表示振荡频率。如图81中所示,VCO必须能够根据VDD到VSS范围内的控制电压在任一频率振荡。然而,在这个VCO中,频率相对于控制电压的变化极大地改变。相对于控制电压变化的频率变化由图81中的Δf1/ΔV表示。
频率相对于控制电压变化而极大地变化的事实意味着即使由噪声等等所引起控制电压的轻微变化将导致频率的显著变化。这较大地影响了电路的运行能力(性能)。
作为对策,通过相对于控制电压来增加低通滤波器的时间常数有可能改善对噪声的敏感度,以便控制电压的轻微的变化被抑制。然而,这个方法降低了追踪特性。
为了锁定一个PLL,而不增加抖动,相对于VCO控制电压变化的振荡频率变化必须逐渐上升。
用于达到这个目的的方法将准备对于各自的频带范围最佳的VCO并且通过开关使用这些VCO。举例来说,图82示出四个VCO,VCO-A,VCO-B,VCO-C,和VCO-D被使用的情况。
在图82中,(a),(b),c)和(d)分别表示VCO-A,VCO-B,VCO-C,和VCO-D。在图82中,横轴表示控制电压,纵轴表示振荡频率。
正像将从图82理解到的,相对于控制电压变化的频率变化(图82中的Δf2/ΔV)比图81示出(Δf1/ΔV)的情况更加逐渐上升。
根据利用多个VCO的这个方案,每次改变磁盘介质的重放速度时,需要VCO之间的转换。这抑制了无缝追踪。
在图82示出的举例中,当振荡频率从100MHz变化到200MHz,即,即从点(e)到点(f)时,必须进行从VCO-A到VCO-B的转换,以便降低追踪特性。
此外,在图79示出的常规电路中,使用一个VCO67产生的高频时钟,在频率控制电路68和相位控制和扫描宽度确定电路62中测量RF信号的宽度。因此,VCO67的振荡频率偏差导致对RF信号宽度不精确的测量。这较大地影响了运行能力。人们要求的是相对于控制电压的VCO67的振荡频率是线性的(即,Δf1/ΔV是常数),如图81中所示。然而实际上,由于电路排列或者工艺变化,相对于控制电压的VCO振荡频率变化不是线性的,如图83中所示。因而,正像Δf3/ΔV所表示的一些部分梯度很小,正像Δf4/ΔV所表示的其他部分梯度很大。当正像Δf4/ΔV所表示的梯度大时,控制电压上叠加的噪声引起相当大的振荡频率偏差。
通常,数字电路没有被用作针对VCO的频率特性非线性的措施。
<频率控制电路68的问题>
VCO67的振荡频率由主PLL控制电路65和VCO控制电路66控制,以便符合RF信号的1T的频率(在CD情况下是43218MHzxn,在DVD情况下是26.16MHzxn)。
然而,磁盘移动之后立即开始,或者在磁盘具有离心率的情况下,在RF信号的频率和VCO67的振荡频率之间暂时出现频偏。存在两种类型的这样的频偏。
一个是磁盘重放速度显著变化的情况,例如当磁盘旋转开始或者长的轨迹转移发生时。在这种情况下,RF信号的频率和VCO的频率必须从频率不匹配的开启状态进入频率匹配的锁定状态。
另一个类型由旋转该磁盘的主轴电机的波动引起。在磁盘具有离心率的情况下,首先RF信号的频率与VCO67的频率相配,并且以RF信号频率的形式存在的频偏逐渐地变化。在主轴电机波动的情况下,电动机控制的速度不均匀性影响了RF信号的宽度,由此出现频偏。
这类频偏能够通过锁相环系统的宽的捕捉带和锁定范围被处理,由此达到良好的追踪特性。
当频偏以如上所述的形式存在时,必须在某些方式下检测频偏。通常,仅仅使用利用高频时钟测量的二值化RF信号的脉冲宽度数据检测频偏。
然而,例如,如果脉冲宽度是10.5T,不可能确定脉冲宽度是否实际上是10T但是不正确地测量使得结果长了,或者脉冲宽度实际上是11T但是不正确地测量使得结果短了。如此,不能确定的脉冲宽度必须被认为是落入一不敏感区域。
图84A和84B示出具有相同频偏的脉冲宽度数据的差别的影响。在图84A中,脉冲宽度被测量为5.25T,以便有可能确定脉冲宽度实际上是5T,但是不正确地测量结果长了。另一方面,在图84B,脉冲宽度被测量为10.5T,以便不可能仅仅根据脉冲宽度数据确定脉冲宽度实际上是10T但是不正确地测量结果长了,还是脉冲宽度实际上是11T但是不正确地测量结果短了。
如图84中所示,频偏相当大地影响了长脉冲宽度数据的脉冲宽度,以便长脉冲宽度数据必须具有大的不敏感区域。
然而,不敏感区域的增大减少了在其中能够识别频偏的脉冲宽度数据的数量。这导致了频偏的缓慢识别。
此外,为了增加能够检测到的偏差的频率范围,必须使用甚至受频偏影响下能够识别的短脉冲宽度数据。如图85中所示,RF信号是具有某一电平的模拟信号,其振幅取决于脉冲宽度数据变化。短脉冲宽度数据相当于RF信号的小振幅,以便对诸如抖动的干扰敏感并且因此不十分地可靠。如此,计算的频率偏差的可靠性很低。
<相位控制和扫描宽度确定电路62的问题>
在通过相关技术进行重放的情况下,与二值化RF信号同步的信道时钟通过数字PLL来产生。在图19中,部分(a)示出二值化的RF信号,部分(b)示出信道时钟,并且部分(c)示出不基于信道时钟采样的射频信号。在数字PLL中,为了匹配RF信号的相位和频率以及信道时钟,高频时钟(Hif)除以7.5,8.0,和8.5,同时还利用高频时钟的反向边,并提前或者滞后相位,由此产生信道时钟。
例如,用于以x1的速度重放DVD的数字PLL的工作频率是209.28MHz,是对于该DVD速度所需信道时钟的频率26.16MHz的八倍。用于以x20的速度重放DVD的数字PLL的工作频率是4.185GHz,是频率209.28MHz的二十倍。通过当前的CMOS工艺难以达到高于4GHz的频率。即便有可能,由于高速操作功耗增加,LSI的寿命减少,或者生产了不满足规格的LSI并且产出率减少。
作为利用已知的技术提高运行能力的另一个方法,还可能增加信道时钟的分辨率。然而,这个方法进一步增加了高频时钟的频率,并且因此对于高速重放是不可行的。
<RLL电路63>
当CD或者DVD被重放时,由于磁盘上的噪声或者损伤,或者磁盘本身的粗略的制造,不可能出现的扫描宽度数据有时被读出。
在常规的RLL电路63中,关于反转间隔应该属于3T到11T范围的数据只有比3T,即,最小的反转间隔短的数据是正确的。基于先前的或者随后的扫描宽度数据的宽度或者相位误差的幅值确定校正方法。也就是说,比3T短的扫描宽度数据根据一个简单法则被删除或者扩展(例如,2T是不可能的,以便2T被延至3T的最小反转间隔),并且该校正不是基于关于扫描宽度数据实际上怎样中断的检验。
此外,相对于预先确定格式的连续的扫描宽度数据的校正根本不考虑。因此,校正的可靠性很低。
此外,超过11T的扫描宽度数据不校正,以便校正对这样的数据没有影响。
此外,同步特性曲线不考虑,并且有可能通过校正产生错误的同步特性曲线。这可能降低运行能力。
<抖动仪64的问题>
常规的抖动仪64通过累加高频时钟测量的相位误差的出现或者不存在,也就是说相位误差是否为零来获得抖动值。这是因为由于甚至当磁盘的重放速度很低时而工作频率很高,二元值的累加很困难。常规的抖动仪64不能够测量以CDx8或者DVDx1.6速度的抖动。
此外,相位误差不按照原样被使用,但是被表示误差出现或者不存在的单频信号取代。这样,不可能找到市场上通用的测量设备测量的抖动值和抖动仪64输出的数据之间的相关性。
发明概述
鉴于如上所述的问题产生了本发明,并且本发明的目的在于提供一种用于磁盘重放设备等等的数字锁相环设备,其中执行一种新算法,实现高速重放并且具有高运行能力。
为此,本发明提供了一种数字锁相环设备,包括时钟产生设备,用于基于二值化重放信号和扫描宽度数据的频率产生基准时钟,并且用于利用该基准时钟产生N相位时钟;脉冲宽度测量装置,用于利用N相位时钟测量二值化重放信号的脉冲宽度,以脉冲宽度数据输出;以及扫描宽度数据提取设备,用于基于虚信道时钟计算脉冲宽度数据,以提取扫描宽度数据。
优选地,该时钟产生设备包括电压控制的振荡器控制电路,用于基于基准时钟产生大致的侧面控制电压以及准确的侧面控制电压;以及2端电压控制振荡器,用于基于该大致的侧面控制电压以及准确的侧面控制电压产生N相位时钟。
本发明涉及数字PLL系统,被用来从记录媒体诸如磁盘读取的重放信号(RF信号)提取扫描宽度数据。更具体地说,本发明基于一种新算法实现数字PLL,允许磁盘诸如CD或者DVD的高速重放以及高运行能力。
在根据本发明的数字锁相环设备中,不使用高频时钟来测量二值化重放信号。作为替代,使用具有与重放信号的1T具有相同频率的N相位时钟(例如,16相位时钟)产生脉冲宽度数据。也就是说,在PLL处理中不必产生高频时钟。
通过一不同于实际时钟的虚信道时钟计算由数字表示的脉冲宽度数据,由此提取扫描宽度数据。
也就是说,与常规的PLL相反,根据本发明,产生与重放信号同步的信道时钟,以测量重放信号的T宽度,T基于重放信号的脉冲宽度数据被简单地确定。
此外,由于使用了2端N相位VCO,能够无缝追踪磁盘的低速重放到高速重放(在CD情况下是xO.5到x48,在DVD情况下是xO.5到x16),同时保持内部的工作频率足够地低。此外,通过作为数字数据处理脉冲宽度数据,获得良好的运行能力并且实现抖动的精密测量。
附图简述
图1是一个根据本发明实施例的数字PLL系统的方框图;
图2是一个在该实施例中脉冲宽度测量电路的方框图;
图3是一个用于解释在该实施例中产生扫描宽度数据处理的图;
图4是一个该实施例中16相位时钟的波形图;
图5是一个该实施例中16相位寄存器电路的方框图;
图6是一个用于解释在出现噪声的情况下在该实施例中的边缘检测的图;
图7是一个示出表示该实施例中2端VCO的特征的图;
图8A和8B是用于解释该实施例中脉冲宽度测量的图;
图9A和9B是用于解释该实施例中脉冲宽度测量的图;
图10A和10B是用于解释该实施例中16相位时钟之间相位差的图;
图11A和11B是用于解释该实施例中16相位时钟之间相位差的图;
图12A到12C是用于解释在该实施例中的RF信号频率和VCO频率之间的频偏的图;
图13A到13C是用于解释在该实施例中的RF信号频率和VCO频率之间出现频偏情况下脉冲宽度数据的图;
图14A和14B是用于解释脉冲宽度上频偏影响的图;
图15是用于解释由缺点所引起的非对称偏差的图;
图16是用于解释RF信号二值化上非对称偏差影响的图;
图17是用于解释在该实施例中检测非对称偏差算法的图;
图18是用于解释当时间流逝时非对称偏差怎样变化的图;
图19是用于解释RF信号和常规的信道时钟的图;
图20是一个用于解释通过常规的PLL产生信道时钟的图;
图21是一个用于解释该实施例中虚信道时钟的图;
图22是一个用于解释该实施例中升高虚信道时钟位置的图;
图23是一个用于解释该实施例中脉冲宽度数据和虚信道时钟之间相位关系的图;
图24是一个用于解释该实施例中脉冲宽度数据和虚信道时钟之间相位关系的图;
图25是一个示出该实施例中脉冲宽度数据和虚信道时钟之间理想相位关系的图;
图26是一个示出实施例中RF信号,扫描宽度数据和相位误差的图;
图27是一个示出通过该实施例中的RLL电路处理的方案的方框图;
图28是一个用于解释扫描宽度数据单个误差举例的图;
图29是一个用于解释扫描宽度数据两个连续误差的举例的图;
图30是一个示出扫描宽度数据三个连续误差的举例的图;
图31是一个用于解释扫描宽度数据四个以上连续误差的举例的图;
图32是一个用于解释扫描宽度数据的12T误差举例的图;
图33是一个用于解释扫描宽度数据的同步错误举例的图;
图34是一个用于解释该实施例中0T单个误差校正的图;
图35是一个用于解释该实施例中0T单个误差校正举例的图;
图36是一个用于解释该实施例中0T单个误差校正举例的图;
图37是一个用于解释该实施例中0T单个误差校正举例的图。;
图38是一个用于解释该实施例中1T单个误差校正的图;
图39是一个用于解释该实施例中1T单个误差校正举例的图;
图40是一个用于解释该实施例中1T单个误差校正举例的图;
图41是一个用于解释该实施例中1T单个误差校正举例的图;
图42是一个用于解释该实施例中2T单个误差校正的图;
图43是一个用于解释该实施例中2T单个误差校正举例的图;
图44是一个用于解释该实施例中两个连续误差校正的图;
图45是一个用于解释该实施例中两个连续误差校正举例的图;
图46是一个用于解释该实施例中两个连续误差校正举例的图;
图47是一个用于解释该实施例中两个连续误差校正举例的图;
图48是一个用于解释该实施例中三个连续误差校正的图;
图49是一个用于解释该实施例中三个连续误差校正举例的图;
图50是一个用于解释该实施例中三个连续误差校正的图;
图51是一个用于解释该实施例中三个连续误差校正举例的图;
图52是一个用于解释该实施例中三个连续误差校正的图;
图53是一个用于解释该实施例中三个连续误差校正举例的图;
图54是一个用于解释该实施例中三个连续误差校正举例的图;
图55是一个用于解释该实施例中四个以上连续误差校正的图;
图56是一个用于解释该实施例中四个以上连续误差校正举例的图;
图57是一个用于解释该实施例中12T误差校正的图;
图58是一个用于解释该实施例中12T误差校正举例的图;
图59是一个用于解释同步特性曲线的图;
图60是一个用于解释同步错误的校正举例的图;
图61是一个用于解释同步错误的校正举例的图;
图62是一个用于解释同步错误的校正举例的图;
图63是一个用于解释同步错误的校正举例的图;
图64是一个用于解释同步错误的校正举例的图;
图65是一个用于解释同步错误的校正举例的图;
图66是一个用于解释同步错误的校正举例的图;
图67是一个用于解释同步错误的校正举例的图;
图68是一个用于解释同步错误的校正举例的图;
图69是一个用于解释同步错误的校正举例的图;
图70是一个用于解释表示该实施例中16相位2端VCO的特征的图;
图71是一个用于解释该实施例中控制16相位2端VCO的方法的图;
图72是一个示出该实施例中2端VCO控制电路的方框图;
图73是一个典型的PLL电路的方框图;
图74是一个该实施例中相位比较输入和供给泵输出的波形图;
图75是一个该实施例中大致的端控制电路输出的波形图;
图76是一个用于解释根据该实施例的抖动仪和根据相关技术的抖动仪的相位误差转换的图;
图77是一个用于解释根据该实施例的抖动仪和根据相关技术的抖动仪的相位误差的线性度的图;
图78是一个用于解释根据该实施例的抖动仪和根据相关技术的抖动仪测量的值的图;
图79是一个常规的数字PLL系统的方框图;
图80是一个示出用于校正非对称的模拟电路的图;
图81是一个用于解释1端VCO的频率特性的图;
图82是一个用于解释四个1端VCO被使用的情况的图;
图83是一个示出实际的VCO的频率特性的图;
图84A和84B是用于解释脉冲宽度上频偏影响的图;以及
图85是用于解释RF信号二值化上非对称偏差影响的图;
优选实施例描述
1.数字PLL系统的总体配置
参考图1描述根据本发明的实施例的数字PLL系统的总体配置。
数字PLL系统(数字PLL设备)被安装在例如用于光盘(CD)或者数字多功能磁盘(DVD)的磁盘重放设备上。图1中示出的数字PLL系统接收基于由磁盘重放设备的光头检测的反射光产生重放RF信号的输入,并且作为重放信息的扫描宽度数据从重放RF信号处获得。
如图1中所示,数字PLL系统包括非对称校正电路1,脉冲宽度测量电路2,频率控制电路3,数字非对称校正电路4,相位控制和数据提取电路5,扫描宽度校正(RLL)电路各6,16相位2端VCO10,主PLL控制电路8,2端VCO控制电路9,以及抖动仪7。
经由磁盘重放设备的光学传感器或者矩阵计算电路提供的RF信号被输入到非对称校正电路1,并且通过非对称校正电路1被二值化。
二值化的RF信号被输入到脉冲宽度测量电路2。脉冲宽度测量电路2从16相位2端VCO10接收十六个时钟。RF信号的脉冲宽度利用十六个时钟通过一内部测量电路来测量,
并且作为结果的脉冲宽度数据被输出到频率控制电路3。
由于RF信号的1T和来自16相位2端VCO10的十六个相位时钟之间的频率差,通过脉冲宽度测量电路2的脉冲宽度数据变得比实际的RF信号短或者长。
这样,频率控制电路3确定来自脉冲宽度数据的频差,相应地校正该脉冲宽度数据,并且输出校正的脉冲宽度数据到数字非对称校正电路4。
数字非对称校正电路4确定与脉冲宽度数据的非对称偏差,相应地校正该脉冲宽度数据,并且输出校正的脉冲宽度数据到相位控制和数据提取电路5。
相位控制和数据提取电路5产生虚信道时钟,并且基于虚信道时钟计算脉冲宽度数据,以获得扫描宽度数据值。相位调整和数据提取电路5还输出一个相位误差。
扫描宽度数据和相位误差被输出到RLL电路6。
RLL电路6基于扫描宽度数据校正不遵守预定格式的扫描宽度数据,以及通过相位控制数据提取电路5提取的相位误差。
抖动仪7接收相位误差,并且基于相位误差测量RF信号中的抖动。
16相位2端VCO10被主PLL控制电路8以及2端VCO控制电路9控制。
主PLL控制电路8接收二值化RF信号的输入,以及来自相位控制和数据提取电路5的扫描宽度数据。主PLL控制电路8来自RF信号和扫描宽度数据产生基准时钟。
基准时钟的振荡频率符合RF信号的1T的频率(在CD情况下是4.3218MHzxn,在DVD情况下是26.16MHzxn),是其整数倍。2端VCO控制电路9执行控制,以便16相位2端VCO10的频率将与基准时钟的频率相同。也就是说,2端VCO控制电路9执行控制,以便16相位2端VCO10的频率将与RF信号的频率相同,或者是RF信号频率的整数倍。假定除后面描述的“nTap方式”之外,这些频率相同来描述这个实施例。
在如上所述配置的数字PLL系统中,16相位2端VCO10具有执行新算法的电路,允许低速重放和高速重放之间的无缝追踪(例如,在CD情况下0.5到48倍或者在DVD情况下的0.5到16倍),同时保持内部的工作频率足够地低。
更具体地说,与常规的PLL设备相反,产生与RF信号同步的信道时钟,并且基于该信道时钟确定RF信号的T宽度,被用于这个实施例的新算法仅仅确定来自RF信号的脉冲宽度数据的T的数量。也就是说,T的宽度不是基于高频时钟测量,以便不产生用于测量该T宽度的高频时钟。更具体地说,例如,每个具有相当于1T频率的16相位时钟被使用。
此外,脉冲宽度数据以数字数据形式被处理。这用来提供具有良好的运行能力的重放设备或者具有高精度的抖动仪。
现在,将按次序描述用于实现如上所述操作的元件,即,脉冲宽度测量电路2,频率控制电路3,数字非对称校正电路4,相位控制和数据提取电路5,RLL电路6,16相位2端压控振荡器10,2端VCO控制电路9,以及抖动仪7。
2.脉冲宽度测量电路
脉冲宽度测量电路2是一个用于利用数字锁相环测量RF信号的脉冲宽度同时保持低工作频率的电路。
脉冲宽度测量电路2以每1T的T/16的精确度对RF信号采样十六次。脉冲宽度测量电路2重复这个操作以获得脉冲宽度。
为了采用常规算法获得同等的精确度,固定每1T十六次的时钟必须被用于采样,以便该时钟具有高频。因而,Rf信号的脉冲宽度被测量,同时利用以下所述的方法保持低的工作频率。图2示出脉冲宽度测量电路2的总体电路排列。
脉冲宽度测量电路2包括16相位寄存器电路21,和计算电路22,边界检测电路24,计数器电路25,分段宽度寄存器电路26,以及脉冲宽度23。
从非对称校正电路1提供到脉冲宽度测量电路2的二值化RF信号表示磁盘记录磁道的平台(land)或者凹陷(pit)的极性。将假定″0″相当于一个凹陷以及″1″相当于一个平台来描述这个举例。众所周知,数据以凹陷顺序形式被记录在磁盘上。平台在这里指的是轨迹线性方向的凹陷之间的区域,即,不形成凹陷的区域。
图2中示出的16相位寄存器电路21接收二值化RF信号。16相位寄存器电路21还从16相位2端VCO10接收16相位时钟。如同早些时候描述的,16相位2端VCO10被主PLL控制电路8和2端VCO控制电路9控制,以便RF信号的频率与VCO的频率一致。
十六个时钟(16相位时钟)从16相位2端VCO10输出,彼此具有VCO频率的1/16的相位差,如同图4中的CLK1到CLK16所表示的。4.
接收16相位时钟输入的16相位寄存器电路21如图5中所示进行配置。关于图5,16相位寄存器电路21包括第一集寄存器X1到X16,第二集寄存器Y1到Y16,和第三集寄存器Z1到Z16。16相位时钟CLK1到CLK16被分别输入到寄存器X1到X16的时钟脉冲终端。
如此,RF信号分别在16相位时钟CLK1到CLK16的时间被寄存器X1到X16捕获。也就是说,二值化RF信号分别被寄存器X1到X16锁住,由此1T周期的RF信号以T/16的精确度被采样十六次。
寄存器Y1到Y8的时钟脉冲终端接收时钟CLK1的输入。寄存器Y9到Y16的时钟脉冲终端接收时钟CLK9的输入。
寄存器Z1到Z16的时钟脉冲终端接收时钟CLK1的输入。寄存器Y1到Y16和寄存器Z1到Z16基于如上所述的时钟输入锁住RF信号。
如此,通过第一集的十六个寄存器X1到X16采样的RF信号最终基于16相位时钟当中的单个相位时钟CLK1(在下面的描述中还称为MSCK)被锁住,并且作为数据RF1到RF16以与时钟MSCK同步方式输出。时钟MSCK被用作系统时钟。
从16相位寄存器电路21输出的RF信号RF1到RF16被输入到和计算电路22。
现在,参考图3,将描述一个和计算电路22执行的过程,以确定输入RF信号RF1到RF16的周期1T(以下简称MSCK周期)的状态。
当从16相位寄存器电路21采样的RF信号RF1到RF16被输入到和计算电路22,和计算电路22计算通过在图3的部分(j)中示出的MSCK时钟间隔进行十六次采样获得RF信号RF1到RF16中的“1”的总数,并且输出作为图3的部分(d)中示出的值的结果。
图3中的部分(a)示出二值化RF信号。二值化RF信号通过相位寄存器电路21基于图2的部分(b)示出的16相位时钟进行采样。此外,正像早些时候描述的,图3的部分(c)示出的时钟MSCK被输出。
和计算电路22计算每个MSCK周期RF1到RF16中的“1”的总数。例如,在图3示出的MSCK周期中,“1”的总数是零。这是因为二值化RF信号在这个周期处于“L”电平,以便通过十六次采样获得的RF信号RF1到RF16全部是“0”。在MSCK周期B,“1”的总数是九。也就是说,二值化RF信号在这个周期从“L”转到“H”。在这个举例中,通过十六次采样获得的RF信号当中的RF8到RF16表示“1”。
如图3部分(d)中所示,通过十六次采样获得的RF信号RF1到RF16的“1”的总数被输出,以便用于每个MSCK周期的平台分量能够在0T/16到16T/16的范围内被确定。
如图2中所示配置的脉冲宽度测量电路2通过处理每个MSCK周期的数量计算脉冲宽度。
图3的部分(e)示出根据图3部分(d)示出的值确定的状态。
例如,在图3示出的MSCK周期,图3部分(d)示出的RF信号中“1”的总数是16T/16,MSCK周期C具有相当于1.0T的平台分量,以便MSCK周期中RF信号的状态被确定为“平台”。
在MSCK周期A,图3部分d)示出的RF信号的“1”的总数是0T/16。如此,MSCK周期A是相当于1.0T的凹陷,以便RF信号的状态被确定为“凹陷”。
如果图3部分(d)示出的值在1T/16到15T/16之间,正像MSCK周期或者MSCK周期F,平台分量和凹陷分量两个都存在。在那种情况下,接近凹陷和平台的边界存在,以便RF信号的状态被确定为“边界”。
和计算电路22输出图3中的部分(d)和(e)中示出的数据,即,RF信号和状态信息中“1”的总数。这些条信息被提供给边界检测电路24,计数器电路25,和分段宽度寄存器电路26。
边界检测电路24将被描述。平台和凹陷的脉冲宽度数据可以通过测量RF信号的边界和下一个边界之间的宽度来确定。为了这个目的,脉冲宽度测量电路2必须从RF信号检测平台和凹陷之间的边界。检测通过脉冲宽度测量电路2中的边界检测电路24来完成。
边界检测电路24基于RF信号状态的转变检测边界。
如果图3中的部分(e)中示出的RF信号的状态变化从“平台”到“凹陷”,从“凹陷”到“平台”从“平台”到“边界”然后到“凹陷”,或者从“凹陷”到“边界”到“平台”,边界检测电路确定存在边界。
例如,在图3中示出的MSCK周期A,B和C中,RF信号的状态变化从“凹陷”到“边界”到“平台”。因而,显然边界存在于MSCK时期B。
在MSCK周期E,F和G,RF信号的状态变化“平台”,“边界”和“凹陷”。因而,边界存在于MSCK时期F。
图6示出噪声被施加于RF信号的情况。关于图6,当RF信号携带噪声,如部分(a)所示,二值化RF信号如部分(b)所示,并且RF信号的状态如部分(c)所示被确定。
在这种情况下,在图6中的部分(d)中示出的MSCK周期BC,D和E中,RF信号的状态变化“凹陷”,“边界”,“边界”和“平台”。甚至当被施加噪声时,边界检测电路24能够基于在RF信号状态方面的变化检测边界。
紧接着,将描述计数器电路25。为了测量平台和凹陷的脉冲宽度,计数器电路25对RF信号边界之间的“平台”或者“凹陷”的数量计数。
图3中的部分(h)示出平台的计数值。当通过边界检测电路24检测从凹陷从平台的边界时,计数器电路25将平台的计数值设置为零。每次RF信号状态被确定为“平台”时,计数器电路25将计数值加一。
因而,如图3中的部分(h)所示,例如在MSCK周期C,平台的计数值被设置为零,作为边界检测电路24从凹陷到平台的边界的检测结果。在这种情况下,因为RF信号的状态在MSCK周期C,D和E是“平台”,在每一周期计数值加一。因而,“平台”的非边界部分的脉冲宽度被测量。
然后,在MSCK周期F,从平台到凹陷的边界被检测,由此确定平台的计数值。
尽管未示出,类似的处理被执行,以确定凹陷的计数值。
更具体地说,当从平台到凹陷的边界被检测,计数器电路25将凹陷的计数值设置为零,和每次RF信号的状态被确定为“凹陷”时加一。当从凹陷到平台的边界被检测时,凹陷的计数值被确定。
紧接着,将描述分段宽度寄存器电路26。
在图3中示出的举例中,平台的脉冲宽度数据是确定为“边界”的周期B和F和确定为“平台”的MSCK周期C,D和E中的平台元件的和。因而,MSCK周期B和F的平台元件必须被保持。由于这个缘故,边界的平台元件被保持在分段宽度寄存器电路26。
例如,如图3中的部分(f)所示,MSCK周期B的RF信号中的“1”的总数,即9,作为与平台的前沿有关的分段宽度被保持。同样,如图3中的部分(g)所示,MSCK周期FRF信号中的“1”的总数,即8,作为与平台的后沿有关的分段宽度被保持。
当如图6所示,RF信号携带噪声并且连续地出现“边界”,分段宽度寄存器电路26保持二“边界”RF信号中的相当于平台元件的“1”的总数。
同样,凹陷分段的宽度与平台类似地被保持。
例如,图3中示出的MSCK周期的RF信号中的“0”的总数,即7,作为与凹陷的后沿有关的分段宽度被保持,MSCK周期F中的“0”的总数,即8,作为与凹陷的前沿有关的分段宽度被保持。
然而,注意到凹陷分段宽度可以通过从16减去平台分段宽度来获得,以便凹陷的分段宽度不必与平台分段宽度分别被保持。
因而,边界检测电路24输出平台/凹陷边缘检测信号,计数器电路25输出平台/凹陷计数值,并且分段宽度寄存器电路26输出平台/凹陷分段宽度。这些值被提供给脉冲宽度计算电路23。
脉冲宽度计算电路23从计数器电路25的值和分段宽度寄存器26的值计算对于平台和凹陷的脉冲宽度数据。
更具体地说,如图3中的部分(i)所示,通过将平台分段的宽度(图3的部分(f)中的“9”),平台计数值(图3的部分(h)中的“3”),和平台分段宽度(图3的部分(g)中的“8”)求和获得对于平台的脉冲宽度数据。
也就是说,根据以下等式计算脉冲宽度:
(前平台分段宽度)+(平台计数值)+(后平台分段宽度)=(平台的脉冲宽度)
在图3中示出的举例中,如同下述计算脉冲宽度:
9T/16+3T+8T/16=4T+1T/16
这个结果作为用于平台的脉冲宽度数据被输出。对于凹陷执行类似地测量。
脉冲宽度测量电路2以如上所述方式产生用于二值化RF信号平台和凹陷的脉冲宽度数据,并且输出脉冲宽度数据到频率控制电路3。
脉冲宽度测量电路2能够以nTap方式工作。
这是以早些时候作为VCO和VCO控制电路的问题描述的VCO振荡频率特性的非线性作为标准进行测量。
现在,将描述这个实施例中的nTap方式。
在这个实施例中的数字PLL系统中,VCO的振荡频率被控制,以便与RF信号频率一致,正像早些时候描述的。
此外,正像随后将相对于2端VCO控制电路9描述的,16相位2端VCO10的准确的侧面控制电压(以下简称VCF)被控制到VDD/2的程度。如此,相对于VCF的VCO振荡频率(Δf/ΔV)通过RF信号频率被清楚地确定。
图7被用于示出根据这个实施例的数字PLL系统的VCO的频率特性。在图7中,横轴表示VCF,左侧纵轴表示振荡频率,并且右侧的纵轴表示粗略的侧面控制电压(以下简称VCR)。如图7中所示,取决于VCR的值,在VDD/2(Δf/ΔV)具有VCF的振荡频率的梯度不是常数。)
例如,在图7的部分(a),VCO的振荡频率是50MHz,梯度是Δf4/ΔV。在图7的部分(b),VCO的振荡频率是100MHz,梯度是Δf5/ΔV。从图7部分(a)和(b)中的梯度比较,很清楚图7中的部分(b)的Δf5/ΔV更小。还理解到图7中的部分(c)和(d)的梯度甚至更小。
在这个VCO中,当RF信号频率高时,施加于VCF的噪声不显著地影响运行能力。另一方面,当RF信号频率低时,施加于VCF的噪声影响运行能力。因此,对于频率低的情况,运行能力的噪声影响必须被最小化。
正像早前描述的,通过基于16相位2端VCO10的16相位时钟锁住RF信号来测量RF信号的脉冲宽度。在nTap方式,VCO的频率被选择为RF信号频率的两倍,四倍,八倍或者十六倍,并且仅仅利用一些16相位时钟锁住RF信号,由此测量脉冲宽度。
根据如上所述的方法,VCO的振荡频率变得更高并且梯度Δf/ΔV变得更小。因此,噪声的影响被抑制。详细说明将在以下给出。
现在,将参考图8A和8B以及9A和9B给出描述。图8A示出在RF信号频率与VCO频率相同的情况下脉冲宽度的测量结果。RF信号基于16相位时钟CLK1到CLK16被采样,以测量脉冲宽度。
在这种情况下脉冲宽度是2T+14T/16。
当相同宽度的RF信号采用VCO振荡频率的两倍来测量,如图8B中所示,脉冲宽度是5T+12T/16,其是图8A中的脉冲宽度的两倍。
当仅仅利用16相位时钟当中的偶数的时钟(CLK1,CLK3,CLK5,...,CLK15)测量脉冲宽度,如图9A中所示,脉冲宽度是2T+14T/16,与图8A中的脉冲宽度相同。在这种情况下,RF信号的周期1T以图9A中的CK1,CK1′,CK3,CK3′,...,CK15和CK15′的上升顺序被16采样。具有CLK1频率的一半频率的时钟被用作MSCK。
如上所述,RF信号的脉冲宽度能够利用VCO频率加倍并且用于测量脉冲宽度的时钟分样的方法被准确地测量,以便每隔一个时钟被使用。
当VCO频率被增加四倍,如图9B中所示,仅仅四个时钟CLK1,CLK5,CLK9和CLK13被使用,以便脉冲宽度被准确地测量。类似,当VCO频率被增加到八倍,仅仅时钟CLK1和CLK9被使用,当VCO频率被增加到十六倍时仅仅时钟CLK1被使用。
关于图7,当RF信号频率是50MHz,VCO频率被选择为如部分(d)中所示的400MHz(梯度Δf7/ΔV小),而不是如部分(a)中所示的50MHz(梯度Δf4/ΔV大),也就是说,VCO频率增加八倍。因此,相对于控制电压的振荡频率,即,Δf/ΔV变得更小。因此,甚至当噪声被施加于控制电压时,运行能力被更小地影响。如图10A中所示,16相位2端VCO10的16相位时钟被设计,使得具有恒定的相位差。然而,如图10中所示,由于一些原因时钟能够具有不同的相位差。
在那种情况下,RF信号的脉冲宽度不被准确地测量。然而,如上所述,当VCO频率加倍时,仅仅偶数的时钟被使用,以便CLK2或者CLK4的相位偏差不影响脉冲宽度的测量。当VCO频率被增加十六倍时,仅仅CLK1被使用。因此,只要CLK1的相位是正确的,即便其他的十五个时钟的相位偏离,脉冲宽度被准确地测量。
现在,将考虑CLK1的相位差偏离50%的情况,如图11A和11B中所示。VCO的振荡频率在图11A中是50MHz,在图11B中是100MHz。从图11A和11B处了解到在频率更高(图11B)的情况下,相位的绝对偏差更小。)
也就是说,在nTap方式,即便时钟具有相对相位误差,误差影响能够被抑制,以便RF信号能够被更加准确地读取。
3.频率控制电路
3-1.频偏
紧接着,将描述频率控制电路3。正像早前描述的,频率控制电路3从脉冲宽度测量电路2提供的脉冲宽度数据检测频偏,并且相应地校正该脉冲宽度数据。
首先,将描述频偏。
图12A到12C示出在RF信号频率不同于VCO振荡频率的情况下出现的脉冲宽度数据变化。
关于理想RF信号的3T,VCO频率符合图12A,VCO比图12B快2%,比图12C慢2%。
当VCO频率与图12A的RF频率一致时,脉冲宽度被准确地测量为3T(3T+0/16T)。)
当VCO频率比图12B的RF频率快时,脉冲宽度被测量为比3T(3T+1/16T)长。)另一方面,当VCO频率比图12C的RF频率缓慢时,脉冲宽度被测量为比3T(2T+15/16T)短。
因此,如果脉冲宽度趋向于被测量更长,当然VCO频率比RF频率高。另一方面,如果脉冲宽度趋向于被测量更短,当然VCO信号频率比RF信号频率低。
3-2.用于校正频偏的算法
3-2-1.检测输入脉冲宽度数据的频偏的方法
现在,将描述一种检测单独的脉冲宽度数据中的频偏数量和方向的方法,也就是说,VCO频率比RF频率慢或者快达到什么程度。
为了描述检测频偏的方法,图13A到13C示出RF信号脉冲宽度数据的举例。
图13A示出VCO频率与RF信号的7T一致的情况。
如图13A中所示,在理想状态,那就是说,当VCO频率与RF频率完全一致,所有的脉冲宽度由整数(7T+0/16T)表示。
然而,如果VCO频率相对于RF频率快或者慢,脉冲宽度数据具有分段分量。在数字PLL中,表示RF信号和VCO之间频偏极性的信息不存在。因此,必须在某些方式下确定与输入脉冲宽度不符合的方向。在被用于这个实施例的算法中,如此计算的总的频偏值将在随后的部分3-3-2中被描述。检测总的频偏的方法被使用。
图13B示出VCO频率比RF频率快6%的情况。在这种情况下,不可能简单地确定在这种情况下(7T+7/16T)的脉冲宽度是由于慢的VCO频率而比8T短的测量结果还是由于快的VCO频率而比7T长的测量结果。
然而,如果信息有关VCO频率快5%的总的频偏,有可能确定脉冲宽度实际上是7T但是测量结果为(7T+7/16T)长。脉冲宽度数据的频偏能够被确定为(7T+7/16T)/7T=7.4375/7≌6.3%。
图13c示出VCO频率慢6%的情况。脉冲宽度是(6T+9/16),并且不可能仅仅通过脉冲宽度数据确定偏差方向。如果有关VCO频率慢5%的总的频偏的信息是可用的,有可能确定脉冲宽度实际上是7T但是被测量成(6T+9/16T),短了。脉冲宽度数据的频偏能够被确定为(6T+9/16T)/7T=6.5625/7≌-6.2%。
如上所述,通过利用脉冲宽度和总的频偏值,输入脉冲宽度数据的频偏能够被确定。
3-2-2.检测总的频偏的方法
通过计算单独的输入脉冲宽度数据的频偏,总的频偏能够被计算。然而,由于抖动或者突然的误差,即使频偏实际上未曾出现,有可能检测单独的输入脉冲宽度的频偏。为了避免这个情形,通过利用IIR数字滤波器过滤单独的输入脉冲宽度频偏,噪声分量诸如抖动被删除,以便总的频偏的值和方向能够被计算。由于IIR数字滤波器的时间常数能够从外部控制,通过增加时间常数能够改善对噪声的敏感度,或者通过减少时间常数能够改善频偏识别的速度。
3-2-2.校正频偏的方法
校正频偏的数量能够根据输入脉冲宽度数据和总的频偏和方向来确定。
如果VCO频率被计算为快5%,5T的RF信号被测量为5T+4T/16,如图14A中所示,并且10T的RF信号被测量为10T+8T/16,如图14B中所示。
然而,由于噪声诸如抖动,实际上测量的脉冲宽度是5T+3T/16和5T+5T/16。
频率控制电路3的目的在于仅仅校正输入脉冲宽度数据的频偏分量,以便不考虑干扰,诸如抖动的影响。也就是说,校正量是能够由总的频偏计算的值。例如,如果检测到VCO频率相对于RF频率快5%,当脉冲宽度是5T时,校正量是-4T/16,并且当脉冲宽度是10T时,校正量是-8T/16。
4.数字非对称校正电路
4-1.非对称偏差
紧接着,数字非对称校正电路4将被描述。正像早前描述的,数字非对称校正电路4检测从脉冲宽度数据检测非对称偏差,并且校正该脉冲宽度数据。
首先,将描述非对称偏差。
图15示出由于光盘信号缺陷出现非对称偏差的举例机制。
正像相对于图80示出的电路所描述的,光盘上的RF信号的平均值能够被用作RF信号的限制电平。这是因为RF信号以振幅的正向侧和负向侧之间的余量产生,以便RF信号的直流分量(平均值)是RF信号的中心点。
然而,由于RF信号从磁盘信号表面的反光产生,如果缺陷或者灰尘存在于磁盘表面,有时,RF信号暂时偏移,如图15中所示。然而,相对于RF信号的频率,限制电平具有足够长的时间常数,以便避免由于正常的RF信号正反侧短期的不平衡而变化。因此,如果由于缺陷比用于产生限制电平的时间常数短很多而出现偏移,限制电平未能遵循RF信号的中心电平。
这就是非对称偏差产生的原因,在非对称偏差产生期间,不可能精确二值化(binarize)RF信号,这导致了可操作性能的降低,以及不稳定的PLL性能。这种情况下的机制将参照附图16描述。
如图16所示,光盘中的RF信号是一些具有梯度的模拟信号,它们的振幅依据脉冲宽度而变化,因此,理想情况下,应当在维持限制电平尽量靠近中心电平时,二值化RF信号。
但是当非对称偏差产生以后,且如前所述的限制电平已经产生偏差,脉冲宽度数据要么正极端大于负极端,要么负极端大于正极端。
例如,参考图16,当限制电平如“deviation=+small”或“deviation=+large”所示,已偏向正极端,与实际的脉冲宽度数据相比,有着较短的正极信号和较长的负极信号。
另一方面,当限制电平已偏向负极端,标注“deviation=-small”或“deviation=-large”,与实际的脉冲宽度数据相比,有着较短的负极信号和较长的正极信号。
另一方面,当限制电平如“deviation=-small”或“deviation=-large”所示已偏向负极端,与实际的脉冲宽度数据相比,有着较短的负极信号和较长的正极信号。
将这种情况逆向考虑,当脉冲宽度数据有长短交替的误差成分时,非对称偏差也就产生了。
4-2校正数字不对称的算法:
4-2-1.检测非对称偏差的方法:
现在,将描述一个方法,该方法用于检测非对称的数量及其方向,也就是限制电平是偏向正极端还是偏向负极端。
图17说明了一个RF信号、限制电平和脉冲宽度数据的实例,用以描述一个检测非对称偏差的方法。
在一个理想RF信号中,如果限制电平在恰当的位置,即位于中间电平上,脉冲宽度数据将可以用一个整数表示。
然而,当限制电平偏移到正极端或负极端时,脉冲宽度数据会有一个分数部分,并且相对于实际脉冲宽度数据来说,这个分数部分增加或减小的方向由限制电平偏移的方向以及RF信号的极性确定。也就是说,当限制电平偏向于正极端时,在正极端的脉冲宽度数据变短,而在负极端的脉冲宽度数据变长;另一方面,当限制电平偏向于负极端时,在正极端的脉冲宽度数据变长,而在负极端的脉冲宽度数据变短。
因此,有必要从输入脉冲宽度数据中找到某些办法确定非对称偏差的极性,下面将要描述的算法基于这样一个事实:在CD或DVD中RF信号的格式是这样样的,以便脉冲宽度数据仅仅以3T到11T和14T这样的正数值出现。
图17的实例中,该脉冲宽度数据中限制电平的非对称偏向正极端,分数部分正好是0.5T,即脉冲宽度数据单位的一半,这种情况下,第一个5.5T和第二个5.5T可以被简单地用以推测一个是5T,而另一个是偏移了0.5T的6T,然而,不可能确定第一和第二个哪个被校正为5T,哪个被校正为6T。
即使如此,因为第三个脉冲宽度数据是2.5T,并且一个2T的部分被认为不会出现在一个CD的RF信号中,这就可能可以用来确定脉冲宽度实际上是3T,但是由于一个非对称偏差而使得测量值更短。类似的,第四个脉冲宽度是11.5T,而由于12T的部分被认为不会出现在CD的RF信号中,这就可能用以确定脉冲宽度实际上是11T,但是被测得增长了。
现在,如图17所示,我们将脉冲宽度数据看作交替地属于A组和B组,而每一个A组和B组看作是一套正或负的脉冲宽度数据。
现在,在这一背景下考虑所示的发生非对称偏差的脉冲宽度数据。
当偏差是正的,由于第三个脉冲宽度数据是2.5T,就可能可以确定非对称偏差已向着A组数据变小的方向产生了。
当偏差是负的时候,即使是在第三个脉冲宽度宽度已知的情况下也是不可能确定非对称偏差的极性的。但是由于第五个脉冲宽度数据是11.5T,就可能去确定非对称偏差已向着A组数据变大的方向产生了。
通过这种方式,检测到不大于3T和不小于11T的脉冲宽度数据以找到非对称偏差的方向。
4-2-2开始校正非对称偏差的条件
当检测到一个非对称偏差时,非对称校正即可从那个时间点开始。
然而,在处理RF信号时,即使并未发生非对称偏差,因为抖动或突发误差的原因,一个类似于非对称偏差的误差偶尔会出现。也就是说,正分数部分和负分数部分有可能随机交替产生,而误差地被检测为非对称误差。
为了避免这种情况,为分数部分的极性倒置循环数量设定一个较低的门限,当发明发生了一个预定数量次数或更多的时候,非对称误差就被检测到了。
如果抖动在RF信号中经常性的发生,那么即使将此较低门限值设定得很高,误差的识别也会以一个概率值发生。通过加入一个条件:分数部分的宽度不小于一个预定数量值,将可以减小因为小范围上出现的抖动而导致的误差识别的概率值。
综上所述,我们可以了解到,通过结合使用交替出现的正分数和负分数数量,以及使用一个预定分数值做为开始非对称校正的条件,我们可以做到非对称偏差的精确检测。
4-2-3非对称偏差数量的检测和校正量的确定
数字非对称校正电路4基于已检测出的非对称,来确定校正的量,以便可以应用合适的校正量。
图18所示,说明了因一个缺陷而造成的非对称偏差出现过程的实例。这说明了因光盘附着了污垢而在RF信号中发生缺陷情况下,RF信号中的变化。
这个例子中,一个缺陷导致了RF信号的损失和偏差的产生,在这个缺陷结束后发生一个RF信号。
随后,紧接在RF信号发生后产生了一个最大的非对称偏差,并且随时间推移非对称偏差越来越小。为了正确地校正信号,校正量必须要根据非对称偏差中的变化而变化。也就是说,有必要的话,检测到的偏差要反馈回脉冲宽度数据,以便正确校正那些因时间而改变的非对称偏差。
由一个简单的算确定做多少校正量。
参照图17的描述,脉冲宽度数据分数部分的非对称偏差的结果趋势很确定地取决于RF信号的极性以及非对称偏差的极性。也就是说,可以通过累加脉冲宽度数据分数部分来计算非对称偏差的数量而交替改变极性。
当累加分数部分时,如果累加数量较小,有可能是与非对称偏差无关的突发误差,诸如抖动,被加入了。如果累加的数量太大,追踪也是不可能在非对称偏差迅速变化的情况下展开的,也就不可能反馈回正确的校正量。
在实际系统中,累加的数值是可以变的,根据硬件系统的配置可以通过固件进行改变。因此,可以选定多次累加的系统最佳值。
4-2-4结束非对称校正的条件
当非对称校正开始后,下列任一条件满足时,校正执行被停止:
第一个条件:为校正量设定了一个较低界限,当校正量小于此较低界限时校正被停止。这是因为当偏差数量不大于某个值时,并不需要进行非对称校正。这个较低界限可以随意选择设定。
第二个条件:当脉冲宽度数据发生在一个非指定的范围内时,停止校正。当一个输入信号的值与预定格式相差甚远时,有可能数字非对称校正电路4不能正确地检测到偏差量。在第二种情况下,防止数字非对称校正电路4不正确地进行非对称偏差的检测和校正。
5.时钟相位控制和扫描宽度周期产生电路
5-1电路概括:
现在描述时钟相位控制和扫描宽度周期产生(相位控制和数据提取)电路5。
相位控制和数据提取电路5产生一个虚拟信道时钟,基于虚拟信道时钟计数脉冲宽度数据宽度,用以确定一个扫描宽度周期的值,并提取出一个相位误差。
首先,简要描述一个常规的信道时钟。
一个由光碟读头从光盘读取的RF信号受到激光束的辐射后,会产生时变。
为了精确的读出变化了的RF信号,需要如图19(b)部分所示的一个与RF信号同步的信道时钟。通过使用一个数字PLL来产生信道时钟,基于信道时钟,图19(c)部分展示了捕获在图19(a)部分中二值化RF信号的结果。
传统上产生一个信道时钟需要使用一个八倍于该时钟频率的高频时钟(Hif),如图20(a)部分所示。为了与RF信号的相位和频率以及信道时钟相匹配,高频时钟通过使用相反的高频时钟边界除以7.5、8.0和8.5,如图20(b)部分所示,信道时钟的相位超前或延后。如前所述,RF信号在信道时钟上升期进行采样,如图19(c)所示,由此从RF信号的此处测量扫描宽度周期。
相反,根据这个实施方案,不同于使用一个数字PLL产生时钟和基于时钟采样RF信号产生扫描宽度周期,RF信号的边界和信道时钟之间的相位关系以数字的值来表述,扫描宽度周期是基于该数字值产生于RF信号脉冲宽度数据,下面将详述这个实施方案的算法。
5-2.虚拟信道时钟和扫描宽度时钟产生的设计方案:
如上所述,由脉冲宽度测量电路2得到的平台/凹陷脉冲宽度用一个整数部分的脉冲宽度和一个分数部分的脉冲宽度来表示,例如,当脉冲宽度是3T+2T/16(=3.125T)时,整数部分脉冲宽度是3T而分数部分脉冲宽度是2T/16。
后面将会详论,将计算RF信号边界和虚拟信道时钟之间的相位差。虚拟信道时钟并非一个实际的时钟信号,参考图21,(a)部分说明了二值化RF信号,(b)部分说明了虚拟信道时钟,在(c)部分中从RF信号的边界到信道时钟上升期相应于由11T/16表示的虚拟信道时钟相位差。
通过计算平台脉冲宽度数据的虚拟信道时钟的上升期的数量以产生扫描宽度周期,如图21(f)所示,在图21中,在平台脉冲宽度数据中包括了3个虚拟信道时钟的上升期,所以扫描宽度周期就被确定为3T。
5-3确定扫描宽度周期的算法。
下面,描述一个相位控制和数据提取电路5,它用以从脉冲宽度数据中产生扫描宽度周期。
如图21(f)所示,以一个脉冲宽度为3T+4T/16为背景情况,描述一个产生扫描宽度周期的方法,。
如图21(b)部分所示,虚拟信道时钟的第一个上升期从图21(g)中的A延迟了11T/16,第二个上升期延迟了1T+11T/16,第三个上升期延迟了2T+11T/16,第四个上升期延迟了3T+11T/16。
图21(f)中所示的脉冲宽度为3T+4T/16,脉冲宽度大于2T+11T/16,即虚拟信道时钟的第三个上升期,小于3T+11T/16,即虚拟信道时钟的第四个上升期。
也就是说,虚拟信道时钟的三个上升期包含于RF信号的边界和下一个RF信号的边界之间,所以该脉冲宽度数据的扫描宽度周期确定为3T。
接下来,描述一个当脉冲宽度分数部分和虚拟信道时钟具有同样的相位差时,产生扫描宽度周期的方法。
图22说明了一个脉冲宽度为3T+4T/16,虚拟信道时钟为4T/16的情况,参照图22,在(b)部分的脉冲宽度边界对应于虚拟信道时钟的第四个上升期,无法确定A脉冲宽度是3T还是4T,这是因为二值化的RF信号是相比于虚拟信道时钟的,这个问题可以通过将二值化的RF信号边界预先与虚拟信道时钟采样比较而得到避免。
参照图22,信号先于采样的脉冲宽度数据如(b)部分所示,是一个具有如图(a)部分所示边界的二值化RF信号,由于RF信号没有与虚拟信道时钟取得同步,在(a)部分中的二值化RF信号的边界比虚拟信道时钟的上升期要短,因此,A的脉冲宽度确定为小于对应于A的脉冲边界的虚拟信道时钟。
5-4产生虚拟信道时钟的算法
将参照图21,说明一个产生虚拟信道时钟的算法。参照图21,为了从(j)部分的下一个脉冲宽度中取得扫描宽度周期,必须得到(h)中的边界B与(d)中下一个虚拟信道时钟的相位差。
相对于(g)部分中的边界而言,用于获取(f)部分中的当前脉冲宽度的扫描宽度数据的虚拟信道时钟延迟了11T/16,由于当前的脉冲宽度是3T+4T/16,边界B对于当前的虚拟信道时钟而言延迟了4T/16。也就是说,边界B与图(i)中的下一个虚拟信道时钟之间的相位差是11T/16-4T/16=7T/16。
5-5控制虚拟信道时钟相位的算法
参照图23,将介绍一个用以控制虚拟信道时钟相位的算法。图23说明了A到P的对于RF信号边界的虚拟信道时钟相位差的示例。
为了即使有在时间轴方向的变化或者在RF信号中诸如抖动等噪声的存在,也要正确地产生扫描宽度周期,虚拟信道时钟的相位必须得到控制。因此,控制相位,以便对于RF信号的虚拟信道时钟的启动时间和保持时间将得到最大值,即,P和A。
参照图25,将解释为什么在P和A两种情况下启动时间和保持时间得到了最大值。在图25中,A点和B点是虚拟信道时钟。RF信号的理想边界是从A点推移了0.5T的边界A,借此理想边界,启动时间和保持时间得到了最大值。
现在来考察一下RF信号的边界是边界B和边界C的情况。边界B和C的二值化RF信号被采样,这一采样基于16相位2端的VCO 10的16相位时钟,如图25的(b)(c)部分所示。也即当RF信号和虚拟信道时钟间的相位差是一个理想值时,两种情况都是可能的,即(b)中边界与(c)中边界到B点的相位差要么是7T/16要么是8T/16。所以当相位差是7T/16或8T/16时,可以确定相位差是理想的,而不是正确的。(这被认为是一个非敏感区域。)在图23中,非敏感区域对应于P和A。
相位误差的判定如下:如果图23中虚拟信道时钟的上升期是B至H,关于A的偏移数量被认为是相位误差,如果虚拟信道时钟的上升期是I至O,关于P的偏移数量被认为是相位误差。
当如图23中虚拟信道时钟的上升期是B到H,相位控制和数据提取电路5判决虚拟信道时钟相对于理想状况的A或P来说滞后了,另一方面,当虚拟信道时钟的上升期是I到O,相位控制和数据提取电路5判决虚拟信道时钟超前了。
关于判决超前和滞后的范围,基于RF信号的种类,在某些情况下,可操作性可以通过将邻近于A和P的B和O视作非敏感区域而得到提高。为此,允许自主地设定判决超前或滞后的范围是适宜的。
在H和I的例子中,某些情况下,最好不要判决相位超前或者滞后,这样允许非敏感区的设定。
如果虚拟信道时钟被判定为超前或者滞后于RF信号,虚拟信道时钟的相位差通过下面的方法进行校正:
当相位超前时,进行校正,使得相位滞后于下一个虚拟信道时钟相位差。举例来说,如果虚拟信道时钟是C,相位校正了1T/16使得虚拟信道时钟变成了B,当相位滞后时,进行的校正使得相位超前于下一个虚拟信道时钟相位差。
在图23中,相位差的校正值是1T/16。作为另一个选择,如图24所示,也可以使用1T/32的校正值。
相比于1T/16的控制模式,图24中的1T/32控制模式提高了解析度。这有益于得到一个易受高频抖动成分影响的重放模式。
然而,相位控制的增益减少了,这使得追踪RF信号频率变化的能力也降低了。
因此,应该提供一个自动在1T/16控制模式和1T/32控制模式之相互切换的模式,以求既得到1T/16控制模式的追踪能力又得到1T/32控制模式的易感抖动能力。
在这种模式下,通常的操作是1T/32控制模式,如果在一个过程中相位超前或者滞后被检测到了3次,则操作自动转为1T/16控制,当相位回到一个理想状态下时,操作自带的切换回1T/32控制模式。
在这一实施实例中的相位控制中提供了一个模式,在这个模式当中,当脉冲宽度数据与EFM信号(CD的情况)或者EFM+信号(DVD的情况)的格式不一致时,不进行相位校正。这是因为既然与格式不一致的脉冲边界是不可靠的,对不可靠的RF信号边界相位进行的控制是没有意义的,甚至导致误差的相位控制。
通过设定模式,设定非敏感区和校正量,任何种类的光盘的可操作性都可以得到提高。
6.RLL电路
6-1.PLL系统和RLL电路
现在介绍一下RLL电路6。
在RF信号因为某种原因不同于格式时,RLL电路6依据一些规则对原始数据进行估计并校正。
图26所示,对由如上提及的相位控制与数据提取电路5产生的扫描宽度周期数据,与原始RF信号之间作了一个比较。
参考图26,(a)部分说明了RF信号关于一个限制电平的二值化。一个由RF信号和限制电平的交集构成了二值化RF信号的边界,通过脉冲宽度测量电路2,它将在相邻边界之间的宽度计算为一个脉冲宽度宽度,如(b)部分所示。
然后,如稍早前所说,如(c)部分所示的相位控制和数据提取电路5从脉冲宽度数据中计算出扫描宽度和相位误差。
当PLL正常锁定后,由于存在于每个脉冲宽度数据中的噪声,相位误差表现了一个误差部分。因此,RLL电路6使用该相位误差,执行校正。
图27显示了一个在RLL电路6中的校正过程。在下面的介绍中,误差指的是不符合格式的短扫描宽度数据。
首先,在处理31中,校正了不符合格式的同步模型和扫描周期数据。
随后,在处理32中,校正了三个或者更长的误差。在处理32中,根据某些规则校正了三个或者更长的连续误差。不可校正的误差被认为是两个或者更短的误差,并被指定到第33环节中用以校正2个连续误差,以及第34环节用以校正单个误差。
在用于校正两个连续误差的处理33中,校正在向RLL电路6输入时出现的两个连续误差,以及由前面校正三个或更长连续误差的处理32产生的两个连续误差。不可被校正的误差被指定到处理34作单个误差的校正。
在用于校正单个误差的处理34中,校正在向RLL电路6输入时出现的单个误差,由前面用于校正三个或更长连续误差以及校正两个连续误差的处理中所产生的单个误差。
顺序地执行校正处理,小于3T的扫描宽度可以校正为不小于3T的扫描宽度。
6-2扫描宽度数据的误差特性曲线
图28到33显示了出现的扫描宽度误差的不同特性曲线。
图28显示了小于3T的扫描宽度发生一次的情况,在扫描宽度数据之前和之后的数据不小于3T的一个实例。
在这个情况中,可以这样推测,小T,诸如3T,因放大不足,或限制电平的偏差,或者抖动或者噪声而变成了一个误差,这时可以归为一个总的误差T的长T,和在误差之前或之后的T。
图29显示了短于3T的扫描宽度发生两次的情况,扫描宽度数据之前和之后的数据不短于3T,在这个情况中,可以这样推测,扫描宽度数据之前和之后的边缘引起了颤动,根据盘的种类和大抖动的存在,两个短T,如两项扫描宽度3T+3T,可能都变得小于了3T。
图30中显示了短于3T的扫描宽度发生3次的情况,扫描宽度数据之前和之后的数据不短于3T。这在这种情况下,可以这样推测,因放大不足或噪声影响,扫描宽度被分成了3个小的扫描宽度数据。
图31显示了小于3T的扫描宽度发生4次或连续发生更多次的情况,如果这种情况发生在一般的重放过程中,可能是RF信号因为大的污垢或瑕疵而缺失,RF信号的放大变得非常小而且限制电平也变得同样小,这里就出现了无意义的特性曲线。
图32中显示了发生短于12T的扫描宽度的实例,可以这样推测,因为噪声,抖动,或者非对称偏移的影响,11T或者小于11T的扫描宽度数据变成了12T,这种情况就格式上说是不可能的。
图33显示了一个被破坏了syn的特性曲线,举例来说,在因噪声,抖动,或非对称偏差的影响下,必须为11T+11T的同步不能维持,而发生的情况。
6-3校正扫描宽度误差的方法设计
现在,介绍一个校正误差种类的方法。为了简化说明,扫描宽度以整数值举例,但这个数据仍意味着数据有分数部分,除非特别提及。
在与相位控制与数据提取电路5中的相关描述中,这个实施案例的数字PLL系统,扫描宽度确定于与虚拟信道时钟边界相关的那些包含于其中的边界数量,因此,举例来说,扫描宽度为0T,就是说存在的该扫描宽度没有穿过一个参考边界。
T的校正方向,即,是否基于扫描宽度前面和后面的L的宽度值,相对于于虚拟信道时钟扫描宽度数据的边界相位误差Φ,来确定之前的扫描宽度数据还是之后的扫描宽度数据。
至于相位误差Φ的情况,如果不限制于前后L的条件,以及相位误差Φ1和Φ2的量级关系,有时看作是否Φ=0,即是否边界在理想条件下存在。当不考虑相位误差Φ时,一个误差种类只确定于扫描宽度数据L并按一个特定的特性曲线校正。系统有可能去选择条件,现在,描述一个校正扫描宽度数据误差类型的方法。
6-3-1校正0T单个误差的方法。
图34介绍了一个校正0T(短于1T)扫描宽度误差的方法。可能有5个校正类型,如图a至e所示。
我们将三片扫描宽度数据称作L1,L2,L3,当L2是0T时,四个种类a到d的校正可以将L2扩展到3T。这种情况下,所用的校正方法将扩展后的3T从前面和后续的扫描宽度数据L1和L2中移开了。
当0T将被移走时,三片扫描宽度数据加入进来形成一个单片的扫描宽度数据,如图e所示,也即,一个宽度为L1+L2+L3(或确切的说是L1+L3,因为L2为0)的单个扫描宽度形成了。
图35的实例中显示基于已经产生误差的扫描宽度边界的相位误差Φ1和Φ2的校正方法,以及前面和后面的扫描宽度数据L1和L3。
在这个方法中,只要一有可能,就将已经产生误差的L2的值恢复成3T。
图35显示了用于校正的条件(1)至(11)。
例如,当条件是L1+L3=<8,如(1),则e用来移除0T,由此扫描宽度在校正后变成L1到L3。
至于条件(2)至(11),根据L1和L3各自的条件,及Φ1和Φ3的条件,利用a到d中的一种方式,使在已发生误差的L2的值恢复成3T。
图36中的校正方法也是可能的。
根据这个方法,L1+L2+L3的总和不大于11T时,L2优先被清除。
更明确的说,在条件(1)下,使用e方法,从而使得扫描宽度在校正之后变为L1+L3。
当条件(2)到(5)满足时,使用所示a至d中的一种特性曲线,将已出现误差的L2的值恢复成3T。
此外,一种不使用误差相位Φ的方法也是可能的,这种方法如图37所示,提出这种明确的校正方法,是由于在对实际随机误差的分析中,观察到了许多L2和L3是3T的情况,如nT+3T+3T(n大于等于3)。
这种情况下,根据(1)到(4)的条件,使用a到d中的一种特性曲线使得已发生误差的L2的值恢复成3T。
6-3-2.校正1T单个误差的方法。
下面,图38说明了一个校正小于2T不小于1T的扫描宽度误差的方法(下文中称为1T)。
可能有4种校正方法,即图38中a到d。
将三段扫描宽度数据称作L1,L2,L3,当L2为1T,三种方法a到c可以进行校正使得L2扩展到3T。在这种情况下,使用校正方法,扩展的3T从扫描宽度的前面和后面被移除了。
当移除1T时,三段扫描宽度数据加入到一起形成一个单段的扫描宽度,如方式d所述,也即,形成了一个值为L1+L2+L3的单个扫描宽度。
图39所示一个校正实例,它基于已发生误差扫描宽度数据和前后扫描宽度数据L1、L3的边界的相位误差Φ1和Φ2。根据这种方法,只要一有可能,就将已经确定为误差的L2的值恢复成3T。
例如,当条件是L1+L2+L3=<8时,如(1)所示,d方式用以移除0T,在此校正后扫描宽度变成了L1+L2+L3。
对于条件(2)到(6),根据L1和L2的条件以及Φ1和Φ2的条件,使用a到c中的一种特性曲线,使得以及发生误差的L2的值恢复成3T。
另外,图40所示的方法也是可能的,根据这个方法,如果L1+L2+L3之和不大于11T,优先移除L2。
更明确的说,在条件(1)下,使用d方法,从而使得扫描宽度在校正之后变为L1+L2+L3,当条件(2)到(4)满足时,使用a至c中的一种特性曲线,将已出现误差的L2的值恢复成3T。
此外,如图41所示,一种不使用误差相位Φ的方法也是可能的,使用这种方法的原因与图37所示方法一样,这个方法不使用相位误差Φ的条件。
在这种情况下,根据(1)到(3)的条件,使用a到c中的一种方法使得已发生误差的L2的值恢复成3T。
6-3-3校正2T单个误差的方法
图42显示了一个校正不短于2T而短于3T(下文称作2T)扫描宽度误差的方法。
可能有在图42中显示的a至c的三个校正特性曲线。
将三段扫描宽度数据称作L1,L2,L3,当L2是2T时,2个校正特性曲线a和b可用于将L2扩展到3T。所用的校正方法将扩展后的3T从前面和后续的扫描宽度数据L1和L3中移去了。
当移除2T时,三段扫描宽度数据合到一起形成一个单段的扫描宽度,如方式c所述,也即,一个值为L1+L2+L3的单个扫描宽度形成了。
图43说明了一个基于已发生误差的扫描宽度数据的两个边界的的相位误差Φ1和Φ2,以及前后扫描宽度数据L1、L3的值的校正方法。
根据这种方法,当前面和后续L1和L3中的一个或同时为3T时,作为一种特别的情况来处理,否则根据Φ1和Φ2的条件将2T重放为3T。
在情况(1)中,当L1和L3同为3T时,c方式用于形成一个L1+L2+L3(=8T)的扫描宽度数据。
在(2)或(3)情况下,当L1和L3其中一个为3T时,a和b特性曲线用以从非3T的那个中移除掉1T并将之加入到L2中,使得L2变为3T。
6-3-4.校正两个连续误差的方法。
图44说明了短于3T的扫描宽度连续发生两次误差的情况,以及用于校正误差的特性曲线。
校正方法可以分为两类,参照图44,特性曲线a到c将误差看作是前后扫描宽度L1和L4的颤动,并将L2和L3扫描宽度数据分配给L1和L4。另一方面,d方法将L2和L3的连续误差看作两个连续的3T。
校正特性曲线a至d,是基于L1、L2、L3和L4各自的宽度,以及已发生误差的L2和L3的边界相位误差Φ1、Φ2和Φ3的。
图45和46显示了将优先级授予已发生误差的扫描宽度边界的相位误差条件的校正方法。
在图45所示的校正方法中当相位误差Φ2为0时,所授予的优先级使得两个扫描宽度误差为3T+3T。
另一方面,图46所示的校正方法,当相位误差Φ1或Φ3为0时,优先级授予离散的L1到L4,在维持边界时变为两个扫描宽度特性曲线。
图47说明了一种校正方法,其基于两个方面:扫描宽度误差L2和L3的合并以及L1和L4扫描宽度的合并。
根据此方法,L2+L3加入到L1或L4中,而不导致L1或L4超过11T,如果超过11T,则L2+L3结合为一个单段扫描宽度数据。
在这个情况下,从47可以理解到,L2+L3可以短于3T,此时,短于3T的分段被原封不动的接受下来,然后参照图27所示,在紧接着处理33的处理34中由单个误差校正电路校正。
6-3-5总和小于3T的三个连续误差的校正方法
图48显示了短于3T的扫描宽度误差连续发生3次,并且扫描宽度数据总和短于3T的情况。
在这种情况下,不论扫描宽度数据和相位误差值如何,3个扫描宽度数据段合并形成一个单段扫描宽度数据。根据这种方法,L2+L3+L4形成一个与L1和L5或Φ1和Φ2条件无关的单段扫描宽度。
此时,L2+L3+L4的值小于3T,但此值依然被接受,并由参照图27描述的后续处理34中的单个误差校正进行处理。
6-3-6总和误差为3T的三个连续误差的校正方法
图50显示了短于3T的扫描宽度误差连续发生3次,而总和为3T的情况。
同样在这个情况下,不论扫描宽度数据和相位误差值如何,3个扫描宽度数据段合并形成一个单段扫描宽度数据。根据这种方法,L2+L3+L4形成一个与L1和L5或Φ1和Φ2条件无关的单段扫描宽度,如图51所示,三个误差L2+L3+L4的总和为3T。
6-3-7总和误差不小于4T的三个连续误差的校正方法
图52显示了短于3T的扫描宽度误差连续发生3次,扫描宽度数据总和不短于4T的情况。
基于下面两个方法进行校正:
在图53的校正方法中,常用到图52中的特性曲线,就是说,类似于图49和51中的校正方法,L2+L3+L4形成一个与L1和L5或Φ1和Φ2条件无关的单段扫描宽度,这个情况下,三个误差L2+L3+L4的总和不短于4T。
另一个校正方法如图54所示,有选择地使用到了a到c的方式。
根据这个方法,三个连续扫描宽度误差的边界相位误差大小都进行了比较,根据结果用一个单段1T来代替三段扫描宽度。此时,取决于条件,将从三个误差总和中减去3而得到的值加入到L1或L5中。图54中,(1)和(2)就是按照条件使用c方式和b方式的实例。
6-3-8 4个及4个以上连续误差的校正方法
图55显示了小于3T的扫描宽度误差连续发生4次及更多次的情况。
这个实例中,基本上没有可能估计原始扫描宽度值。因此,按图56所示特性曲线将连续扫描宽度转化成一段或者两段扫描宽度数据。使用a或b特性曲线的校正特性曲线例如图55中所示。
此时,即使总和小于3T,并不执行特别的处理,处理被分配到随后用于校正两个连续误差的处理33,以及用于校正单个误差的处理34,参考图27所示进行描述。
6-3-9校正12T的方法
图57显示了发生12T的情况。
12T可以认为是一个11T的变形。因此,根据图58所示条件,对使用图57所示的a和b特性曲线的校正特性曲线,以及扫描宽度数据进行校正。
但是要注意到,如果L1和L3扫描宽度与条件不匹配,如图56(3)情况那样,则不进行校正。这样可以避免在不恰当的地方产生一个11+11T同步类型。
6-2-10校正同步特性曲线误差的方法
图59(a)和(b)部分分别显示了CD和DVD同步特性曲线的例子。
在一个CD或者DVD中,预定的同步特性曲线是:CD中11T+11T,DVD中14T+14T,这在一个正常的时间间隔中作为一个预定义的格式而记录下来。要使用到一个校正方法的考虑,要基于该方式在何种程度上偏离了正确的间断和同步类型。
在CD的情况下,可以从图60,62,64,66,68所示五种校正方法中挑选,在DVD的情况下,可从如图61,63,65,67,69所示五种校正方法中挑选。
CD中可能出现16种不同的特性曲线偏移,DVD则可能出现14种不同的偏移特性曲线,分别在如上提到的附图(1)至(16)和(1)至(14)所显示。图中所示波形中,校正前的图形由实心线标注,校正后的图形用虚线标注。
除了这些提到的以外的偏移特性曲线,不作校正。
图60和61显示的校正方法中,只有当一个同步特性曲线通过最小的校正可作恢复时,才进行校正。
更明确的说,根据这种方法,只有当一条边界偏移了三个图形边界本来预期的位置时,才进行校正,除非是CD中对应于图60中(1)和(1&)的情况,和DVD中对应于图(61)中(1)和(14)的情况。
图62和63显示了这样一种校正方法,其中将优先级赋予这样一个期望:在CD的情况下,在588T之后,从前一个同步特性曲线中检测出一个同步特性曲线,在DVD的情况下,在1488T之后,从前一个同步特性曲线中检测出一个同步特性曲线。
更明确的说,在CD的情况下,如图62所示,确定11T(L2)和11T(L3)间的边界的位置是否相应于588T的位置。赋予优先级以在这些位置之间匹配,并且相应地增加或减小前后脉冲宽度L1和L4。
在DVD的情况下,如图63所示,确定14T(L2)和4T(L3)间的边界的位置是否符合1488T的位置。赋予优先级以在这些位置之间匹配,并且相应地增加或减小前后脉冲宽度L1和L4。
在图64和图65所示的校正方法中,基本上,优先级赋给了预期的同步特性曲线循环,类似于图62和63中的校正方法。然而,将要校正的量很大,不考虑同步特性曲线循环进行校正。举例来说,在图64的(4)、(6)和(11)的情况下,没有考虑588T的循环就进行了校正。在图65(3)和(4)的情况下中,没有考虑1488T的循环就进行了校正。
在图66和67所示的校正方法中,扫描宽度数据符合同步时期中的同步特性曲线,就将优先级赋予它。也就是说,如若在CD中一段11T或在DVD中一段14T或4T存在,该段就被认为是正确的,而对其他扫描宽度数据进行相应的校正。
图68和69中显示的校正方法基本上于图66和67中的方法一样。但是,当需要校正的量很多时,就不考虑扫描宽度数据特性曲线的位置而进行校正。
也就是说,在图68和69的校正方法中,指示为“无校正”的特性曲线在图66和67中也要被校正。
6-3-11监视信号:
优选地,可以允许外部监视以得知对扫描宽度数据使用了以上哪种校正方法。为此RLL电路6输出一个监视信号用以告知使用了哪种校正方法。相应地,可以通过校正频率和方法来收集一张坏盘的特性参数。
7.2端VCO
如前所述,16相位2端VCO10通过使用一个粗略的侧面控制终端和一个准确的侧面控制终端控制振荡频率。
图70显示了16相位2端VCO10的振荡频率与控制电压的关系。在图70中,水平轴代表准确的侧面控制电压(VCF),左边的垂直轴代表振荡频率,右边的垂直轴代表粗略的侧面控制电压(VCR)。在控制电压为VSS时,振荡频率变为最大值,当控制电压为VDD时,振荡频率变为最小值。振荡频率依照VCR的变化而变化剧烈,而随VCF的变化只有微弱的变化。
振荡频率的变化于VCF之间的关系用Δf8/ΔV表示。
在这个实施例中16相位2端VCO10粗略地调整了粗略的侧面的频率,精细调整了准确的侧面的频率。
在常规的1端VCO中,频率中的变化很大,在图81示为Δf1/ΔV,另一方面,根据本实施例中的16相位2端VCO,频率中的变化很小,在图70中示为Δf8/ΔV。
由于即使在VCF中有噪声的因素影响,频率变化也很小,因而可操作性并未严重受损,所以可以减小VCF端的低通滤波器的时间常量。这样可提高追踪特性,用以对抗因为偏心率或转轴马达造成的起伏波动。
另一方面,当噪声引入了VCR当中,会使频率变化剧烈并影响可操作性。但这个问题可以通过增加VCR端的低通滤波器的时间常数来解决。只要在VCF端追踪到一个轻微的频率变化,正常重放过程的追踪能力不会降低,即使VCR端的低通滤波器的时间常数增大了。
并且,对比于图82中的装配,切换使用了大量的VCO,VCR和VCF控制终端都可以被线性控制,从而可以对振荡频率进行无缝控制。相应的可以在一个宽带范围内,在CD的情况下从×0.5到×48,在DVD的情况下从×0.5到×16,允许无缝振荡。
下面,将描述如何控制16相位2端VCO。
控制VCR使得VCF在VDD/2时恒定,参考图71,当振荡在VCR为a而VCF为d时发生,VCR从a改变到b,而VCF从d改变到e,从而VCF在VDD/2处且具有相同的振荡频率。
类似的,当VCR在c而VCF在f时,VCR从c改变到b而VCF从f改变到e。
这样,当VCF不处于VDD/2时,控制VCF变为VDD/2,从而使得可以进行无缝追踪。
图72描述了一个2端VCO的PLL配置,相应于用于16相位2端VCO10的2端VCO控制电路9。
2端VCO控制电路9包括了一个1/m分频器41,一个1/n的分频器42,一个相位比较器43,一个负荷泵44,一个VCF端低通滤波器45,一个A/D转换器46,一个粗略端控制电路47和一个VCR端低通滤波器48。
1/m分频器41从主PLL控制电路8中接收了一个基准时钟。
VCF端低通滤波器45的输出是16相位2端VCO10的准确的侧面控制终端的输入。
VCR端低通滤波器的输出是16相位2端VCO10的粗略的侧面控制终端的输入。
1/n分频器42接收16相位2端VCO10的振荡频率。
在上面描述的配置中,1/m分频器41,1/n的分频器42,相位比较器43,负荷泵44,VCF端低通滤波器45,和1 6相2端VCO10形成了准确的侧面的一个控制环,这是一个典型PLL电路。图73显示了一个典型PLL电路的配置。上述组件对应于一个1/m分频器101,一个1/n的分频器102,一个相位比较器103,一个负荷泵104,一个VCF端低通滤波器105,和一个VCO106。
从主PLL控制电路65得到的基准时钟由1/m分频器41分频,16相2端VCO10的输出被1/n分频器42分频,它们分别得到的结果输入到相位比较器43中。相位比较器43输入一个相位差的比较结果到负荷泵44中。负荷泵44以三值PWM信号的格式输出一个信号表明相位差。
图74所示相位比较器43的输入和负荷泵44的输出,参考图74,两个信号的差分输入到相位比较器43中,即,1/m的基准时钟与1/n的16相2端VCO10,如(a)和(b)部分所示,二者的下落边界差分,由负荷泵44转换为一个3值PWM波形,如图(c)部分所示。
选一个小的VCF端低通滤波器的时间常数,用以提高追踪特性。通过VCF端低通滤波器确定了VCF,并输入到16相2端VCO10的准确的侧面控制终端。
通过1/m分频器41,1/n的分频器42,相位比较器43,负荷泵44,VCF端低通滤波器45,A/D转换器46,粗略端控制电路47和一个VCR端低通滤波器和16相2端VCO10,形成了一个粗略的侧面的控制环。
在粗略的侧面控制环中,来自VCF端低通滤波器的VCF经过了A/D转换器46的转换。此时,VCF以VDD为最大值,VSS为最小值作了转换。
粗略端控制电路47处理了由A/D转换器得到的VCF,在A/D转换器中做过了类似以VDD/2为中心,VDD端为“+”VSS端为“-”的转换,输出一个“H”,“L”,“Hi-Z”三值PWM波形。
图75显示一个从粗略端控制电路47中输出的PWM波形。将PWM波形的周期宽度表示为p,如前所述,当VCF>VDD/2时VCR增大,VCF<VDD/2时VCR减小,使得VCF为VDD/2。
为此,参照图75,当VCF的值是+q时,对应于宽度输出“H”,在剩余的周期p-q中输出“Hi-Z”。
当VCF值为-r时,对应于宽度输出“L”,在剩余周期p-r中输出“Hi-Z”。
如上所述,根据VCF对于VDD/2的偏移量q和r,输出“H”和“L”形成PWM波形,因此,“H”和“R”的值随着q和r的增大或减小而变长或变短。
通过VCR端低通滤波器48后,PWM波形变成了VCR,并被输入到16相2端VCO10的粗略的侧面控制终端。
与粗略的侧面控制终端上的控制电压变化相关的频率变化很大,因此,VCR端低通滤波器48的时间常量必须足够大以保证控制电压可以渐进的变化。
采用上述描述的配置,具有精细端和粗略端的2端VCO与基准时钟相关进行控制。这样,获得了一个无缝及在宽带内具备良好信噪比(CNR)的PLL。
8.抖动仪
抖动仪从一个RF信号边界和一个虚拟信道时钟边界的相位误差中产生一个累加误差数量,结合一个预定时期内的误差,并将结果作为一个抖动值输出。累加周期等于八个RF信号帧。
一个由相位控制和数据提取电路5产生的相位误差如图76所示,相关附图有23和24。
当如图23所示的相位控制处于1T/16模式,相位误差数的精确值为1T/16,图24所示的相位控制处于1T/32模式时,相位误差数的精确值为1T/32。
当情况A,P和P’为0时,边界变远,累加误差数变大,此时A,P和P’为虚拟信道时钟的理想点。
现在,根据实施例的抖动仪将与一个传统的抖动仪作一个比较,图76显示了一个根据本实施例的抖动仪和一个传统抖动仪的相位误差变换表。图77显示了根据此实施例和传统抖动仪的相位误差的线性度。
传统抖动仪以精度1T/8检测到一个相位误差,使得相位误差低于本实施例中数字PLL得到的相位误差精度,如图76和77所示。并且,在传统抖动仪中的相位误差与一个累加误差数的相关性较弱,这是因为,如前所述,高频时钟的频率较高。相比之下,根据本实施例,精度提高了,并且随着相位误差变大累加误差数也变得较大,也就是说,相关性较强。
这些不同反映到抖动仪的特性上,图78所示,水平轴代表一个市场上可得到的抖动仪所测得的值,而垂直轴代表传统抖动仪和根据本实施例中的抖动仪测得的值,传统抖动仪在5%之下不能测量,另一方面,本实施例中的抖动仪在整个区域内得到了清晰的相关性。
如上所述,通过使用由相位控制和数据提取电路5产生的精确数量的相位误差,可以在LSI中实现得到一个精确抖动仪。
9.本实施例的优点:
由上述描述中可以了解到,根据本实施例的数字PLL系统,使用了16相2端VCO10,因此,即使系统是一个数字PLL,也得到了与模拟PLL相当的低操作频率,允许高速重放,如,在DVD中高至×16的重放速度。并且,可以比以前更精确地识别一个RF信号。
此外操作频率低,故而LSI的生存期增长,合格率增加了;
此外,通过使用数字PLL,可以实现一个更易受温度变化,更独立于供电电压的系统。
此外,实现了宽泛的抓取范围和锁定范围,因此读取时间缩短了。
此外,因为非对称偏差可以被作为一个数字数据进行校正,重放一个市面上由非对称偏差导致的坏盘能力增强了。
此外,不符合预定义格式的扫描宽度数据校正为正确的扫描宽度数据,故而重放坏盘的能力得到了提高;
此外,允许监视所有正确内容,故而对坏盘上的误差趋势可以有准备的分析。
此外,同步方式的误差被校正了,故而提高了同步保护。
此外,通过一个相位控制增益环的使用,以及对非敏感区里或非预定义格式的扫描宽度数据进行的相位控制激活/休眠功能,一个以前不可能作重放的坏盘现在可以进行重放了。
此外,两个VCO控制终端的使用,即一个精细端一个粗略端,使得在控制电压上的噪声重叠造成的影响被遏制了,允许无缝追踪用以消除RF信号暂时的波动。
此外,通过使用nTap模式,在较好CNR区域可以进行重放,而16相2端VCO10时钟间的相位差的影响也被遏制了。
此外,通过为各自RF信号的边界产生累加相位误差值,可以高精度地测量抖动值。
此外,可以以任何重放速度下精确地测量抖动值,故而可以根据重放速度对一个RF信号的波形进行整形
此外,通过在LSI中实现抖动仪,不需要购买市场上的抖动仪来测量在RF信号中的抖动,例如,这可以被用来在最后的生产过程中对产品进行检验。
Claims (8)
1.一种数字锁相环设备,包括:
时钟产生装置,用于基于二值化重放信号和扫描宽度数据的频率产生基准时钟,并且用于利用该基准时钟产生N相位时钟;
脉冲宽度测量装置,用于利用N相位时钟测量二值化重放信号的脉冲宽度,以输出脉冲宽度数据;以及
扫描宽度数据提取装置,用于基于虚信道时钟计算脉冲宽度数据,以提取扫描宽度数据。
2.根据权利要求1所述的数字锁相环设备,
其中时钟产生装置包括:
电压控制振荡器控制电路,用于基于基准时钟产生粗略的侧面控制电压以及准确的侧面控制电压;以及
两端电压控制振荡器,用于基于粗略的侧面控制电压以及准确的侧面控制电压产生N相位时钟
3.根据权利要求1所述的数字锁相环设备,其中脉冲宽度测量装置基于N相位时钟对二值化重放信号进行采样,并且基于采样数据的累加值产生脉冲宽度数据。
4.根据权利要求1所述的数字锁相环设备,进一步包括频率校正装置,用于确定重放信号和N相位时钟之间的频偏,并且用于相对于基于确定的频偏的频率方向校正从脉冲宽度测量装置输出的脉冲宽度数据。
5.根据权利要求1所述的数字锁相环设备,进一步包括非对称校正装置,用于基于脉冲宽度从脉冲宽度测量装置输出的脉冲宽度数据和数据格式定义的脉冲宽度范围之间的关系,确定由二值化所引起的非对称偏差,并且用于校正非对称偏差减少这样的方向的脉冲宽度。
6.根据权利要求1所述的数字锁相环设备,其中扫描宽度数据提取装置能够相对于二值化重放信号的边界校正实际信道时钟的相位差,并且还能够输出表示相位差的相位误差。
7.根据权利要求1所述的数字锁相环设备,进一步包括扫描宽度数据校正装置,用于基于从扫描宽度数据提取装置输出的扫描宽度数据和数据格式定义的扫描宽度之间的关系确定扫描宽度误差,,并且校正扫描宽度数据,以便减少扫描宽度误差。
8.根据权利要求6所述的数字锁相环设备,进一步包括抖动测量装置,用于基于从扫描宽度数据提取装置输出的相位误差,测量输入信号中的抖动。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003179410 | 2003-06-24 | ||
JP2003179410A JP3972868B2 (ja) | 2003-06-24 | 2003-06-24 | デジタルpll装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1578151A true CN1578151A (zh) | 2005-02-09 |
CN100364232C CN100364232C (zh) | 2008-01-23 |
Family
ID=33535065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100640517A Expired - Fee Related CN100364232C (zh) | 2003-06-24 | 2004-06-24 | 数字锁相环设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7342986B2 (zh) |
JP (1) | JP3972868B2 (zh) |
KR (1) | KR101079758B1 (zh) |
CN (1) | CN100364232C (zh) |
TW (1) | TW200513037A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110098834A (zh) * | 2018-01-30 | 2019-08-06 | 瑞昱半导体股份有限公司 | 具有自我校正机制的四倍频装置及其方法 |
CN110471273A (zh) * | 2019-09-17 | 2019-11-19 | 北京大学 | 一种用于自动化闭环控制系统的跟踪锁定方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3960271B2 (ja) * | 2003-07-02 | 2007-08-15 | ソニー株式会社 | 位相誤差判定方法、デジタルpll装置 |
JP2006236404A (ja) * | 2005-02-22 | 2006-09-07 | Nec Electronics Corp | 光ディスク再生装置及び光ディスク再生方法 |
KR100694125B1 (ko) * | 2005-06-10 | 2007-03-12 | 삼성전자주식회사 | 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법 |
JP3838654B1 (ja) * | 2005-06-17 | 2006-10-25 | アンリツ株式会社 | タイムインターバル測定装置およびジッタ測定装置 |
KR100712520B1 (ko) * | 2005-07-27 | 2007-04-30 | 삼성전자주식회사 | 다중위상클럭을 이용하여 트래킹에러 신호를 검출하는 장치및 방법 |
US7873130B2 (en) * | 2005-08-10 | 2011-01-18 | Ludwig Lester F | Frequency comparator utilizing enveloping-event detection via symbolic dynamics of fixed or modulated waveforms |
JP4878376B2 (ja) * | 2006-01-31 | 2012-02-15 | ディー2オーディオ コーポレイション | パルス幅変調の非対称的な信号レベルに係るシステム及び方法 |
JP2009099169A (ja) | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | ジッタ計測器及びこれを用いた光ディスク装置 |
JP4539747B2 (ja) | 2008-03-31 | 2010-09-08 | ソニー株式会社 | レーザ駆動回路およびその記録補償方法、並びに光ディスク装置 |
US8098193B2 (en) * | 2009-11-05 | 2012-01-17 | Honeywell International Inc. | Digitally controlled UWB millimeter wave radar |
US9123404B2 (en) * | 2012-01-10 | 2015-09-01 | Texas Instruments Incorporated | Self clocking for data extraction |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0289004B1 (en) * | 1987-04-28 | 1994-03-23 | Sharp Kabushiki Kaisha | Recording and reproducing apparatus |
US5311178A (en) * | 1992-08-14 | 1994-05-10 | Silicon Systems, Inc. | Method for processing sample values in an RLL channel |
US5666341A (en) * | 1995-09-18 | 1997-09-09 | Matsushita Electric Industrial Co., Ltd. | Data detection apparatus |
DE19546632A1 (de) * | 1995-12-14 | 1997-06-19 | Thomson Brandt Gmbh | Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom |
JP3564858B2 (ja) | 1996-03-05 | 2004-09-15 | ソニー株式会社 | デジタルpll回路 |
US6005425A (en) * | 1998-02-04 | 1999-12-21 | Via-Cyrix Inc. | PLL using pulse width detection for frequency and phase error correction |
JP3900679B2 (ja) | 1998-05-25 | 2007-04-04 | ソニー株式会社 | デジタルpll回路 |
US6424192B1 (en) * | 1998-07-24 | 2002-07-23 | Gct Semiconductor, Inc. | Phase lock loop (PLL) apparatus and method |
JP3555608B2 (ja) * | 2001-11-30 | 2004-08-18 | 日本電気株式会社 | フェイズロックドループ回路及びクロック再生回路 |
-
2003
- 2003-06-24 JP JP2003179410A patent/JP3972868B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-16 TW TW093117358A patent/TW200513037A/zh not_active IP Right Cessation
- 2004-06-17 US US10/868,923 patent/US7342986B2/en not_active Expired - Fee Related
- 2004-06-23 KR KR1020040046987A patent/KR101079758B1/ko not_active IP Right Cessation
- 2004-06-24 CN CNB2004100640517A patent/CN100364232C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110098834A (zh) * | 2018-01-30 | 2019-08-06 | 瑞昱半导体股份有限公司 | 具有自我校正机制的四倍频装置及其方法 |
CN110471273A (zh) * | 2019-09-17 | 2019-11-19 | 北京大学 | 一种用于自动化闭环控制系统的跟踪锁定方法 |
CN110471273B (zh) * | 2019-09-17 | 2020-09-08 | 北京大学 | 一种用于自动化闭环控制系统的跟踪锁定方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101079758B1 (ko) | 2011-11-04 |
CN100364232C (zh) | 2008-01-23 |
JP3972868B2 (ja) | 2007-09-05 |
TWI298978B (zh) | 2008-07-11 |
US7342986B2 (en) | 2008-03-11 |
US20040264623A1 (en) | 2004-12-30 |
TW200513037A (en) | 2005-04-01 |
KR20050001365A (ko) | 2005-01-06 |
JP2005018843A (ja) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1578151A (zh) | 数字锁相环设备 | |
CN1145942C (zh) | 记录装置及记录方法 | |
CN1308938C (zh) | 光盘装置及其控制方法 | |
CN1229779C (zh) | 记录和/或重放装置及方法 | |
CN1306514C (zh) | 再现信号质量的评价方法和信息再现装置 | |
CN1231894C (zh) | 光记录装置,激光功率控制方法 | |
CN1883000A (zh) | 再生装置与方法、记录介质与程序 | |
CN1951015A (zh) | 锁相环电路及信息再现装置 | |
CN1451160A (zh) | 光盘介质以及光盘再生装置和存储装置 | |
CN1822113A (zh) | 磁记录介质,磁记录/再现设备,以及制作磁记录介质的压模 | |
CN1248513C (zh) | 彩色图象显示器中的自动白平衡调整电路 | |
CN1271211A (zh) | 时钟脉冲再生装置 | |
CN1471709A (zh) | 光盘和物理地址格式 | |
CN1607731A (zh) | 相位误差确定方法和数字锁相环系统 | |
CN1941106A (zh) | 光盘记录重放装置、光盘记录重放方法和光记录介质以及光盘记录重放程序 | |
CN1165048C (zh) | 重放装置 | |
CN1527309A (zh) | 信号评估方法、信息记录/再现设备、信息再现设备以及信息记录介质 | |
CN1296910C (zh) | 光记录方法及其装置和信号检测方法 | |
CN1828735A (zh) | 光信息记录装置、方法、以及信息处理电路 | |
CN1734585A (zh) | 光信息记录装置 | |
CN1249718C (zh) | 位置控制方法 | |
CN1822127A (zh) | 光信息记录装置、光信息记录方法和信号处理电路 | |
CN1197076C (zh) | 缓冲存储器地址变换装置和光盘重放装置 | |
CN1478276A (zh) | 记录介质、其记录装置、其记录方法、其重放装置及其重放方法 | |
CN1841520A (zh) | 光信息记录装置、光信息记录方法和信号处理电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080123 Termination date: 20150624 |
|
EXPY | Termination of patent right or utility model |