TWI298978B - - Google Patents

Download PDF

Info

Publication number
TWI298978B
TWI298978B TW093117358A TW93117358A TWI298978B TW I298978 B TWI298978 B TW I298978B TW 093117358 A TW093117358 A TW 093117358A TW 93117358 A TW93117358 A TW 93117358A TW I298978 B TWI298978 B TW I298978B
Authority
TW
Taiwan
Prior art keywords
data
frequency
phase
signal
pulse length
Prior art date
Application number
TW093117358A
Other languages
English (en)
Other versions
TW200513037A (en
Inventor
Shinobu Nakamura
Mamoru Kudo
Satoru Ooshima
Jun Yamane
Hirofumi Shimizu
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200513037A publication Critical patent/TW200513037A/zh
Application granted granted Critical
Publication of TWI298978B publication Critical patent/TWI298978B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10324—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform
    • G11B20/10333—Improvement or modification of read or write signals signal quality assessment asymmetry of the recorded or reproduced waveform wherein the asymmetry is linked to domain bloom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/911—Phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

1298978 九、發明說明： 【發明所屬之技術領域】 本發明係有關搭載於例如··光碟驅動裝置等再生裝置之 數位式PLL裝置。 【先前技術】 [專利文獻1]特開平U_341306 [專利文獻2]特開平9-247137 如同例如·上述專利文獻1、2等所揭示，光碟驅動裝置 等負料a己錄再生裝置採用數位式pLL系統。而且關於由例 如·光碟等所讀出之再生資訊（再生^^信號），藉由pL]L電路 產生與再生資訊同步之時鐘脈衝，採用該時鐘脈衝，擷取 作為再生資訊之資料。 於圖79表示對應例如：CD(c〇mpact Disc ••微型光碟）或 DVD(Digital Versatile Disc:數位多功能光碟）等之光碟再 生裝置中採用數位式PLL之資料擷取系統之系統構成例。 此圖79之數位式pll糸統係根據光碟再生裝置之光學頭 所檢測之反射光所產生之再生RIMf號輸入，由該再生尺1?信 號，獲得再生資訊之行程資料之電路。 RF信號輸入於不對稱補正電路61，並進行2進化。在不對 稱補正電路61進行2進化之RF信號係供給至主pLL控制電 路65。主PLL控制電路65採用2進化iRF信號，產生與尺1? 信號之1丁之頻率相同之參考時鐘脈衝，並輸出給vc〇控制 電路66。 於VCO控制電路66，控制VC067，以便使參考時鐘脈衝 92354.doc 1298978 與VC067之振盪頻率相同。在此控制下，由vc〇67輸出時 鐘脈衝（在說明上稱高頻時鐘脈衝）作為振盪輸出。 2進化RF信號及來自vc〇67之高頻時鐘脈衝供給至頻率 控制電路68。於此頻率控制電路68,採用2進化之RF信號作 為高頻時鐘脈衝，進行取樣，檢測RF信號之頻率與vc〇67 之振盪頻率之偏差。 2進化RF信號、來自VC067之高頻時鐘脈衝及來自頻率控 制電路68之頻率偏差之信號，供給至相位控制及行程確定 電路62。於此相位控制及行程確定電路62，藉由來自頻率 控制電路之頻率偏差之信號及2進化RF信號，產生與尺1?信 號同步之通道時鐘脈衝，採用該通道時鐘脈衝，*rf信號 擷取行程資料，而且輸出相位誤差。 擷取之行程資料及相位誤差供給至行程補正電路（以下 亦稱RLL電路）63。此RLL電路63係藉由行程資料及當時之 相位誤差，對於行程資料施加補正。補正後之行程資料供 給至未圖示之後段之解碼電路系統，作為用於碼處理之資 料。 、 又，相位誤差亦供給顫動儀64,於顫動儀64，採用相位 誤差計測顫動值。 又，來自相位控制及行程確定電路62之行程資料亦供給 至主PLL控制電路65。 【發明内容】 於例如：此類以往之數位式PLL系統，具有以下各種問 題點。 92354.doc 1298978 > <不對稱補正電路61之問題點 於進行2進化之不對稱補 之R T % # I $ $ 61 H的是將㈣信號 。翁4之錢㈣持在適#位準。然而 甚由ΓΓ源之特性或系統性能、傳輸系統之雜訊等要因， =碟媒體等有形記錄媒體讀出時之媒體之損傷或污 法維持正常之限幅位準。…加於原本之信號，無 一 乂在在進仃灯信號之不對稱補正之際，藉由類比電路， 貫現對於輪入信號（RF信號）回授其自身之平均值，以作為 限幅位準之系統。例如：如圖80所示，RF信號經由電容器 。、電阻R1、R2而輸入比較器71。比較器川系以來自放大 器73之限幅位準進行比較處理，輸出2進化rf信號。此〕進 化RF信號在低通濾波器72進行平均化，經由放大器&作 為限幅位準而輸入比較器71。 β若根據此方式，在輸入信號（RF信號）品質佳時，並無問 題’但由於干擾等理由，輸人信號之位準偏差時，由於在 ，部分的情況，該干擾之特性並非已知者，因此該類比信 號難以立即對應彳g號之偏差，施加適當之補正。 又，於同一系統，信號速度可能遍及大範圍，此係表示 即使是同一種類之干擾，仍須按照信號速度，控制電路之 應答速度。實際問題是極難以藉由類比電路，構成此類對 應干擾之系統，對於多種不對稱偏差，並未採取有效對策。 <VC067及VCO控制電路66之問題點> 以往之VCO(電壓控制振盪器）之控制端子為！個。於圖81 92354.doc 1298978 表示對於此情況之電壓之振盪頻率之變化。橫軸為控制電 壓，縱軸為振盪頻率。於VCO，必須如同此圖8 1，控制電 壓必須使VDD及VSS之電壓間所有的頻率振盪，但此時， 相對於電壓變化’頻率變化變得極大。以圖81之AH /AV表 示相對於電壓變化之頻率變化。 相對於電壓變化之頻率變化極大，係例如：若控制電壓 由於雜訊而些許變化，頻率將大幅變化，此帶給電路之性 能（Playability)甚大之影響。 另一方面，增大低通濾波器對於控制電壓之時間常數， 抑制控制電壓之細微變動，可使不易受雜訊影響，但那樣 一來，追隨性將降低。 為了以低顫動鎖定PLL ’必須使振盪頻率變化相對於vc〇 之控制電壓之變化緩和。 因此，亦有在各頻帶分別準備最適當之VC〇，切換使用 之方法。例如：圖82係表示採用VCO-A、VCO-B、VCO-C、 VCO_D等4個VCO之情況。 圖 82之⑷、（b)、⑷、⑷分別為 VCO-A、VCO-B、VCO-C、 VCO-D之頻率特性。橫軸表示控制電壓，縱軸表示振盪頻 率〇 由圖可知，相較於圖81之情況（Δη/Δν)，相對於電壓變 化之頻率變化（圖82之Af2/AV)變小。 、而’於如此採用複數VCO之方法，每當改變光碟媒體 專之再生速度時，必須切換vc〇，不能無縫式地追隨。 例如·圖82之情況，使振盪頻率由1〇〇 mHz變化成200 92354.doc 1298978 MHz時，必須由圖中之（e)地點變化到（f)地點，因此必須由 VCO_A切換到VCO-C，有損追隨性。 又，於圖79之以往電路，在頻率控制電路68或相位控制 及行程確定電路62，採用以VC067所獲得之高頻時鐘脈 衝，計測RF信號之長度。因此，若VC067之振盪頻率有晃 動，將無法正確計測RF信號之長度，對於性能造成甚大之 影響。如上述圖81，VC067宜相對於電壓變化之振盪頻率 之變化為線性（ΔΠ/Δν為一定）。然而，如圖83，實際之VCO 由於電路構成或製程之偏差，相對於電壓變化之振盪頻率 之變化並非線性。因此，存在圖83之如同Af3MV之斜率小 之部分，及如同Af4/AV之斜率大之部分。 如Af4MV之斜率大之情況，若雜訊加載於控制電壓，則 振盪頻率將大幅晃動。 關於以往此類之VCO之頻率特性非線性之狀況，在數位 電路並未採取對策。 <頻率控制電路68之問題點> 以主PLL控制電路65及VCO控制電路66控制，以便使 VC067之振盪頻率與RF信號之1T之頻率（CD為4.3218 MHz χη倍速、DVD為 26.16 MHzxn倍速）一致。 然而，光碟開始轉動的瞬間或偏心光碟之情況，在RF信 號與VC067之振盪頻率之間一時會產生頻率偏移。此頻率 偏移有2種。 一種是由於光碟開始旋轉時或長時間之軌道跳躍，光碟 再生速度大幅變化之情況。此時必須由RF信號與VCO之頻 92354.doc -10- 1298978 率完全不一致之狀態（解除鎖定狀態），使RF信號之頻率與 VCO之頻率一致（鎖定狀態）。 另一種是頻率偏差由光碟之偏心或使光碟旋轉之主轴馬 達之晃動所造成者。在光碟偏心之情況，從RF信號與vc〇 之頻率一致之狀態，由於RF信號之頻率逐漸變化，產生頻 率偏差。主軸旋轉之晃動係馬達控制之旋轉•顫動（w〇w& Flutter)影響到RF信號長度，產生頻率偏差。 對於此等頻率偏差’藉由使PLL系統具有寬的捕捉範圍 及鎖定範圍，可確保高追隨性。 “而且’產生上述頻率偏差時，必須採用某些方法檢測頻 率偏差。以往僅採用以高頻時鐘脈衝計測2進化汉^信號之脈 衝長資料，檢測頻率偏差。 難以判斷是10Τ被 必須使雙方均取之 然而’例如··脈衝長資料為10· 5T時， 過長計测，還是11Τ被過短計測。因此， 脈衝長資料為無效區。 影=!=同頻率偏差時之脈衝長資料不同所造心 ㈣、圖84⑷’脈衝長f料計測為5·25τ，因此可岁· 疋Τ變長。然而，於圖8·，脈衝長資料計測5Τ, 因此僅由此脈衝長資料，盎 …、、· ut被過短計測。 ”、、/阶被過長計測，還是 如同此圖84所示，頻率 影響’因此脈衝長，料越長，長資料甚大的 而，芒拇‘“一 心、有越大之無效 然而，若增加無效區，可 ^ ^之無效區。 數目變少，因此頻率偏差^八率偏差之脈衝長資料之 差之辨識速度變慢。 92354.doc 1298978 又，為了增大可檢測之頻率偏差之範圍，必須使用即使 文到頻率偏差影響，仍可正確辨識之短脈衝長資料。如圖 85所示，RF信號為具有某程度斜率之類比信號，視脈衝長 資料’其振幅亦不同。短脈衝長資料由於RF信號之振幅小， 因此容易受到顫動等干擾的影響，可靠度低。因此，算出 之頻率偏差之可靠度亦變低。 <相位控制及行程確定電路之問題點> 採用以往技術再生時，以數位式PLL產生與2進化RF信號 同步之通道時鐘脈衝。於圖19(a)、19(b)表示此2進化之rf 信號及通道時鐘脈衝。數位式PLL為了使RF信號及通道時 鐘脈衝之相位及頻率配合，一面使用高頻時鐘脈衝阳⑷之 相反緣，一面將高頻時鐘脈衝7·5分頻、8〇分頻、8·5分頻，
如圖20所示，使相位超前或延後，產生通道時鐘脈衝。 例如·以1倍速再生DVD時之數位式pLL之動作頻率，需 要DVD之1倍速所需之通道時鐘脈衝26i6 MHZ28倍頻率
之2〇9·28 MHZ。而且，以20倍速再生DVD時之數位式PLL 之動作頻率’需要2()9.28廳以⑼倍頻率之GHz。相 對於此’以現仃之CM〇s製程，難以實現4 GHz以上之頻率， 即使可能，由於高速動作，耗電上昇，或LSI之壽命縮短， 或製成不符合規袼之LSI,良率下降。 而提昇性能之方法，可提昇通道 而，若採用此方法，高頻時鐘脈 因此在高速再生時不可能採用。 又，作為採用以往方法 時鐘脈衝之分解能力。然 衝將進一步成為高頻率， <RLL電路63之問題點> 92354.doc •12· 1298978 再生CD或DVD時，由於雜訊或光碟損傷，甚至光碟本身 之製造粗略等要因，可能讀入原本不可能之行程資料。 於以往之RLL電路63，對於反轉間隔應為打〜丨1T範圍之 資料，僅進行最小反轉間隔之3Τ未滿之補正，補正時，藉 由其前後之行程資料大小，或者相位誤差大小，決定補正 方法。此係僅按照單純的法則刪除未滿3Τ之行程資料，或 者進行行程資料之擴張（例如：不可能為2ΊΓ，因此將2Τ擴張 到最小反轉間隔之3Τ)，並非根據實際上行程資料如何損壞 之檢證。 又，完全未考慮違反袼式之行程資料連續時之補正，因 此’補正之可靠度低。 並且，由於未進行超過11Τ之行程資料之補正，因此對此 元全沒有效果。 又，完全未考慮Sync(同步）模式，可能由於補正而產生 偽Sync，降低性能。 <顫動儀64之問題點〉 在以往電路之顫動儀64所產生之顫動值係將藉由高頻時 4里脈衝所什測之相位誤差，乘算其值之有無，亦即是〇或不 是0而獲得。此係由於即使在光碟再生速度低之情況，由於 動作頻率仍高，因此難以進行二進值之乘算。以往之顫動 儀64不可能進行〇1)之8倍速或DVD之1 ·6倍速以上之顫動計 測。 又’由於不原樣使用作為相位誤差所獲得者，置換成誤 差有無之單純信號，因此於市售計測器之顫動值與顫動儀 92354.doc 1298978 64所輸出之資料間，無法取得相關性。 本發明有鑑於此等問題點，目的在於以新運算法，實現 搭載於光碟再生裝置等之數位式PLL裝置，同時達成高速再 生或南度性能。 因此，本發明之數位式PLL裝置具備··時鐘脈衝產生手 段，其係產生根據2進化再生信號及行程資料之頻率之參考 ¥鐘脈衝，採用該參考時鐘脈衝產生N相時鐘脈衝者；脈衝 長計測手段，其係採用上述]^相時鐘脈衝計測上述2進化再 生信號之脈衝長，輸出脈衝長資料者；及行程資料擷取手 丰又，其係以假想通道時鐘脈衝計數上述脈衝長資料，以便 擷取行程資料者。 又，上述時鐘脈衝產生手段之構成具備：VCO控制電路， 其係根據上述參考時鐘脈衝，產生粗糙侧控制電壓及精密 侧控制電壓者；及2端子vc〇,其係根據上述粗糙側控制電 壓及精密側控制電壓，產生上述N相時鐘脈衝者。 又，上述脈衝長計測手段係藉由上述N相之各時鐘脈衝， 將上述2進化再生信號取樣，根據其取樣之資料之乘算值， 產生上述脈衝長資料。 又，進一步具備頻率補正手段，其係辨別上述再生信號 及上述N相時鐘脈衝之頻率偏差，由該辨別結果，將上述脈 衝長計測手段所輸出之脈衝長資料朝頻率方向補正者。 又進一步具備不對稱補正手段，其係由上述脈衝長計 測手段所輸出之脈衝長資料與資料格式所規定之脈衝長範 圍之關係，辨別2進化之際之不對稱偏差，將上述脈衝長資 92354.doc -14· 1298978 料朝解除不對稱偏差之方向補正者。 ^上述行耘 > 料擷取手段具有補正上述假想通道時鐘 脈衝對於上述2進化再生信號之邊緣之相位差之機能，同時 輪出表示上述相位差之相位誤差之機能。 又’進-步具備行程f料補正手段，其係由上述行程資 料操取手段所輸出之行程資料與資料格式所規定之行程之 關係’辨別彳了程誤差，並補正上述行程資料，以便解除此 行程誤差者。 又’進—步具備顫動計測手段，其係根據從上述行程資 料操取手段所輸出之相位誤差，計測輸人信號之顏動者 如此之本發明係有關為了由光碟等記錄媒體所讀出之再 生，號⑽信號）#貞取行程資料所使用之數位式似裝置，尤 其是實現新運算法之數位式PLL，達到對應例如：cd或DVD 等光碟之高速再生或高性能。 於為此之上述構成之發明之數位式pLL裝置，不以高頻 時鐘脈衝計測2進化再生信號，採用例如：與再生信號之汀 相=頻率之Ν相時鐘脈衝（例如：16相時鐘脈衝），產生脈衝 長資料換5之，無須以PLL處理產生高頻時鐘脈衝。 而且，關於作為數值而出現之脈衝長資料，藉由非實際 之時鐘脈衝之假想通道時鐘脈衝進行計數，讀擷取行程 資料。 亦即’相對於細往之PLL，產生與再生信號同步之通 道時鐘脈衝，判斷再生信號之Τ之長度，本發明僅由再生信 號之脈衝長資料判斷有多少Τ。 92354.doc -15- 1298978 並且，採用2端子控制之_vco,可一面抑制内部之動 作頻率面無縫式地追隨光碟的低倍速再生至高倍 · 生（例如：CD之0·5〜48倍速、DVD之0.5〜16倍速）。 又，藉由將脈衝長資料作為數位資料處理，實現優異 · 性能或高精度之顫動儀。 、 【實施方式】 以下’以其次之順序，說明本發明之實施型態。 1·數位式PLL系統之全體構成 2·脈衝長計測電路 馨 3·頻率控制電路 4·數位式不對稱補正電路 5·時鐘脈衝相位控制及行程產生電路 6.RLL電路 7.2端子控制VCO 8.顫動儀 9·實施型態之效果 φ 1·數位式PLL系統之全體構成 藉由圖1，說明實施型態之數位式PLL系統之全體構成。 此數位式PLL系統（數位式PLL裝置）搭載於對應例如：CD (Compact Disc :微型光碟）或 DVD(Digital Versatile Disc : 數位多功能光碟）等之光碟再生裝置。而且，於此圖1之數 · 位式PLL系統，輸入光碟再生裝置之光學頭所檢測之反射光 * 所產生之再生RF信號，由談再生RF信號，進行取得作為再 生資訊之行程資料之動作。 92354.doc -16- 1298978 此行程資料及相位誤差係輸出給RLL電路6。 於RLL電路6，由相位控制/資料擷取電路5所擷取之行程 資料及相位誤差，對於格式違反之行程資料進行補正。 又，將相位誤差供給顫動儀7，於顫動儀7，根據相位誤 差進行RF信號之顫動計測。 16相2端子VCO10係由主PLL控制電路8及2端子VCO控制 電路9等2者所控制。 2進化RF信號及來自相位控制/資料擷取電路5之行程資 料輸入主PLL控制電路8,主PLL控制電路8係由此RF信號及 行程資料而產生參考時鐘脈衝。 參考時鐘脈衝之振盪頻率係與RF信號之1T之頻率（CD為 4.3218 MHzxn倍速、DVD為26.16 MHzxn倍速）一致或倍增 之值。採用此參考時鐘脈衝，以2端子VCO控制電路9，使 參考時鐘脈衝與16相2端子VCO控制電路10之頻率相同而 進行控制。亦即，使VCO之振盪頻率與RF信號之頻率相同 或倍增而進行控制。於本例，除了後述之nnTap模式（nTap Mode)”以外，均以此等2個頻率相等為前提而進行說明。 於此構成之數位式PLL系統，藉由採用2端子控制之16相 VCO10及新運算法之電路，實現可一面抑制内部之動作頻 率，一面無缝式地由光碟之低倍速至高倍速（例如：CD之 0.5〜48倍速、DVD之0.5〜16倍速）追隨之PLL。 特別是相對於在以往之PLL，產生與RF信號同步之通道 時鐘脈衝，判斷RF信號之T之長度，在本例之新運算法， 僅由RF信號之脈衝長資料判斷為幾T。亦即，不以高頻時 92354.doc -18- 1298978 鐘脈衝計測了長，換言之，不產生用於τ長計測之高頻時鐘 脈衝。具體而言，採用例如：分別相tlT之頻率之16相時 鐘脈衝。 又’藉由將脈衝長資料作為數位資料處理，以便實現優 異的性能及高精度之顫動儀。 、以下，依序說明為了實現此動作之構成要素之脈衝長計 測電路2、頻率控制電路3、數位式 双m八小對％補正電路4、相位 控制/資料擷取電路5、RLL雷政^ , ^ . KLL電路6、16相2端子VCO10及2端 子VCO控制電路9、顫動儀7。 2·脈衝長計測電路 、脈衝長計測電路2係持續採用數位ριχ，以低動作頻^ 測RF信號之脈衝長資料之電路。 脈衝長計測電路2在每1TjiU/16之精度，將rf信號取⑴ 次’將其作為1段落而重複，以計測脈衝長資料。
—在以往之運算法，為了實現相同精度，必須採用每的 行16次切換之時鐘脈衝而進行取樣，時鐘脈衝本身變成清 頻。因此’藉由採用以下所說明之方式，得以低動作頻率 計測RF信號之脈衝長資料。 於®2表示脈衝長計測電路2之概略電路構成。 脈衝長計測電路2係藉由16相暫存電路21、總和計算電路 22、顏動檢測電路24、計數電路25、端數長暫存電路26、 脈衝長計算電路23所構成。 ,2進化R%號係由不對稱補正電路工供給至此脈衝長計測 電路2，表示光碟之記錄執之平面（Land)及凹洞（pit)之極 92354.doc -19- 1298978 性，此次以"0”為凹洞、”1”為平面進行說明。如同已眾所周 知，光碟藉由凹洞行而記錄資料，在此所謂平面，其係指 在軌道線方向之凹洞與凹洞間之區域（未形成凹洞的部分 2進化RF信號供給至圖2所示之16相暫存電路21 ,而且來 自16相2端子VC〇l〇之16相時鐘脈衝亦供給至16相暫存電 路21。如上述，16相2端子vC01(m藉由主pll控制電路8 及2端子VCO控制電路9，使RF信號之頻率與Vc〇之頻率一 致而進行控制。 如同圖4中作為CLK1〜CLK16所示，由16相2端子VCO10 所輸出之16條時鐘脈衝（16相時鐘脈衝）為分別具有vc〇之 1/16週期相位差之時鐘脈衝。 此16相時鐘脈衝所輸入之16相暫存電路21係如圖5而構 成’亦即具備第1段之暫存器χι〜χΐ6、第二段之暫存器 Υ1Υ16、苐二段之暫存器ζι〜Ζ16。16相時鐘脈衝 CLK1〜CLK16分別輸入暫存器Χ1〜Χ16之時鐘脈衝端子。 因此，2進化RF信號係於16相時鐘之各 時序’被載入暫存器Χ1〜Χ16。亦即，藉由以各暫存器 XI〜Χ16閂鎖2進化RF信號，以便以Τ/16之精度，16次取樣 1Τ週期分之RF信號。 時鐘脈衝CLK1輸入於暫存器Y1〜Y8i時鐘脈衝端子，時 鐘脈衝CLK9輸入於暫存器γ9〜γΐ6之時鐘脈衝端子。 並且’時鐘脈衝CLK1輸入暫存器Ζ1〜ζΐ6之時鐘脈衝端 子’根據此時鐘脈衝輸入，暫存器γι〜γΐ6、暫存器Ζ1〜Ζ16 分別進行閂鎖。 92354.doc -20- 1298978 藉此，在初段16個暫存器XI〜X16被取樣之RF信號，最終 使用16相時鐘脈衝中之1相之時鐘脈衝CLK1(以後的說明 亦稱MSCK)加以閂鎖，與時鐘脈衝MSCK同步，作為資料 RF1〜RF16而輸出。此時鐘脈衝MSCK係作為本系統之時鐘 脈衝而使用。 16相暫存器電路21所輸出之RF信號（RF1〜RF16)係輸入 總和計算電路22。 關於總和計算電路22，一面參考圖3，一面說明求取輸入 之RF信號（RF1〜RF16)之1T週期（以下稱MSCK週期）之狀態 之過程。 當在16相暫存電路21被取樣iRF信號（RF1〜RF16)輸入 總和計异電路22，總和計算電路22總和圖3⑴之各MSCK週 期被16取樣之RF信號（RF1〜RF16)之” i "之數目，作為圖3⑷ 所示之值而輸出。 圖3 (a)為2進化RF信號，此係於16相暫存電路21，以圖2(b) 之16相時鐘脈衝取樣。又，如上述輸出圖3(c)之時鐘脈衝 MSCK。 而且’於總和計算電路22，為了於各MSCK週期總和 RF1〜RF16之”1”之數目，在例如：圖示之情況之MSck週期 A，總數=0。亦即，2進化RF信號在「l」位準期間内，16 取樣之RF1〜RF16均為「〇」所致。又，於MSCK週期b，總 數-9。亦即，2進化rF信號在由「l」轉移到「H」之期間 内，此為16取樣中之後半iRF8〜RF16為Γι」時之例。 如同此圖3(d)，藉由輸出16取樣後之RF信號（RF1〜RF16) 92354.doc -21- 1298978 之"1"之總和值，可得知MSCK週期附近之（0T/16)〜（16T/16) 範圍内之平面（Land)成分。 於圖2之構成之脈衝長計測電路2,藉由於各MSCK週期處 理此數值，以便計算脈衝長。 於圖3(e)表示圖3(d)之數值所辨別之狀態。 例如：圖3之MSCK週期C時，圖3(d)之RF信號之”1”之總 和為16T/16，因此該MSCK週期C為1.0T之平面，此MSCK 週期之RF信號之狀態為"LAND(平面）’’。 又，MSCK週期A時，圖3(d)之RF信號之”1”之總和為 0T/16，因此該MSCK週期A為0T之凹洞，RF信號之狀態為 ’’PIT(凹洞）”。 又，如MSCK週期B或F時，若圖3(d)之值為1T/16〜 15T/16，由平面及凹洞成分，該情況表示存在凹洞與平面 鄰接部分之邊緣。此RF信號之狀態為"EDGE(邊緣）”。 由總和計算電路22，輸出上述圖3(d)、（e)之資料，亦即 RF信號之” 1 ”之總和及狀態之資訊，此等係供給至邊緣檢測 電路24、計數電路25、端數長暫存電路26。 說明有關邊緣檢測電路24。平面及凹洞之脈衝長資料之 計測係可由RF信號之邊緣計測出其次之邊緣長度。因此， 於脈衝長計測電路2，必須由RF信號檢測平面及凹洞之邊 緣，該檢測係以脈衝長計測電路2内之邊緣檢測電路24進 行。 於邊緣檢測電路2 4，邊緣係藉由RF信號之狀態變化而檢 測0 92354.doc -22- 1298978 上述圖3(e)之RF信號狀態以"LAND，，—，，ΡΙΤ”、ΠΡΙΤΠ — 丨，LAND，，、，’LAND”-> "EDGE，，— "PIT” 或 ”PIT，，->，fEDGElf-> "LAND”變化時，邊緣檢測電路判斷有RF信號之邊緣。 例如：RF信號狀態在圖3之MSCK週期A—B—C，成為 ” PITn—"EDGE”—’’LAND’1，明顯可判斷MSCK週期B時有邊 緣。 其次，於MSCK週期E—F—G，RF信號狀態成為”LAND” — ’’EDGE"—"PIT”，可判斷MSCK週期F有邊緣。 再者，於圖6表示RF信號有雜訊之情況。如圖6(a)，RF 信號有雜訊時，2進化RF信號成為圖6(b)，判定狀態如圖 6(c) 〇 此時，於圖6(d)之MSCK週期B->C—D—E，RF信號之狀 態成為 ’’ΡΙΊΓ— nEDGEn—nEDGEn-> nLAND”，於邊緣檢測電 路24，即使於如此加載有雜訊之情況，仍可由狀態之轉移 而檢測邊緣。 其次，說明計數電路25。計數電路25為了計測平面及凹 洞之脈衝長資料，於RF信號之邊緣間，計數"LAND”或"PIT” 有幾個。 於圖3(h)表示平面計數值。邊緣檢測電路24由凹洞檢測 出有平面之邊緣時，計數電路25將平面計數值設定在0，每 當其後之RF信號之狀態為"LAND”時，進行加算1之動作。 因此，如圖3(h)所示，例如：於MSCK週期C，按照邊緣 檢測電路24由凹洞檢測出有平面之邊緣時，將平面計數值 設定在0。而且此時，由於在MSCK週期C、D、E，RF信號 92354.doc -23- 1298978 之狀態為nLANDn，因此每次加算1。亦即，計測非平面之 邊緣部分之脈衝長資料。 而且於MSCK週期F，由平面檢測出凹洞之邊緣，從而確 定平面計數值。 關於凹洞雖未圖示，但同樣進行凹洞計數值之處理。 亦即，計數電路25係於邊緣檢測電路24由平面檢測出有 凹洞之邊緣時，將凹洞計數值設定在0，每當其後之RF信號 之狀態為"PIT1’時，進行加算1之動作。而且，由凹洞檢測 出平面之邊緣，從而確定凹洞計數值。 其次，說明端數長暫存電路26。 例如：圖3之情況，平面之脈衝長資料為MSCK週期B及F 之"EDGE”之平面成分與其間之MSCK週期C、D、E之 "LAND”之和，故必須保持MSCK週期B及F之平面成分。因 此，以端數長暫存電路26保持邊緣之平面成分。 例如：如圖3(f)所示，MSCK週期B之RF信號”1”之總數「9」 係作為平面前端側之端數而保持，又如圖3(g)所示，MSCK 週期F之RF信號”1"之總數「8」係作為平面後端側之端數而 保持。 再者，如圖6所示，端數長暫存電路26係於RF信號有加載 雜訊，’’EDGE"連續之情況，其2個”EDGEn2平面成分係作 為RF信號” 1”之總數而分別保持。 又，關於凹洞之端數，亦與平面相同地保持。 例如：圖3之MSCK週期B之RF信號之總數「7」係作 為凹洞後端側之端數而保持，而MSCK週期F之RF信號”0" 92354.doc •24- 1298978 之總數「8」係作為凹洞前端側之端數而保持。 J而，凹洞端數係由「16」減去平面端數之值，因此未 必要將平面端數作為另外之資料而保持。 如此，由邊緣檢測電路24輸出平面/凹洞之邊緣檢測信 號，由計數電路25輸出平面/凹洞之計數值，由端數長暫存 電路26輸出平面/凹洞之端數值，此等供給至脈衝長計算電 路23。 脈衝長計算電路23係由計數電路25之值及端數長暫存電 路26之值，算出平面及凹洞之脈衝長資料。 具體而言，如圖3(i)所示，藉由加算平面端數（圖之 「9」）、平面計數值（圖3(h)之「3」）、平面端數（圖3(幻之 「8」），求出平面之脈衝長資料。 總言之，脈衝長之計算式如以下。 平面端數（前）+平面計數值+平面端數（後）=平面之脈衝長 資料 而且，圖3之情況成為： 9T/16 + 3T+8T/16=4T+1T/16 其結果作為平面之脈衝長資料而輸出，關於凹洞亦同樣 地測定。 圖2之構成之脈衝長計測電路2係藉由以上動作，針對2 進化RF信號，產生平面及凹洞之脈衝長資料，並輸出給後 段之頻率控制電路3。 然而’於此脈衝長計測電路2設置有nTap模式。 此係對於作為以往技術之課題，作為vc〇及vc〇控制電 92354.doc ^ 25 - 1298978 路之問題點所述之V C 0之振盪頻率特性為非線性之對策。 以下，說明有關本例之nTap模式。 於本例之數位式PLL系統，如上述，使VCO之振盪頻率與 RF信號之頻率相同而進行控制。 而且之後，敘述有關2端子VCO控制電路9之說明，使16 相2端子VCO10之精密侧控制電壓（以下稱VCF)成為VDD/2 而進行控制。因此，藉由RF信號之頻率，單值地決定VCO 相對於VCF之振盪頻率（Af/AV)。 於圖7表示本例之數位式PLL系統所用之VCO之頻率特 性。橫軸表示VCF，左縱軸表示振盪頻率，右縱軸表示粗 糙側控制電壓（以下稱VCR)。如此圖7所示，視VCR值之不 同，VCF為VDD/2時之振盪頻率之斜率（Af/AV)並非一定。 例如：圖7(a)之VCO之振盪頻率為50 MHz時，斜率為 △ f4MV。圖7(b)之100 MHz之振盪頻率時，斜率為Af5MV。 比較此圖7(a)、（b)之2種斜率，可知圖7(b)之Af5/AV變小。 又，可知圖7(c)、圖7(d)之斜率變得更小。 於此VCO，在RF信號頻率高時，即使雜訊加載於VCF ， 對於性能的影響仍小，但頻率低時，雜訊若加載於VCF， 將對於性能造成影響。因此，頻率低時，必須減少雜訊對 於性能的影響。 計測RF信號之脈衝長資料之際，如上述，藉由以16相2 端子VCO10之16相時鐘脈衝閂鎖RF信號，以便進行計測。 在nTap模式，藉由使VCO之頻率為RF信號之頻率之2、4、8、 16倍，僅使用16相時鐘脈衝中之數個時鐘脈衝閃鎖RF信 92354.doc -26- 1298978 號，進行脈衝長資料之計測。 藉由採用此方法，VCO之振盪頻率變高，斜率△ f/Δ v變 · 小，因此可抑制雜訊所造成之影響。以下詳細說明。 · 採用圖8、圖9說明。圖8(a)為RF信號及VCO之頻率相同 時之脈衝長資料之計測結果。以CLK1〜CLK16為止之16相 時鐘脈衝進行取樣，計測脈衝長資料。 此時之脈衝長資料為2T+14T/16。 如圖8(b)，使此成為VCO之振盪頻率之2倍，計測相同長 _ 度之RF信號之脈衝長資料，則成為5T+12T/16,相較於圖8(a) 之脈衝長資料，計測到2倍長度。 因此，如圖9(a)，若僅採用16相時鐘脈衝中之第奇數個 (CLK1、CLK3、CLK5...CLK15)計測脈衝長資料，則RF信 號之脈衝長資料成為2T+14T/16，與圖8(a)相同長度。此時 係於圖 9(a)之 CK1、CK1，、CK3、CK3,…CK15、CK15,之上 昇，將RF信號之1T週期進行16取樣，MSCK採用CLK1之1/2 分頻時鐘脈衝。 修 如此，採用使VCO之頻率成為2倍，將為了計測脈衝長資 料之時鐘脈衝隔一使用（拉長間隔）方法，可正確計測RF信 號之脈衝長資料。 又，如圖9(b)所示，使VCO之頻率成為4倍時，藉由僅採 用CLK1、CLK5、CLK9、CLK13等4個時鐘脈衝，可正確計 · 測脈衝長資料。同樣地，使VCO之頻率成為8倍、16倍時， , 分別僅使用CLK1、CLK9，及僅使用CLK1，可正確計測。 RF信號之頻率為50 MHz時，可使VCO之頻率不成為圖7(a) 92354.doc •27- 1298978 之5〇]\«^(斜率“4/0大），而是成為圖7((1)所示之8倍之4〇〇 MHz(斜率ΔΠ/Δν小）。藉此，可縮小相對於控制電壓之振盪 頻率Af/Δν，即使雜訊加載於控制電壓，仍可抑制對於性能 的影響。 又’如圖10(a)所示，16相2端子VCO10之16相時鐘脈衝係 具有一疋之相位差而設計。然而，由於某種原因，可能如 圖10(b)所示，時鐘脈衝之相位差並非一定，產生偏差。 此時，無法正確測定RF信號之脈衝長資料。但如上述， 由於使VCO之頻率成為2倍之情況下，僅使用第奇數個時鐘 脈衝，因此即使CLK2或CLK4的相位偏差，對於脈衝長資 料之計測仍不會造成影響。並且，使vc〇之頻率成為16倍 日守，僅使用CLK1，因此只要CLK1的相位正確，即使其他 15條時鐘脈衝的相位差產生偏差，仍可正確計測脈衝長資 料。 ' 又，考慮如圖11(a)、（b)所示，CLK1之相位差偏差5〇%之 凊况VCO之各振盈頻率在圖j “…為5〇 mhz，在圖j〖（b) 為〇ι〇〇ΜΗζ。*此圖可知，頻率高者（圖11(b))即使同樣偏差 50% ’仍可縮小相位誤差之絕對偏差量。 總舌之，若根據nTap模式，即使使用之時鐘脈衝具有相 對之相位誤差，仍可縮小其影響，更正確讀取rf信號。 3 ·頻率控制電路 關於頻率偏差 其次，說明頻率控制電路3。如上述’頻率控制電路螬 由脈衝長計測電路2所供給之脈衝長資料，檢測頻率偏差曰， 92354.doc -28- 1298978 進行脈衝長資料之補正。 首先，說明有關頻率偏差。 RF信號之頻率與VCO之傳送頻率產生偏差時，脈衝長資 料將如圖12發生變化。 圖12(a)、（b)、（c)係表示vc〇之頻率相對於理想2RF信 號之3T—致之情況，VC0相對於RF信號快2%之情況，及 VCO相對於RF信號慢2%之情況等3例。 如圖12(a)頻率一致時，脈衝長資料正確計測為3t(3t+ 0/16T)。 然而，如圖12(b)，相較於RF信號之頻率，vc〇之頻率變 得較快時，脈衝長資料會被過長計測（3Τ+1/16Τ)。 相反地，如圖12(c)，相較於RF信號之頻率，vc〇之頻率 變得較慢時，脈衝長資料會被過短計測（2T+15/16T)。 因此，輸入之脈衝長資料傾向過長計測之頻率較多時， 可知相對於RF信號之頻率，vc〇之頻率將變快。相反地， 輸入之脈衝長資料傾向過短計測之頻率較多時，可知相對 於RF#?虎之頻率，VCO之頻率將變慢。 3-2頻率偏差補正之運算法 3-2-1輸入脈衝長資料之頻率偏差檢測法 說明關於各輸入脈衝長資料之頻率偏差量及方向，亦即 檢測相較於RF信號之vc〇之變慢程度，或者變快程度之方 法。 為了說明檢測頻率偏差之方法，於圖13表示RF信號之脈 衝長資料之例。 92354.doc -29- 1298978 圖%)係表示相對於RF信號之7T，vc〇之頻率一致 況。 價 此理想狀態，亦即RF信號之頻率與VCO之頻率完全一致 日守’脈衝長全部成為整數值（7T+0/16T)。 然而，相較於RF信號之頻率，vc〇之頻率變快或變慢時， 脈衝長資料具有端數成分。在此，數位式PLL的構成Γ，不 存在表不RF信號與vc〇之頻率偏差之極性資訊，因此，必 須由輸入之脈衝長，以某種方法，判斷出偏差的方向。此 運异法係利用如同其次「3-2_2全體頻率偏差之檢測方法」 所述而算出之全體頻率偏差值。 圖13(b)係表示相較於RF信號之頻率，vc〇之頻率快6% 之狀態。此時之脈衝長成為7T+7/16T，單純來想，無法判 斷此長度是VCO之頻率變慢，8T變短所致者，還是VCC)之 頻率變快，7Τ變長所致者。 然而’只要全體頻率偏差值具有Vc〇快5%的資訊，可判 斷此脈衝長資料為VC0之頻率變快，7Τ被過長計測成 7Τ+7/16Τ °可算出此脈衝長資料之頻率偏差約（7Τ+7/16Τ)/ 7Τ=7·4375/7= 6.3%。 又’圖13(c)係表示VCO之頻率慢6%之狀態。脈衝長資料 成為6Τ+9/16Τ，與先前大致相同，偏差方向僅以脈衝長資 料無法判斷。在此，只要全體頻率偏差值具有VC〇慢5。/〇的 資訊’可判斷此脈衝長資料為VCO之頻率變慢，7 丁被過短 計測成6Τ+9/16Τ。可算出此脈衝長資料之頻率偏差約 (6Τ+9/16Τ)/7Τ=6·5625/7与-6.2%。 92354.doc -30- 1298978 如此’藉由採用脈衝長與全體頻率偏差值，可檢測輸入 脈衝長資料之頻率偏差。 3_2-2全體頻率偏差之檢測方法
若异出各輸入脈衝長之頻率偏差，可算出全體頻率偏 差然而，由於顫動或突發之誤差，即使並非頻率偏差， 各輸入脈衝長仍可能具有頻率偏差。作為避免此之方法， 精由將各輸人脈衝長之頻率偏差通過IIR型數位濾波器，以 除去顫動等雜訊成分，可算出全體頻率偏差值及方向。又， 進行β又疋，以便可由外部控制此IIR型數位濾波器之時間常 t，藉由增大時間常數，使較不受雜訊等之影響，或降低 日守間《數，可提高頻率偏差之認識速度。 3-2-3頻率偏差補正方法 頻率偏差之補正量可藉由輸入脈衝長資料及當時之全體 頻率偏差而求出。 在計算上，VC〇快5%時，如圖H(a)所示，5T之RF信號 測成5T+4T/16，又’如圖14(b)所示，10T之RF信號計測 10T+8T/16 〇 然而，實際上計測之脈衝長資料，由於顫動等雜訊，具 有 5T+3T/16、5T+5T/16之晃動。 頻率控制電路3之目的僅在於補正輸人脈衝長資料之頻 率偏，成分，因此視顫動等所造成之干擾的影響。亦即，· 補正I係由全體頻率偏差在計算上所求出之值。例如： 頻率相對於灯信號快之情況，脈衝長資料為5 丁之長度· 時，補正量為_4T/16, 1GT之長度時之補正量為仰/又 92354.doc -31- 1298978 4·數位式不對稱補正電路 4-1闕於不對稱偏差 其次，說明數位式不對稱補正電路4。如上述，數位式不 對無補正電路4係由脈衝長資料檢測不對稱偏差，進行脈衝 長資料補正。 首先’說明有關不對稱偏差。 -開始’於圖15表示發生光碟信號之缺陷⑽⑽)所造成 之不對稱偏差之機構之例。 如圖8〇之電路所說明，光碟之卿號係可將該RF信號本 身之平均值作為限幅位準使用。此乃由於保持振幅+侧及_
衡而產生，以便灯信號之Dc成分（平均值）可獲得RF 信號之中心。 然而，由於RF信號是由光碟之信號面之光反射所產生， 因此光碟表面有損傷或污垢時’如圖15所示，卿號可能
一時具有偏差（〇ffSet)°然而’限幅位準相較於RF信號之頻 率’具有充分長之時間常數’以使不會由於存在於正常RF ^號之短期正負不均衡而變動。因此，缺陷所造成之偏差， 比用於產生限幅位準之時間當| 了 Π㊉數充分短時，限幅位準將無 法追隨RF信號之中心位準。 此狀態為不對稱偏差，允2丨& ^ ^ 揚i在引起不對稱偏差區間，RF信號 不能正確2進化，性能卩备供 此卩牛低，而且可能會有PLL動作不穩定 等影響。以圖16說明此結構。 如圖16所示，光碟之^^信號 泥為具有某種程度之斜率之類 比信號，視脈衝長資料不同，1 、 八微巾田亦不同。因此，在理 92354.doc -32 - 1298978 想上，限幅位準應儘可能正確維持中心位準，以便可分割 成2值。 然而，如前述，若發生不對稱偏差，限幅位準偏差，脉 衝長資料之+側或-側之任一比例變大。 例如：如同作為「偏差量+小」、「偏差量+大」等所示， 圖16之限幅位準朝+側偏差時，相較於原本之脈衝長資料， 脈衝長資料之+側信號變短，-侧信號變長。 相反地，如同作為「偏差量-小」、「偏差量_大」等所 示，限幅位準朝-側偏差日夺，相較於原本之脈衝長資料，脉 衝長資料之-側信號變短，+側信號變長。 將此反過來說，脈衝長資料交互具有長短之誤差成分 時，可視為發生不對稱偏差。 4-2數位式不對稱補正之運算法 心2_1不對稱偏差之檢測方法 5兄明有關檢測不對稱之偏罢吾β 士 、 τ梆：侷差里及方向，亦即檢測限幅位 準朝+側偏差，還是朝_側偏差之方法。 於圖17表示為了說明檢測不對稱偏差之方法之RF信號及 限幅位準，以及脈衝長資料之例。 ϋ 士於理想之RF信號，限幅位準為適當位準，亦即位於中心 時，脈衝長資料成為正確整數化之值。 .r田m平朝+惻或 妻成刀’错由限幅位準之偏差方向及卿號之極性， 端數成分對於原本之脈衝長資料之增減方向。亦即， 差量朝+側偏差，則+側之脈衝長資料變短，側之脈衝 92354.doc •33· 1298978 料變長。相反地，若偏差量朝-側偏差，則+側之脈衝長資 料變長，-側之脈衝長資料變短。 因此，必須由輸入之脈衝長資料，以某種方法判斷不對 稱偏差之極性。於此運算法，利用作為CD及DVD之RF信號 之格式，脈衝長資料僅具有3T〜11T、14T之整數值的現象。 例如··於圖17之例，若查看由於不對稱之限幅位準朝+ 側偏差所產生之脈衝長資料，則端數成分正好〇·5τ，亦即 成為單位脈衝長資料之一半之狀態。此時，於第一個5$ τ 及第二個5.5Τ，若單純預測的話，偏差量為〇·5τ，可推測 一方為5Τ、一方為6Τ，但無法判斷宜將第一個及第二個之 哪一個補正為5Τ及6Τ。 然而，第三個脈衝長資料為2.5Τ，脈衝長資料由於（：1)之 RF#號原本不存在2.5Τ之成分，因此可判斷此脈衝長資料 是3T由於不對稱偏差而變短者。同樣地，第四個脈衝長資 料為11.5T，由於CD不存在12T，因此可判斷此係UT變長 者。 在此，交互取出脈衝長資料，分別圖示為群組a及群組b。 如此一來，各群組為RF信號之某一極性之脈衝長資料之集 合。 於此對照發生不對稱偏差之脈衝長資料而考慮。 偏差量+的情況，由於第三個脈衝長資料為2·5Τ，因此可 判斷在群組a之資料變小的方向，產生不對稱偏差。 偏差量-的情況，即使查看第三個脈衝長資料，仍無法判 斷不對稱偏差之極性。然、而1查看第五個脈衝長資料， 92354.doc -34- 1298978 於為1 1 ·5Τ，因此可判斷此係在群組&之資料變大的方 向’產生不對稱偏差。 如以上，檢測3Τ以下，或者11Τ以上之脈衝長資料，可得 知不對稱偏差之方向。 夂2·2不對稱補正之開始條件 右檢測到不對稱偏差，從該時點可開始進行不對稱補正。 而，在RF信號之處理上，由於顫動或突發性誤差，即 使沒有不對稱偏差，仍可能偶然發生與不對稱偏差類似之 誤差。亦即，偶然交互發生往+側及-側之端數成分，可能 將其誤認為不對稱偏差。 作為避免此之方法，在端數成分之符號反轉之重複次數 "又置下限，若重複一定次數以上，判斷為不對稱偏差。 又，經常加載有顫動時，即使設定較長之次數限制，在 確率上仍會發生誤認。此係可在條件上附加端數成分在某 疋以上，以便使通常易發生之小位準顫動所造成之誤補 正之可能性下降。 由以上結果，將脈衝長資料之端數成分之偏差交互發生 之次數，及端數成分在一定量以上等雙方設為不對稱補正 開始條件，可進行高精度之不對稱偏差檢測。 又’此等值可設定在任意值。 4-2-3不對稱偏差量之檢測及補正量之產生 於數位式不對稱補正電路4，由檢測出之不對稱偏差產生 補正1 ’可施加適當量之補正。 於圖18表示缺陷所造成之不對稱偏差之發生過程之具體 92354.doc -35- 1298978 例。此係表示由於光碟之污垢，發生RJ7信號欠缺時之RF信 號之變化。 此時，發生缺陷所造成之RF信號之欠缺及伴隨此之偏 差，在缺陷結束之同時，再度產生RF信號。 其後，RF信號剛產生後之不對稱偏差最大，隨著時間經 過，不對稱偏差依循變小的過程。若欲正確補正此信號， 於不對稱偏差變化的過程，必須使補正量亦配合其而變 化。亦即，將檢測出之偏差量，對於脈衝長資料適當施加 回授，可對於與時間一起變動之不對稱偏差量施加補正。 補正量係藉由極單純之運算法而產生。 如圖17所說明，不對稱偏差對於脈衝長資料之端數成分 所造成之影響係藉由RF信號之極性及不對稱偏差之極性而 早值地決定其傾向。亦即，不對稱偏差量可將脈衝長資料 之端數成分，交互改變符號進行乘算而算出。 於端數成分之乘算，若乘算次數少，加入例如：顫動或 與不對稱偏差無關之突發性誤差之成分的可能性變大。 若乘-人數很多，在不對稱偏差之變動快速時，將無 法追隨，無法進行適當補正量之回授。 :只IV、的系統，預先使乘算次數為可變，使可按照硬體 系、、先構成切換勒體（Finnware)，以便系統可選擇最適之乘算 次數。 ‘2_4不對稱補正之結束條件 ▲開始不對輪補正之後，藉由滿足數個條件中之任一，以 停止執行補正。 92354.doc -36 - 1298978 比二U件’於不對稱之補正量設定下限值，補正量 差量：情;兄二Γ止：正。此係由於在某程度以下之小偏 ，月顯意進行不對稱補正處理。此下限值可 任思設定。 第條件於產生特定範圍外之脈衝長資料時，停 、、此係由於輸入k號具有從規定格式極端偏差之值 時，不對稱補正電路4處於難以正確檢測其偏差量之狀態的 可能性甚高，因此以防止誤檢測不對稱偏差，結果進行誤 訂正為目的。 5·時鐘脈衝相位控制及參考產生電路 5-1本電路之概要 說明關於時鐘脈衝相位控制及參考產生電路（相位控制/ 資料擷取電路）5。 於相位控制/資料擷取電路5，產生假想通道時鐘脈衝， 以假想通道時鐘脈衝計數脈衝長資料，以其值作為行程資 料，同時擷取相位誤差。 首先，簡單說明以往之通道時鐘脈衝。 藉由光拾取頭之雷射光照射而由光碟讀取之RF信號在時 間軸向具有晃動。 而且，為了正確讀取此晃動之RF信號，需要與圖19(b) 之RF同步之通道時鐘脈衝，於此時鐘脈衝產生時，採用數 位式PLL。於此通道時鐘脈衝，載入圖19(a)之2進化RF信 號，成為圖19(c)。 以往，產生通道時鐘脈衝之際，如圖20(a)所示，使用通 92354.doc -37- 1298978 道時鐘脈衝之8倍之高頻時鐘脈衝（Hif)。而且，為了對準RF 信號及通道時鐘脈衝之相位及頻率，一面使用高頻時鐘脈 衝（Hif)之相反緣，一面將高頻時鐘脈衝7·5分頻、分頻、 8.5分頻，如圖20(b)，使通道時鐘脈衝之相位超前或變慢而 產生。而且，於此產生之通道時鐘脈衝之上昇，如圖19(勹 而載入RF信號，由RF信號計測行程資料。 相對於此，於本實施型態，並非如以往之數位SpLL一 般產生時鐘脈衝，以該時鐘脈衝取樣RF信號，產生行程資 料，而是將RF信號之邊緣及通道時鐘脈衝之相位關係數值 化，根據該數值，由RF信號之脈衝長資料產生行程資料。 以下說明本例之運算法。 5-2假想通道時鐘脈衝及行程資料產生的概念 如上述，以脈衝長計測電路2所測定之平面/凹洞之脈衝 長資料係以脈衝長之整數部分及脈衝長之端數部分表示。 例如··脈衝長資料為3Τ+2Τ/16=(=3·125Τ)時，脈衝長之整 數部分為3Τ，脈衝長之端數部分為2Τ/16。 其次，詳細待後述，採用該脈衝長資料，計算*RF信號 之邊緣至假想通道時鐘脈衝為止之相位差。假想通道時鐘 脈衝並非實際之時鐘脈衝信號。而且，於圖21(a)表示2進化 之RF信號，於圖21(b)表示假想通道時鐘脈衝，但若以圖21(e) 為例，由RF信號之邊緣至通道時鐘脈衝之上昇為止，為數 值化成11T/16之假想通道時鐘脈衝之相位差。 行程資料之產生係計算在圖21 (f)之平面之脈衝長資料含 有幾次之假想通道時鐘脈衝之上昇而求出。圖21之情況， 92354.doc •38- 1298978 平面之脈衝長資料含有3次假想通道時鐘脈衝之上昇，因此 判斷行程資料為3T。 5-3行程資料確定運算法 以下’說明相位控制/資料擷取電路5由脈衝長資料產生 行程資料之具體動作。 敘述有關圖21(f)之脈衝長資料為3T+4T/16之情況之行程 資料之產生方法。 圖21 (b)之假想通道時鐘脈衝之第一個上昇係來到由圖 21(g)之邊緣A落後11T/16之處，而且第二個上昇來到落後 1T+11T/16之處，第三個來到落後2T+UT/16之處，第四個 來到3Τ+11Τ/16之處。 圖21(f)之脈衝長資料為3Τ+4Τ/16，因此比第三個假想通 道時鐘脈衝之上昇2Τ+11Τ/16長，比第四個假想通道時鐘脈 衝之上昇3Τ+11Τ/16短。 總a之’ 3個假想通道時鐘脈衝之上昇係由RF信號之邊緣 計數至其次之邊緣為止，判斷此脈衝長資料之行程資料為 3T 〇 其次’敘述有關脈衝長資料之端數部分及假想通道時鐘 脈衝之相位差相同時之行程資料之產生方法。 於圖22表示脈衝長資料為3T+4T/16，假想通道時鐘脈衝 為41716之情況。圖22(b)之脈衝長資料之邊緣與第四個假想 通道時鐘脈衝之上昇相同，因此，無法判斷脈衝Α之長度為 3T還是4T。此係由於將2進化rf信號與取樣者比較所致， 將取樣前之2進化RF之邊緣與假想通道時鐘脈衝比較即可。 92354.doc -39- 1298978 圖22(b)之脈衝長資料之取樣前之信號，由於不與rF信號 及假想通道時鐘脈衝同步，因此係如圖22(a)之具有邊緣之2 進化RF信號。圖22(a)之2進化RF信號之邊緣存在於短於假 想通道時鐘脈衝之上昇之處。因此，判斷脈衝A之長度，比 來到與該脈衝A之邊緣相同之處之假想通道時鐘脈衝短。 5-4假想通道時鐘脈衝產生運算法 以圖21說明假想通道時鐘脈衝產生運算法。為了由圖 之其次之脈衝長資料求出行程資料，必須求出從圖21(h)之 邊緣B之表示於圖21 (d)之其次之假想通道時鐘脈衝之相位 差。 求出圖21(f)之現在之脈衝長資料之行程資料時之假想通 道時鐘脈衝，存在於相對於圖21(g)之邊緣A落後ητ/16之 處。在此，由於現在之脈衝長資料為3Τ+4Τ/16，邊緣Β相對 於現在之假想通道時鐘脈衝落後4Τ/16。亦即，從邊緣3之 圖21(i)之其次之假想通道時鐘脈衝之相位差為： 11T/16-4T/16=7T/16。 5 - 5假想通道時鐘脈衝之相位控制運算法 採用圖23，說明假想通道時鐘脈衝之相位控制運算法。 圖23表示相對於職號之邊緣’假想料時鐘脈衝之相位 差有個案Α至個案Ρ。 即使有RF信號之時間軸向之晃動或顫動等雜訊，為了正 確產生行程資料，必須控制假想通道時鐘脈衝之相位。因 此，相位控制係進行控制’以成為個案P及個宰A，立係假 想通道時鐘脈衝相對於RF信號，就序時間及保持時間成為 92354.doc -40- 1298978 最大者。 以圖25說明在個案P及個案A之情況，就序時間及保持時 間成為最大之理由。圖25之點A及點B為假想通道時鐘脈 衝。該情況之就序時間及保持時間成為最大之理想RF信號 之邊緣係由點A偏差0.5T之邊緣A。 在此，考慮RF信號之邊緣成為邊緣b或邊緣c之情況。邊 緣B及邊緣C之2進化RF信號係以藉由16相2端子¥〇〇1〇之 16相時鐘脈衝所取樣，成為如同圖25(b)、。亦即，當 信號及假想通道時鐘脈衝為理想之相位差時，由圖25(b)、 (c)之邊緣至點B為止之相位差有7T/16或8τ/16之2種個案。 因此，相位差為7T/16或8T/16時，判斷為理想之相位差， 不進行相位差之補正（此為無效帶）。於圖23，其無效帶相當 於個案P及個案A。 田 相位誤差係如其次決定。圖23所示之假想通道時鐘脈衝 之上昇為個案B〜個案Η時，從個案八之偏差量為相位誤差， 而個案I〜個案Ο之情況，從個案ρ之偏差量為相位誤差。 圖23所示之假想通道時鐘脈衝之上昇為個案Β〜個案η為 止時，相位控制/資料擷取電路5對於理想狀態之個案Α或個 案p，判斷假想通道時鐘脈衝落後。相反地，個案ι〜個案〇 之情況，判斷假想通道時鐘脈衝超前。 超前落後之判斷基準範圍係視RF信號之特性，有若將個 案A及個案P兩鄰之個案B及個案〇作為無效帶處理，性能較 佳之情況。因此，使可任意設定判斷基準範圍較適當。 又，在如同個案Η或個案！之處，有不判斷相位落後或超 92354.doc 41 1298978 前為佳之情況，使可設定為無效帶。 判斷相對於RF信號，假想通道時鐘脈衝「超前」或「落 後」時，如其次補正假想通道時鐘脈衝之相位差。 超鈿％，對於其次之假想通道時鐘脈衝之相位差，使相 位落後而進行補正。例如··假想通道時鐘脈衝處於個案c 日守，將相位值補正1T/16，以使成為個案B。落後時，對於 其次之假想通道時鐘脈衝之相位差，使相位超前而進行補 於圖23，相位差之補正量為1Τ/16，但如圖24，補正量亦 可設定為1Τ/32。 相較於1Τ/16控制模式，圖24之11732控制模式之分解能 力上昇，成為對於具有高頻顫動成分之RFWf號較強之再生 模式。 然而，相位控制之增益下降，對於RF信號之頻率變化之 追隨能力下滑。 因此，自動切換1T/16控制及1T/32控制，設置兼具1T/16 之追隨性能及1Τ/32控制之耐顫動性能之模式較為適當。 此模式通常以1Τ/32控制進行動作，但連續3次檢測出相 位之超前或落後時，自動切換成1Τ/16。若回復到理想狀 態，自動回到1Τ/32控制。 又，於本例之相位控制，當EFM信號（CD之情況）或EFM+ 仏號（DVD之情況）之格式外之脈衝長資料來到時，設定不 進行相位補正。理由在於格式外之脈衝之邊緣不具有可靠 性，對於不具可靠性之RF信號之邊緣進行相位控制，不只 92354.doc „ 1298978 沒有意義，甚至可能朝錯誤方向進行相位控制。 藉由設定以上所述之模式或無效帶之範圍、補正量，於 任何光碟均可加強性能。 6. RLL電路 6-1關於PLL系統及RLL電路 說明有關RLL電路（行程補正電路）6。 RLL電路係於RF信號由於某種要因而成為違反格式之資 料時，藉由數種法則推測原本的資料，並施加補正。 於圖26表示將經過上述相位控制/資料擷取電路5所產生 之行程資料，與原本之RF信號對比而表示者。 於圖26(a) ’ RF信號係以限幅位準為基準而2進化。rF信 號及限幅位準之交點為2進化RF信號之邊緣，相鄰邊緣間之 長度係於上述脈衝長計測電路2，作為脈衝長資料而算出 (圖 26(b))。 而且，如上述，於相位控制/資料擷取電路5，由脈衝長 資料算出行程資料及相位誤差（圖26(c))。 若PLL在正常鎖定之狀態，此相位誤差表示各脈衝長資 料之雜訊所造成之誤差成分。因此，於rLL電路6，採用相 位誤差進行補正。 RLL電路6之補正處理之順序係如圖27。在此將格式違反 之短行程資料表現成誤差。 首先’處理3 1係進行Sync模式及袼式違反之長行程資料 之補正處理。 其次，處理32進行3連續以上之誤差補正處理。於此補正 92354.doc -43- 1298978 處理，按照某法則補正連續3個以上之誤差，但使尚未完全 補正之誤差成為2連續以下之誤差，並委由其次之處理η 之2連續誤差補正處理及處理34之單獨誤差補正處理。 7處理33之2連續誤差之補正處理，對於在輪入RLL電路 之時點為2連續誤差者，及藉由在前段處理32之3連續以上 之誤差補正處理所產生之2連續誤差等兩者進行補正。在此 誤差處理仍未完全修正者’成為單獨誤差之資料，並委由 處理34之單獨誤差補正處理。 於最後之處理34之單獨誤差補正處理，對於在輪入rll 電路之時點為單獨誤差者，及藉由在前段之3連續以上之誤 差補正處理及2連續誤差補正處理所產生之單獨誤差等，全 部進行補正。 依序進行以上補正處理，最終可將3T未滿之行程，全部 補正為3 Τ以上之行程。 6-2行程資料之誤差模式 於圖28〜圖33表示發生行程誤差之模式。 圖28為3Τ未滿之行程資料發生卜欠，其前後資料為打以上 之情況。 此係3Τ等之小Τ由於振幅不足或限幅位準之偏差、顫動等 要因而成為誤差，或者於合計前後之Τ及誤差之τ之長τ 中，混入雜訊者。 圖29為3Τ未滿之行程資料發生2次，1前 ，、刖後之行程資料為 3Τ以上之情況。此係前後之行程資料 <瓊緣發生顫動 (Chattering)，但若由於光碟特性或存在大顫動，2個短丁， 92354.doc -44- 1298978 例如：3T+3T之連續行程資料雙方亦可能變成3T未滿。 圖30為3Τ未滿之行程資料發生3次，其前後之行程資料為 一 3Τ以上之情況。此係由於振幅不足或雜訊影響，^固行程資 · 料分割成3個小行程資料者。 圖3 1為3 Τ未滿之行程資料連續發生4次以上之情況。通 =，再生中發生此類事件之原因可能由於大污垢或故障 等，造成RF信號消失，振幅變得很小的號與限幅位準 成為相同位準，從而發生無意義之模式。 _ β為卷生12Τ以上之行程資料之例。此亦由於雜訊或顫 動、不對稱偏差等之影響’ 11Τ或其以下之行程資料，成為 不可能作為袼式之12Τ者。 f 33為Sync杈式損壞之例。由於雜訊或顫動、不對稱偏 差等之衫響，無法保持原本應為11T+11T之Sync模式之情況 等。 6-3行程誤差補正方法之概要 、表示有關補正誤差之模式之方法。以下，為了簡化說明，# 以整數記述行程資料，但只要沒有特別記述，此係意味具 有小數點以下之長度之資料。 如同在相位控制/資料擷取電路5之說明所述，於本例之 、〜7系、、先，藉由隔著相當於假想通道時鐘脈衝之邊緣 11此即使於例如··表現為gt之行程資料，、 仍跨越基準邊緣之範圍的行程資料。 _ 曰％ /方向，亦即將補正施加於前方之行程資料側，還 行^貝料側，係根據前後之行程資料長度L，以及 92354.doc -45- 1298978 對於欠成誤差之行私資料之兩邊緣之假想通道時鐘脈衝之 相位誤差Φ而決定。 又，關於相位誤差Φ之條件，在不受前後L之條件限制之 it况’不僅考慮前後邊緣之相位誤差0及0之大小關係， 亦可能要考慮㈣，亦即邊緣是否位於理想位置。所謂不考 慮相位誤差φ之情況，其係僅以行程資料[判斷誤差之發生 模式，並補正成特定模式之方法。作為㈣，可選擇進行 此等條件之任—。以下具體敘述各行㈣料之誤差模式之 補正方法。 6-3_1 〇Τ之單獨誤差之補正方法 、於圖34表示0T(1T未滿）之行程資料之補正方法。補正力 法有圖34之模式a〜e所示之$種。 3個行程資料分別為 成3T之方法，可考慮模式^之4種補正。此時，擴張之μ 部分係藉由該補正模式，由前後之行程資料LiU2刪去。 入=，刪除0T之情況，如同模式e，將3個行程資料之其等 王口P相加，成為1個行程資料。亦即，成為卫個具有 L1 =2+L3(L2=〇，因此實f上是L! +L3)之長度之行程資料。 藉由成為誤差之行程資料之兩邊緣之相位誤差0、衫及 其前後之行程資料l1、Lr值之補正方法，其—為如同圖 35之補正方法。 此係將成為誤差之L2之值，儘可能作為3T復元之方法。 圖35係表示按照條件之補正處理（1)〜（1丨）。 例如：如⑴所示，只有扣咖之情況，採用模式( 92354.doc -46- !298978 作為刪除OT者’如同作為修正後之行程所示，成為L1+L3 之行程資料。 . 又，（2)〜（11)係分別按照圖示之L1、L32條件及〇、0 , 條件，藉由模式a〜d，將成為誤差之L2之值作為3T復元之 情況。 又，亦可考慮如圖36之補正方法。 此係L1+L2+L3之合計在11Τ以下時，優先刪除^之方法。 一亦即，於（1)之條件採用模式6，如同作為修正後之行程所 _ 示’成為L1+L3之行程資料。 、另一方面，滿足（2)〜(5)之條件時，分別如圖示，藉由模 式a〜d之任一’將成為誤差之L2之值作為3Τ復元。 並且，亦可考慮不使用相位誤差φ之條件之補正方法，將 此表示於圖37。此係解析實際上發生之隨機誤差，由於正 確之資料排列如同nT+3T+3T(n- 3)，L2及L3為3T之個案看 來過多，因此準備此類單值的補正方法。 此時，如圖示，按照（1)〜(4)之各條件，藉由模式a〜d之任 籲 一’將成為誤差之L2之值作為3T而復元。 6-3-2 1T之單獨誤差之補正方法 其次，於圖38表示1T以上2丁未滿之行程誤差（以下稱1T) 之補正方法。 作為補正方法，可考慮圖38之模式a〜d之4種補正。 v 百先，在3個行程資料分別為L1、L2、L3，乙2為17之情 ， 况，作為將此擴張成3T之方法，可考慮模式a〜c之3種補正。 ^擴張之3T部分係藉由該補正模式，由前後之行程資 92354.doc -47- 1298978 料L1及L3刪去。 刪除IT時，如同模式d，將3個行程資料之其等全部 相加，成為1個行程資料。亦即，成為1個具有L1+L2+L3長 度之行程資料。 :成為誤差之行耘資料之兩邊緣之相位誤差0、衫及其 前後之行程資料LI、L3之值作為條件之補正方法，其一為 如同圖39之㈣正方法。此係將成為誤差之L2之值，儘可能 作為3 T復元之方法。 、例如如（1)所不，只有^1+L2+L3^ 8之情況，採用模 式作為冊J除0T者，如同作為修正後之行程所示，成為 L1+L2+L3之行程資料。 又，⑺〜(6)係分別按照圖示之u、[3之條件及^、小3之 條件，藉由模式a〜c之任一，將成為誤差之[2之值作為打 復元之情況。 又，亦可考慮如圖4〇之補正方法。此係L1+L2+L3之合計 在11T以下時，優先刪除L2之方法。 亦即（1)之情況係以模式d之補正，使成為匕丨+^十]^之 行程資料’（2)〜(4)之情況係藉由模式a〜c之任一，將成為誤 差之L2之值作為3T而復元。 亚且，亦可考慮不使用相位誤差φ之條件之補正方法，將 此表示於圖41。此係如上述圖37，根據與不使用〇τ之相位 誤差φ條件之補正相同之理由。 此時，如圖示，按照（1)〜(3)之各條件，藉由模式a〜c之任 一’將成為誤差之L2值作為3T而復元。 92354.doc -48- 1298978 6-3-3 2T之單獨誤差之補正方法 於圖42表tf 2Τ以上3Τ未滿之行程誤差（以下稱2Τ)之補正 方法。 補正方法可考慮圖42之模式a〜e之3種補正方法。 首先3個行私貝料分別為L1、L2、L3，在u成為2丁之 情況，作為將此擴張成3T之方法，可考慮模式^之2種補 正：此時，擴張之3T部分係、藉由該補正模式，由前後之行 程資料L1及L3刪去。 又，刪除2T時，如同模心，將3個行程資料之其等全部 相加’成為1個行程資料。亦即，成為1個具有LHL2+L3長 度之行程資料。 f由成為誤差之行程資料之兩邊緣之相位誤純、衫及 其前後之行程資料L1、L3之值之補正方法為如同圖Μ 正方法。 此係將前後之_、L3之任—，或者雙方成為Η之情 況，作為特殊個案處理，其以外之情況則藉由卜衫之條 件’將2Τ作為3Τ再生之方法。 而且，於⑴之情況，亦即L1 ' L3雙方成為3丁之情況，作 為模式c，成為L1+L2+L3(=8T)之行程資料。 如⑺⑺’ L1、L3之其-成為3T之情況，藉由模 式a或b’由非3T之-方刪除1T，添加和，使U成為3丁。 6-3-4 2連續誤差之補正方法 於圖44表示3T未滿之行程誤差連續發生技 補正方法之模式。 ,、 92354.doc -49- 1298978 補正方法係如圖44之模式a〜c，誤差視為前後行程資料li 與L4之間之顫動，將L2&L3之行程資料分配給L1&L4之方 法，另一係如模式d，將連續誤差L2&L3視為2個連續之3丁 之方法。 補正圖案a〜d之選擇係以L1、l2、L3、L4分別之長度， 及誤差之L2、L3之邊緣之相位誤差φ1、φ2、φ3作為條件所 決定。 圖45及圖46係優先將補正施加於成為誤差之行程資料之 邊緣之相位誤差條件之方法。 圖45係φ2之相位誤差成為0時，優先使2個行程誤差為 3Τ+3 丁。 相對於其’圖46之補正係φ 1或φ3之相位誤差為〇時，以保 持其邊緣之型態，優先將L1〜L4之行程分給2個行程模式。 圖47係藉由行程誤差L2、L3之長度組舍，及按照其之兩 端之行程資料LI、L4之長度組合，決定補正模式之方法。 此係LI、L4未超過11T之範圍内，將L2+L3加於L1或L4 之其一，另一方面，超過11T時，將L2+L3原樣集中成Hg] 行程資料。 此時，由圖可知，L2+L3可能不滿3T。但於此時點，發 生3T未滿時，原樣採用，如圖27所說明，藉由作為此處理（處 理33)之後段處理34之單獨誤差補正電路進行補正處理。 6-3-5 3連續誤差之誤差合計未滿3T時之補正方法 於圖48表示有關3T未滿之行程誤差連續發生3次，而且其 行程資料之合計未滿3T之情況之模式及其補正方法。 92354.doc -50- 1298978 此情況係不論行程資料之值或相位誤差之值為何，將3 個行程資料合計為1個行程資料。補正方法係如圖49所示， 不論LI、L5或φΐ、φ2之條件為何，L2+L3+L4為1個行程資 料。 此時，L2+L3+L4之值未滿3Τ，但原樣採用，藉由圖27所 說明之後段處理34之單獨誤差補正處理。 6-3-63連續誤差之誤差合計為3Τ時之補正方法 於圖50表示3Τ未滿之行程誤差連續發生3次，而且其行程 資料之合計為3Τ之情況之模式及其補正方法。 此情況係不論行程資料之值或行程誤差之值為何，將3 個行程資料合計為1個行程資料。補正方法係如圖51所示， 不論LI、L5或φΐ、φ2之條件為何，L2+L3+L4為1個行程資 料。此時，合計3個誤差之L2+L3+L4之值為3Τ。 6_3-7 3連續誤差之誤差合計為4Τ以上時之補正方法 於圖52表示3Τ未滿之行程誤差連續發生3次，而且其行程 資料之合計為4Τ以上之情況之模式及其補正方法。 補正方法有2種，採用其一方之方法進行補正。 圖53係經常採用圖52之模式a進行補正之方法。亦即與上 述圖49、圖51相同，無論LI、L5或φΐ、φ2之條件為何， L2+L3+L4為1個行程資料。此時，合計3個誤差之L2+L3+L4 之值為4Τ以上。 另一個補正方法表示於圖54。此係選擇性地採用圖52之 模式a〜c進行補正之方法。 而且，比較3個連續行程誤差之兩端之相位誤差之大小， 92354.doc -51 - 1298978 由…结果，置換成即丁以取代3個行程資料。此時，由3 心差之合計減去3,按照其條件，加算於。 作為圖54之⑴、⑺，表示藉由該條件而採用模式W之情 況。 &3_8 4連續以上之誤差之補正方法 於圖55表示3T未滿之行程f料連續發生4次之情況之模 式及其補正方法。 此時，幾乎不可能推測原本之行程資料，因此藉由圖％ 1 不之單純模式，將連續之行程資料轉換成1個或2個行程 資料。補正模式成為圖55之模式a*b。 、又’此日寸合計之值即使未滿3T，仍不進行特別的處理， 並將處理委由後段之2連續誤差補正（圖27之處理叫、單獨 誤差補正（處理34)。 6-3-9 12Τ之補正方法 於圖57表示發生12Τ之情況，及其補正模式。 12Τ可旎疋11Τ變化所產生者，因此補正模式為圖57之模 式a或b，按照圖58之條件，進行行程資料之補正。 其中，如圖58之（3)所示，當行程資料L1、L3之條件不合 時，不採取任何動作。此係為了避免巧以模式，亦即uT+iiT 之模式發生在非原本之Sync位置之場所。 6-3-10 Sync模式之誤差補正方法 於圖59(a)、（b)表示CD及DVD2Sync模式之例。 如同作為CD或DVD之袼式所制訂，於⑶為ητ+11T，於 DVD為14Τ+4Τ之固定模式，作為Sync模式而以一定週期寫 92354.doc -52- 1298978 入。按照此模式由正確週期及Sync模式偏離之程声， 又’可考 慮補正方法。 CD之情況，補正方法可由圖6〇、圖62、圖64、圖μ、固 68等5種選擇，而DVD之情況，可由圖61、圖63、圖65、= 67、圖69等5種選擇。 ° 模式之偏差方式，在CD為16種，在DVD為14種。此等16 種或14種在上述各圖作為（1)〜（16)或〇)〜（14)而表示。於各 圖之波形，補正前之模式以實線，補正後之模式以點線表 示。 關於此等以外之偏差方式之模式，不進行此補正處理。 圖60及圖61係表示除了能以最小限度之補正復元巧加模 式者以外，不進行補正處理之方法。 亦即，CD之情況之圖60⑴、（16)及DVD之情況之圖 61(1)、（14)除外，對於模式應來到之3個邊緣之位置，限於 邊緣之偏差僅1處之情況進行補正之方法。 圖62及圖63係表示使一判斷為優先而進行補正之方式， 其中該判斷係從Sync模式應來到之週期，亦即從檢測出前 次Sync模式之位置之正確位置，CD之情況為588丁，dvd之 情況為1488T之位置者。 亦即，圖62之CD之情況，判斷丨丨丁化”與丨丨丁^3)之間之 邊緣位置是否是588T之位置，以將其對準為優先，若有需 要，按照其而增減前後之脈衝長（LI、L4)。 圖63之DVD之情況，判斷14T(L2)與4T(L3)之間之邊緣位 置是否是1488T之位置，以將其對準為優先，若有需要，按 92354.doc -53- 1298978 照其而增減前後之脈衝長（L 1、L4>。 圖64及圖65基本上與上述圖62及圖63相同，以Sync模式 應來到之週期為優先而進行補正，但在必須補正之量多 時，進行不侷限於Sync週期之補正。例如··於圖64(4)、（6)、 (11)之情況，進行不侷限於588T週期之補正，而於圖65(3)、 (4)，進行不侷限於1488T週期之補正。
圖66及圖67係以週期中與Sync模式相同行程資料之存在 是正確者為優先之方法。亦即，CD之情況若存在ut，dvd 之情況若存在14T或4T，則判斷其為正確，補正另一方之行 程資料之方法。 例如：於圖66，如同（2)、（3)、⑺〜(1〇)、（14)、（15)，^ 作為L2或L3 ’存在11T的話，以其為基準’補正其他脈箱 長。 又，於圖 67,如同⑺、（3)、（7)、（8)、（9)、（12)、（13)， 若作為L2存在14T，或作為L3存在4T的話，以其為基準， 補正其他脈衝長。 夕=68及圖69基本上與圖66及圖67相同，但必須補正之量 多時，不侷限於行程資料之模式之存在位置而進行補正。里 亦即，於圖66及圖67,關於表示「不補正」之模式，亦 如圖68及圖69進行補正。 、工 ” 監視信號 =如以上進行各補正方法，但宜可由外部監視對於 貝料執行何種補正。因此，RLL電路6輸出已執行何種 補正方法之監視信號。如此，可由補正方法或頻率，掌握 92354.doc -54- 1298978 粗劣光碟之傾向。 7.2端子控制又(30 如上述，16相2端子VCO10係藉由粗糙側控制端子及精密 側控制端子，控制VCO之振盪頻率。 於圖70表示16相2端子VCO10之相對於控制電壓之振盪 頻率。橫軸為VCF(精密側控制電壓），左縱軸為振盪頻率， 右縱軸為VCR(粗糙侧控制電壓），各控制電壓在VSS時之振 盪頻率最大，VDD時最小。振盪頻率相對於VCR之變化而 大幅變化，相對於VCF之變化而小幅變化。 VCF所造成之頻率變動係作為Af8MV而表示。 於本例之16相2端子VCO10，在粗糙側大致對準其頻率， 在精密側進行微調整。 相對於以往之1端子控制VCO之情況，如圖81之AflMV， 頻率變動變大，而本例之16相2端子VCO 10之情況，如圖70 之Af8/AV，可知頻率變動變小。 藉此，即使雜訊加載於VCF，由於頻率變動小，對於性 能不會造成大影響。因此，可縮小VCF側之低通濾波器之 時間常數，對於偏心或主軸旋轉所造成之晃動，可提高追 隨性。 另一方面，若雜訊加載於VCR，頻率變動非常大，對於 性能造成甚大的影響，但此亦可藉由加大VCR側之低通濾 波器之時間常數來對應。由於小的頻率變動係以VCF追 隨，因此即使加大VCR之LPF之時間常數，對於一般再生之 追隨性不會構成問題。 92354.doc -55- 1298978 又，不同於如圖82，切換複數VCO而使用之方法，VCR、 VCF之任一控制端子均可線性地控制，因此可無縫式地控 制振盪頻率。藉此，可無缝式地達成00之〇·5倍速至48倍速 為止，DVD之0·5倍速至16倍速為止之寬頻帶振盪。 其次，說明16相2端子VCO10之控制。 應經常使VCF為VDD/2而控制VCR。於圖71，VCR為a、 VCF為d之狀態下振盪之情況，VCR^a—b轉移，VCF由d —e轉移，以便以相同振盪頻率’使VCF成為VDD/2。 同樣地，VCR為c、VCF為f之狀態下之情況’ VCR由c—b 轉移，VCF由f—e轉移。 如此，VCF不在VDD/2時，藉由控制VCR，以便使VCF 成為VDD/2，從而可無縫式地追隨。 於圖72表示2端子VCO之PLL構成。亦即’此係作為對於 16相2端子VCO10之2端子VCO控制電路9之構成。 於2端子VCO控制電路9，設置Ι/m分頻器41、1/n分頻器 42、相位比較器43、充電泵44、VCF側低通濾波器45、A/D 轉換器46、粗糙端子控制電路47、VCR側低通濾波器48。 參考時鐘脈衝由主PLL控制電路8供給至Ι/m分頻器41。 VCF側低通濾波器45之輸出係輸入於16相2端子VCO10 之精密侧控制端子。 VCR側低通濾波器48之輸出係輸入於16相2端子VCO10 之粗糙側控制端子。 又，16相2端子VCO10之振盪頻率係供給至1/n分頻器42。 於此構成，Ι/m分頻器41、1/n分頻器42、相位比較器43、 92354.doc -56- 1298978 充電泵44、VCF側低通濾波器45及16相2端子VCO10係構成 精密側之控制環路，但此與一般之PLL相同。於圖73表示一 般之PLL電路構成，上述各部相當於圖73之Ι/m分頻器 101、1/n分頻器102、相位比較器103、充電泵104、低通濾 波器 105及 VCO106。 來自主PLL控制電路65之參考時鐘脈衝係以Ι/m分頻器 41分頻，而16相2端子VCO10之輸出係以1/n分頻器42分 頻，此等輸入相位比較器43。而且，相位比較器43將此等 相位差之比較結果輸入充電泵44。充電泵44將相位差之信 號作為3值PWM波形而輸出。 於圖74表示相位比較器43之輸入及充電泵44之輸出。將 表示於圖74(a)、（b)之輸入於相位比較器43之2個信號，亦 即參考時鐘脈衝之l/m，與16相2端子VCO10之輸出之1/n之 下降之差，以充電泵44，如圖74(c)轉換成3值PWM波形而 輸出。 於VCF側低通濾波器45，為了提昇追隨性，縮小其時間 常數，經由此VCF側低通濾波器45確定VCF，輸入於16相2 端子VCO10之精密側控制端子。 粗糙側控制環路係由l/m分頻器41、1/n分頻器42、相位 比較器43、充電泵44、VCF側低通濾波器45、A/D轉換器46、 粗糙端子控制電路47、VCR側低通濾波器48及16相2端子 VCO10所構成。 於此粗糙側環路，將來自VCF側低通濾波器45之VCF，以 A/D轉換器46進行A/D轉換。此時之VCF，將VDD作為最大 92354.doc -57- 1298978 值，vsS作為最小值而轉換。 於粗糙端子控制電路47，對於已A/D轉換之VCF值，將 VDD/2作為中心，VDD側作為” + ”、VSS側作為之值而處 理。作為"H"、’’L”、"Hi-Ζ，，等3值之PWM波形而輸出。 於圖75表示由粗糙端子控制電路47所輸出之PWM波形。 PWM波形之1週期長度為p。在此，如前述動作，VCF>VDD/2 之情況，提高VCR，VCF<VDD/2時，降低VCR，使VCF成 為VDD/2而進行控制。 因此，於圖乃，VCF=+q時，輸出其長度分”H”，剩餘之 p-q之區間為。 VCF=-r時，輸出其長度分”L”，剩餘之ρ_Γ之區間為，，Hi-Z”。 如此，於PWM波形’輸出按照vcf從VDD/2之偏差幅度 q、r之大小之’Ή” · ’’L”。故，q、a值越大，輸出之” H" · "L”之長度變長，越小則變麵。 此PWM波形藉由VCR側低通濾波器48而成為VCR，輸入 於16相2端子VCO10之粗糙倒控制端子。 粗糙側控制係相對於控制電壓變化之頻率變化大，因此 必須使此VCR侧低通濾波器48之時間常數足夠大，以缓和 電壓變動。 藉由以上構成，對於參考時鐘脈衝，藉由進行精密端子、 粗糙端子之2端子VCO之控制，可實現上述無缝式且寬頻帶 之CNR(C/N比）優異之PLL。 8.顫動儀 顫動儀7係產生由各RF信號之邊緣及假想通道時鐘脈衝 92354.doc -58、 1298978 為止之相位誤差所乘算之誤差量，將設定之週期間積分， 其值作為顫動值而輸出。進行乘算之週期係以RF信號之8 * 幀週期進行。 m 將相位控制/資料擷取電路5所產生之相位誤差，與上述 圖23或圖24對應而表示於圖76。 相位控制在以圖23所說明之ιΤ/16模式時為11716，圖24 所就明之1Τ/32模式時，以1T/32之精度產生相位誤差量。 乘异之誤差量為假想通道時鐘脈衝之理想點之個案Α及 _ 個案P或個案P’為〇，數值係越遠離其，變得越大。 在此’與以往之顫動儀比較。於圖76表示本例及以往例 之相位誤差之轉換表，而於圖77表示本例及以往例之相位 誤差之線性特性。 由圖76、圖77可知，以往之顫動儀係以1T/8之精度檢測 相位誤差，因此比本例之數位式pLL之相位誤差之精度粗 略。並且，以往例之相位誤差與乘算之誤差量之相關較弱。 此係由於在以往問題點所述一般，高頻時鐘脈衝為高頻率 _ 所致。相對於此，本例之精度變高，而且相位誤差越大， 乘异之誤差量越大，其相關變強。 由於此等相異點，顫動儀之特性亦不同。以市售顫動儀 之值為杈軸，以往及本例之顫動儀之值為縱軸而表示於圖 78。相對於以往之顫動儀在5%以下無法計測，本次開發之· 顫動儀在所有區域均可獲得漂亮的相關。 如此’藉由顫動儀使用相位控制/資料擷取電路5所產生 之鬲精度相位誤差量，可於LSI内部具有高性能顫動儀機 92354.doc -59- 1298978 ，於本實施型態之數位式PLL系統，首 9.實施型態之效果 由以上說明可知 先藉由使用16相2端子VC01 η，絡&本， 简卞νιυιο，雖為數位式ριχ，卻得以與 類比式PLL相同之低動作頻率，斟 初丨^貝手對應例如·· DVD之16倍速 為止之南速再生。並且，相勒j彡 序目孕乂以彺’犯以尚精度判定RF信 又由於可P牛低動作頻率，因此亦可實現⑶之壽命、良 率之提昇。 又’藉由以數位式PLL構成，可實現不依存於溫度變化 或電源電壓之系統。 又，由於具有寬廣的捕捉範圍、鎖定範圍，因此可縮短 存取時間。 又，可將不對稱偏差作為數位資料補正，可強化對於例 如：一般流通之不對稱偏差光碟（粗劣光碟）之再生能力。 又，將格式違反之行程資料補正成正確之行程資料，可 強化粗劣光碟之再生能力。並且，可監視所有補正内容， 從而可容易解析粗劣光碟之誤差傾向。 又，藉由正確補正Sync模式，除了以往之Sync保護，並 可進一步強化保護機能。 又，藉由採用相位控制之環路增益、無效帶、袼式違反 之行程資料之相位控制開啟/關閉機能，亦能再生以往無法 再生之粗劣光碟。 又’藉由將vco之控制端子區分成粗糙側、精密側2側， 92354.doc -60- 1298978 可不斷縮小加載於控制電壓之雜訊的影響，同時無縫式 地，並且對於RF信號之時間軸向之晃動提高追隨性。 Λ 又’設定nTap模式，可於CNR優異之區域再生，以及在 r 16相2¼子VCO10之時鐘脈衝產生相位差時，仍可縮小相位 偏差之影響。 又，將RF信號之各邊緣產生之相位誤差值乘算，能以高 精度計測顫動值。 又於任何再生速度，均可正嫁計測顫動值，可達成按 修 照再生速度之RF信號之波形整型。 又，藉由將顫動儀内建於LSI，可不使用市售之測定器而 什測RF信號之顫動，。例如：可於製造之最終工序之產品檢 查專利用。 [發明效果] 、如同由以上說明所理解，本發明不以高頻時鐘脈衝計測2 進化再生信號，採用]^相時鐘脈衝（例如· 16相時鐘脈衝）產 生脈衝長資料。而且，藉由假想通道時鐘脈衝計數脈衝長 _ 資，，以擷取行程資料，並且使用2端子控制之_vc〇。、 猎此，不需要高頻時鐘脈衝，具有可壓低動作頻率之效 果。而且因此可容易對應例如：DVD16倍速等之高速再生。 又’例如.關於光碟由低倍速再生至高倍速再生，亦可無 縫式地追隨。特別是藉由將VC〇控制區分成祕側及精密側* 之兩個’可不斷縮小加載於控制㈣之雜訊的影響，同時無 縫式地:並且對於好信號之時間軸向之晃動提高追隨性。.、、、、 又’藉由N相時鐘脈衝，可進行（1/N)精度之脈衝長計測， 92354.doc -61 - 1298978 因此亦具有能以更高精度測定再生信號之脈衝長之效果。 ，二相較於以往之數位式PLL ’可降低動作頻率， 提昇實現本發明之LSI之壽命或良率。 又，藉由進一步具備頻率補正手段或不對稱補正手段， 可更進-步提昇再生能力。對於產生再生信號之頻率鱼 vC〇«頻率之偏差時，㈣頻率補正手段，而關於不對 稱偏差’㈣不對稱補正手段，可分別在數位資料上進行 補正，可強化對於頻率偏差之發生’或不對稱偏差光碟之 再生能力。 又’藉由進-步具備㈣資料補正手@，可將格式違反 之行程資料補正成正確之行程資料，此亦可提昇行程資料 擷取性能，又可強化例如：粗劣光碟之再生能力。並且藉 由正碟補正作為Syne模式之行程資料，可強化8㈣保護機 能。 又，於顫動計測手段，將再生信號之各邊緣所產生之相 位誤差值乘算，得以高精度計測顫動值。而且，於任何再 生速度，均可正確計測顫動值，亦可達成按照再生速度之 再生信號之波形整型。 又，藉由將顫動計測手段内建於LSI，可不使用市售之測 定器而計測再生信號之顫動，因此適於在例如：製造線之 最終工序的檢查等。 【圖式簡單說明】 圖1係本發明之實施型態之數位式PLL系統之區塊圖。 圖2為實施型態之脈衝長計測電路2之區塊圖。 92354.doc • 62 - 1298978 圖3(a)〜(j)為實施型態之行程資料產生處理之說明圖。 圖4為實施型態之ι6相時鐘脈衝之波形圖。 圖5為實施型態之16相暫存電路之區塊圖。 圖6(a)〜(d)為貫施型態之雜訊時之邊緣檢測之說明圖。 圖7為實施型態之2端子控制vc〇之特性說明圖。 圖8(a)、（b)為實施型態之脈衝長計測之說明圖。 圖9(a)、（b)為實施型態之脈衝長計測之說明圖。 圖10(a)、（b)為實施型態之16相時鐘脈衝之相位差之說明 圖。 圖、（b)為實施型態之16相時鐘脈衝之相位差之說明 圖。 圖12(a)〜(c)為實施型態之RF信號與vc〇頻率之頻率偏差 之說明圖。 圖13(a)〜(c)為實施型態之RF信號與vc〇頻率之頻率偏差 之際之脈衝長資料之說明圖。 圖14(a)、（b)為頻率偏差對於脈衝長之影響之說明圖。 圖15為缺陷所造成之不對稱偏差之說明圖。 圖16為不對稱偏差對於RF信號之2進化之影響之說明圖。 圖17為實施型態之不對稱偏差檢測運算法之說明圖。 圖18為伴隨時間經過之不對稱偏差之變化之說明圖。 圖19(a)〜信號與以往之通道時鐘脈衝之說明圖。 圖20(a)、（b)為以往之數位式Pll之通道時鐘脈衝產生之 說明圖。 圖2 Ua)、（b)為實施型態之假想通道時鐘脈衝之說明圖。 92354.doc 1298978 圖22(a)〜(e)為實施型態之假想通道時鐘脈衝之上昇位置 之說明圖。 圖23 (a)〜(c)為實施型態之脈衝長資料及假想通道時鐘脈 衝之相位關係之說明圖。 圖24(a)〜(c)為實施型態之脈衝長資料及假想通道時鐘脈 衝之相位關係之說明圖。 圖25(a)〜(d)為實施型態之脈衝長資料及假想通道時鐘脈 衝之相位為理想狀態之說明圖。 圖26(a)〜(c)為實施型態之RF信號、行程資料及相位誤差 之說明圖。 圖27為實施型態之RLL電路之處理構成之區塊圖。 圖28為行程資料之單獨誤差之例之說明圖。 圖29為行程資料之2連續誤差之例之說明圖。 圖3 0為行程資料之3連續誤差之例之說明圖。 圖3 1為行程資料之4連續誤差以上之誤差之例之說明圖。 圖32為行程資料之12T誤差之例之說明圖。 圖33為行程資料之Sync誤差之例之說明圖。 圖34為實施型態之0T單獨誤差之補正之說明圖。 圖35為實施型態之0Τ單獨誤差之補正例之說明圖。 圖36為實施型態之0Τ單獨誤差之補正例之說明圖。 圖37為實施型態之0Τ單獨誤差之補正例之說明圖。 圖38為實施型態之丨丁單獨誤差之補正例之說明圖。 圖39為實施型態之丨丁單獨誤差之補正例之說明圖。 圖40為實施型態之丨丁單獨誤差之補正例之說明圖。 92354.doc -64- 1298978 圖41為實施型態之丨丁單獨誤差之補正例之說明圖。 圖42為實施型態之2T單獨誤差之補正之說明圖。 圖43為實施型態之2Τ單獨誤差之補正例之說明圖。 圖44為實施型態之2連續誤差之補正之說明圖。 圖45為貝方也型恝之2連續誤差之補正例之說明圖。 圖46為實施型態之2連續誤差之補正例之說明圖。 圖47為實施型態之2連續誤差之補正例之說明圖。 圖48為實施型態之3連續誤差之補正之說明圖。 圖49為實施型悲之3連續誤差之補正例之說明圖。 圖50為實施型態之3連續誤差之補正之說明圖。 圖51為實施型態之3連續誤差之補正例之說明圖。 圖52為實施型態之3連續誤差之補正之說明圖。 圖53為實施型態之3連續誤差之補正例之說明圖。 圖54為實施型態之3連續誤差之補正例之說明圖。 圖55為實施型態之4連續以上之誤差之補正之說明圖。 圖56為貫施型態之4連續以上之誤差之補正例之說明圖。 圖57為貫施型態之12Τ誤差之補正之說明圖。 圖5 8為貫施型態之12Τ誤差之補正例之說明圖。 圖59(a)、（b)為Sync模式之說明圖。 圖60為實施型態之Sync誤差之補正例之說明圖。 圖61為貫施型態之Sync誤差之補正例之說明圖。 圖62為實施型態之Sync誤差之補正例之說明圖。 圖63為實施型態之Sync誤差之補正例之說明圖。 圖64為實施型態之Sync誤差之補正例之說明圖。 92354.doc -65- 1298978 圖65為實施型態之Sync誤差之補正例之說明圖。 圖66為實施型態之Sync誤差之補正例之說明圖。 圖67為實施型態之Sync誤差之補正例之說明圖。 圖68為貫施型態之Sync誤差之補正例之說明圖。 圖69為實施型態之Sync誤差之補正例之說明圖。 圖70為實施型態之16相2端子VCO10之特性之說明圖。 圖71為實施型態之16相2端子vc〇i〇之控制方法之說明 圖。 圖72為實施型態之2端子vc〇控制電路之區塊圖。 圖73為一般之PLL電路構成之區塊圖。 圖74為實施型態之相位比較輸入及充電泵輸出之波形 圖。 圖75為實施型態之粗糙端子控制電路之輸出之波形圖。 圖76為實施型態及以往之顫動儀之相位誤差轉換之說明 圖。 圖7 7為貫施型態及以往之顫動儀之相位誤差之線性之說 明圖。 圖78為實施型態及以往之顫動儀之計測值之說明圖。 圖79為以往之數位式pll系統之區塊圖。 圖80為藉由類比電路之不對稱補正之電路圖。 圖81為1端子控制VCO之頻率特性之說明圖。 圖82為採用4個1端子VCO之情況之說明圖。 圖83為實際之VCO之頻率特性之說明圖。 圖84為頻率偏差對於脈衝長之影響之說明圖。 92354.doc •66- 1298978 圖85為不對稱偏差對於RF信號之2進化之影響之說明圖。 【主要元件符號說明】 1 不對稱補正電路 2 脈衝長計測電路 3 頻率控制電路 4 數位式不對稱補正電路 5 相位控制/資料擷取電路 6 RLL電路 7 顫動儀 8 主PLL控制電路 9 2端子VCO控制電路
10 16相2端子VCO 92354.doc -67-

Claims (1)

  1. I29gH358财利申請案 中文申請專利範圍替換本(96年1月） 十、申請專利範圍： 種數位式PLL裝置，其特徵在於具備： 時鐘脈衝產生手段，其係根據2進化再生信號及行程資 料之頻率產生參考時鐘脈衝，採㈣參考時鐘脈衝 相時鐘脈衝者； 脈衝長計測手段，其係採用上述N相時鐘脈衝計測上述 2進化再生信號之脈衝長，輸出脈衝長資料者； 行程資料擁取手段，其係以假想通道時鐘脈衝計數上 述脈衝長資料，以便擷取行程資料者； 頻率補正手段，其係制上述再生信號及上述n相時鐘 脈衝之頻率偏差，由該辨別結果，將上述脈衝長計測手 段所輸出之脈衝長資料於頻率方向補正者；及 不對稱補正手段，其係由上述脈衝長計測手段所輸出 之脈衝長資料與資料格式所規定之脈衝長範圍之關係， 辨別2進化之際之不對稱偏差’將上述脈衝長資料朝解除 不對稱偏差之方向補正者；且 ^上述脈衝長計測手段係藉由上述設為N相之各時鐘脈 =將上述2進化再生信號取樣，根據其取樣之資料之乘 算值，產生上述脈衝長資料。 2.如請求項！之數位式PLL裝置，其十上述時鐘脈衝產生手 VCO控制電路，其係根據上述參考時鐘脈衝，產生粗 糙側控制電壓及精密側控制電壓者；及 2端子VCO ’其係根據上述粗糖側控制電魔及精密側控 92354-960109.doc 1298978 1 :¾1 fib 正替換頁 制電壓，產生上述N相時鐘脈衝者。 3·如請求項1之數位式PLL裝置，其中上述行程資料擷取手 段具有補正上述假想通道時鐘脈衝對於上述2進化再生 化號之邊緣之相位差之機能，同時輸出表示上述相位差 之相位誤差之機能。 4·如請求項！之數位式PLL裝置，丨中進一步具備行程資料 補正手段，其係由上述行程資料擷取手段所輸出之行程 資料與資料袼式所規定之行程之關係，辨別行程誤差， 並補正上述行程資料，以解除此行程誤差者。 5.如請求項3之數位式PLL裝置，其—進_步具備㈣計測 :段，其係根據從上述行程資料擷取手段所輸出之相位 誤差，計測輸入信號之顫動者。 92354-960109.doc
TW093117358A 2003-06-24 2004-06-16 Digital PLL device TW200513037A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003179410A JP3972868B2 (ja) 2003-06-24 2003-06-24 デジタルｐｌｌ装置

Publications (2)

Publication Number Publication Date
TW200513037A TW200513037A (en) 2005-04-01
TWI298978B true TWI298978B (zh) 2008-07-11

Family

ID=33535065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093117358A TW200513037A (en) 2003-06-24 2004-06-16 Digital PLL device

Country Status (5)

Country Link
US (1) US7342986B2 (zh)
JP (1) JP3972868B2 (zh)
KR (1) KR101079758B1 (zh)
CN (1) CN100364232C (zh)
TW (1) TW200513037A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960271B2 (ja) 2003-07-02 2007-08-15 ソニー株式会社 位相誤差判定方法、デジタルｐｌｌ装置
JP2006236404A (ja) 2005-02-22 2006-09-07 Nec Electronics Corp 光ディスク再生装置及び光ディスク再生方法
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
JP3838654B1 (ja) * 2005-06-17 2006-10-25 アンリツ株式会社 タイムインターバル測定装置およびジッタ測定装置
KR100712520B1 (ko) * 2005-07-27 2007-04-30 삼성전자주식회사 다중위상클럭을 이용하여 트래킹에러 신호를 검출하는 장치및 방법
US7873130B2 (en) * 2005-08-10 2011-01-18 Ludwig Lester F Frequency comparator utilizing enveloping-event detection via symbolic dynamics of fixed or modulated waveforms
WO2007090164A2 (en) * 2006-01-31 2007-08-09 D2Audio Corporation Systems and methods for pulse width modulating asymmetric signal levels
JP2009099169A (ja) 2007-10-15 2009-05-07 Rohm Co Ltd ジッタ計測器及びこれを用いた光ディスク装置
JP4539747B2 (ja) 2008-03-31 2010-09-08 ソニー株式会社 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置
US8098193B2 (en) * 2009-11-05 2012-01-17 Honeywell International Inc. Digitally controlled UWB millimeter wave radar
US9123404B2 (en) * 2012-01-10 2015-09-01 Texas Instruments Incorporated Self clocking for data extraction
US10224936B1 (en) * 2018-01-30 2019-03-05 Realtek Semiconductor Corp. Self-calibrating frequency quadrupler circuit and method thereof
CN110471273B (zh) * 2019-09-17 2020-09-08 北京大学 一种用于自动化闭环控制系统的跟踪锁定方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3888565T2 (de) * 1987-04-28 1994-10-20 Sharp Kk Aufzeichnungs- und Wiedergabegerät.
US5311178A (en) * 1992-08-14 1994-05-10 Silicon Systems, Inc. Method for processing sample values in an RLL channel
US5666341A (en) * 1995-09-18 1997-09-09 Matsushita Electric Industrial Co., Ltd. Data detection apparatus
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
JP3564858B2 (ja) 1996-03-05 2004-09-15 ソニー株式会社 デジタルｐｌｌ回路
US6005425A (en) * 1998-02-04 1999-12-21 Via-Cyrix Inc. PLL using pulse width detection for frequency and phase error correction
JP3900679B2 (ja) 1998-05-25 2007-04-04 ソニー株式会社 デジタルｐｌｌ回路
US6424192B1 (en) * 1998-07-24 2002-07-23 Gct Semiconductor, Inc. Phase lock loop (PLL) apparatus and method
JP3555608B2 (ja) * 2001-11-30 2004-08-18 日本電気株式会社 フェイズロックドループ回路及びクロック再生回路

Also Published As

Publication number Publication date
KR101079758B1 (ko) 2011-11-04
JP3972868B2 (ja) 2007-09-05
CN100364232C (zh) 2008-01-23
JP2005018843A (ja) 2005-01-20
CN1578151A (zh) 2005-02-09
KR20050001365A (ko) 2005-01-06
TW200513037A (en) 2005-04-01
US20040264623A1 (en) 2004-12-30
US7342986B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
TWI298978B (zh)
US7469367B2 (en) Phase error determination method and digital phase-locked loop system
US7433286B2 (en) Jitter detection apparatus
US6304538B1 (en) Information reproducing apparatus for reproducing digital information on record medium
JPWO2007037272A1 (ja) クロック信号生成装置
JPH09139025A (ja) 位相検出器及びこれを用いた磁気ディスク装置
KR100708110B1 (ko) 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치
US6781938B2 (en) Expected value generation unit and a data reproduction apparatus
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
US7266062B2 (en) Noise removal using 180-degree or 360-degree phase shifting circuit
JP4237111B2 (ja) クロック信号生成回路、及びそれを用いた光ディスク装置
EP0700045A2 (en) Reference clock generation circuit
JP4794260B2 (ja) ディスク再生装置
JP2004253056A (ja) デコード装置
JP2940406B2 (ja) 位相比較回路及びｐｌｌ回路
JPH04109732A (ja) データストローブ回路
JPH1153775A (ja) 光記録媒体の評価方法
JPH08124303A (ja) ビットレート検出回路
Kim et al. An advanced asymmetry compensation technique for high speed optical drive systems
JP2000163889A (ja) クロック再生装置
JPH09259544A (ja) 光ディスク装置
JP2000331354A (ja) トラッキング誤差信号検出装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees