JP4539747B2 - レーザ駆動回路およびその記録補償方法、並びに光ディスク装置 - Google Patents

レーザ駆動回路およびその記録補償方法、並びに光ディスク装置 Download PDF

Info

Publication number
JP4539747B2
JP4539747B2 JP2008092815A JP2008092815A JP4539747B2 JP 4539747 B2 JP4539747 B2 JP 4539747B2 JP 2008092815 A JP2008092815 A JP 2008092815A JP 2008092815 A JP2008092815 A JP 2008092815A JP 4539747 B2 JP4539747 B2 JP 4539747B2
Authority
JP
Japan
Prior art keywords
clock
circuit
phase
data
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008092815A
Other languages
English (en)
Other versions
JP2009245551A (ja
Inventor
努 栗原
勝則 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008092815A priority Critical patent/JP4539747B2/ja
Priority to TW098104752A priority patent/TWI404059B/zh
Priority to US12/403,692 priority patent/US8014242B2/en
Priority to CN2009101303231A priority patent/CN101552011B/zh
Publication of JP2009245551A publication Critical patent/JP2009245551A/ja
Application granted granted Critical
Publication of JP4539747B2 publication Critical patent/JP4539747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/006—Overwriting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Optical Head (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

本発明は、記録補償回路を備えたレーザ駆動回路および光ディスクに記録を行う光ディスク装置に関するものである。
図１（Ａ）〜（Ｄ）は、一般的な光ディスク記録方式を説明するための図である。
図１（Ａ）は記録クロックＷＣＫを、図１（Ｂ）は記録データＷＤＴを、図１（Ｃ）はディスク上の記録マークＷＭＫを、図１（Ｄ）はレーザ発光波形を示している。
ほとんどの光ディスク媒体において、光パワーの強弱変化によってディスク上にマーク・スペースを形成するいわゆる光強度変調方式によって記録が行われる。
エラーの少ない記録を行うためには、光パワーの強弱変化は、記録データそのものではなく、たとえば図１(Ｄ)に示したように、櫛形に分割したような波形が用いられる。
各エッジのタイミングはチャネルクロック間隔（Ｔｗ）よりも小さい単位で調整する必要がある。たとえば、Ｔｗ／４０、あるいは、Ｔｗ／３２、あるいはＴｗ／１６等を例示できる。
このような発光パタンの工夫を記録補償とよび、記録データに応じた各エッジのタイミングを生成するのが、記録補償回路である。
図２（Ａ），（Ｂ）は、記録補償回路を有する光ディスク装置のレーザ駆動系の構成例を示す図である。
光ディスク装置のレーザ駆動系１は、半導体レーザや光学部品を搭載した光ヘッド２と、制御回路を搭載したドライブ基板３に分かれている。
光ヘッド２はディスク半径に応じて可動するため、光ヘッド２とドライブ基板３の両者はフレキシブル基板４などで接続されている。
従来、記録補償回路５は、図２（Ａ）に示すように、ドライブ基板３に搭載されていた。
ドライブ基板３から光ヘッド２に搭載したレーザ駆動回路（ＩＣ）６に発光タイミングとレーザパワー指示電圧が送られて、レーザ駆動ＩＣ６が駆動電流を生成することによりレーザＬＤを発光させていた。
記録補償回路５から送られる発光タイミング信号はチャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴って、この発光タイミング信号を、フレキシブル基板４上を正確に伝送することが困難になってきた。
この問題を克服するため、図２（Ｂ）に示すように、記録補償回路５をレーザ駆動ＩＣ６Ａに内蔵する構成が用いられるようになってきている。
この構成では、フレキシブル基板４を伝送するのは記録クロックＷＣＫと記録データＷＤＴとなり、いずれもチャネルクロック単位の信号であることからフレキシブル基板４での伝送特性の影響を受けにくくできる。
特許第３９３１１３３号
ところが、図２（Ｂ）に示すような、記録補償回路５をレーザ駆動ＩＣ６Ａに搭載した構成においても、記録クロックＷＣＫと記録データＷＤＴはともにチャネルクロック単位の信号であるが、回路特性や伝送特性のバラツキ・変動により位相差を生じてしてしまう。
この位相差が大きくなると、正しく記録データを取り込めなくなることから、記録データの記録クロック間の位相差を補正する機能が求められていた。
この位相差を補正する技術（「光ディスク装置および位相調整方法」）が、たとえば上記した特許文献１に開示されている。
この特許文献１に開示された技術では、チャネルクロックより高速なクロックで動作するカウンタなどを用いて記録データＷＤＴと記録クロックＷＣＫの位相差を検出して、記録データＷＤＴないしは記録クロックＷＣＫに対する遅延量を調整することにより、両者の位相差を補正している。
しかし、この方式では、チャネルクロックよりも高速で動作するカウンタや遅延回路などが必要であり、構成の複雑化を招くという不利益がある。
本発明は、構成の複雑化を招くことなく、記録データと記録クロックの間に位相差があっても誤りなく記録データを取り込むことができるレーザ駆動回路および光ディスク装置を提供することにある。
本発明の第１の観点のレーザ駆動回路は、入力された記録データと記録クロックからレーザの発光タイミングを生成する記録補償回路を有し、上記記録補償回路は、入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する位相同期回路と、上記位相同期回路から出力された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別するスキュー判別回路と、上記位相同期回路から出力された位相の異なる複数のクロックのうち、上記スキュー判別回路の結果に応じて選択した位相のクロックを用いてデータをラッチするデータ取込回路と、を有し、上記スキュー判別回路は、取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成して上記データ取込回路に出力するクロック選択タイミング調整回路を含み、上記データ取込回路は、上記クロック選択タイミング調整回路から供給されるクロック選択タイミング調整信号により、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択し、選択したクロックを用いて入力される記録データの取込を行う。
好適には、上記位相同期回路は、生成した位相の異なる複数のクロックからスキュー判定用の複数のクロックおよび当該スキュー判定用クロックとは別のタイミング調整用の複数のクロックを出力し、上記スキュー判別回路は、上記スキュー判定用の複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別し、上記クロック選択タイミング調整回路は、データ取り込み位相判別結果に応じた信号を上記タイミング調整用の複数のクロックでラッチして、上記取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成し、上記データ取込回路は、上記クロック選択タイミング調整信号に応じて上記タイミング調整用の複数のクロックから入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択する。
好適には、上記データ取込回路は、上記クロック選択タイミング調整信号に応じて選択した、入力された記録データの位相に対して、タイミング余裕のあるクロックを用いて記録データの取り込みを行った後、入力された記録クロックに同期したタイミングで再度ラッチする。
好適には、上記スキュー判別回路は、スキューが±1/2Tを超過した場合には、±1/2Tを超過する直前のデータ取込位相を保持する。
本発明の第２の観点は、入力された記録データと記録クロックからレーザの発光タイミングを生成するレーザ駆動回路の記録補償方法であって、入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する生成ステップと、上記生成された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値から最適なデータ取込位相を判別する判別ステップと、上記判別結果に応じた位相のクロックを用いてデータをラッチするデータ取込ステップと、を有し、データ取込ステップにおいて、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択して記録データの取込を行う。
本発明の第３の観点は、光ディスク媒体にレーザによりデータの記録を行う光ディスク装置であって、入力された記録データと記録クロックからレーザの発光タイミングを生成する記録補償回路を含むレーザ駆動回路を有し、上記記録補償回路は、入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する位相同期回路と、上記位相同期回路から出力された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値から最適なデータ取込位相を判別するスキュー判別回路と、上記スキュー判別回路の結果に応じた位相のクロックを用いてデータをラッチするデータ取込回路と、を有し、上記データ取込回路は、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択して記録データの取込を行う。
本発明によれば、位相同期回路において、入力された記録クロックに同期した位相の異なる複数のクロックが生成され、スキュー判別回路およびデータ取込回路に供給される。
スキュー判別回路においては、位相同期回路から出力された位相の異なる複数のクロックが入力された記録データでラッチされる。そして、スキュー判別回路において、ラッチデータの値から最適なデータ取込位相が判別される。
そして、データ取込回路において、スキュー判別回路の結果に応じた位相のクロックを用いてデータがラッチされるが、このとき、データ取込回路は、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択して記録データの取込が行われる。
本発明によれば、構成の複雑化を招くことなく、記録データと記録クロックの間に位相差があっても誤りなく記録データを取り込むことができる。
以下、本発明の実施形態を図面に関連付けて説明する。
図３は、本発明の実施形態に係る光ディスク装置の要部構成を模式的に示す図である。
図３においては、光ディスク装置のレーザ駆動系を中心に示しており、光学系、サーボ系等は省略して示している。
光ディスク装置１０は、半導体レーザＬＤや光学部品ＯＰＴ、レーザ駆動回路（ＩＣ）２１を搭載した光ヘッド２０と、レーザパワー制御回路３１を搭載したドライブ基板３０とを有する。
光ヘッド２０は、光ディスク媒体の半径に応じて可動するため、光ヘッド２０とドライブ基板３０の両者はフレキシブル基板５０などで接続されている。
ドライブ基板３０から光ヘッド２０に搭載したレーザ駆動回路２１にレーザパワー指示電圧、並びに、発光タイミングではなく記録クロックＷＣＫと記録データＷＤＴが送られて、レーザ駆動ＩＣ２１が駆動電流を生成することによりレーザＬＤを発光させ、光ディスク媒体にデータを記録する。
記録補償回路１００は、レーザ駆動ＩＣ２１に内蔵されている。
レーザ駆動ＩＣ２１に内蔵される記録補償回路１００は、チャネルクロックよりも高速で動作するカウンタや遅延回路などが不要であり、構成の複雑化を招くことなく、記録データと記録クロックの間に位相差があっても誤りなく記録データを取り込むことができ、最大±１T未満の位相差を許容することができ、動作中のこの範囲内の位相変動があってもレーザ発光位相は変化せず、データエラーの発生を抑止できるように構成されている。
以下、レーザ駆動ＩＣ２１に内蔵される記録補償回路１００の具体的な構成および機能について詳細に説明する。
図４は、本発明の実施形態に係るレーザ駆動回路における記録補償回路の構成例を示す図である。
記録補償回路１００は、図４に示すように、ＰＬＬ回路（位相同期回路）１１０、データ取込部１２０、データ判別回路１３０、発光タイミングデータＲＡＭ１４０、およびタイミング発生回路１５０を有している。
ＰＬＬ回路１１０は、記録クロックＷＣＫに同期した位相の異なる複数のクロックＣＫ０〜ＣＫｎを生成し、データ取込部１２０、データ判別回路１３０、およびタイミング発生回路１５０に供給する。
ＰＬＬ回路１１０は、記録クロックＷＣＫとクロックＣＫ０の位相比較を行う位相比較器１１１、および記録クロックＷＣＫに位相同期した位相の異なる複数のクロックＣＫ０〜ＣＫｎを生成する電圧制御発振器（ＶＣＯ）１１２を含んで構成される。
なお、図４におけるＰＬＬ回路１１０は、チャージポンプ等は省略されている。
データ取込部１２０は、ＰＬＬ回路１１０から出力された位相の異なる複数のクロックＣＫ０〜ＣＫｎを入力された記録データＷＤＴでラッチし、このラッチデータの値から最適なデータ取込位相を判別するスキュー判別回路と、スキュー判別回路の結果に応じた位相のクロックを用いてデータをラッチするデータ取込回路と、を有し、データ取込回路は、入力された記録データＷＤＴの位相に対して、タイミング余裕のある位相のクロックを選択して記録データの取込を行う。
データ取込部１２０のデータスキュー判別回路およびデータ取込回路ついては後で詳述する。
データ判別回路１３０は、ＰＬＬ回路１１０によるクロックＣＫ０に同期してデータ取込部１２０のデータ取込回路で取り込まれた記録データのマーク長およびスペース長を判断し、その結果を発光タイミングデータＲＡＭ１４０に出力する。
発光タイミングデータＲＡＭ１４０には、各マーク長・スペース長に応じた発光タイミング情報が格納されており、データ判別回路１３０から送られるマーク長・スペース長情報に従って、発光タイミング情報をタイミング発生回路１５０に出力する。
タイミング発生回路１５０には、ＰＬＬ回路１１０から位相の異なる複数のクロックＣＫ０〜ＣＫｎが供給されており、タイミング発生回路１５０は、発光タイミングデータＲＡＭ１４０からの情報に従って必要なタイミングを選択することにより、発光タイミング信号Ｓ１５０を生成する。
次に、図４のデータ取込部１２０の具体的な構成および機能について説明する。
図５は、図４のデータ取込部の具体的な構成例を示す図である。
なお、図５の例では、データ取込み用に、８相のクロックＣＫ０〜ＣＫ７を用いた場合について説明する。
ＰＬＬ回路１１０から、８相のクロックＣＫ０〜ＣＫ７がデータ取込み部１２０に入力され、ここで、クロックＣＫ０が入力された記録クロックＷＣＫと同位相のクロックである。
データ取込部１２０は、スキュー判別回路１２１、およびデータ取込回路１２２を有する。
スキュー判別回路１２１は、ＰＬＬ回路１１０から出力された位相の異なる複数のクロック、この例ではクロックＣＫ０，ＣＫ２、ＣＫ４，ＣＫ６を入力された記録データＷＤＴでラッチするフリップフロップＦＦ０，ＦＦ２，ＦＦ４，ＦＦ６と、フリップフロップＦＦ０，ＦＦ２，ＦＦ４，ＦＦ６のラッチデータの値から最適なデータ取込位相を判別するデータ取込位相判別回路１２１１と、ＰＬＬ回路１１０から出力された位相の異なる複数のクロックＣＫ０，ＣＫ２、ＣＫ４，ＣＫ６を入力された記録データでラッチして得られた値が複数回連続した場合に判定する複数回連続判定回路１２１２と、複数回連続判定回路１２１２によるクロック（ＣＬＫ）選択信号＜０＞および＜１＞を受けて取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整回路１２１３と、を有する。
スキュー判別回路１２１は、判別した最適なデータ取込位相から、入力された記録クロックに対する記録データのスキューを判別する機能を備え、スキューが±1/2Tを超過した場合には、±1/2Tを超過する直前のデータ取込位相を保持する。
複数回連続判定回路１２１２は、複数回連続判定を行いＣＬＫ選択信号＜０＞を出力する複数回連続判定部１２１２−０と、複数回連続判定を行いＣＬＫ選択信号＜１＞を出力する複数回連続判定部１２１２−１と、を含んで構成されている。
なお、複数回連続判定回路１２１２は、初回のみは連続判定ではなく、平均をとって判定する。
クロック選択タイミング調整回路１２１３は、ＰＬＬ回路１１０から出力された位相の異なる複数のクロックＣＫ１，ＣＫ５，ＣＫ７に同期して、複数回連続判定回路１２１２から出力されるＣＬＫ選択信号＜０＞または＜１＞をラッチして、クロック（ＣＬＫ）選択タイミング調整信号ＳＬＣ１〜ＳＬＣ４を生成し、データ取込回路１２２に出力するフリップフロップＦＦ１，ＦＦ３，ＦＦ５，ＦＦ７を有する。
フリップフロップＦＦ１は、ＰＬＬ回路１１０から出力されたクロックＣＫ１に同期して、複数回連続判定部１２１２−０から出力されるＣＬＫ選択信号＜０＞をラッチして、ＣＬＫ選択タイミング調整信号ＳＬＣ１を生成し、データ取込回路１２２に出力する。
フリップフロップＦＦ３は、ＰＬＬ回路１１０から出力されたクロックＣＫ５に同期して、複数回連続判定部１２１２−０から出力されるＣＬＫ選択信号＜０＞をラッチして、ＣＬＫ選択タイミング調整信号ＳＬＣ２を生成し、データ取込回路１２２に出力する。
フリップフロップＦＦ５は、ＰＬＬ回路１１０から出力されたクロックＣＫ５に同期して、複数回連続判定部１２１２−１から出力されるＣＬＫ選択信号＜１＞をラッチして、ＣＬＫ選択タイミング調整信号ＳＬＣ３を生成し、データ取込回路１２２に出力する。
フリップフロップＦＦ７は、ＰＬＬ回路１１０から出力されたクロックＣＫ７に同期して、複数回連続判定部１２１２−１から出力されるＣＬＫ選択信号＜１＞をラッチして、ＣＬＫ選択タイミング調整信号ＳＬＣ４を生成し、データ取込回路１２２に出力する。
データ取込回路１２２は、入力された記録データの位相に対して、タイミング余裕のあるクロックを用いて記録データの取り込みを行った後、入力された記録クロックＷＣＫに同期したタイミングのクロックＣＫ０で再度ラッチする機能を有する。
データ取込回路１２２は、第１セレクタ部１２２１、第２セレクタ部１２２２、および４段縦続接続されたラッチとしてのフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３，ＦＦ１４を有する。
第１セレクタ部１２２１は、データスキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３のＣＬＫ選択タイミング調整信号ＳＬＣ１，ＳＬＣ２，ＳＬＣ４に応じて、入力された記録データＷＤＴの位相に対して、タイミング余裕のあるクロックＣＫ１，ＣＫ３，ＣＫ５，ＣＫ７のいずれかを選択し、フリップフロップＦＦ１１に供給する。
第１セレクタ部１２２１は、第１セレクタＳＥＬ１、第２セレクタＳＥＬ２、および第３セレクタＳＥＬ３を有する。
第１セレクタＳＥＬ１は、データスキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３のＣＬＫ選択タイミング調整信号ＳＬＣ１に応じて、クロックＣＫ１およびＣＫ３のうちのいずれかを選択し、第２セレクタＳＥＬ２に供給する。
第３セレクタＳＥＬ３は、データスキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３のＣＬＫ選択タイミング調整信号ＳＬＣ２に応じて、クロックＣＫ５およびＣＫ７のうちのいずれかを選択し、第２セレクタＳＥＬ２に供給する。
第２セレクタＳＥＬ２は、データスキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３のＣＬＫ選択タイミング調整信号ＳＬＣ４に応じて、第１セレクタＳＥＬ１で選択されたクロックＣＫ１またはＣＫ３と、第３セレクタＳＥＬ３で選択されたクロックＣＫ５またはＣＫ７とのいずれかを選択し、フリップフロップＦＦ１１に供給する。
第２セレクタ部１２２２は、データスキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３のＣＬＫ選択タイミング調整信号ＳＬＣ３に応じて、フリップフロップＦＦ１１のラッチデータの位相に対して、タイミング余裕のあるクロックのうちたとえばＣＫ５，ＣＫ７のいずれかを選択し、フリップフロップＦＦ１２に供給する。
フリップフロップＦＦ１１は、第１セレクタ部１２２１で選択された入力された記録データＷＤＴの位相に対して、タイミング余裕のあるクロックＣＫ１，ＣＫ３，ＣＫ５，ＣＫ７のいずれかで記録データＷＤＴをラッチする。
フリップフロップＦＦ１２は、第２セレクタ部１２２２で選択された、フリップフロップＦＦ１１のラッチデータの位相に対して、タイミング余裕のあるクロックＣＫ５，ＣＫ７のいずれかでフリップフロップＦＦ１１のラッチデータをラッチする。
フリップフロップＦＦ１３は、ＰＬＬ回路１１０から出力された位相の異なる複数のクロックＣＫ０〜ＣＫ７のうち、略中間位相となるクロックＣＫ４に同期して、フリップフロップＦＦ１２のラッチデータをラッチする。
フリップフロップＦＦ１４は、入力された記録クロックＷＣＫに同期したタイミングのクロックＣＫ０に同期して、フリップフロップＦＦ１３にラッチされた記録データを再度ラッチし、ラッチデータをデータ判別回路１３０に出力する。
次に、上記構成による動作を、データ取込部１２０の動作を中心に説明する。
入力された記録クロックはＰＬＬ回路に入力されて、記録クロックに同期した位相の異なる複数のクロックが生成される。
このクロックにしたがって内部回路は動作する。
入力された記録データは、本発明のデータ取込みブロックにおいて、ＰＬＬ回路で生成したクロックに同期した信号として取り込まれる。
前述したように、ＰＬＬ回路１１０から、８相のクロックＣＫ０〜ＣＫ７がデータ取込部１２０に入力され、ここで、クロックＣＫ０が入力された記録クロックＷＣＫと同位相のクロックである。
８相のクロックＣＫ０〜ＣＫ７のうち、判定用のクロックＣＫ０、ＣＫ２、ＣＫ４、ＣＫ６がスキュー判定用としてスキュー判別回路１２１に入力される。
また、クロックＣＫ１、ＣＫ５、ＣＫ７がクロック選択信号のタイミング調整用として、スキュー判別回路１２１のＣＬＫ選択タイミング調整回路１２１３に入力され、取り込み用のクロックＣＫ１、ＣＫ３、ＣＫ５、ＣＫ７がデータ取り込み用としてデータ取込回路１２２に入力される。
スキュー判別回路の動作（１）
ここで、スキュー判別回路の最適な位相のクロックの判定動作について図６および図７に関連付けて説明する。
図６は、本実施形態に係るスキュー判別回路のデータ取込位相判別回路における最適な位相のクロックを判定する例を示す図である。
図７は、本実施形態に係るスキュー判別回路の最適な位相のクロックの判定動作の一例を示すタイミングチャートである。
スキュー判別回路１２１においては、入力された判定用のクロックＣＫ０、ＣＫ２、ＣＫ４、ＣＫ６が記録データＷＤＴでフリップフロップＦＦ０，ＦＦ２，ＦＦ４，ＦＦ６にラッチされ、そのラッチデータがデータ取込位相判別回路１２１１に入力される。
データ取込位相判別回路１２１１においては、図６に示す表に従って、ラッチした結果から記録データＷＤＴの取り込みに最適な位相のクロックが判定される、
この例では、判定用クロックＣＫ０が「ハイＨｉ」、クロックＣＫ２が「ローＬｏｗ」、クロックＣＫ４が「ローＬｏｗ」、クロックＣＫ６が「ハイＨｉ」の場合、データ取込位相判別回路１２１１においてクロックＣＫ５が最適な位相の取込クロックとして判定(選択)される。この場合、ＮＲＺＩ位相が＜１＞である。
判定用クロックＣＫ０が「ハイＨｉ」、クロックＣＫ２が「ハイＨｉ」、クロックＣＫ４が「ローＬｏｗ」、クロックＣＫ６が「ローＬｏｗ」の場合、データ取込位相判別回路１２１１においてクロックＣＫ７が最適な位相の取込クロックとして判定(選択)される。この場合、ＮＲＺＩ位相が＜２＞である。
判定用クロックＣＫ０が「ローＬｏｗ」、クロックＣＫ２が「ハイＨｉ」、クロックＣＫ４が「ハイＨｉ」、クロックＣＫ６が「ローＬｏｗ」の場合、データ取込位相判別回路１２１１においてクロックＣＫ１が最適な位相の取込クロックとして判定(選択)される。この場合、ＮＲＺＩ位相が＜３＞である。
判定用クロックＣＫ０が「ローＬｏｗ」、クロックＣＫ２が「ローＬｏｗ」、クロックＣＫ４が「ハイＨｉ」、クロックＣＫ６が「ハイＨｉ」の場合、データ取込位相判別回路１２１１においてクロックＣＫ３が最適な位相の取込クロックとして判定(選択)される。この場合、ＮＲＺＩ位相が＜４＞である。
図７には、図６の論理に従ってデータ取込位相判別回路１２１１においてクロックＣＫ７が選択される場合についてのタイミングチャートが示されている。
なお、データ取込位相判別回路１２１１における最適な位相の判定において、ラッチした結果が複数回連続（たとえば３回連続）することを確認してから判定を下すことにより、最適位相が２つの位相の中庸にある場合においても、頻繁に位相が切り替わるような動作はなくなる。
また、突発的なノイズに対しても誤動作を起こしにくくできる。
スキュー判別回路の動作（２）
次に、スキュー判別回路１２１におけるクロック（ＣＬＫ）選択タイミング調整回路１２１３の動作、並びに、データ取込回路１２２のセレクタＳＬＣのクロック選択範囲等について、図８〜図１２に関連付けて説明する。
図８は、データの中心に対する、データ取込回路における第１セレクタ部のクロック選択範囲を示す図である。図９は、セレクタのクロック選択経路を示す図である。
図１０(Ａ)，(Ｂ)は、クロック選択のタイミングチャートであって、図１０（Ａ）は位相の早いクロックから遅いクロックへの遷移のタイミングチャートであり、図１０(Ｂ)は位相の遅いクロックから早いクロックへの遷移のタイミングチャートである。
図１１は、クロック選択信号のタイミング調整を説明するための図である。
図１２（Ａ），（Ｂ）は、クロック（ＣＬＫ）選択遷移状態のタイミングチャートであって、図１２（Ａ）はＣＬＫ選択信号ラッチ有りの場合のタイミングチャートであり、図１２（Ｂ）はＣＬＫ選択信号ラッチなしの場合のタイミングチャートである。
データ取込回路１２２内にある４つのセレクタＳＥＬ１，ＳＥＬ２，ＳＥＬ３，ＳＥＬ４は、図８に示すように、スキューが -2/8T、0/8T、2/8T を超えるときに、クロックが変更される。
記録データＷＤＴのデータ中心に対して一方側（図８中の右側）においては、ＣＬＫ選択タイミング調整信号ＳＬＣ１によりセレクタＳＥＬ１で取込用クロックＣＫ１またはＣＫ３が選択される。そして、スキューが2/8T を超えるときに、クロックが変更される。
記録データＷＤＴのデータ中心に対して他方側（図８中の左側）においては、ＣＬＫ選択タイミング調整信号ＳＬＣ２によりセレクタＳＥＬ３で取込用クロックＣＫ５またはＣＫ７が選択される。そして、スキューが-2/8T を超えるときに、クロックが変更される。
そして、記録データＷＤＴのデータ中心において、ＣＬＫ選択タイミング調整信号ＳＬＣ４によりセレクタＳＥＬ２で、ＣＬＫ選択タイミング調整信号ＳＬＣ１によりセレクタＳＥＬ１で取込用クロックＣＫ１またはＣＫ３、ＣＬＫ選択タイミング調整信号ＳＬＣ２によりセレクタＳＥＬ３で取込用クロックＣＫ５またはＣＫ７、のうちのいずれかが選択される。そして、スキューが0/8T を超えるときに（データ中心でないときに）、クロックがＣＫ１またはＣＫ３、あるいは、ＣＫ５またはＣＫ７に変更される。
また、図１０（Ａ），（Ｂ）に示すように、動作中のスキュー変動に対応して、最適な位相のクロックを選択し続けるためには、クロック変更時にも、誤り無くデータの取込を行う必要がある。
しかし、取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いＣＬＫの立下りの間でクロックを変更すると、切り替わり前後の最適なクロックとは異なるタイミングで立ち上り（データ取込みエッジ）が生じてしまう。
そこで、本実施形態においては、図１１に示すように、セレクタに入力される、２位相のうち位相の早いクロックで、ＣＬＫ選択信号＜0:1＞をラッチすることにより、早いクロックの立下りから遅いＣＬＫの立下りの間を避けて、クロックを変更することができる。
また、図１２はセレクタＳＥＬ１（１-１）でクロックＣＫ１からクロックＣＫ３に変更する際のタイミングチャートである。
セレクタＳＥＬ１で選択されたクロックはセレクタＳＥＬ２を通過し、取込クロックとなる。
クロックＣＫ１でラッチしたクロック選択信号＜0＞でクロックを変更することにより、クロックＣＫ１または、クロックＣＫ３でデータの取り込みができる。
データ取込動作
次に、データ取込回路１２２における記録データの取り込み動作、並びに、スキュー調整範囲について、図１３〜図１６に関連付けて説明する。
図１３（Ａ）〜（Ｅ）は、データ取り込みのタイミングチャートであって、図１３（Ａ）は記録クロックＷＣＫを、図１３(Ｂ)はスキューが-2/4Tの場合、図１３（Ｃ）はスキューが-1/4Tの場合、図１３（Ｄ）はスキューが1/4Tの場合、図１３(Ｅ)はスキューが2/4Tの場合のタイミングチャートをそれぞれ示している。
図１４（Ａ）〜(Ｃ)は、データ取り込みの失敗例のタイミングチャートであって、図１４(Ａ)は記録クロックＷＣＫを、図１４(Ｂ)はスキューが-2/4Tの場合、図１４（Ｃ）はスキューが-3/4Tの場合のタイミングチャートをそれぞれ示している。
図１５は、スキュー調整範囲の拡大について説明するための図であって、図１５（Ａ）は記録クロックＷＣＫを、図１５（Ｂ）は記録データＷＤＴを、図１５（Ｃ）はＰＬＬによるクロックＣＫ０を、図１５（Ｄ）は取込クロックＣＫ１，ＣＫ３，ＣＫ５，ＣＫ７をそれぞれ示している。
図１６は、データ取込位相判別回路の状態遷移図である。
前述したように、データ取込回路１２２は、フリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３，ＦＦ１４からなる４段のラッチを有している。
データ取込回路１２２の第１セレクタ部１２２１においては、スキュー判別回路１２１の判別およびクロック選択結果にしたがって、取込用クロックＣＫ１，ＣＫ３，ＣＫ５，ＣＫ７からデータ取込用の位相を選択し、１段目のラッチであるフリップフロップＦＦ１１で記録データＷＤＴが取り込まれる。
その後、図１３（Ａ）〜（Ｅ）のタイミングチャートのように、クロックＣＫ５またはＣＫ７で２段目のラッチであるフリップフロップＦＦ１２でラッチし、次いでクロックＣＫ４で３段目のラッチであるフリップフロップＦＦ１３でラッチし、最後にクロックＣＫ０で４段目のラッチであるフリップフロップＦＦ１４でラッチとすることにより記録クロックＷＣＫと同じ位相でデータを取り込むことができる。
この手順でデータを取り込むことにより、動作途中でデータ取り込み位相が変わった場合でもデータ取込み回路からは位相が変わることなく出力される。
スキュー判別回路の動作（３）
このように、データ取込回路１２２において、選択された位相のクロックで記録データＷＤＴをラッチした後に、入力された記録クロックＷＣＫと同じ位相のクロックＣＫ０で再度ラッチするというデータ取込手順により、図１３（Ａ）〜(Ｅ)に示すように、入力された記録クロックに対する記録データのスキューが±1/2Tの範囲において、たとえ動作中に取り込み位相が変化したとしても、データ取込み回路は記録クロックに同期した正しいデータを出力できる。
しかし、このままの構成では、図１４（Ａ）〜（Ｃ）に示すように、スキューが±1/2Tを超えてたとえば-3/4Tに変化すると、データ取込み位相が１クロック分ずれてしまい、正しくデータを取り込むことができない。
そこで、本実施形態においては、図１５（Ａ）〜（Ｄ）に示すような対応を行っている。
スキュー判別回路１２１におけるデータ取込位相判別回路１２１１は、判別した最適なデータ取込位相から、入力された記録クロックＷＣＫに対する記録データＷＤＴのスキューを知ることができる。
そこで、スキューが±1/2Tの状態から超過しようとする場合には、超過する直前のデータ取込位相を保持するように機能する。
こうすることにより、スキューが±1/2Tから超えた場合でもデータ取込位相がずれることなく、ただしくデータを取り込むことができる。
この例のように取込みクロックを４相から選ぶ場合には、最大±7/8Tのスキューまで対応できる。
選択できる取込みクロックを増やしていくことにより、最大±１Ｔ未満の対応範囲を持つことができる。
図１５の例において、基準クロックとデータのスキュー調整範囲を拡大するため、スキューが-2/4T〜2/4T（＜２＞〜＜５＞）の範囲を超えた場合、クロックＣＬＫを保持する（＜１＞，＜６＞）。
上記により、クロックＣＬＫが１周期以上ずれることを防ぎ、いわゆるパイプラインディレイを固定することで、スキュー調整範囲を-7/8T〜7/8T（＜１＞〜＜６＞）に拡大する。
以上説明したデータ取込位相判別回路１２１１の処理は、状態遷移図として、図１６のように記述できる。
クロックＣＫ１(スキュー＝1/4T)とクロックＣＫ３(スキュー＝2/4T)は図６の条件に従って遷移する。
クロックＣＫ７(スキュー＝-1/4T)とクロックＣＫ５(スキュー＝-2/4T)は図６の条件に従って遷移する。
クロックＣＫ１(スキュー＝1/4T)とクロックＣＫ７(スキュー＝-1/4T)は図６の条件に従って遷移する。
クロックＣＫ３(スキュー＝2/4T)とクロックＣＫ７(スキュー＝-1/4T)は遷移できない。
クロックＣＫ１(スキュー＝1/4T)とクロックＣＫ５(スキュー＝-2/4T)は遷移できない。
クロックＣＫ３(スキュー＝2/4T)とクロックＣＫ５(スキュー＝-2/4T)は遷移できない。
データ取込回路１２２で取り込まれた記録データＷＤＴは、続くデータ判別回路１３０において、マーク長およびスペース長が判断される。
発光タイミングデータＲＡＭ１４０には、各マーク長、スペース長に応じた発光タイミング情報が格納されており、データ判別回路１３０から送られるマーク長、スペース長情報に従って、発光タイミング情報をタイミング発生回路１５０に送る。
タイミング発生回路１５０には、ＰＬＬ回路から位相の異なる複数のクロックＣＫ０〜ＣＫｎが入力されており、発光タイミングデータＲＡＭ１４０からの情報に従って必要なタイミングを選択することにより、発光タイミング信号が生成される。
以上説明したように、本実施形態によれば、記録補償回路１００は、入力された上記記録クロックに同期した位相の異なる複数のクロックを生成するＰＬＬ回路（位相同期回路）１１０と、ＰＬＬ回路１１０から出力された位相の異なる複数のクロックを入力された記録データＷＤＴでラッチし、このラッチデータの値から最適なデータ取込位相を判別するスキュー判別回路１２１と、スキュー判別回路１２１の結果に応じた位相のクロックを用いてデータをラッチするデータ取込回路１２２と、を有し、データ取込回路１２２は、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択して記録データの取込を行うことから以下の効果を得ることができる。
ＰＬＬ回路１１０で生成した位相の異なる複数のクロックＣＫ０〜ＣＫｎから最適な位相を選択して入力された記録データＷＤＴをラッチすることができる。その結果、たとえ、記録データと記録クロックの間に位相差があっても、誤りなく記録データを取り込むことができる。
また、スキュー判別回路１２１内の複数回連続判定回路１２１２においては、位相の異なる複数のクロックを記録データＷＤＴでラッチして得られた値を複数回連続することを確認する機能を有することから、誤動作を生じることはない。
また、スキュー判別回路１２１内のクロック選択タイミング調整回路１２１３においては、取込クロックＣＫ１，ＣＫ３，ＣＫ５，ＣＫ７を位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択信号を生成することから、次の効果を得られる。
すなわち、動作中、常にスキューを判定し、さらに、取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更することにより、たとえ動作中にスキューが変化した場合でも、常に最適な位相のクロックが選択され、誤りなくデータを取り込むことができる。
さらに、データ取込回路１２２においては、選択された位相のクロックで記録データＷＤＴをラッチした後に、入力された記録クロックＷＣＫと同じ位相のクロックＣＫ０で再度ラッチする機能を有することから、たとえ動作中に取り込み位相を変化させたとしても、ディスク上の記録されるマークの位相は変化しない。
また、スキュー判別回路１２１においては、記録クロックＷＣＫに対する記録データＷＤＴのスキューが±1/2Tを超過した場合には、±1/2Tを超過する直前のデータ取込位相を保持する機能を有することから、±1/2T以上±１Ｔ未満のスキューに対して誤りなくデータを取り込むことができる。
なお、本発明の実施形態は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
一般的な光ディスク記録方式を説明するための図である。 記録補償回路を有する光ディスク装置のレーザ駆動系の構成例を示す図である。 本発明の実施形態に係る光ディスク装置の要部構成を模式的に示す図である。 本発明の実施形態に係るレーザ駆動回路における記録補償回路の構成例を示す図である。 図４のデータ取込部の具体的な構成例を示す図である。 本実施形態に係るスキュー判別回路のデータ取込位相判別回路における最適な位相のクロックを判定する例を示す図である。 本実施形態に係るスキュー判別回路の最適な位相のクロックの判定動作の一例を示すタイミングチャートである。 データの中心に対する、データ取込回路における第１セレクタ部のクロック選択範囲を示す図である。 セレクタのクロック選択経路を示す図である。 クロック選択のタイミングチャートである。 クロック選択信号のタイミング調整を説明するための図である。 クロック（ＣＬＫ）選択遷移状態のタイミングチャートである。 データ取り込みのタイミングチャートである。 データ取り込みの失敗例のタイミングチャートである。 スキュー調整範囲の拡大について説明するための図である。 データ取込位相判別回路の状態遷移図である。
符号の説明
１０・・・光ディスク装置、２０・・・光ヘッド、２１・・・レーザ駆動回路（ＩＣ）、３０・・・ドライブ基板、４０・・・光ディスク媒体、５０・・・フレキシブル基板、１００・・・記録補償回路、１１０・・・ＰＬＬ回路（位相同期回路）、１２０・・・データ取込部、１２１・・・スキュー判別回路、１２２・・・データ取込回路、１２２１・・・第１セレクタ部、１２２２・・・第２セレクタ部、ＳＥＬ１〜ＳＥＬ４・・・セレクタ、１３０・・・データ判別回路、１４０・・・発光タイミングデータＲＡＭ、１５０・・・タイミング発生回路。

Claims (10)

  1. 入力された記録データと記録クロックからレーザの発光タイミングを生成する記録補償回路を有し、
    上記記録補償回路は、
    入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する位相同期回路と、
    上記位相同期回路から出力された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別するスキュー判別回路と、
    上記位相同期回路から出力された位相の異なる複数のクロックのうち、上記スキュー判別回路の結果に応じて選択した位相のクロックを用いてデータをラッチするデータ取込回路と、を有し、
    上記スキュー判別回路は、
    取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成して上記データ取込回路に出力するクロック選択タイミング調整回路を含み、
    上記データ取込回路は、
    上記クロック選択タイミング調整回路から供給されるクロック選択タイミング調整信号により、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択し、選択したクロックを用いて入力される記録データの取込を行う
    レーザ駆動回路。
  2. 上記データ取込回路は、
    上記クロック選択タイミング調整信号に応じて選択した、入力された記録データの位相に対して、タイミング余裕のあるクロックを用いて記録データの取り込みを行った後、入力された記録クロックに同期したタイミングで再度ラッチする
    請求項１記載のレーザ駆動回路。
  3. 上記スキュー判別回路は、
    スキューが±1/2Tを超過した場合には、±1/2Tを超過する直前のデータ取込位相を保持する
    請求項１または２に記載のレーザ駆動回路。
  4. 上記位相同期回路は、
    生成した位相の異なる複数のクロックからスキュー判定用の複数のクロックおよび当該スキュー判定用クロックとは別のタイミング調整用の複数のクロックを出力し、
    上記スキュー判別回路は、
    上記スキュー判定用の複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別し、
    上記クロック選択タイミング調整回路は、
    データ取り込み位相判別結果に応じた信号を上記タイミング調整用の複数のクロックでラッチして、上記取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成し、
    上記データ取込回路は、
    上記クロック選択タイミング調整信号に応じて上記タイミング調整用の複数のクロックから入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択する
    請求項１から３のいずれか一に記載のレーザ駆動回路。
  5. 入力された記録データと記録クロックからレーザの発光タイミングを生成するレーザ駆動回路の記録補償方法であって、
    入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する生成ステップと、
    上記生成ステップで生成された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別する判別ステップと、
    上記生成ステップで生成された位相の異なる複数のクロックのうち、上記判別ステップの判別結果に応じて選択した位相のクロックを用いてデータをラッチするデータ取込ステップと、を有し、
    上記判別ステップは、
    取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成するクロック選択タイミング調整ステップを含み、
    上記データ取込ステップは、
    上記クロック選択タイミング調整ステップで生成された上記クロック選択タイミング調整信号により、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択し、選択したクロックを用いて入力される記録データの取込を行う記録データ取込ステップを含む
    レーザ駆動回路の記録補償方法。
  6. 上記データ取込回路は、
    入力された記録データの位相に対して、上記クロック選択タイミング調整信号に応じて選択したタイミング余裕のあるクロックを用いて記録データの取り込みを行った後、入力された記録クロックに同期したタイミングで再度ラッチする
    請求項５記載のレーザ駆動回路の記録補償方法。
  7. 光ディスク媒体にレーザによりデータの記録を行う光ディスク装置であって、
    入力された記録データと記録クロックからレーザの発光タイミングを生成する記録補償回路を含むレーザ駆動回路を有し、
    上記記録補償回路は、
    入力された上記記録クロックに同期した位相の異なる複数のクロックを生成する位相同期回路と、
    上記位相同期回路から出力された位相の異なる複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別するスキュー判別回路と、
    上記位相同期回路から出力された位相の異なる複数のクロックのうち、上記スキュー判別回路の結果に応じて選択した位相のクロックを用いてデータをラッチするデータ取込回路と、を有し、
    上記スキュー判別回路は、
    取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成して上記データ取込回路に出力するクロック選択タイミング調整回路を含み、
    上記データ取込回路は、
    上記クロック選択タイミング調整回路から供給されるクロック選択タイミング調整信号により、入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択し、選択したクロックを用いて入力される記録データの取込を行う
    光ディスク装置。
  8. 上記データ取込回路は、
    上記クロック選択タイミング調整信号に応じて選択した、入力された記録データの位相に対して、タイミング余裕のあるクロックを用いて記録データの取り込みを行った後、入力された記録クロックに同期したタイミングで再度ラッチする
    請求項７記載の光ディスク装置。
  9. 上記スキュー判別回路は、
    スキューが±1/2Tを超過した場合には、±1/2Tを超過する直前のデータ取込位相を保持する
    請求項７または８に記載の光ディスク装置。
  10. 上記位相同期回路は、
    生成した位相の異なる複数のクロックからスキュー判定用の複数のクロックおよび当該スキュー判定用クロックとは別のタイミング調整用の複数のクロックを出力し、
    上記スキュー判別回路は、
    上記スキュー判定用の複数のクロックを入力された上記記録データでラッチし、当該ラッチデータの値からあらかじめ設定されたデータ取込位相判別の論理に従って最適なデータ取込位相を判別し、
    上記クロック選択タイミング調整回路は、
    データ取り込み位相判別結果に応じた信号を上記タイミング調整用の複数のクロックでラッチして、上記取込クロックを位相の早いクロックから遅いクロックに変更する際に、早いクロックの立下りから遅いクロックの立下りの間以外のタイミングでクロックを変更するクロック選択タイミング調整信号を生成し、
    上記データ取込回路は、
    上記クロック選択タイミング調整信号に応じて上記タイミング調整用の複数のクロックから入力された記録データの位相に対して、タイミング余裕のある位相のクロックを選択する
    請求項７から９のいずれか一に記載の光ディスク装置。
JP2008092815A 2008-03-31 2008-03-31 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置 Expired - Fee Related JP4539747B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008092815A JP4539747B2 (ja) 2008-03-31 2008-03-31 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置
TW098104752A TWI404059B (zh) 2008-03-31 2009-02-13 雷射驅動電路、其記錄補償方法及光碟裝置
US12/403,692 US8014242B2 (en) 2008-03-31 2009-03-13 Laser driving circuit, its recording compensation method and optical-disk apparatus
CN2009101303231A CN101552011B (zh) 2008-03-31 2009-03-30 激光驱动电路、其记录补偿方法和光盘装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092815A JP4539747B2 (ja) 2008-03-31 2008-03-31 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置

Publications (2)

Publication Number Publication Date
JP2009245551A JP2009245551A (ja) 2009-10-22
JP4539747B2 true JP4539747B2 (ja) 2010-09-08

Family

ID=41117029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092815A Expired - Fee Related JP4539747B2 (ja) 2008-03-31 2008-03-31 レーザ駆動回路およびその記録補償方法、並びに光ディスク装置

Country Status (4)

Country Link
US (1) US8014242B2 (ja)
JP (1) JP4539747B2 (ja)
CN (1) CN101552011B (ja)
TW (1) TWI404059B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727342B2 (en) * 2013-12-20 2017-08-08 Utah State University Error resilient pipeline
US11388690B1 (en) * 2021-01-04 2022-07-12 Qualcomm Incorporated Dynamic timing advance adjustment schemes
CN118535515B (zh) * 2024-06-03 2025-02-14 之江实验室 一种usb通信方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528612B2 (ja) * 1998-02-02 2004-05-17 株式会社日立製作所 光ディスク装置
JP3405191B2 (ja) * 1998-04-28 2003-05-12 ヤマハ株式会社 クロック生成装置及び生成方法
JP3820856B2 (ja) * 2000-08-07 2006-09-13 ヤマハ株式会社 光ディスク記録装置
US20030026182A1 (en) * 2001-08-06 2003-02-06 Fischer Michael C. Method and system for write clock synchronization in a data storage system
TWI234766B (en) * 2001-10-31 2005-06-21 Matsushita Electric Industrial Co Ltd Bi-phase mark reproducing apparatus and optical disc drive device with the same
JP4159338B2 (ja) * 2002-10-18 2008-10-01 日本テキサス・インスツルメンツ株式会社 書き込みパルス生成回路
CN1527302A (zh) * 2003-03-05 2004-09-08 上海乐金广电电子有限公司 抖动相位同步锁相环路中的抖动信号检测装置及方法
JP4185811B2 (ja) * 2003-05-22 2008-11-26 株式会社日立製作所 レーザー駆動集積回路、および、光ディスク装置
JP3972868B2 (ja) * 2003-06-24 2007-09-05 ソニー株式会社 デジタルｐｌｌ装置
JP3998643B2 (ja) * 2003-06-30 2007-10-31 東芝マイクロエレクトロニクス株式会社 レーザ制御装置及び光ディスク装置
US20060239153A1 (en) * 2005-04-25 2006-10-26 Mediatek Incorporation Methods and circuits for automatic power control

Also Published As

Publication number Publication date
US20090245076A1 (en) 2009-10-01
CN101552011A (zh) 2009-10-07
CN101552011B (zh) 2012-05-02
TW200941474A (en) 2009-10-01
US8014242B2 (en) 2011-09-06
TWI404059B (zh) 2013-08-01
JP2009245551A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
JP4633831B2 (ja) 記録制御方法
JP2004335079A (ja) 記録制御装置、記録再生装置および記録制御方法
JPH11250407A (ja) Ｎｌｔｓ補正回路
US6970521B2 (en) Circuit and system for extracting data
JP2008205730A (ja) Ｐｌｌ回路
JP4539747B2 (ja) レーザ駆動回路およびその記録補償方法、並びに光ディスク装置
KR100654736B1 (ko) 기록정보 재생장치
US7227822B2 (en) Laser driver and optical disk system
US10062407B1 (en) MUX select control of two phase shifted data in write precompensation
KR20090104706A (ko) 레이저 구동 회로 및 그 기록 보상 방법, 및 광디스크 장치
KR20040038604A (ko) 광 디스크 장치 및 위상 조정 방법
JPS59167813A (ja) 位相同期回路
JP4443085B2 (ja) 再生装置及び復号装置
KR101829829B1 (ko) 필터링 회로 및 그를 포함하는 반도체 집적 회로
JPH05258476A (ja) 信号処理回路
US20070297307A1 (en) Write Correction Circuit and Write Correction Method
JP2006333262A (ja) クロックリカバリ回路
JP2805606B2 (ja) ディジタル信号再生装置
JP2006059476A (ja) 光ディスク制御装置及び光ディスク制御方式
JP2007184029A (ja) データ再生制御ｉｃ
JP2000357950A (ja) 自己校正型可変遅延回路方式および装置
JP2008010049A (ja) 情報再生装置
KR19990065696A (ko) 서보클럭신호의 안정도 판별장치
JP2001319429A (ja) 光ディスク装置
JPH09259526A (ja) 記録装置、再生装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees