JP3998643B2 - レーザ制御装置及び光ディスク装置 - Google Patents

Description

本発明は、光ディスク装置に関し、特に光ディスク装置のピックアップに備えられたレーザを制御するレーザ制御装置に関する。

光ディスクにレーザ光を照射して反射光を読み取るピックアップは、レーザ部を駆動するレーザ駆動回路を内蔵する。光ディスクの記録密度の増大に伴い、記録レーザ光の多値レベル化及びパルス幅調整の高精度化が進んでいる。記録レーザ光の多値レベル化及びパルス幅調整の高精度化を実現するため、レーザ駆動回路はタイミング信号及び電流設定信号に応じてレーザ光の出射タイミング及び出力レベルを制御する。「タイミング信号」はレーザ光の出射タイミングを制御する信号である。電流設定信号はレーザ光の出力レベルを制御するために用いられる。図３１（ａ）及び（ｂ）、図３２（ａ）及び（ｂ）に示すように、２系統のタイミング信号、即ち第１のタイミング信号Ｓ₁及び第２のタイミング信号Ｓ₂を用いる場合、第１のタイミング信号Ｓ₁及び第２のタイミング信号Ｓ₂がいずれもハイレベル時にレーザ光出力レベルはハイレベルとなる。また、第１のタイミング信号Ｓ₁及び第２のタイミング信号Ｓ₂がいずれもロウレベル時にレーザ駆動電流Ｉ_LDのレベル、即ちレーザ光出力レベルはロウレベルとなる。図３１（ｃ）において第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂のそれぞれの電流値が等しいとすると、第１のタイミング信号Ｓ₁及び第２のタイミング信号Ｓ₂のいずれか一方がハイレベル時にレーザ光出力レベルはハイレベルとロウレベルとの中間レベルとなる。この場合、３パターンのレーザ光出力レベルが実現される。尚、タイミング信号は、通常、パラレルデータとしてレーザ駆動回路に伝達される。

光ディスク装置の構成は、ピックアップ及びコントローラ等の各種回路が実装されたプリント基板に大別される。第１の従来技術として、タイミング信号を生成するタイミング制御回路及びレーザ駆動回路をピックアップ内に設ける手法が知られている（例えば、特許文献１参照。）。第２の従来技術として、ピックアップ内にレーザ駆動回路を設け、プリント基板上にタイミング制御回路を設ける手法が知られている（例えば、特許文献２参照。）。ピックアップは、光ディスクの内周から外周又は外周から内周へ移動を繰り返す可動部であるため、柔軟性を有するケーブル、即ちフレキシブルケーブルによりプリント基板と接続される。

第１の従来技術においては、タイミング制御回路をピックアップ内に設けることにより、タイミング制御回路の発熱によるピックアップ内の熱量増加が生じている。可動部であるピックアップ内に省スペースで放熱機構を設けることは困難である。この結果、タイミング制御回路の発熱により半導体レーザ素子の特性が悪化する。更に、タイミング制御回路が要する電力量によりピックアップ全体の消費電力量の増加が生じている。また、タイミング制御回路にはレーザ光の出射タイミングの微調整に用いられるプリセットデータ及び変調回路からの変調された記録データ等が入力信号として必要となる。プリセットデータ及び変調された記録データ等はフレキシブルケーブルによりタイミング制御回路に伝達されるため、フレキシブルケーブルの信号線の本数が増加する。フレキシブルケーブルの信号線の本数が増加すると、フレキシブルケーブルの重量が増加してピックアップのシーク性能に悪影響を及ぼす。

第２の従来技術においては、タイミング信号がフレキシブルケーブルを通過する際に信号遅延が生じる。即ち、図３１（ｂ）及び図３２（ｂ）に示す第２のタイミング信号Ｓ₂に信号遅延が生じたとすると、図３１（ｃ）の時刻ｔ１〜ｔ２の期間及び時刻ｔ７〜ｔ８の期間、及び図３２（ｃ）の時刻ｔ１〜ｔ２の期間、時刻ｔ５〜ｔ６の期間、時刻ｔ７〜ｔ８の期間、及び時刻ｔ９〜ｔ１０の期間においてレーザ駆動電流Ｉ_LDに波形歪みが生じる。レーザ駆動電流Ｉ_LDに波形歪みが生じると、レーザ光の照射タイミングの精度が低下する。レーザ光の出射タイミングの精度の低下と比例して、光ディスク上に記録されるデータの信頼性も低下する。特に高速に記録動作を行う光ディスク装置において大きな問題となる。このためピックアップ内にレジスタ等の信号遅延対策用の付加回路が必要となる。近年、記録速度の高速化や記録メディアの高密度化により、レーザ駆動電流量の切り換えタイミング制御の分解能は数百［ｐｓ］程度の精度が要求されている。したがって、レジスタを動作させる外部クロックの周波数を増大させる必要が生じ、高精度化に限界がある。高精度化に限界があるため、信号遅延が生じた場合の記録動作の信頼性を十分に高めることができない。
特開２０００−２１６４７０号公報 特開平１１−２１９５２４号公報

本発明は、信号遅延が生じても信頼性高く記録動作を実行可能なレーザ制御装置及び光ディスク装置を提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、（イ）入力されたデータに応じてレーザ光の出射タイミングを制御するタイミング信号を生成するタイミング信号生成回路；（ロ）データに応じてタイミング信号をマスクするマスクタイミング信号を生成するマスク信号生成回路を備えるレーザ制御装置であることを要旨とする。

本発明の第２の特徴は、（イ）レーザ光のレベル制御に用いる電流設定信号を駆動電流に変換する電流生成回路；（ロ）レーザ光の出射タイミングを制御するタイミング信号及びタイミング信号をマスクするマスクタイミング信号を演算処理し、演算処理の結果に基づいて駆動電流からレーザ駆動電流を生成する電流制御回路を備えるレーザ制御装置であることを要旨とする。

本発明の第３の特徴は、（イ）光ディスクにレーザ光を照射するレーザ部；（ロ）入力されたデータに応じてレーザ光の出射タイミングを制御するタイミング信号及びタイミング信号をマスクするマスクタイミング信号を生成する駆動制御回路を備えた第１の半導体装置；（ハ）タイミング信号及びマスクタイミング信号に演算処理を施し、演算処理の結果に基づいてレーザ部を制御するレーザ駆動回路を備え、第１の半導体装置とは別体の第２の半導体装置；（ニ）第１の半導体装置にて生成されたタイミング信号及びマスクタイミング信号を、第２の半導体装置のレーザ駆動回路に伝達する接続信号線を備えるレーザ制御装置であることを要旨とする。

本発明の第４の特徴は、（イ）コントローラからの記録データを変調する変調回路；（ロ）変調された記録データに基づいて光ディスクに照射するレーザ光の出射タイミングを制御するタイミング信号及びタイミング信号をマスクするマスクタイミング信号を生成し、タイミング信号とマスクタイミング信号とを演算処理し、演算処理の結果に基づいてレーザ光を制御するレーザ制御装置；（ハ）光ディスクを駆動するディスクモータ；（ニ）ディスクモータを制御するディスクモータ制御回路を備える光ディスク装置であることを要旨とする。

本発明によれば、信号遅延が生じても信頼性高く記録動作を実行可能なレーザ制御装置及び光ディスク装置を提供できる。

次に、図面を参照して、本発明の第１〜第６の実施の形態を説明する。この第１〜第６の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（第１の実施の形態）
本発明の第１の実施の形態に係る光ディスク装置は、図１に示すように、光ディスク５２、光ディスク５２を駆動するディスクモータ５１、コントローラ６５、コントローラ６５とディスクモータ５１との間に接続されたディスクモータ制御回路６４、コントローラ６５に接続されたレーザ制御装置１０ａ、レーザ制御装置１０ａに接続された高周波（ＲＦ）アンプ６６、ＲＦアンプ６６とレーザ制御装置１０ａとの間に接続されたサーボ制御回路６２、ＲＦアンプ６６とコントローラ６５との間に接続された信号処理回路６３を備える。変調回路６１は、コントローラ６５からの記録データＲＤを変調する。レーザ制御装置１０ａは、入力されたデータＭＤに基づき、光ディスク５２に照射するレーザ光の出射タイミングを制御するタイミング信号Ｓ₁及びタイミング信号Ｓ₁をマスクするマスクタイミング信号Ｍ₁を生成する。更にレーザ制御装置１０ａは、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁を演算処理し、演算処理の結果に基づいてレーザ光を制御する。ディスクモータ５１は光ディスク５２を駆動する。ディスクモータ制御回路６４はディスクモータ５１を制御する。
また、レーザ制御装置１０ａは、ピックアップ４ａ、ピックアップ４ａに接続された信号接続線としてのフレキシブルケーブル５、及びフレキシブルケーブル５に接続された駆動制御回路２ａを備える。ピックアップ４ａは、光ディスク５２にレーザ光を照射して反射光を読み取る。フレキシブルケーブル５は、駆動制御回路２ａからのタイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁をピックアップ４ａに伝達する。更にフレキシブルケーブル５は、駆動制御回路２ａからの第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂をピックアップ４ａに伝達する。ＲＦアンプ６６は、ピックアップ４ａが読み出した読み出しデータに基づいてトラッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥ、及び情報信号ＲＦを生成する。サーボ制御回路６２は、トラッキングエラー信号ＴＥ及びフォーカスエラー信号ＦＥに基づいてピックアップ４ａの動作を制御する。信号処理回路６３は、情報信号ＲＦに信号処理を施してコントローラ６５に供給する。尚、図１においては、光ディスク５２の記録面に対してピックアップ４ａを平行移動させるピックアップ駆動機構は図示していない。

駆動制御回路２ａは、フレキシブルケーブル５に接続されたコネクタ６７ｂ、コネクタ６７ｂに接続された出力レベル制御回路２１ａ、コネクタ６７ｂに接続されたタイミング制御回路２２ａを備える。出力レベル制御回路２１ａは、コントローラ６５からの制御信号ＶＣＴＬに基づき、第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂を生成する。第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂は、アナログ信号及びデジタル信号のいずれであっても良い。第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂がデジタル信号の場合、ピックアップ４ａ側にデジタル／アナログ（Ｄ／Ａ）変換器が設けられる。或いは、第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂がコントローラ６５からデジタル信号として出力される場合、出力レベル制御回路２１ａに代えてＤ／Ａ変換器を用いることができる。タイミング制御回路２２ａは、タイミング信号Ｓ₁を生成するタイミング信号生成回路２２１、及びマスクタイミング信号Ｍ₁を生成するマスク信号生成回路２２２を備える。またタイミング制御回路２２ａには、記録時における光ディスクの熱管理を目的としてタイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁を微調整するプリセットデータＰＤが供給される。

ピックアップ４ａは、フレキシブルケーブル５に接続されたコネクタ６７ａ、コネクタ６７ａに接続されたレーザ駆動回路３ａ、及びレーザ駆動回路３ａに接続されたレーザ部１を備える。レーザ駆動回路３ａは、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁に演算処理を施してレーザ部１を制御する。

更に、レーザ駆動回路３ａは、図２に示すように、第１の設定信号端子８ａ及び第２の設定信号端子８ｂに接続された電流生成回路３２ａ、タイミング信号端子９ａ、第１マスク信号端子９ｂ、及び電流生成回路３２ａに入力側が接続され、電流出力端子７に出力側が接続された電流制御回路３１ａを備える。尚、図２においては図１に示すコネクタ６７ａ、６７ｂは図示を省略している。電流生成回路３２ａは、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂を生成する。電流制御回路３１ａは、演算処理を実行し、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂をレーザ部１に伝達するか否か制御する。尚、レーザ部１は、レーザ駆動回路３ａにアノードが接続され、低位電源ＶＳＳにカソードが接続された半導体レーザ素子１１を備える。

また、電流生成回路３２ａは、第１の設定信号端子８ａに接続された第１電圧／電流（Ｖ／Ｉ）変換器３６ａ、第２の設定信号端子８ｂに接続された第２Ｖ／Ｉ変換器３７ａを備える。第１Ｖ／Ｉ変換器３６ａ及び第２Ｖ／Ｉ変換器３７ａは、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂を電流制御回路３１ａをそれぞれ生成する。

電流制御回路３１ａは、タイミング信号端子９ａ及び第１マスク信号端子９ｂに入力側が接続された第１の論理積回路３５ａ、タイミング信号端子９ａ及び第１Ｖ／Ｉ変換器３６ａに入力側が接続され、電流出力端子７に出力側が接続された第１スイッチ３３ａ、第１の論理積回路３５ａ及び第２Ｖ／Ｉ変換器３７ａに入力側が接続され、電流出力端子７に出力側が接続された第２スイッチ３４ａを備える。第１の論理積回路３５ａは、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁に対して、演算処理として論理積演算を実行する。第１スイッチ３３ａは、タイミング信号Ｓ₁に応じて、レーザ部１に第１の駆動電流Ｉ₁を供給するか否か切り換える。第２スイッチ３４ａは、第１の論理積回路３５ａの出力信号Ｓ₂に応じて、レーザ部１に第２の駆動電流Ｉ₂を供給するか否か切り換える。

更に、図２に示すタイミング制御回路２２ａの機能は、例えば図３に示す回路構成により実現される。図３に示す例においては、プリセット端子２７ｂに接続された参照テーブル２４０、変調データ端子１２７ａ及び参照テーブル２４０に入力側が接続され、タイミング信号出力端子１２７ｃ及びマスクタイミング信号出力端子１２７ｄに出力側が接続されたデコーダ２３０、デコーダ２３０に接続されたタイマ回路２５０、及びデコーダ２３０に接続されたオフセット時間設定回路２６０を備える。参照テーブル２４０は、プリセットデータＰＤに基づき、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁の立ち上がり及び立ち下がりのタイミングを微調整する。オフセット時間設定回路２６０は、マスクタイミング信号Ｍ₁のハイレベル時の時間幅を制御するオフセット制御信号ＯＴを生成する。即ち、オフセット時間設定回路２６０は、マスクタイミング信号Ｍ₁の立ち上がりをタイミング信号Ｓ₁の立ち上がりよりも時間的に前に設定し、マスクタイミング信号Ｍ₁の立ち下がりをタイミング信号Ｓ₁の立ち下がりよりも時間的に後に設定する。タイマ回路２５０は時間情報ＴＳを生成する。デコーダ２３０は、変調された記録データＭＤ、時間情報ＴＳ、タイミング制御信号ＴＣＴＬ、及びオフセット制御信号ＯＴに基づいてタイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁を生成する。

次に、図１〜図４を用いて第１の実施の形態に係るレーザ制御装置１０ａの動作を説明する。

（イ）先ず、図１に示す出力レベル制御回路２１ａは、制御信号ＶＣＴＬに応じて所定の電圧値を有する第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂を生成する。第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂は、フレキシブルケーブル５を介して図２に示す第１の設定信号端子８ａ及び第２の設定信号端子８ｂにそれぞれ供給される。第１の設定信号端子８ａ及び第２の設定信号端子８ｂを介して伝達された第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂は、第１Ｖ／Ｉ変換器３６ａ及び第２Ｖ／Ｉ変換器３７ａによりそれぞれＶ／Ｉ変換される。この結果、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂が生成される。

（ロ）次に、タイミング制御回路２２ａは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図４（ａ）に示すタイミング信号Ｓ₁及び図４（ｂ）に示すマスクタイミング信号Ｍ₁を生成する。タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁は、フレキシブルケーブル５を介してタイミング信号端子９ａ及び第１マスク信号端子９ｂにそれぞれ供給される。ここで、フレキシブルケーブル５を通過する際の信号遅延に起因して、時刻ｔ１〜ｔ２の期間及び時刻ｔ５〜ｔ６の期間においてマスクタイミング信号Ｍ₁に位相差が生じたとする。

（ハ）タイミング制御回路２２ａからタイミング信号端子９ａ及び第１マスク信号端子９ｂを介して伝達されたタイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁は、第１の論理積回路３５ａにより論理積演算される。この結果、図４（ｄ）に示す第１の論理積回路３５ａの出力信号Ｓ₂が生成される。タイミング信号Ｓ₁は第１スイッチ３３ａに伝達される。第１の論理積回路３５ａの出力信号Ｓ₂は第２スイッチ３４ａに伝達される。

（ニ）第１スイッチ３３ａは、タイミング信号Ｓ₁がハイレベルの期間、即ち図４（ａ）の時刻ｔ３〜ｔ４の期間及び時刻ｔ７〜ｔ８の期間においてオンする。これに対して、第２スイッチ３４ａは、第１の論理積回路３５ａの出力信号Ｓ₂がハイレベルの期間、即ち図４（ｄ）の時刻ｔ３〜ｔ４の期間においてオンする。この結果、図４（ｅ）に示すように、レーザ駆動電流Ｉ_LDの電流値は、時刻ｔ３〜ｔ４の期間において、第１の駆動電流Ｉ₁の電流値と第２の駆動電流Ｉ₂の電流値との和と等しくなる。また、時刻ｔ７〜ｔ８の期間において、レーザ駆動電流Ｉ_LDの電流値は、第１の駆動電流Ｉ₁の電流値と等しくなる。レーザ駆動電流Ｉ_LDは、電流出力端子７を介して半導体レーザ素子１１に伝達される。

このように、第１の実施の形態に係るレーザ制御装置１０ａによれば、マスクタイミング信号Ｍ₁を用いてタイミング信号Ｓ₁をマスクすることにより、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁に位相差が生じてもレーザ光出力タイミングの精度を維持できる。即ち、図５（ｂ）に示すようにマスクタイミング信号Ｍ₁にオフセット時間を付加することにより、タイミング信号Ｓ₁を完全にマスクしている。したがって、図５（ａ）に示すタイミング信号Ｓ₁及び図５（ｂ）に示すマスクタイミング信号Ｍ₁に位相差が発生しても、図５（ｄ）に示すレーザ駆動電流Ｉ_LDは波形歪みが発生しない。更に、タイミング制御回路２２ａをピックアップ４ａ側に設けていないので、ピックアップ４ａ内の熱量増加による半導体レーザ素子１１の特性悪化及びフレキシブルケーブル５の重量増加に起因するサーチ性能の低下を防止できる。よって第１の実施の形態に係る光ディスク装置は、非常に信頼性高く記録動作を実行できる。

図２に示すレーザ駆動回路３ａは、図６に示すように、同一の半導体チップ９１上にモノリシックに集積化し、半導体集積回路（半導体装置）９４を構成可能である。図６に示す例においては、半導体チップ９１上に複数のボンディングパッド９３ａ〜９３ｅが形成されている。ボンディングパッド９３ａは、第１の電流設定信号Ｖ₁を第１Ｖ／Ｉ変換器３６ａに伝達するための内部端子である。ボンディングパッド９３ｂは、第２の電流設定信号Ｖ₂を第２Ｖ／Ｉ変換器３７ａに伝達するための内部端子である。ボンディングパッド９３ｃは、タイミング信号Ｓ₁を第１スイッチ３３ａ及び第１の論理積回路３５ａに伝達するための内部端子である。ボンディングパッド９３ｄは、マスクタイミング信号Ｍ₁を第１の論理積回路３５ａに伝達するための内部端子である。ボンディングパッド９３ｅは、レーザ駆動電流Ｉ_LDを外部に伝達するための内部端子である。レーザ駆動回路３ａを半導体チップ９１上に集積化した場合、タイミング信号Ｓ₁及び第１の論理積回路３５ａの出力信号Ｓ₂が第１スイッチ３３ａ及び第２スイッチ３４ａに到達するまでの時間差を少なくすることは容易であり、精度の良いレーザ制御が可能である。

図２に示す駆動制御回路２ａは、図７に示すように、同一の半導体チップ９２上にモノリシックに集積化し、半導体集積回路（半導体装置）９５を構成可能である。図７に示す例においては、半導体チップ９２上に図１に示すサーボ制御回路６２、信号処理回路６３、及び変調回路６１が更に集積化されている。但し、出力レベル制御回路２１ａは、図１に示すＲＦアンプ６６に内蔵されていても良く、半導体集積回路９５の外付けとして用いても良い。また、半導体チップ９２上に複数のボンディングパッド９６ａ〜９６ｊが形成されている。ボンディングパッド９６ａ及び９６ｂは、トラッキングエラー信号ＴＥ及びフォーカスエラー信号ＦＥをサーボ制御回路６２に伝達するための内部端子である。ボンディングパッド９６ｃは、情報信号ＲＦを信号処理回路６３に伝達するための内部端子である。ボンディングパッド９６ｄ及び９６ｅは、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁を外部に伝達するための内部端子である。ボンディングパッド９６ｆは、ディスクモータ制御回路６４の出力信号を外部に出力するための内部端子である。ボンディングパッド９６ｇは、サーボ制御回路６２の出力信号を外部に出力するための内部端子である。ボンディングパッド９６ｈ及び９６ｉは、第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂を外部に出力するための内部端子である。ボンディングパッド９６ｊは、図１に示すコントローラと各回路ブロックとの間の信号の入出力を実行するための内部端子である。

（第１の実施の形態の第１の変形例）
第１の実施の形態の第１の変形例に係るレーザ制御装置１０ｂとして、図８に示すように、電流制御回路３１ｂが、タイミング信号端子９ａ及び高位電源ＶＤＤに入力側が接続され、第１スイッチ３３ａに出力側が接続された第２の論理積回路３８０を更に備える構成でも良い。第２の論理積回路３８０は、高位電源ＶＤＤからのハイレベル信号とタイミング信号Ｓ₁とを論理積演算する。第１スイッチ３３ａは、第２の論理積回路３８０の出力信号Ｓ₃に応じて、第１の駆動電流Ｉ₁をレーザ部１に供給するか否か切り換える。図２に示す電流制御回路３１ａは、第１の論理積回路３５ａの出力信号Ｓ₂を生成する際の信号遅延に起因して、第のタイミング信号Ｓ₁と第１の論理積回路３５ａの出力信号Ｓ₂とに微小な位相差が生じる。図８に示す電流制御回路３１ｂにおいては、第１の論理積回路３５ａ及び第２の論理積回路３８０のそれぞれにおける信号遅延は等しい。したがって、図８に示すレーザ制御装置１０ｂは、図２に示すレーザ制御装置１０ａと比して高精度にレーザ光を制御できる。

（第１の実施の形態の第２の変形例）
第１の実施の形態の第２の変形例に係るレーザ制御装置１０ｃとして、図９に示すように、電流制御回路３１ｃが、第２Ｖ／Ｉ変換器３７ａと第２スイッチ３４ｂとの間に接続された第３スイッチ４１ａを備える構成でも良い。第３スイッチ４１ａは、マスクタイミング信号Ｍ₁に応じて、第２の駆動電流Ｉ₂を第２スイッチ３４ｂに供給するか否か切り換える。また、電流制御回路３１ｃは、図２に示す第１の論理積回路３５ａを備えていない。第２スイッチ３４ｂは、タイミング信号Ｓ₁に応じて、第２の駆動電流Ｉ₂をレーザ部１に供給するか否か切り換える。図９に示す電流制御回路３１ｃは、第３スイッチ４１ａと第２スイッチ３４ｂとを直列接続することにより、タイミング信号Ｓ₁とマスクタイミング信号Ｍ₁との論理積演算を実現している。

（第１の実施の形態の第３の変形例）
第１の実施の形態の第３の変形例に係るレーザ制御装置１０ｄは、図１０に示すように、電流生成回路３２ａと第１スイッチ３３ａの間に接続された第４スイッチを更に備える点が図９に示す電流制御回路３１ｃと異なる。第４スイッチ４２ａは常にオンしている。この結果、第２の駆動電流Ｉ₂が第３スイッチ４１ａを通過する際に生じる遅延を相殺できる。したがって、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂がレーザ部１に到達するまでの時間差を抑制できる。

（第２の実施の形態）
本発明の第２の実施の形態に係るレーザ制御装置１０ｅは、図１１に示すように、電流制御回路３１ｅが、タイミング信号端子９ａ及び第１マスク信号端子９ｂに入力側が接続され、第２スイッチ３４ａに出力側が接続された論理和回路７１を備える点が図２に示すレーザ駆動回路３ａと異なる。論理和回路７１は、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁に対して、演算処理として論理和演算を実行する。また、タイミング制御回路２２ｂは、マスクタイミング信号Ｍ₁の立ち上がりをタイミング信号Ｓ₁の立ち上がりよりも時間的に後に設定し、マスクタイミング信号Ｍ₁の立ち下がりをタイミング信号Ｓ₁の立ち下がりよりも時間的に前に設定する。尚、レーザ駆動回路３ｅ及び駆動制御回路２ｂは、図６及び図７と同様に、同一の半導体チップ上にそれぞれモノリシックに集積化し、半導体集積回路として構成可能である。その他の構成については、図２に示すレーザ制御装置１０ａの構成と同様である。

次に、図１１及び図１２を用いて、第２の実施の形態に係るレーザ制御装置１０ｅの動作を説明する。但し、第１の実施の形態に係るレーザ制御装置１０ａの動作と重複する説明は省略する。

（イ）先ず、図１１に示す出力レベル制御回路２１ａは、第１Ｖ／Ｉ変換器３６ａ及び第２Ｖ／Ｉ変換器３７ａに第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂を供給する。タイミング制御回路２２ｂは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図１２（ａ）に示すタイミング信号Ｓ₁及び図１２（ｂ）に示すマスクタイミング信号Ｍ₁を生成する。ここで、フレキシブルケーブル５を通過する際、図１２（ｂ）の時刻ｔ２〜ｔ３の期間及び時刻ｔ６〜ｔ７の期間に示すように、マスクタイミング信号Ｍ₁に信号遅延が生じたとする。

（ロ）タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁は、論理和回路７１により論理和演算される。この結果、図１２（ｃ）に示す論理和回路７１の出力信号Ｓ₂が生成される。タイミング信号Ｓ₁は第１スイッチ３３ａに伝達される。論理和回路７１の出力信号Ｓ₂は第２スイッチ３４ａに伝達される。

（ハ）第１スイッチ３３ａは、タイミング信号Ｓ₁がハイレベルの期間、即ち図１２（ａ）の時刻ｔ１〜ｔ４の期間及び時刻ｔ５〜ｔ８の期間においてオンする。これに対して、第２スイッチ３４ａは、論理和回路７１の出力信号Ｓ₂がハイレベルの期間、即ち図１２（ｃ）の時刻ｔ１〜ｔ８の期間においてオンする。この結果、レーザ駆動電流Ｉ_LDの電流値は、図１２（ｄ）の時刻ｔ１〜ｔ４の期間において第１の駆動電流Ｉ₁の電流値及び第２の駆動電流Ｉ₂の電流値の和と等しくなる。また、レーザ駆動電流Ｉ_LDの電流値は、図１２（ｄ）の時刻４〜ｔ５の期間において第２の駆動電流Ｉ₂の電流値と等しくなる。レーザ駆動電流Ｉ_LDの電流値は、図１２（ｄ）の時刻ｔ５〜ｔ８の期間において第１の駆動電流Ｉ₁の電流値及び第２の駆動電流Ｉ₂の電流値の和と等しくなる。

第２の実施の形態によれば、マスクタイミング信号Ｍ₁を用いてタイミング信号Ｓ₁をマスクすることにより、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁の位相差がレーザ光出力タイミングの精度に影響しない。即ち、図１３（ａ）に示すタイミング信号Ｓ₁と図１３（ｂ）に示すマスクタイミング信号Ｍ₁とを論理和演算することにより、図１３（ｄ）に示すレーザ駆動電流Ｉ_LDに波形歪みが生じない。

（第２の実施の形態の変形例）
第２の実施の形態の変形例に係るレーザ制御装置１０ｆとして、図１４に示すように、電流制御回路３１ｆが、第２スイッチ３４ｂと並列に接続された第３スイッチ４１ｂを備える構成でも良い。また、電流制御回路３１ｆは、図１１に示す論理和回路７１を備えていない。第３スイッチ４１ｂは、マスクタイミング信号Ｍ₁に応じて、第２の駆動電流Ｉ₂をレーザ部１に供給するか否か切り換える。図１６に示す電流制御回路３１ｆによれば、第２スイッチ３４ｂをタイミング信号Ｓ₁により切り換え、第３スイッチ４１ｂをマスクタイミング信号Ｍ₁により切り換えることにより、タイミング信号Ｓ₁及びマスクタイミング信号Ｍ₁を論理和演算できる。

（第３の実施の形態）
本発明の第３の実施の形態に係るレーザ制御装置１０ｇは、図１５に示すように、タイミング制御回路２２ｃが、複数のマスクタイミング信号を生成する点が図２に示すタイミング制御回路２２ａと異なる。具体的にはタイミング制御回路２２ｃは、タイミング信号Ｓ₁をマスクする第１及び第２のマスクタイミング信号Ｍ₁及びＭ₂を生成する。また、電流制御回路３１ｇは、タイミング信号端子９ａ及び第１マスク信号端子９ｂに入力側が接続され、第１スイッチ３３ｂに出力側が接続された第１の論理積回路２５、第１マスク信号端子９ｂ及び第２マスク信号端子９ｃに入力側が接続され、第２スイッチ３４ｃに出力側が接続された論理和回路２６を備える。第１の論理積回路２５は、タイミング信号Ｓ₁及び第１のマスクタイミング信号Ｍ₁を論理積演算する。論理和回路２６は、タイミング信号Ｓ₁及び第２のマスクタイミング信号Ｍ₂を論理和演算する。第１スイッチ３３ｂは、第１の論理積回路２５の出力信号Ｓ₂に応じて、第１の駆動電流Ｉ₁をレーザ部１に供給するか否か切り換える。第２スイッチ３４ｃは、論理和回路２６の出力信号Ｓ₃に応じて、第２の駆動電流Ｉ₂をレーザ部１に供給するか否か切り換える。尚、レーザ駆動回路３ｇ及び駆動制御回路２ｃは、図６及び図７と同様に、同一の半導体チップ上にそれぞれモノリシックに集積化し、半導体集積回路として構成可能である。その他の構成については、図２に示すレーザ制御装置１０ａの構成と同様である。

次に、図１５及び図１６を用いて、第３の実施の形態に係るレーザ制御装置１０ｇの動作を説明する。但し、第１の実施の形態に係るレーザ制御装置１０ａの動作と重複する説明は省略する。

（イ）先ず、図１５に示す出力レベル制御回路２１ａは、第１Ｖ／Ｉ変換器３６ａ及び第２Ｖ／Ｉ変換器３７ａに第１の電流設定信号Ｖ₁及び第２の電流設定信号Ｖ₂を供給する。タイミング制御回路２２ｃは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図１６（ａ）に示すタイミング信号Ｓ₁、図１６（ｂ）に示す第１のマスクタイミング信号Ｍ₁、及び図１６（ｄ）に示す第２のマスクタイミング信号Ｍ₂を生成する。ここで、第１のマスクタイミング信号Ｍ₁が、図１６（ｂ）の時刻ｔ１〜ｔ２の期間及び時刻ｔ１１〜ｔ１２の期間に示すように、フレキシブルケーブル５を通過する際に信号遅延が生じたとする。第２のマスクタイミング信号Ｍ₂が、図１６（ｄ）の時刻ｔ４〜ｔ５の期間及び時刻ｔ１４〜ｔ１５の期間に示すように、フレキシブルケーブル５を通過する際に信号遅延が生じたとする。

（ロ）次に、タイミング信号Ｓ₁及び第１のマスクタイミング信号Ｍ₁は、図１６（ｃ）に示すように、第１の論理積回路２５により論理積演算される。タイミング信号Ｓ₁及び第２のマスクタイミング信号Ｍ₂は、図１６（ｅ）に示すように、論理和回路２６により論理和演算される。第１の論理積回路２５の出力信号Ｓ₂は第１スイッチ３３ｂに供給される。論理和回路２６の出力信号Ｓ₃は第２スイッチ３４ｃに伝達される。

（ハ）第１スイッチ３３ｂは、第１の論理積回路２５の出力信号Ｓ₂がハイレベルの期間、即ち図１６（ｃ）の時刻ｔ３〜ｔ６の期間、時刻ｔ７〜ｔ８の期間、及び時刻ｔ９〜ｔ１０の期間においてオンする。これに対して、第２スイッチ３４ｃは、論理和回路２６の出力信号Ｓ₃がハイレベルの期間、即ち図１６（ｅ）の時刻ｔ１〜ｔ６の期間、時刻ｔ７〜ｔ８の期間、時刻ｔ９〜ｔ１０の期間においてオンする。この結果、レーザ駆動電流Ｉ_LDの電流値は、図１６（ｆ）の時刻ｔ１〜ｔ３の期間及び時刻ｔ１３〜ｔ１５の期間において第２の駆動電流Ｉ₂の電流値と等しくなる。レーザ駆動電流Ｉ_LDの電流値は、図１６（ｆ）の時刻ｔ３〜ｔ６の期間、時刻ｔ７〜ｔ８の期間、及び時刻ｔ９〜ｔ１０の期間において第１の駆動電流Ｉ₁の電流値及び第２の駆動電流Ｉ₂の電流値の和と等しくなる。

このように、第３の実施の形態によれば、第１の論理積回路２５が第１の論理積回路２５の出力信号Ｓ₂を生成する際に生じる信号遅延と論理和回路２６が論理和回路２６の出力信号Ｓ₃を生成する際に生じる信号遅延とを等しく設計することにより、非常に高精度にレーザ光を制御できる。

（第４の実施の形態）
本発明の第４の実施の形態に係るレーザ制御装置１０ｈは、図１７に示すように、駆動制御回路２ｄが、タイミング信号Ｓ₁をマスクする第２〜第４のマスクタイミング信号Ｍ₂〜Ｍ₄を更に生成する点が図２に示す駆動制御回路２ａと異なる。ピックアップ４ｈが、タイミング信号Ｓ₁及び第１〜第４のマスクタイミング信号Ｍ₁〜Ｍ₄に演算処理を施す点が図２に示すピックアップ４ａと異なる。出力レベル制御回路２１ｂは、電流生成回路３２ｂに第３の電流設定信号Ｖ₃及び第４の電流設定信号Ｖ₄を更に生成する。電流生成回路３２ｂは、第３の設定信号端子８ｃに接続された第３Ｖ／Ｉ変換器３８ａ、第４の設定信号端子８ｄに接続された第４Ｖ／Ｉ変換器３９ａを更に備える点が図２に示す電流生成回路３２ａと異なる。第３Ｖ／Ｉ変換器３８ａは、第３の電流設定信号Ｖ₃を第３の駆動電流Ｉ₃に変換する。第４Ｖ／Ｉ変換器３９ａは、第４の電流設定信号Ｖ₄を第４の駆動電流Ｉ₄に変換する。

電流制御回路３１ｈは、第１Ｖ／Ｉ変換器３６ａと電流出力端子７との間に接続された第１スイッチ３３ｂ、第２Ｖ／Ｉ変換器３７ａと電流出力端子７との間に接続された第２スイッチ３４ａ、第３Ｖ／Ｉ変換器３８ａと電流出力端子７との間に接続された第３スイッチ４１ｃ、第４Ｖ／Ｉ変換器３９ａと電流出力端子７との間に接続された第４スイッチ４２ｂ、タイミング信号端子９ａ及び第１マスク信号端子９ｂに入力側が接続され、第１スイッチ３３ｂに出力側が接続された第１の論理積回路２５、タイミング信号端子９ａ及び第２マスク信号端子９ｃに入力側が接続され、第２スイッチ３４ａに出力側が接続された第２の論理積回路２７、タイミング信号端子９ａ及び第３マスク信号端子９ｄに入力側が接続され、第３スイッチ４１ｃに出力側が接続された第３の論理積回路２８、及びタイミング信号端子９ａ及び第４マスク信号端子９ｅに入力側が接続され、第４スイッチ４２ｂに出力側が接続された論理和回路２９を備える。尚、レーザ駆動回路３ｈ及び駆動制御回路２ｄは、図６及び図７と同様に、同一の半導体チップ上にそれぞれモノリシックに集積化し、半導体集積回路として構成可能である。その他の構成については、図１に示すレーザ制御装置１０ａの構成と同様である。

第１の論理積回路２５は、タイミング信号Ｓ₁及び第１のマスクタイミング信号Ｍ₁を論理積演算する。第２の論理積回路２７は、タイミング信号Ｓ₁及び第２のマスクタイミング信号Ｍ₂を論理積演算する。第３の論理積回路２８は、タイミング信号Ｓ₁及び第３のマスクタイミング信号Ｍ₃を論理積演算する。論理和回路２９は、タイミング信号Ｓ₁及び第４のマスクタイミング信号Ｍ₄を論理和演算する。第１スイッチ３３ｂは、第１の論理積回路２５の出力信号Ｓ₂に応じて、第１の駆動電流Ｉ₁をレーザ部１に供給するか否かを切り換える。第２スイッチ３４ａは、第２の論理積回路２７の出力信号Ｓ₃に応じて、第２の駆動電流Ｉ₂をレーザ部１に供給するか否かを切り換える。第３スイッチ４１ｃは、第３の論理積回路２８の出力信号Ｓ₄に応じて、第３の駆動電流Ｉ₃をレーザ部１に供給するか否かを切り換える。第４スイッチ４２ｂは、論理和回路２９の出力信号Ｓ₅に応じて、第４の駆動電流Ｉ₄をレーザ部１に供給するか否かを切り換える。

次に、図１７及び図１８を用いて、第４の実施の形態に係るレーザ制御装置の動作を説明する。但し、第１の実施の形態に係るレーザ制御装置の動作と重複する説明は省略する。

（イ）先ず、図１７に示すタイミング制御回路２２ｄは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図１８（ａ）に示すタイミング信号Ｓ₁、図１８（ｂ）に示す第１のマスクタイミング信号Ｍ₁、図１８（ｃ）に示す第２のマスクタイミング信号Ｍ₂、図１８（ｄ）に示す第３のマスクタイミング信号Ｍ₃、及び図１８（ｅ）に示す第４のマスクタイミング信号Ｍ₄を生成する。ここで、第１のマスクタイミング信号Ｍ₁、第２のマスクタイミング信号Ｍ₂、第３のマスクタイミング信号Ｍ₃、及び第４のマスクタイミング信号Ｍ₄がフレキシブルケーブル５を通過する際に信号遅延が生じたとする。

（ロ）次に、タイミング信号Ｓ₁及び第１のマスクタイミング信号Ｍ₁は、図１８（ｆ）に示すように、第１の論理積回路２５により論理積演算される。タイミング信号Ｓ₁及び第２のマスクタイミング信号Ｍ₂は、図１８（ｇ）に示すように、第２の論理積回路２７により論理積演算される。タイミング信号Ｓ₁及び第３のマスクタイミング信号Ｍ₃は、図１８（ｈ）に示すように、第３の論理積回路２８により論理積演算される。タイミング信号Ｓ₁及び第４のマスクタイミング信号Ｍ₄は、図１８（ｉ）に示すように、論理和回路２９により論理和演算される。

（ハ）第１スイッチ３３ｂは、第１の論理積回路２５の出力信号Ｓ₂がハイレベルの期間、即ち図１８（ｆ）の時刻ｔ１〜ｔ２の期間、時刻ｔ４〜ｔ５の期間、及び時刻ｔ７〜ｔ８の期間においてオンする。第２スイッチ３４ａは、第２の論理積回路２７の出力信号Ｓ₃がハイレベルの期間、即ち図１８（ｇ）の時刻ｔ１〜ｔ２の期間及び時刻ｔ４〜ｔ５の期間においてオンする。第３スイッチ４１ｃは、第３の論理積回路２８の出力信号Ｓ₄がハイレベルの期間、即ち図１８（ｈ）の時刻ｔ１〜ｔ２の期間においてオンする。第４スイッチ４２ｂは、論理和回路２９の出力信号Ｓ₅がハイレベルの期間、即ち図１８（ｉ）の時刻ｔ１〜ｔ２の期間、時刻ｔ３〜ｔ５の期間、及び時刻ｔ６〜ｔ８の期間においてオンする。

（ニ）この結果、レーザ駆動電流Ｉ_LDの電流値は、図１８（ｊ）の時刻ｔ１〜ｔ２の期間において、第１の駆動電流Ｉ₁の電流値、第２の駆動電流Ｉ₂の電流値、第３の駆動電流Ｉ₃の電流値、第４の駆動電流Ｉ₄の電流値の和と等しくなる。また、レーザ駆動電流Ｉ_LDの電流値は、図１８（ｊ）の時刻ｔ３〜ｔ４の期間及び時刻ｔ６〜ｔ７の期間において、第１の駆動電流Ｉ₁の電流値、第２の駆動電流Ｉ₂の電流値、第４の駆動電流Ｉ₄の電流値の和と等しくなる。レーザ駆動電流Ｉ_LDの電流値は、図１８（ｊ）の時刻ｔ７〜ｔ８の期間において、第１の駆動電流Ｉ₁の電流値及び第４の駆動電流Ｉ₄の電流値の和と等しくなる。

第４の実施の形態に係るレーザ制御装置１０ｈによれば、フレキシブルケーブル５に起因する信号遅延が生じても、図１８（ｊ）に示すようにレーザ駆動電流Ｉ_LDの電流値を５パターン切り換えることができる。したがって、複雑な記録レーザ光制御の精度を容易に向上させることができる。

（第５の実施の形態）
本発明の第５の実施の形態に係るレーザ制御装置１０ｉは、図１９に示すように、駆動制御回路２ｅが、複数のマスクタイミング信号Ｍ₁〜Ｍ₃の全部を符号化するエンコーダ８０ａを更に備える点が図２及び図１７と異なる。電流制御回路３１ｉが、符号化された複数のマスクタイミング信号Ｍ₁〜Ｍ₃を復号するデコーダ８１ａを更に備える点が図２及び図１７と異なる。また、電流制御回路３１ｉは、デコーダ８１ａが復号した第１のマスクタイミング信号Ｍ₁とタイミング信号Ｓ₁とを論理積演算する第１の論理積回路２５、デコーダ８１ａが復号した第２のマスクタイミング信号Ｍ₂とタイミング信号Ｓ₁とを論理積演算する第２の論理積回路２７、及びデコーダ８１ａが復号した第３のマスクタイミング信号Ｍ₃とタイミング信号Ｓ₁とを論理積演算する第３の論理積回路２８を備える。

レーザ光の出力レベル数の増加に起因してフレキシブルケーブル５を構成する信号線の数が増大すると、フレキシブルケーブル５の輻射ノイズ及び実装面積等が増加する。レーザ制御装置１０ｉにエンコーダ８０ａ及びデコーダ８１ａを使用し、図２０に示す対応付けに基づいて複数のマスクタイミング信号Ｍ₁〜Ｍ₃をそれぞれ符号化及び復号することにで信号線の数の増加を防止する。尚、レーザ駆動回路３ｉ及び駆動制御回路２ｅは、図６及び図７と同様に、同一の半導体チップ上にそれぞれモノリシックに集積化して半導体集積回路として構成可能である。その他の構成については、図１及び図１７と同様である。

以下に、図１９〜図２１を用いて、第５の実施の形態に係るレーザ制御装置１０ｉの動作を説明する。但し、第１の実施の形態に係るレーザ制御装置１０ａの動作と重複する説明は省略する。

（イ）先ず、図１９に示すタイミング制御回路２２ｄは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図２１（ａ）に示すタイミング信号Ｓ₁及び第１〜第３のマスクタイミング信号Ｍ₁〜Ｍ₃を生成する。次に、図１９に示すエンコーダ８０ａは、図２０に示す対応付けに基づいて第１〜第３のマスクタイミング信号Ｍ₁〜Ｍ₃を符号化する。この結果、図２１（ｂ）及び（ｃ）に示す第１の符号化信号Ｃ₁及び第２の符号化信号Ｃ₂が生成される。第１の符号化信号Ｃ₁及び第２の符号化信号Ｃ₂はフレキシブルケーブル５を介してデコーダ８１ａに伝達される。尚、図２１（ａ）〜図２１（ｃ）に示すように、タイミング信号Ｓ₁の変化タイミングと、第１及び第２の符号化信号Ｃ₁及びＣ₂のそれぞれの変化タイミングとは異なっている。

（ロ）次に、デコーダ８１ａは、図２０に示す対応付けにより、符号化された第１〜第３のマスクタイミング信号Ｍ₁〜Ｍ₃、即ち第１及び第２の符号化信号Ｃ₁及びＣ₂を復号する。図２１の時刻ｔ１〜ｔ２の期間において図２１（ｂ）及び（ｃ）に示す第１の符号化信号Ｃ₁及び第２の符号化信号Ｃ₂のそれぞれはハイレベルであるので、図２１（ｄ）に示す第１のマスクタイミング信号Ｍ₁、図２１（ｅ）に示す第２のマスクタイミング信号Ｍ₂、及び図２１（ｆ）に示す第３のマスクタイミング信号Ｍ₃のそれぞれはハイレベルに設定される。

（ハ）同様に、図２１の時刻ｔ３〜ｔ４の期間において第１の符号化信号Ｃ₁はハイレベル且つ第２の符号化信号Ｃ₂はロウレベルであるので、図２０に示す対応付けにより、第１及び第２のマスクタイミング信号Ｍ₁及びＭ₂はハイレベルに、第３のマスクタイミング信号Ｍ₃はロウレベルにそれぞれ設定される。図２１の時刻ｔ５〜ｔ６の期間において第１の符号化信号Ｃ₁はロウレベル且つ第２の符号化信号Ｃ₂はハイレベルであるので、第１のマスクタイミング信号Ｍ₁はハイレベルに、第２及び第３のマスクタイミング信号Ｍ₂及びＭ₃はロウレベルにそれぞれ設定される。図２１の時刻ｔ７〜ｔ８の期間において第１の符号化信号Ｃ₁及び第２の符号化信号Ｃ₂のそれぞれはロウレベルであるので、第１〜第３のマスクタイミング信号Ｍ₁〜Ｍ₃のそれぞれはロウレベルに設定される。

（ニ）次に、図１９に示す第１の論理積回路２５は、図２１（ｇ）に示すように、図２１（ａ）に示すタイミング信号Ｓ₁及び図２１（ｄ）に示す第１のマスクタイミング信号Ｍ₁を論理積演算する。第２の論理積回路２７は、図２１（ｈ）に示すように、タイミング信号Ｓ₁及び第２のマスクタイミング信号Ｍ₂を論理積演算する。第３の論理積回路２８は、図２１（ｉ）に示すように、タイミング信号Ｓ₁及び第３のマスクタイミング信号Ｍ₃を論理積演算する。

（ホ）次に、図１９に示す第１スイッチ３３ｂは、タイミング信号Ｓ₁がハイレベルの期間、即ち図２１の時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６、及び時刻ｔ７〜ｔ８のそれぞれの期間においてオンする。第２スイッチ３４ａは、第１の論理積回路２５の出力信号Ｓ₂がハイレベルの期間、即ち図２１の時刻ｔ１〜ｔ２、時刻ｔ３〜ｔ４、及び時刻ｔ５〜ｔ６のそれぞれの期間においてオンする。第３スイッチ４１ｃは、第２の論理積回路２７の出力信号Ｓ₃がハイレベルの期間、即ち図２１の時刻ｔ１〜ｔ２及び時刻ｔ３〜ｔ４のそれぞれの期間においてオンする。第４スイッチ４２ｂは、第３の論理積回路２８の出力信号Ｓ₄がハイレベルの期間、即ち図２１の時刻ｔ１〜ｔ２の期間においてオンする。

（ヘ）この結果、レーザ駆動電流Ｉ_LDの電流値は、図２１（ｊ）の時刻ｔ１〜ｔ２の期間において、第１の駆動電流Ｉ₁、第２の駆動電流Ｉ₂、第３の駆動電流Ｉ₃、第４の駆動電流Ｉ₄のそれぞれの電流値の和と等しくなる。更に、レーザ駆動電流Ｉ_LDの電流値は、図２１（ｊ）の時刻ｔ３〜ｔ４の期間において、第１の駆動電流Ｉ₁、第２の駆動電流Ｉ₂、第３の駆動電流Ｉ₃のそれぞれの電流値の和と等しくなる。レーザ駆動電流Ｉ_LDの電流値は、図２１（ｊ）の時刻ｔ５〜ｔ６の期間において、第１の駆動電流Ｉ₁及び第２の駆動電流Ｉ₂のそれぞれの電流値の和と等しくなる。レーザ駆動電流Ｉ_LDの電流値は、図２１（ｊ）の時刻ｔ７〜ｔ８の期間において、第１の駆動電流Ｉ₁の電流値と等しくなる。レーザ駆動電流Ｉ_LDは図１９に示す半導体レーザ素子１１に供給される。

このように、第５の実施の形態によれば、駆動制御回路２ｅにエンコーダ８０ａを、電流制御回路３１ｉにデコーダ８１ａをそれぞれ追加することにより、フレキシブルケーブル５を構成する信号線の数を削減できる。また、タイミング信号Ｓ₁と第１及び第２の符号化信号Ｃ₁及びＣ₂とをフレキシブルケーブル５を介してピックアップ４ｉに伝送する際、タイミング信号Ｓ₁と第１及び第２の符号化信号Ｃ₁及びＣ₂とに位相差が生じても高精度にレーザ光の出力レベルを制御できる。

（第５の実施の形態の第１の変形例）
本発明の第５の実施の形態の第１の変形例に係るレーザ制御装置１０ｊとして図２２に示すように、エンコーダ８０ｂが、４つのマスクタイミング信号、即ち第１〜第４のマスクタイミング信号Ｍ₁〜Ｍ₄を図２３に示す対応付けにより符号化しても良い。デコーダ８１ｂは、図２３に示す対応付けにより、図２４（ｂ）及び（ｃ）に示す第１及び第２の符号化信号Ｃ₁及びＣ₂を復号する。電流制御回路３１ｊは、図２４（ｇ）に示す復号された第４のマスクタイミング信号Ｍ₄と図２４（ａ）に示すタイミング信号Ｓ₁とを論理積演算する第４の論理積演算回路２８０を更に備える。

図１９に示す電流制御回路３１ｉにおいては、第１及び第２の符号化信号Ｃ₁及びＣ₂を復号して演算処理する際に微少な信号遅延が生じる。この結果タイミング信号Ｓ₁と、第１〜第３の論理積回路２５、２７、及び２８のそれぞれの出力信号Ｓ₂、Ｓ₃、及びＳ₄とにタイミング誤差が発生する。これに対して図２２に示す電流制御回路３１ｊは、第１スイッチ３３ｂ、第２スイッチ３４ａ、第３スイッチ４１ｃ、及び第４スイッチ４２ｂのそれぞれを論理積演算の結果を用いて制御する。

したがって、第５の実施の形態の第１の変形例に係るレーザ制御装置１０ｊは、第１スイッチ３３ｂ、第２スイッチ３４ａ、第３スイッチ４１ｃ、及び第４スイッチ４２ｂのそれぞれを論理積演算の結果を用いて制御することにより、第１スイッチ３３ｂ、第２スイッチ３４ａ、第３スイッチ４１ｃ、及び第４スイッチ４２ｂを高精度に制御できる。

（第５の実施の形態の第２の変形例）
本発明の第５の実施の形態の第２の変形例に係るレーザ制御装置１０ｋとして図２５に示すように、電流制御回路３１ｋが、図２６に示す対応付けにより第１及び第２の符号化信号Ｃ_1a及びＣ_2aを演算処理後にデコードしても良い。即ち電流制御回路３１ｋは、タイミング信号端子９ａ及び第１マスク信号端子９ｂに接続された第１の論理積回路２５１、タイミング信号端子９ａ及び第２マスク信号端子９ｃに接続された第２の論理積回路２７１、第１の論理積回路２５１と第２の論理積回路２７１とに入力が接続され、第１〜第４スイッチ３３ｂ、３４ａ、４１ｃ、及び４２ｂに出力が接続されたデコーダ８１ｃを備える。

また、第１の論理積回路２５１は、図２７（ａ）に示すタイミング信号Ｓ₁及び図２７（ｂ）に示す第１の符号化信号Ｃ_1aを論理積演算する。第２の論理積回路２７１は、図２７（ａ）に示すタイミング信号Ｓ₁及び図２７（ｃ）に示す第２の符号化信号Ｃ_2aを論理積演算する。デコーダ８１ｃは、図２６に示す対応付けを用いて、図２７（ｄ）に示す第１の論理積回路２５１の出力信号Ｃ_1b及び図２７（ｅ）に示す第２の論理積回路２７１の出力信号Ｃ_2bをデコードする。図２７（ｆ）〜図２７（ｉ）に示すデコーダ８１ｃの出力信号Ｓ₂〜Ｓ₅は、第１〜第４スイッチ３３ｂ、３４ａ、４１ｃ、及び４２ｂに供給される。この結果、図２７（ｊ）に示すレーザ駆動電流Ｉ_LDが生成される。

このように、第５の実施の形態の第２の変形例に係るレーザ制御装置１０ｋによれば、図２２に示すレーザ制御装置１０ｊと同様に、第１スイッチ３３ｂ、第２スイッチ３４ａ、第３スイッチ４１ｃ、及び第４スイッチ４２ｂを高精度に制御できる。

（第６の実施の形態）
本発明の第６の実施の形態に係るレーザ制御装置１０ｌは、図２８に示すように、第５〜第９の設定信号端子８ｅ〜８ｉ、第５〜第９Ｖ／Ｉ変換器４０５〜４０９、第４〜第７の論理積回路２６４〜２６７、第５〜第９スイッチ３０４〜３０８及び論理和回路２９を更に備える点が図２及び図１９と異なる。またエンコーダ８０ｄが、図２９に示す対応付けにより、複数のマスクタイミング信号Ｍ₁〜Ｍ₈の一部のみを符号化する点が図１９と異なる。第５Ｖ／Ｉ変換器４０５は、第５の設定信号端子８ｅと第５スイッチ３０４との間に接続される。第６Ｖ／Ｉ変換器４０６は、第６の設定信号端子８ｆと第６スイッチ３０５との間に接続される。第７Ｖ／Ｉ変換器４０７は、第７の設定信号端子８ｇと第７スイッチ３０６との間に接続される。第８Ｖ／Ｉ変換器４０８は、第８の設定信号端子８ｈと第８スイッチ３０７との間に接続される。第９Ｖ／Ｉ変換器４０９は、第９の設定信号端子８ｉと第９スイッチ３０８との間に接続される。

更に、第４の論理積回路２６４は、タイミング信号端子９ａ及びデコーダ８１ｄに入力が接続され、第５スイッチ３０４に出力が接続される。第５の論理積回路２６５は、タイミング信号端子９ａ及びデコーダ８１ｄに入力が接続され、第６スイッチ３０５に出力が接続される。第６の論理積回路２６６は、タイミング信号端子９ａ及びデコーダ８１ｄに入力が接続され、第７スイッチ３０６に出力が接続される。第７の論理積回路２６７は、タイミング信号端子９ａ及びデコーダ８１ｄに入力が接続され、第８スイッチ３０７に出力が接続される。論理和回路２９は、タイミング信号端子９ａ及び第４マスク信号端子９ｅに入力が接続され、第９スイッチ３０８に出力が接続される。尚、レーザ駆動回路３ｌ及び駆動制御回路２ｈは、図６及び図７と同様に、同一の半導体チップ上にそれぞれモノリシックに集積化し、半導体集積回路として構成可能である。その他の構成については、図１及び図１９と同様である。

以下に、図２８〜図３０を用いて、第６の実施の形態に係るレーザ制御装置１０ｌの動作を説明する。但し、第１の実施の形態に係るレーザ制御装置１０ａの動作と重複する説明は省略する。

（イ）先ず、図２８に示すタイミング制御回路２２ｅは、変調された記録データＭＤ及びプリセットデータＰＤに基づいて図３０（ａ）及び（ｍ）に示すタイミング信号Ｓ₁及び第１〜第８のマスクタイミング信号Ｍ₁〜Ｍ₈を生成する。図２８に示すエンコーダ８０ａは、図２９に示す対応付けに基づいて第１〜第７のマスクタイミング信号Ｍ₁〜Ｍ₇を符号化する。この結果、図３０（ｂ）〜図３０（ｃ）に示す第１〜第３の符号化信号Ｃ₁〜Ｃ₃が生成される。第１〜第３の符号化信号Ｃ₁〜Ｃ₃はフレキシブルケーブル５を介してデコーダ８１ｄに伝達される。更に、デコーダ８１ｄは、図２９に示す対応付けにより、第１〜第３の符号化信号Ｃ₁〜Ｃ₃を復号する。デコーダ８１ｄが第１〜第３の符号化信号Ｃ₁〜Ｃ₃を復号すると、図３０（ｅ）〜図３０（ｌ）に示す第１〜第８のマスクタイミング信号Ｍ₁〜Ｍ₈が生成される。

（ロ）次に、図２８に示す第１の論理積回路２５は、図３０（ｎ）に示すように、タイミング信号Ｓ₁及び図３０（ｆ）に示す第１のマスクタイミング信号Ｍ₁を論理積演算する。第２の論理積回路２７は、図３０（ｏ）に示すように、タイミング信号Ｓ₁及び図３０（ｇ）に示す第２のマスクタイミング信号Ｍ₂を論理積演算する。第３の論理積回路２８は、図３０（ｐ）に示すように、タイミング信号Ｓ₁及び図３０（ｈ）に示す第３のマスクタイミング信号Ｍ₃を論理積演算する。第４の論理積回路２６４は、図３０（ｑ）に示すように、タイミング信号Ｓ₁及び図３０（ｉ）に示す第４のマスクタイミング信号Ｍ₄を論理積演算する。第５の論理積回路２６５は、図３０（ｒ）に示すように、タイミング信号Ｓ₁及び図３０（ｊ）に示す第５のマスクタイミング信号Ｍ₅を論理積演算する。第６の論理積回路２６６は、図３０（ｓ）に示すように、タイミング信号Ｓ₁及び図３０（ｋ）に示す第６のマスクタイミング信号Ｍ₆を論理積演算する。第７の論理積回路２６７は、図３０（ｔ）に示すように、タイミング信号Ｓ₁及び図３０（ｌ）に示す第７のマスクタイミング信号Ｍ₇を論理積演算する。論理和回路２９は、図３０（ｕ）に示すように、タイミング信号Ｓ₁及び図３０（ｅ）に示す第８のマスクタイミング信号Ｍ₈を論理和演算する。

（ハ）次に、図２８に示す第１スイッチ３３ｂは、タイミング信号Ｓ₁がハイレベルの期間、即ち図３０の時刻ｔ１〜ｔ２、時刻ｔ４〜ｔ５、時刻ｔ７〜ｔ８、時刻ｔ１０〜ｔ１１、時刻ｔ１３〜ｔ１４、時刻ｔ１６〜ｔ１７、時刻ｔ１９〜ｔ２０、及び時刻ｔ２２〜ｔ２３のそれぞれの期間においてオンする。第２スイッチ３４ａは、第１の論理積回路２５の出力信号Ｓ₂がハイレベルの期間、即ち図３０の時刻ｔ１〜ｔ２、時刻ｔ４〜ｔ５、時刻ｔ７〜ｔ８、時刻ｔ１０〜ｔ１１、時刻ｔ１３〜ｔ１４、時刻ｔ１６〜ｔ１７、及び時刻ｔ１９〜ｔ２０のそれぞれの期間においてオンする。第３スイッチ４１ｃは、第２の論理積回路２７の出力信号Ｓ₃がハイレベルの期間、即ち図３０の時刻ｔ１〜ｔ２、時刻ｔ４〜ｔ５、時刻ｔ７〜ｔ８、時刻ｔ１０〜ｔ１１、時刻ｔ１３〜ｔ１４、及び時刻ｔ１６〜ｔ１７のそれぞれの期間においてオンする。第４スイッチ４２ｂは、第３の論理積回路２８の出力信号Ｓ₄がハイレベルの期間、即ち図３０の時刻ｔ１〜ｔ２、時刻ｔ４〜ｔ５、時刻ｔ７〜ｔ８、時刻ｔ１０〜ｔ１１、及び時刻ｔ１３〜ｔ１４のそれぞれの期間においてオンする。第５〜第９スイッチ３０４〜３０８は、第１〜第４スイッチ３３ｂ、３４ａ、４１ｃ、及び４２ｂと同様に動作する。この結果、レーザ駆動電流Ｉ_LDは図３０（ｖ）に示す電流波形となる。レーザ駆動電流Ｉ_LDは図２８に示す半導体レーザ素子１１に供給される。

このように第６の実施の形態によれば、符号化された複数のマスクタイミング信号がｎビットの場合、レーザ出力レベルを最大２ⁿ通り制御できる。よって、レーザ出力レベルが非常に多値化した場合においても、フレキシブルケーブル５を構成する信号線の数の増加を最小限に抑えることができる。

（その他の実施の形態）
上記のように、本発明は第１〜第６の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

上述した第１〜第６の実施の形態においては、デコーダ２３０を用いてタイミング制御回路２２ａ〜２２ｅを構成する一例を説明した。しかし、デコーダ２３０に代えてタイミング信号Ｓ₁及び複数のマスクタイミング信号Ｍ_１〜Ｍ_nのそれぞれに独立したパルス生成回路を設ける構成でも良い。更に、レーザ制御が複雑になるに応じて、タイミング信号は１本だけに限らず複数本にすることも可能であり、複数本のタイミング信号Ｓ₁〜Ｓ_mに対応するマスクタイミング信号を構成するようにしてもよい。

また、第１〜第４の実施の形態に係るレーザ制御装置１０ａ〜１０ｈの動作説明においては、複数のマスクタイミング信号Ｍ_１〜Ｍ_nに信号遅延が生じる場合について説明したが、タイミング信号Ｓ₁に信号遅延が生じた場合においても高精度にレーザ光を制御できる。更に、フレキシブルケーブル５を使用する一例を説明したが、複数信号を伝達可能な信号接続線であればフレキシブルケーブル５に代えて使用できる。

既に述べた第１〜第６の実施の形態に係るレーザ制御装置１０ａ〜１０ｌは、ＣＤ−Ｒ／ＲＷドライブ、ＤＶＤ−Ｒ／ＲＷドライブ、ＤＶＤ＋ＲＷドライブ、及び次世代光ディスクドライブ等の様々な記録可能な光ディスク装置に適用できる。

このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

第１の実施の形態に係る光ディスク装置の構成を示す模式図である。 第１の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第１の実施の形態に係るタイミング制御回路の構成を示すブロック図である。 第１の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第１の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第１の実施の形態に係る半導体集積回路の構成を示す模式図である。 第１の実施の形態に係る半導体集積回路の構成を示す模式図である。 第１の実施の形態の第１の変形例に係るレーザ制御装置の構成を示すブロック図である。 第１の実施の形態の第２の変形例に係るレーザ制御装置の構成を示すブロック図である。 第１の実施の形態の第３の変形例に係るレーザ制御装置の構成を示すブロック図である。 第２の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第２の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第２の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第２の実施の形態の変形例に係るレーザ制御装置の構成を示すブロック図である。 第３の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第３の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第４の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第４の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第５の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第５の実施の形態に係るエンコーダ及びデコーダの機能を説明する表である。 第５の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 第５の実施の形態の第１の変形例に係るレーザ制御装置の構成を示すブロック図である。 第５の実施の形態の第１の変形例に係るエンコーダ及びデコーダの機能を説明する表である。 第５の実施の形態の第１の変形例に係るレーザ制御装置の動作を示すタイムチャートである。 第５の実施の形態の第２の変形例に係るレーザ制御装置の構成を示すブロック図である。 第５の実施の形態の第２の変形例に係るエンコーダ及びデコーダの機能を説明する表である。 第５の実施の形態の第２の変形例に係るレーザ制御装置の動作を示すタイムチャートである。 第６の実施の形態に係るレーザ制御装置の構成を示すブロック図である。 第６の実施の形態に係るエンコーダ及びデコーダの機能を説明する表である。 第６の実施の形態に係るレーザ制御装置の動作を示すタイムチャートである。 従来のレーザ制御装置の動作を示すタイムチャートである。 従来のレーザ制御装置の動作を示すタイムチャートである。

符号の説明

１…レーザ部
２ａ〜２ｈ…駆動制御回路
３ａ〜３ｌ…レーザ駆動回路
４ａ〜４ｌ…ピックアップ
５…フレキシブルケーブル（信号接続線）
７…電流出力端子
８ａ…第１の設定信号端子
８ｂ…第２の設定信号端子
８ｃ…第３の設定信号端子
８ｄ…第４の設定信号端子
８ｅ…第５の設定信号端子
８ｆ…第６の設定信号端子
８ｇ…第７の設定信号端子
８ｈ…第８の設定信号端子
８ｉ…第９の設定信号端子
９ａ…タイミング信号端子
９ｂ…第１マスク信号端子
９ｃ…第２マスク信号端子
９ｄ…第３マスク信号端子
９ｅ…第４マスク信号端子
１０ａ〜１０ｌ…レーザ制御装置
１１…半導体レーザ素子
２１ａ〜２１ｃ…出力レベル制御回路
２２ａ〜２２ｅ…タイミング制御回路
２５、３５ａ…第１の論理積回路
２６、２９、７１…論理和回路
２７、３８０…第２の論理積回路
２７ｂ…プリセット端子
２８…第３の論理積回路
３１ａ〜３１ｌ…電流制御回路
３２ａ〜３２ｃ…電流生成回路
３３ａ、３３ｂ…第１スイッチ
３４ａ、３４ｂ、３４ｃ…第２スイッチ
３６ａ…第１Ｖ／Ｉ変換器
３７ａ…第２Ｖ／Ｉ変換器
３８ａ…第３Ｖ／Ｉ変換器
３９ａ…第４Ｖ／Ｉ変換器
４１ａ〜４１ｃ…第３スイッチ
４２ａ、４２ｂ…第４スイッチ
５１…ディスクモータ
５２…光ディスク
６１…変調回路
６２…サーボ制御回路
６３…信号処理回路
６４…ディスクモータ制御回路
６５…コントローラ
６６…ＲＦアンプ
６７ａ、６７ｂ…コネクタ
８０ａ〜８０ｄ…エンコーダ
８１ａ〜８１ｄ、２３０…デコーダ
９１、９２…半導体チップ
９３ａ〜９３ｅ…ボンディングパッド
９４、９５…半導体集積回路
９６ａ〜９６ｊ…ボンディングパッド
１２７ａ…変調データ端子
１２７ｃ…タイミング信号出力端子
１２７ｄ…マスクタイミング信号出力端子
２２１…タイミング信号生成回路
２２２…マスク信号生成回路
２４０…参照テーブル
２５０…タイマ回路
２５１…第１の論理積回路
２６０…オフセット時間設定回路
２６４、２８０…第４の論理積回路
２６５…第５の論理積回路
２６６…第６の論理積回路
２６７…第７の論理積回路
２７１…第２の論理積回路
３０４…第５スイッチ
３０５…第６スイッチ
３０６…第７スイッチ
３０７…第８スイッチ
３０８…第９スイッチ
４０５…第５Ｖ／Ｉ変換器
４０６…第６Ｖ／Ｉ変換器
４０７…第７Ｖ／Ｉ変換器
４０８…第８Ｖ／Ｉ変換器
４０９…第９Ｖ／Ｉ変換器

Claims (11)

1. 複数の電流の重畳によって、レーザ部に供給する駆動電流の電流量を制御するレーザ制御装置であって、
   入力されたデータに応じて、前記複数の電流の重畳数を制御する信号であるタイミング信号を生成するタイミング信号生成回路と、
   前記データに応じて、前記複数の電流の重畳数を制御する信号であり、かつ前記タイミング信号の一部をマスクする信号であるマスクタイミング信号を生成するマスク信号生成回路とを備え、
   前記マスク信号生成回路は、前記マスクタイミング信号の論理レベルが変化するタイミングを、前記タイミング信号の論理レベルが変化するタイミングとは異なるタイミングに設定し、
   前記駆動電流の電流量は、前記タイミング信号又は前記マスクタイミング信号の論理レベルが変化するタイミングにおいて変化することを特徴とするレーザ制御装置。
2. 複数の電流の重畳によって、レーザ部に供給する駆動電流の電流量を制御するレーザ制御装置であって、
   前記電流量の制御に用いる電流設定信号を複数の駆動電流に変換する電流生成回路と、
   前記複数の電流の重畳数を制御する信号であるタイミング信号と、前記複数の電流の重畳数を制御する信号であり、かつ前記タイミング信号の一部をマスクする信号であるマスクタイミング信号とを演算処理した結果を重畳タイミング信号として生成する演算処理回路と、
   前記重畳タイミング信号に応じて、前記複数の電流のうち少なくとも１つの電流を重畳するか否かを制御する重畳制御回路とを備え、
   前記マスクタイミング信号の論理レベルが変化するタイミングは、前記タイミング信号の論理レベルが変化するタイミングとは異なり、
   前記駆動電流の電流量は、前記タイミング信号又は前記マスクタイミング信号の論理レベルが変化するタイミングにおいて変化することを特徴とするレーザ制御装置。
3. 複数の電流の重畳によって、レーザ部に供給する駆動電流の電流量を制御するレーザ制御装置であって、
   第１の半導体装置と、
   前記第１の半導体装置とは別体の第２の半導体装置と、
   前記第１の半導体装置と前記第２の半導体装置とを接続する接続信号線とを備え、
   前記第１の半導体装置は、
   入力されたデータに応じて、前記複数の電流の重畳数を制御する信号であるタイミング信号を生成するタイミング信号生成回路と、
   前記データに応じて、前記複数の電流の重畳数を制御する信号であり、かつ前記タイミング信号の一部をマスクする信号であるマスクタイミング信号を生成するマスク信号生成回路とを備え、
   前記第２の半導体装置は、
   前記電流量の制御に用いる電流設定信号を前記複数の駆動電流に変換する電流生成回路と、
   前記タイミング信号及び前記マスクタイミング信号を演算処理した結果を重畳タイミング信号として生成する演算処理回路と、
   前記重畳タイミング信号に応じて、前記複数の電流のうち少なくとも１つの電流を重畳するか否かを制御する重畳制御回路とを備え、
   前記マスク信号生成回路は、前記マスクタイミング信号の論理レベルが変化するタイミングを、前記タイミング信号の論理レベルが変化するタイミングとは異なるタイミングに設定し、
   前記駆動電流の電流量は、前記タイミング信号又は前記マスクタイミング信号の論理レベルが変化するタイミングにおいて変化することを特徴とするレーザ制御装置。
4. 前記マスクタイミング信号の一部又は全部を符号化するエンコーダを更に備えることを特徴とする請求項１又は３に記載のレーザ制御装置。
5. 符号化されて入力される前記マスクタイミング信号を復号するデコーダと、
   復号された前記マスクタイミング信号と前記タイミング信号とを前記演算処理する回路
   とを更に備えることを特徴とする請求項２又は３に記載のレーザ制御装置。
6. 符号化されて入力される前記マスクタイミング信号を前記タイミング信号と前記演算処理する回路と、
   前記演算処理の結果を復号するデコーダ
   とを更に備えることを特徴とする請求項２又は３に記載のレーザ制御装置。
7. 前記演算処理回路は、前記演算処理として論理積演算を実行し、
   前記マスク信号生成回路は、
   前記タイミング信号と同期間において生成される前記マスクタイミング信号の立ち上がりを、当該タイミング信号の立ち上がりよりも前に設定するとともに、
   前記タイミング信号と同期間において生成される前記マスクタイミング信号の立ち下がりを、当該タイミング信号の立ち下がりよりも後に設定することを特徴とする請求項２又は３に記載のレーザ制御装置。
8. 前記演算処理回路は、前記演算処理として論理和演算を実行し、
   前記マスク信号生成回路は、
   前記タイミング信号と同期間において生成される前記マスクタイミング信号の立ち上がりを、当該タイミング信号の立ち上がりよりも後に設定するとともに、
   前記タイミング信号と同期間において生成される前記マスクタイミング信号の立ち下がりを、当該タイミング信号の立ち下がりよりも前に設定することを特徴とする請求項２又は３に記載のレーザ制御装置。
9. 複数の電流の重畳によって、レーザ部に供給する駆動電流の電流量を制御するレーザ制御装置を具備する光ディスク装置であって、
   前記レーザ制御装置は、
   第１の半導体装置と、
   前記第１の半導体装置とは別体の第２の半導体装置と、
   前記第１の半導体装置と前記第２の半導体装置とを接続する接続信号線とを備え、
   前記第１の半導体装置は、
   入力されたデータに応じて、前記複数の電流の重畳数を制御する信号であるタイミング信号を生成するタイミング信号生成回路と、
   前記データに応じて、前記複数の電流の重畳数を制御する信号であり、かつ前記タイミング信号の一部をマスクする信号であるマスクタイミング信号を生成するマスク信号生成回路とを備え、
   前記第２の半導体装置は、
   前記電流量の制御に用いる電流設定信号を複数の駆動電流に変換する電流生成回路と、
   前記複数の電流の重畳数を制御するタイミング信号と、前記複数の電流の重畳数を制御する信号であり、かつ前記タイミング信号の一部をマスクする信号であるマスクするマスクタイミング信号とを演算処理した結果を重畳タイミング信号として生成する演算処理回路と、
   前記重畳タイミング信号に応じて、前記複数の電流のうち少なくとも１つの電流を重畳するか否かを制御する重畳制御回路とを備え、
   前記マスク信号生成回路は、前記マスクタイミング信号の論理レベルが変化するタイミングを、前記タイミング信号の論理レベルが変化するタイミングとは異なるタイミングに設定し、
   前記駆動電流の電流量は、前記タイミング信号又は前記マスクタイミング信号の論理レベルが変化するタイミングにおいて変化することを特徴とする光ディスク装置。
10. 前記レーザ制御装置は、
    生成された前記マスクタイミング信号を符号化するエンコーダと、
    符号化されて入力される前記マスクタイミング信号を復号するデコーダ
    とを備えることを特徴とする請求項９に記載の光ディスク装置。
11. 前記レーザ制御装置は、
    生成された前記マスクタイミング信号を符号化するエンコーダと、
    符号化された前記マスクタイミング信号を前記タイミング信号と前記演算処理する回路と、
    前記演算処理の結果を復号するデコーダ
    とを備えることを特徴とする請求項９に記載の光ディスク装置。

Images