JPH06243617A - 磁気ディスク装置及びリード再生用集積回路 - Google Patents

Abstract

(57)【要約】 【目的】バーストデータに基づく磁気ヘッドの位置ずれ
検出を行う際、Ａ／Ｄ変換器の仕様に応じた出力値をサ
ーボ検出回路から得ることができ、また、そのサーボ検
出回路を１チップのＩＣとして構成した際に出力端子数
を削減する。 【構成】バーストデータの各パターンに応じて複数のサ
ンプルホールド回路２３Ａ〜２３Ｄを有するサーボ検出
回路に、この各サンプルホールド回路２３Ａ〜２３Ｄに
よって検出される上記各バーストデータの振幅値を選択
的に出力するスイッチ回路１００および選択回路１０１
を持たせることで、Ａ／Ｄ変換器２４の仕様に応じた出
力値をサーボ検出回路から得えるようにしたものであ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ面サーボ方式の
磁気ディスク装置に係り、特にサーボ検出回路を備えた
１チップＩＣからなるリード再生用集積回路に関する。

【０００２】

【従来の技術】従来、セクトサーボ等のデータ面サーボ
方式を用いた磁気ディスク装置では、一般にヘッド位置
決めのためのサーボ情報としてバーストデータが用いら
れている。このバーストデータは、例えば図８に示すよ
うに、Ａ〜Ｄで示される４つのバーストパターンからな
り、これらは製造時のサーボライトによりトラックの中
心から記録媒体の半径方向に１／２トラックずらした位
置に記録される。

【０００３】図７は従来の磁気ディスク装置の構成を示
す図である。図７において、１１はディスク、１２は磁
気ヘッド、１３はリード／ライトアンプである。磁気ヘ
ッド１２によってディスク１１から読み出されたデータ
は、リード／ライトアンプ１３で増幅された後、ＡＧＣ
アンプ１４、ＬＰＦ１５、ＡＧＣコントローラ１６、パ
ルス生成回路１７、リードＰＬＬ回路１８、デコーダ１
９を介してＩ／Ｆコントローラ２０に与えられる。一
方、書き込みデータは、エンコーダ２２を介してリード
／ライトアンプ１３に与えられる。

【０００４】また、磁気ヘッド１２の位置決め制御に必
要なサーボ情報（バーストデータ）が全波整流回路２
２、サンプルホールド回路２３Ａ〜２３Ｄ、Ａ／Ｄ変換
器２４を介してサーボコントローラ２５に与えられる。
サンプルホールド回路２３Ａ〜２３Ｄは、サンプルゲー
ト生成回路２６から出力されるサンプルゲート信号Ａ〜
Ｄに基づいて、図８に示すような４つのバーストデータ
Ａ〜Ｄの振幅値をサンプルホールドし、これをＡ／Ｄ変
換器２４に出力する。

【０００５】なお、２７は磁気ヘッド１２を支持するキ
ャリッジ、２８はキャリッジ２７を駆動するためのＶＣ
Ｍ（ボイスコイルモータ）、２９はＶＣＭ２８を駆動す
るためのドライバである。また、３０はディスク１１を
回転させるためのスピンドルモータ、３１はスピンドル
モータ３１を駆動するためのドライバ、３２はスピンド
ルモータ３１の回転を制御するモータコントローラであ
る。

【０００６】このような構成において、サーボ情報は、
ディスク１１より磁気ヘッド１２にて読み出され、リー
ド／ライトアンプ１３にて増幅される。その後、ＡＧＣ
アンプ１４にてトラック間の振幅差およびディスク１１
上の磁性むら等によって発生するトラック内の振幅差が
補正され、ＬＰＦ１５にて高周波ノイズが除去される。

【０００７】ここで、サーボ情報は大別してトラック位
置を示すアドレス情報と上述したトラック中心からのず
れを示すバーストデータからなり、そのうちのバースト
データが全波整流回路２２にて全波整流された後、サン
プルホールド回路２３Ａ〜２３Ｄに与えられる。このサ
ンプルホールド回路２３Ａ〜２３Ｄにおいて、Ａ〜Ｄの
パターン毎にそれぞれの振幅値がサーボコントローラ２
５から出力されるサンプルタイミング信号に基づいて検
出される。サンプルホールド回路２３Ａ〜２３Ｄの各出
力はアナログ電圧信号であるので、Ａ／Ｄ変換器２４に
てコード化された後、サーボコントローラ２５に与えら
れる。サーボコントローラ２５は、このようにして得ら
れるバーストデータＡ〜Ｄの振幅値に基づいて、磁気ヘ
ッド１２の位置ずれ量を検出する。

【０００８】この場合の検出方法を具体的に説明する
と、例えば図８において、バーストＡＧＣエリアでの読
出し信号の振幅を「１００」とすると、シリンダ「０」
におけるバーストパターンＡ，Ｂの振幅は「５０」、パ
ターンＣの振幅は「０」、パターンＤの振幅は「１０
０」となる。ここで、磁気ヘッド１２の位置がシリンダ
「１」側に１／４トラックずれているとすると、シリン
ダ「１」側のバーストデータが読出されるので、この場
合のバーストパターンＡの振幅は「７５」、パターン
Ｂ，Ｃの振幅は「２５」、パターンＤの振幅は「７５」
となる。このように、バーストパターンＡ〜Ｄの各振幅
の変化からヘッド位置ずれ量が検出される。

【０００９】ところで、このような位置ずれ量の検出に
おける演算方法としては、磁気ディスク装置の仕様やＡ
／Ｄ変換器の入出力仕様等によって幾通りか知られてい
る。例えばバーストデータがＡとＢの２つのパターンか
ら構成される場合を例にすると、 （１）ＶA ／（ＶA ＋ＶB ）−ＶB ／（ＶA ＋ＶB ）＝
０ （２）ＶA ／Ｖcc−ＶB ／Ｖcc＝０ （３）ＶA ／Ｖref −ＶB ／Ｖref ＝０ （４）ＶA ／（ＶA ＋ＶB ）＝８０Ｈ（８ビットのＡ／
Ｄ変換器の場合、ＶA＋ＶB ＝１００Ｈ）

【００１０】等の演算方法がある。上記各式で、ＶA は
サンプルホールド回路２３Ａの出力、ＶB はサンプルホ
ールド回路２３Ｂの出力、Ｖcc，Ｖref はＡ／Ｄ変換器
２４の電源電圧と基準電圧である。すなわち、上記
（１）式の方法では、ＶA ＋ＶB をＡ／Ｄ変換器２４の
基準電圧として、ＶA −ＶB を０とするような演算が行
われる。他の方法についても同様に、Ａ／Ｄ変換器の仕
様等に応じて各種演算が行われる。

【００１１】図６に示す構成では、サーボコントローラ
２５で上述したような演算をディジタル処理するが、そ
の演算速度を速める目的で、図７に示すように、加減算
器３３〜３６をＡ／Ｄ変換器２４の前に設け、ＶA ＋Ｖ
B ，ＶA −ＶB ，Ｖc ＋ＶD，Ｖc −ＶD といった演算
をアナログで行うようにしたものがある。

【００１２】図７に示す構成では、加減算器３３〜３６
により、ＶA ＋ＶB ，ＶA −ＶB ，Ｖc ＋ＶD ，Ｖc −
ＶD をアナログ演算した後、Ａ／Ｄ変換器２４の基準電
圧をＶA ＋ＶB とし、ＶA −ＶB ／ＶA ＋ＶB 等の演算
をサーボコントローラ２５で行う。

【００１３】ところで、最近では、図６の破線で囲まれ
た部分を１チップのＩＣ（集積回路）としているものが
ある。すなわち、磁気ヘッド１２の読み出し信号を二値
化するまでの二値化処理回路（ＡＧＣアンプ１４、ＬＰ
Ｆ１５、ＡＧＣコントローラ１６、パルス生成回路１
７）、その二値化データの位相同期回路（リードＰＬＬ
回路１８）、リード／ライトデータの変調／復調回路
（デコーダ１９、エンコーダ２１）を内蔵したリード再
生ＩＣである。また、こうしたリード再生ＩＣには、サ
ーボ検出回路（全波整流回路２３、サンプルホールド回
路２３Ａ〜２３Ｄ、サンプルゲート生成回路２６）が内
蔵されているものが多い。

【００１４】一方、図７に示すものでは、リード再生Ｉ
Ｃに、ＶA ＋ＶB ，ＶA −ＶB ，Ｖc ＋ＶD ，Ｖc −Ｖ
D をアナログ演算するための加減算器３３〜３６が内蔵
されることになる。ただし、ＶA ＜ＶB となる場合があ
り、ＶA −ＶB ＜０となりうる。通常、リード再生ＩＣ
では、正の電源のみ与えられるので、負の電圧は出力し
にくい。このため、｜ＶA −ＶB ｜の出力に対し、別端
子により符号を出力する必要があり、サーボコントロー
ラ２５にはこの符号出力の判定回路と入力端子を用意す
る必要がある。

【００１５】

【発明が解決しようとする課題】上記したように、１チ
ップのリード再生ＩＣには、サーボ検出回路を備えたも
のがあるが、その出力は、（１）図６に示すように、Ｖ
A ，ＶB ，Ｖc ，ＶD の４バースト出力のみ、（２）図
７に示すように、ＶA ＋ＶB ，ＶA −ＶB ，Ｖc ＋ＶD
，Ｖc −ＶDの加減算出力のみ、の２通りがほとんどで
ある。

【００１６】上記（１）の場合、Ａ／Ｄ変換器の仕様の
都合で、その基準電圧をＶA ＋ＶBまたはＶc ＋ＶD と
したい場合に、リード再生ＩＣとＡ／Ｄ変換器との間に
ＶA＋ＶB またはＶc ＋ＶD を得るための加算器を設け
る必要がある。一方、上記（２）の場合、ＶA ，ＶB ，
Ｖc ，ＶD そのものの出力が得られないため、Ａ／Ｄ変
換器の基準電圧をＶA ＋ＶB 以外にしたい場合に、例え
ば（ＶA ＋ＶB ）−（ＶA −ＶB ）といった外付の演算
回路を追加する必要がある。

【００１７】ここで、両者の欠点を補うべく、ＶA ，Ｖ
B ，Ｖc ，ＶD の出力とＶA ＋ＶB,VA −ＶB ，Ｖc ＋
ＶD ，Ｖc −ＶD の出力の両方を得られるようにする
と、リード再生ＩＣの出力端子数が増加（８ピンに増
加）し、それに伴ってＩＣのパッケージサイズが大きく
なり、プリント基板の低面実装化が困難になる等の問題
が生じる。

【００１８】本発明は上記のような点に鑑みなされたも
ので、バーストデータに基づく磁気ヘッドの位置ずれ検
出を行う際、Ａ／Ｄ変換器の仕様に応じた出力値をサー
ボ検出回路から得ることができ、また、そのサーボ検出
回路を１チップのＩＣとして構成した際に出力端子数を
削減できる磁気ディスク装置及びリード再生用集積回路
を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明の磁気ディスク装
置は、データを書き込みまたは読み出すためのヘッド手
段と、このヘッド手段の位置ずれ量を検出するための複
数のパターンからなるバーストデータが記録された記録
媒体と、この記録媒体から上記ヘッド手段を通じて読み
出される上記各バーストデータの振幅値をそれぞれ検出
する複数の振幅検出手段と、この各振幅検出手段によっ
て検出された上記各バーストデータの振幅値を選択的に
出力する選択手段と、この選択手段によって選択的に出
力される上記各バーストデータの振幅値をコード化する
変換手段と、この変換手段によって変換された上記各バ
ーストデータの振幅値に基づいて、上記ヘッド手段の位
置ずれ量を検出するサーボ制御手段とを具備したことを
第１の特徴とする。

【００２０】また、本発明の磁気ディスク装置は、デー
タを書き込みまたは読み出すためのヘッド手段と、この
ヘッド手段の位置ずれ量を検出するための複数のパター
ンからなるバーストデータが記録された記録媒体と、こ
の記録媒体から上記ヘッド手段を通じて読み出される上
記各バーストデータの振幅値をそれぞれ検出する複数の
振幅検出手段と、この各振幅検出手段によって検出され
た上記各バーストデータの振幅値を加算または減算する
加減算手段と、上記振幅検出手段によって検出された上
記各バーストデータの振幅値、または上記加減算手段に
よって加減算された上記各バーストデータの振幅値のう
ちの少なくとも一方を選択的に出力する選択手段と、こ
の選択手段によって選択的に出力された上記各バースト
データの振幅値をコード化する変換手段と、この変換手
段によって変換された上記各バーストデータの振幅値に
基づいて、上記ヘッド手段の位置ずれ量を検出するサー
ボ制御手段とを具備したことを第２の特徴とする。

【００２１】本発明のリード再生用集積回路は、記録媒
体に記録された複数のパターンからなるバーストデータ
に基づいて、ヘッド手段の位置ずれ量を検出する磁気デ
ィスク装置のリード再生用集積回路において、上記記録
媒体から上記ヘッド手段を通じて読み出される上記各バ
ーストデータの振幅値を検出する複数の振幅検出手段
と、この各振幅検出手段によって検出された上記各バー
ストデータの振幅値を選択的に出力する選択手段とを具
備し、上記各振幅検出手段および上記選択手段が１チッ
プの集積回路で構成されていることを第１の特徴とす
る。

【００２２】また、本発明のリード再生用集積回路は、
記録媒体に記録された複数のパターンからなるバースト
データに基づいて、ヘッド手段の位置ずれ量を検出する
磁気ディスク装置のリード再生用集積回路において、上
記記録媒体から上記ヘッド手段を通じて読み出される上
記各バーストデータの振幅値を検出する複数の振幅検出
手段と、この各振幅検出手段によって検出された上記各
バーストデータの振幅値を加算または減算する加減算手
段と、上記各振幅検出手段によって検出された上記各バ
ーストデータの振幅値、または上記加減算手段によって
加減算された上記各バーストデータの振幅値のうちの少
なくとも一方を選択的に出力する選択手段とを具備し、
上記各振幅検出手段、上記加減算手段および上記選択手
段が１チップの集積回路で構成されていることを第２の
特徴とする。

【００２３】

【作用】上記の構成によれば、記録媒体から読み出され
た複数のバーストデータの振幅値が複数の振幅検出手段
によってそれぞれ検出されると、その各バーストデータ
の振幅値は上記各振幅検出手段と共にサーボ制御回路内
に設けられた選択手段によって選択的に変換手段に与え
られる。したがって、この変換手段の仕様に応じた出力
値をサーボ制御回路から得ることができるものであり、
これにより、サーボ制御設計を柔軟に行うことができ
る。また、このようなサーボ検出回路を１チップのＩＣ
で構成することで、出力端子数を削減することができ
る。

【００２４】同様に、サーボ制御回路に、各バーストデ
ータの振幅値を加算または減算する加減算手段を持たせ
た場合にも、変換手段の仕様に応じた出力値をサーボ制
御回路から得ることができ、また、このようなサーボ検
出回路を１チップのＩＣで構成することで、出力端子数
を削減することができる。

【００２５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （第１の実施例）図１は本発明の第１の実施例に係る磁
気ディスク装置の構成を示す図である。なお、図１にお
いて、図６と同一部分には同一符号を付して説明する。

【００２６】ディスク１１のデータ記録面には、磁気ヘ
ッド１２の位置決め制御に必要なサーボ情報が予め書き
込まれている。このサーボ情報は、大別すると、トラッ
ク位置を示すアドレス情報と、トラックの中心からのず
れを示すバーストデータからなる。磁気ヘッド１２の位
置決め制御はこのアドレス情報とバーストデータに基づ
いて行われるが、その具体的な説明については、本発明
とは直接関係ないため、ここでは省略するものとする。
このうち、バーストデータは、磁気ヘッド１２の位置ず
れ量を検出するためのものであり、図８に示すように、
Ａ〜Ｄで示される４つのバーストパターンからなり、デ
ィスク１１の半径方向に１／２トラックずらした位置に
記録されている。

【００２７】磁気ヘッド１２は、キャリッジ２７を介し
てディスク１１の半径方向に移動し、データの書き込み
または読み出しを行う。リード／ライトアンプ１３は、
磁気ヘッド１２の読み出し信号（アナログ信号）を増幅
すると共に、エンコーダ２１によって復調された書き込
みデータ（ＲＬＬデータ）を磁気ヘッド１２に供給す
る。ＡＧＣアンプ１４は、ＡＧＣコントローラ１６によ
って設定されるゲインに応じて読み出し信号の振幅を補
正する。

【００２８】ＬＰＦ（ローパスフィルタ）１５は、磁気
ヘッド１２の読み出し信号に含まれる高周波のノイズ成
分を除去するためのフィルタである。ＡＧＣコントロー
ラ１６は、ＬＰＦ１５の出力信号を監視し、その出力振
幅が一定となるようなゲインを設定する。

【００２９】パルス生成回路（Ｒｅａｄ Ｐｕｌｓｅ
Ｇｅｎａｅｒａｔｏｒ）１７は、ＬＰＦ１５の出力信号
に基づいてリードパルスを生成する。リードＰＬＬ回路
１８は、データの読み出しに必要なリードクロック信号
を生成する。デコーダ１９は、リードクロックに基づい
てリードパルスを所定の記録方式（ＮＲＺデータ）に変
調する。

【００３０】Ｉ／Ｆコントローラ２０は、図示せぬホス
ト装置とのインタフェースを司るディスクコントローラ
（ＨＤＣ）であり、ここではリードゲート信号ＲＧの出
力により読み出しデータ（ＮＲＺデータ）を入力すると
共に、ライトゲート信号ＷＧの出力により書き込みデー
タ（ＮＲＺデータ）を出力する。エンコーダ２１は、ラ
イトＰＬＬ回路２６からのライトクロック信号に基づい
て書き込みデータ（ＮＲＺデータ）を所定の記録方式
（ＲＬＬデータ）に復調する。

【００３１】また、全波整流器（Ｆｕｌｌ Ｗａｖｅ
Ｒｅｃｔｉｆｉｅｒ）２２は、ＬＰＦ１５の出力信号
（この場合、サーボ情報に含まれるバーストデータ）を
全波整流する。サンプルホールド回路（Ｓａｍｐｌｅ＆
Ｈｏｌｄ）２３Ａ〜２３Ｄは、全波整流器２２によって
整流された信号の振幅値をサンプルホールドする。Ａ／
Ｄ変換器２４は、サンプルホールド回路２３の出力信号
をディタル信号に変換してサーボコントローラ２５に与
える。

【００３２】サーボコントローラ２５は、パルス生成回
路１７を通じて得られるアドレス情報とＡ／Ｄ変換器２
４を通じて得られるバーストデータに基づいて磁気ヘッ
ド１２の位置決め制御を行うものであり、ここではバー
ストデータＡ〜Ｄに基づいて磁気ヘッド１２の位置ずれ
量を検出する。サンプルゲート生成回路２６は、サーボ
コントローラ２５から出力されるサンプルタイミング信
号に基づいて、バーストデータＡ〜Ｄの振幅値をサンプ
ルホールドするためのサンプルゲート信号Ａ〜Ｄを出力
する。

【００３３】また、キャリッジ２７は、磁気ヘッド１２
をディスク１１の半径方向に移動させるためのアクチュ
エータである。ＶＣＭ２８は、キャリッジ２７を駆動す
るためのモータである。ドライバ２９は、サーボコント
ローラ２５から出力される制御信号に基づいてＶＣＭ２
８を駆動する。スピンドルモータ３０は、ディスク１１
を回転させるためのモータである。ドライバ３１は、モ
ータコントローラ３２の指示によりスピンドルモータ３
０を駆動する。モータコントローラ３２は、Ｉ／Ｆコン
トローラ２０を介してホスト装置からの回転指示信号を
受け、この信号に基づいてドライバ３１を制御する。

【００３４】ここで、第１の実施例では、サンプルホー
ルド回路２３Ａ〜２３Ｄの各出力信号（バーストデータ
Ａ〜Ｄの振幅値）のうちの１つを選択するためのスイッ
チ回路１００と、このスイッチ回路１００を切り替える
選択回路１０１を備えていることを特徴とする。

【００３５】選択回路１０１は、サーボコントローラ２
５から出力される選択信号に基づいてスイッチ回路１０
０を切り替える。これにより、サンプルホールド回路２
３Ａ〜２３Ｄの各出力信号のうちの１つがこのスイッチ
回路１００を介してＡ／Ｄ変換器２４に選択的に与えら
れることになる。

【００３６】また、第１の実施例において、図１の破線
で囲まれた部分は１チップのリード再生ＩＣとして構成
されていることを特徴とする。このリード再生ＩＣに
は、磁気ヘッド１２の読み出し信号を二値化するまでの
二値化処理回路（ＡＧＣアンプ１４、ＬＰＦ１５、ＡＧ
Ｃコントローラ１６、パルス生成回路１７）、その二値
化データの位相同期回路（リードＰＬＬ回路１８）、リ
ード／ライトデータの変調／復調回路（デコーダ１９、
エンコーダ２１）の他、サーボ検出回路（全波整流回路
２３、サンプルホールド回路２３Ａ〜２３Ｄ、サンプル
ゲート生成回路２６）と共に、上述したスイッチ回路１
００および選択回路１０１が内蔵されている。次に、第
１の実施例の動作を説明する。

【００３７】サーボ情報は、ディスク１１より磁気ヘッ
ド１２にて読み出され、リード／ライトアンプ１３にて
増幅される。その後、ＡＧＣアンプ１４にてトラック間
の振幅差およびディスク１１上の磁性むら等によって発
生するトラック内の振幅差が補正され、ＬＰＦ１５にて
高周波ノイズが除去される。

【００３８】ここで、サーボ情報は大別してトラック位
置を示すアドレス情報と上述したトラック中心からのず
れを示すバーストデータＡ〜Ｄからなり、そのうちのバ
ーストデータが全波整流回路２２にて全波整流された
後、サンプルホールド回路２３Ａ〜２３Ｄに与えられ
る。このサンプルホールド回路２３Ａ〜２３Ｄにおい
て、Ａ〜Ｄのパターン毎にそれぞれの振幅値がサーボコ
ントローラ２５から出力されるサンプルタイミング信号
に基づいて検出される。サンプルホールド回路２３Ａ〜
２３Ｄの各出力はアナログ電圧信号であるので、Ａ／Ｄ
変換器２４にてコード化された後、サーボコントローラ
２５に与えられる。

【００３９】この際、サンプルホールド回路２３Ａ〜２
３Ｄの各出力を１つ１つ順に得るための選択信号がサー
ボコントローラ２５から選択回路１０１に出力される。
この選択信号により、サンプルホールド回路２３Ａ〜２
３Ｄの各出力信号はスイッチ回路１００を介して順にＡ
／Ｄ変換器２４に与えられることになる。サーボコント
ローラ２５は、このようにして得られるバーストデータ
Ａ〜Ｄの振幅値に基づいて、磁気ヘッド１２の位置ずれ
量を図８で説明したようにして検出する。

【００４０】既に説明したように、位置ずれ量の検出に
おける演算方法は、例えばＶA ／（ＶA ＋ＶB ）−ＶB
／（ＶA ＋ＶB ）＝０など、幾通りか存在し、Ａ／Ｄ変
換器２４の仕様等に応じて最適な方法が採用されること
になる。この場合、回路規模の削減および制御の簡素化
からＡ／Ｄ変換器２４を１つしか持たないものとする
と、Ａ／Ｄ変換器２４の基準電圧をＶA ＋ＶB としよう
が、Ｖccとしようが、バースト出力のＡ／Ｄ変換は１度
しか行えないので、サンプルホールド回路２３Ａ〜２３
Ｄの各出力信号は同時に出力する必要がない。

【００４１】そこで、第１の実施例では、サーボコント
ローラ２５から出力される選択信号に基づいて、サーボ
コントローラ２５の演算処理に必要なサンプルホールド
回路２３Ａ〜２３Ｄの各出力信号を切り替え、これをＡ
／Ｄ変換器２４に与える。これにより、サーボコントロ
ーラ２５はＡ／Ｄ変換器２４の仕様に応じた出力値を得
ることができる。

【００４２】また、破線で囲む部分を１チップのリード
再生ＩＣとした際、このリード再生ＩＣから同時に出力
する必要のない不要出力端子を削減できる。この場合、
サンプルホールド回路２３Ａ〜２３Ｄの各出力信号を必
要とする演算では、図６に示すように出力端子が６ピン
必要となるが、これを１ピンに減らすことができる。 （第２の実施例）次に、本発明の第２の実施例を説明す
る。図２は本発明の第２の実施例に係る磁気ディスク装
置の構成を示す図である。なお、図２において、図７と
同一部分には同一符号を付して説明する。

【００４３】第２の実施例では、加減算器３３〜３６を
Ａ／Ｄ変換器２４の前に設け、ＶA＋ＶB ，ＶA −ＶB
，Ｖc ＋ＶD ，Ｖc −ＶD といった演算をアナログで
行うと共に、その加減算器３３〜３６の各出力信号をス
イッチ回路２００に与えるようにしたことを特徴とす
る。

【００４４】選択回路２０１は、サーボコントローラ２
５から出力される選択信号に基づいてスイッチ回路２０
０を切り替える。これにより、加減算器３３〜３６の各
出力信号のうちの１つがこのスイッチ回路２００を介し
てＡ／Ｄ変換器２４に選択的に与えられることになる。

【００４５】また、第２の実施例において、図２の破線
で囲まれた部分は１チップのリード再生ＩＣとして構成
されていることを特徴とする。このリード再生ＩＣに
は、磁気ヘッド１２の読み出し信号を二値化するまでの
二値化処理回路（ＡＧＣアンプ１４、ＬＰＦ１５、ＡＧ
Ｃコントローラ１６、パルス生成回路１７）、その二値
化データの位相同期回路（リードＰＬＬ回路１８）、リ
ード／ライトデータの変調／復調回路（デコーダ１９、
エンコーダ２１）の他、サーボ検出回路（全波整流回路
２３、サンプルホールド回路２３Ａ〜２３Ｄ、サンプル
ゲート生成回路２６）と共に、上述した加減算器３３〜
３６、スイッチ回路２００および選択回路２０１が内蔵
されている。

【００４６】このような構成によれば、サンプルホール
ド回路２３Ａ〜２３Ｄによって得られるバーストデータ
Ａ〜Ｄの各振幅値が加減算器３３〜３６に与えられる。
加算器３３は、バーストデータＡとＢの各振幅値を加算
し、その結果の信号（アナログ信号）をスイッチ回路２
００に出力する。同様に、減算器３４はバーストデータ
ＡとＢの各振幅値を減算し、加算器３５はバーストデー
タＣとＤの各振幅値を加算し、減算器３６はバーストデ
ータＣとＤの各振幅値を減算し、それぞれスイッチ回路
２００に出力する。

【００４７】ここで、サーボコントローラ２５は、加減
算器３３〜３６の各出力信号に基づいて磁気ヘッド１２
の位置ずれ量を検出するための演算を行うことになる
が、第１の実施例で説明した理由により、その各出力信
号は同時に出力する必要がない。

【００４８】そこで、第２の実施例では、サーボコント
ローラ２５から出力される選択信号に基づいて、サーボ
コントローラ２５の演算処理に必要な加減算器３３〜３
６の各出力信号を切り替え、これをＡ／Ｄ変換器２４に
与える。これにより、サーボコントローラ２５はＡ／Ｄ
変換器２４の仕様に応じた出力値を得ることができる。

【００４９】また、破線で囲む部分を１チップのリード
再生ＩＣとした際、このリード再生ＩＣから同時に出力
する必要のない不要出力端子を削減できる。この場合、
加減算器３３〜３６の各出力信号を必要とする演算で
は、図７に示すように出力端子が４ピン必要となるが、
これを１ピンに減らすことができる。 （第３の実施例）次に、本発明の第３の実施例を説明す
る。図３は本発明の第３の実施例に係る磁気ディスク装
置の構成を示す図である。なお、図３において、図７と
同一部分には同一符号を付して説明する。

【００５０】第３の実施例では、加算器３３および３５
をＡ／Ｄ変換器２４の前に設け、ＶA ＋ＶB ，Ｖc ＋Ｖ
D といった演算をアナログで行うと共に、その加算器３
３および３５の各出力信号をＡ／Ｄ変換器２４に直接与
え、サンプルホールド回路２３Ａ〜２３Ｄの各出力信号
（バーストデータＡ〜Ｄの振幅値）をスイッチ回路３０
０に与えるようにしたことを特徴とする。

【００５１】選択回路３０１は、サーボコントローラ２
５から出力される選択信号に基づいてスイッチ回路３０
０を切り替える。これにより、サンプルホールド回路２
３Ａ〜２３Ｄの各出力信号のうちの１つがこのスイッチ
回路３００を介してＡ／Ｄ変換器２４に選択的に与えら
れることになる。

【００５２】また、第３の実施例において、図３の破線
で囲まれた部分は１チップのリード再生ＩＣとして構成
されていることを特徴とする。このリード再生ＩＣに
は、磁気ヘッド１２の読み出し信号を二値化するまでの
二値化処理回路（ＡＧＣアンプ１４、ＬＰＦ１５、ＡＧ
Ｃコントローラ１６、パルス生成回路１７）、その二値
化データの位相同期回路（リードＰＬＬ回路１８）、リ
ード／ライトデータの変調／復調回路（デコーダ１９、
エンコーダ２１）の他、サーボ検出回路（全波整流回路
２３、サンプルホールド回路２３Ａ〜２３Ｄ、サンプル
ゲート生成回路２６）と共に、上述した加算器３３，３
５、スイッチ回路３００および選択回路３０１が内蔵さ
れている。

【００５３】このような構成によれば、サンプルホール
ド回路２３Ａ〜２３Ｄによって得られるバーストデータ
Ａ〜Ｄの各振幅値がスイッチ回路３００に与えられる。
一方、上記バーストデータＡ〜Ｄの各振幅値のうち、バ
ーストデータＡとＢの各振幅値が加算器３３に与えら
れ、バーストデータＣとＤの各振幅値が加算器３５に与
えられる。加算器３３は、バーストデータＡとＢの各振
幅値を加算し、その結果の信号（アナログ信号）をＡ／
Ｄ変換器２４に出力する。加算器３５は、バーストデー
タＣとＤの各振幅値を加算し、その結果の信号（アナロ
グ信号）をＡ／Ｄ変換器２４に出力する。

【００５４】ここで、サーボコントローラ２５は、サン
プルホールド回路２３Ａ〜２３Ｄの各出力信号および加
算器３３，３５の各出力信号に基づいて磁気ヘッド１２
の位置ずれ量を検出するための演算を行うことになる
が、第１の実施例で説明した理由により、その各出力信
号は同時に出力する必要がない。

【００５５】そこで、第３の実施例では、Ａ／Ｄ変換器
２４の仕様により、サンプルホールド回路２３Ａ〜２３
Ｄの各出力信号を同時に出力する必要のないものとし、
サーボコントローラ２５から出力される選択信号に基づ
いて、その各出力信号を切り替えてＡ／Ｄ変換器２４に
与える。また、加算器３３，３５の各出力信号について
は、同時にＡ／Ｄ変換器２４に与える。これにより、サ
ーボコントローラ２５はＡ／Ｄ変換器２４の仕様に応じ
た出力値を得ることができる。

【００５６】また、破線で囲む部分を１チップのリード
再生ＩＣとした際、このリード再生ＩＣから同時に出力
する必要のない不要出力端子を削減できる。この場合、
サンプルホールド回路２３Ａ〜２３Ｄの各出力信号と加
算器３３，３５の各出力信号の両方を必要とする演算で
は、出力端子が６ピン必要となるが、これを５ピンに減
らすことができる。 （第４の実施例）次に、本発明の第４の実施例を説明す
る。図４は本発明の第４の実施例に係る磁気ディスク装
置の構成を示す図である。なお、図４において、図７と
同一部分には同一符号を付して説明する。

【００５７】第４の実施例は、第３の実施例とは選択す
る信号が異なる。すなわち、第４の実施例では、加算器
３３および３５をＡ／Ｄ変換器２４の前に設け、ＶA ＋
ＶB，Ｖc ＋ＶD といった演算をアナログで行うと共
に、その加算器３３および３５の各出力信号をスイッチ
回路４００に与え、サンプルホールド回路２３Ａ〜２３
Ｄの各出力信号（バーストデータＡ〜Ｄの振幅値）をＡ
／Ｄ変換器２４に直接与えるようにしたことを特徴とす
る。

【００５８】選択回路４０１は、サーボコントローラ２
５から出力される選択信号に基づいてスイッチ回路４０
０を切り替える。これにより、加算器３３および３５の
各出力信号のうちの一方がこのスイッチ回路４００を介
してＡ／Ｄ変換器２４に選択的に与えられることにな
る。

【００５９】また、第４の実施例において、図４の破線
で囲まれた部分は１チップのリード再生ＩＣとして構成
されていることを特徴とする。このリード再生ＩＣに
は、磁気ヘッド１２の読み出し信号を二値化するまでの
二値化処理回路（ＡＧＣアンプ１４、ＬＰＦ１５、ＡＧ
Ｃコントローラ１６、パルス生成回路１７）、その二値
化データの位相同期回路（リードＰＬＬ回路１８）、リ
ード／ライトデータの変調／復調回路（デコーダ１９、
エンコーダ２１）の他、サーボ検出回路（全波整流回路
２３、サンプルホールド回路２３Ａ〜２３Ｄ、サンプル
ゲート生成回路２６）と共に、上述した加算器３３，３
５、スイッチ回路４００および選択回路４０１が内蔵さ
れている。

【００６０】このような構成によれば、サンプルホール
ド回路２３Ａ〜２３Ｄによって得られるバーストデータ
Ａ〜Ｄの各振幅値がＡ／Ｄ変換器２４に与えられる。一
方、上記バーストデータＡ〜Ｄの各振幅値のうち、バー
ストデータＡとＢの各振幅値が加算器３３に与えられ、
バーストデータＣとＤの各振幅値が加算器３５に与えら
れる。加算器３３は、バーストデータＡとＢの各振幅値
を加算し、その結果の信号（アナログ信号）をスイッチ
回路４００に出力する。加算器３５は、バーストデータ
ＣとＤの各振幅値を加算し、その結果の信号（アナログ
信号）をスイッチ回路４００に出力する。

【００６１】ここで、サーボコントローラ２５は、サン
プルホールド回路２３Ａ〜２３Ｄの各出力信号および加
算器３３，３５の各出力信号に基づいて磁気ヘッド１２
の位置ずれ量を検出するための演算を行うことになる
が、第１の実施例で説明した理由により、その各出力信
号は同時に出力する必要がない。

【００６２】そこで、第４の実施例では、Ａ／Ｄ変換器
２４の仕様により、加算器３３，３５の各出力信号を同
時に出力する必要のないものとし、サーボコントローラ
２５から出力される選択信号に基づいて、その各出力信
号を切り替えてＡ／Ｄ変換器２４に与える。また、サン
プルホールド回路２３Ａ〜２３Ｄの各出力信号について
は、同時にＡ／Ｄ変換器２４に与える。これにより、サ
ーボコントローラ２５はＡ／Ｄ変換器２４の仕様に応じ
た出力値を得ることができる。

【００６３】また、破線で囲む部分を１チップのリード
再生ＩＣとした際、このリード再生ＩＣから同時に出力
する必要のない不要出力端子を削減できる。この場合、
サンプルホールド回路２３Ａ〜２３Ｄの各出力信号と加
算器３３，３５の各出力信号の両方を必要とする演算で
は、出力端子が６ピン必要となるが、これを５ピンに減
らすことができる。 （第５の実施例）次に、本発明の第５の実施例を説明す
る。図５は本発明の第５の実施例に係る磁気ディスク装
置の構成を示す図である。なお、図５において、図７と
同一部分には同一符号を付して説明する。

【００６４】第５の実施例は、第３の実施例と第４の実
施例とを組み合わせたものである。すなわち、第５の実
施例では、加算器３３および３５をＡ／Ｄ変換器２４の
前に設け、ＶA ＋ＶB ，Ｖc ＋ＶD といった演算をアナ
ログで行うと共に、その加算器３３および３５の各出力
信号をスイッチ回路５００に与え、サンプルホールド回
路２３Ａ〜２３Ｄの各出力信号（バーストデータＡ〜Ｄ
の振幅値）をスイッチ回路５０１に与えるようにしたこ
とを特徴とする。

【００６５】選択回路５０２は、サーボコントローラ２
５から出力される選択信号に基づいてスイッチ回路５０
０および５０１を切り替える。これにより、加算器３３
および３５の各出力信号のうちの一方がスイッチ回路４
００を介してＡ／Ｄ変換器２４に選択的に与えられると
共に、サンプルホールド回路２３Ａ〜２３Ｄの各出力信
号のうちの１つがＡ／Ｄ変換器２４に選択的に与えられ
ることになる。

【００６６】また、第５の実施例において、図５の破線
で囲まれた部分は１チップのリード再生ＩＣとして構成
されていることを特徴とする。このリード再生ＩＣに
は、磁気ヘッド１２の読み出し信号を二値化するまでの
二値化処理回路（ＡＧＣアンプ１４、ＬＰＦ１５、ＡＧ
Ｃコントローラ１６、パルス生成回路１７）、その二値
化データの位相同期回路（リードＰＬＬ回路１８）、リ
ード／ライトデータの変調／復調回路（デコーダ１９、
エンコーダ２１）の他、サーボ検出回路（全波整流回路
２３、サンプルホールド回路２３Ａ〜２３Ｄ、サンプル
ゲート生成回路２６）と共に、上述した加算器３３，３
５、スイッチ回路５００，５０１および選択回路５０２
が内蔵されている。

【００６７】このような構成によれば、サンプルホール
ド回路２３Ａ〜２３Ｄによって得られるバーストデータ
Ａ〜Ｄの各振幅値がスイッチ回路５０１に与えられる。
一方、上記バーストデータＡ〜Ｄの各振幅値のうち、バ
ーストデータＡとＢの各振幅値が加算器３３に与えら
れ、バーストデータＣとＤの各振幅値が加算器３５に与
えられる。加算器３３は、バーストデータＡとＢの各振
幅値を加算し、その結果の信号（アナログ信号）をスイ
ッチ回路５００に出力する。加算器３５は、バーストデ
ータＣとＤの各振幅値を加算し、その結果の信号（アナ
ログ信号）をスイッチ回路５００に出力する。

【００６８】ここで、サーボコントローラ２５は、サン
プルホールド回路２３Ａ〜２３Ｄの各出力信号および加
算器３３，３５の各出力信号に基づいて磁気ヘッド１２
の位置ずれ量を検出するための演算を行うことになる
が、第１の実施例で説明した理由により、その各出力信
号は同時に出力する必要がない。

【００６９】そこで、第５の実施例では、Ａ／Ｄ変換器
２４の仕様により、サンプルホールド回路２３Ａ〜２３
Ｄの各出力信号および加算器３３，３５の各出力信号を
それぞれ同時に出力する必要のないものとし、サーボコ
ントローラ２５から出力される選択信号に基づいて、そ
の両者の各出力信号をそれぞれ切り替えてＡ／Ｄ変換器
２４に与える。これにより、サーボコントローラ２５は
Ａ／Ｄ変換器２４の仕様に応じた出力値を得ることがで
きる。

【００７０】また、破線で囲む部分を１チップのリード
再生ＩＣとした際、このリード再生ＩＣから同時に出力
する必要のない不要出力端子を削減できる。この場合、
サンプルホールド回路２３Ａ〜２３Ｄの各出力信号と加
算器３３，３５の各出力信号の両方を必要とする演算で
は、出力端子が６ピン必要となるが、これを２ピンに減
らすことができる。

【００７１】

【発明の効果】以上のように本発明によれば、バースト
データの各パターンに応じて複数の振幅検出手段を有す
るサーボ検出回路に、上記各振幅検出手段によって検出
される上記各バーストデータの振幅値を選択的に出力す
る選択手段を持たせることで、変換手段の仕様に応じた
出力値を上記サーボ検出回路から得ることができ、これ
により、サーボ制御設計を柔軟に行うことができる。ま
た、このようなサーボ検出回路を１チップのＩＣで構成
することで、ＩＣの出力端子数を削減することができ
る。

【００７２】同様に、複数の振幅検出手段と共にこの各
振幅検出手段の出力を加減算する加減算手段を有するサ
ーボ検出回路に、上記各振幅検出手段によって検出され
る上記各バーストデータの振幅値、または、上記加減算
手段によって加減算された上記各バーストデータの振幅
値のうちの少なくとも一方を選択的に出力する選択手段
を持たせることで、変換手段の仕様に応じた出力値を上
記サーボ検出回路から得ることができ、これにより、サ
ーボ制御設計を柔軟に行うことができる。また、このよ
うなサーボ検出回路を１チップのＩＣで構成すること
で、ＩＣの出力端子数を削減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る磁気ディスク装置
の構成を示すブロック図。

【図２】本発明の第２の実施例に係る磁気ディスク装置
の構成を示すブロック図。

【図３】本発明の第３の実施例に係る磁気ディスク装置
の構成を示すブロック図。

【図４】本発明の第４の実施例に係る磁気ディスク装置
の構成を示すブロック図。

【図５】本発明の第５の実施例に係る磁気ディスク装置
の構成を示すブロック図。

【図６】従来の磁気ディスク装置の構成を示すブロック
図。

【図７】従来の磁気ディスク装置の構成を示すブロック
図。

【図８】バーストデータに基づく磁気ヘッドの位置ずれ
量の検出方法を説明するための図。

【符号の説明】

１１…ディスク、１２…磁気ヘッド、１３…リード／ラ
イトアンプ、１４…ＡＧＣアンプ、１５…ＬＰＦ（ロー
パスフィルタ）、１６…ＡＧＣコントローラ、１７…パ
ルス生成回路、１８…リードＰＬＬ回路、１９…デコー
ダ、２０…Ｉ／Ｆコントローラ、２１…エンコーダ、２
２…全波整流器、２３Ａ〜２３Ｄ…サンプルホールド回
路、２４…Ａ／Ｄ変換器、２５…サーボコントローラ、
２６…サンプルゲート生成回路、２７…キャリッジ、２
８…ＶＣＭ、２９…ドライバ、３０…スピンドルモー
タ、３１…ドライバ、３２…モータコントローラ、１０
０…スイッチ回路、１０１…選択回路、２００…スイッ
チ回路、２０１…選択回路、３００…スイッチ回路、３
０１…選択回路、４００…スイッチ回路、４０１…選択
回路、５０１および５０２…スイッチ回路、５０３…選
択回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 データを書き込みまたは読み出すための
   ヘッド手段と、 このヘッド手段の位置ずれ量を検出するための複数のパ
   ターンからなるバーストデータが記録された記録媒体
   と、 この記録媒体から上記ヘッド手段を通じて読み出される
   上記各バーストデータの振幅値をそれぞれ検出する複数
   の振幅検出手段と、 この各振幅検出手段によって検出された上記各バースト
   データの振幅値を選択的に出力する選択手段と、 この選択手段によって選択的に出力される上記各バース
   トデータの振幅値をコード化する変換手段と、 この変換手段によって変換された上記各バーストデータ
   の振幅値に基づいて、上記ヘッド手段の位置ずれ量を検
   出するサーボ制御手段とを具備したことを特徴とする磁
   気ディスク装置。
2. 【請求項２】 データを書き込みまたは読み出すための
   ヘッド手段と、 このヘッド手段の位置ずれ量を検出するための複数のパ
   ターンからなるバーストデータが記録された記録媒体
   と、 この記録媒体から上記ヘッド手段を通じて読み出される
   上記各バーストデータの振幅値をそれぞれ検出する複数
   の振幅検出手段と、 この各振幅検出手段によって検出された上記各バースト
   データの振幅値を加算または減算する加減算手段と、 上記振幅検出手段によって検出された上記各バーストデ
   ータの振幅値、または上記加減算手段によって加減算さ
   れた上記各バーストデータの振幅値のうちの少なくとも
   一方を選択的に出力する選択手段と、 この選択手段によって選択的に出力された上記各バース
   トデータの振幅値をコード化する変換手段と、 この変換手段によって変換された上記各バーストデータ
   の振幅値に基づいて、上記ヘッド手段の位置ずれ量を検
   出するサーボ制御手段とを具備したことを特徴とする磁
   気ディスク装置。
3. 【請求項３】 記録媒体に記録された複数のパターンか
   らなるバーストデータに基づいて、ヘッド手段の位置ず
   れ量を検出する磁気ディスク装置のリード再生用集積回
   路において、 上記記録媒体から上記ヘッド手段を通じて読み出される
   上記各バーストデータの振幅値を検出する複数の振幅検
   出手段と、 この各振幅検出手段によって検出された上記各バースト
   データの振幅値を選択的に出力する選択手段とを具備
   し、 上記各振幅検出手段および上記選択手段が１チップの集
   積回路で構成されていることを特徴とするリード再生用
   集積回路。
4. 【請求項４】 記録媒体に記録された複数のパターンか
   らなるバーストデータに基づいて、ヘッド手段の位置ず
   れ量を検出する磁気ディスク装置のリード再生用集積回
   路において、 上記記録媒体から上記ヘッド手段を通じて読み出される
   上記各バーストデータの振幅値を検出する複数の振幅検
   出手段と、 この各振幅検出手段によって検出された上記各バースト
   データの振幅値を加算または減算する加減算手段と、 上記各振幅検出手段によって検出された上記各バースト
   データの振幅値、または上記加減算手段によって加減算
   された上記各バーストデータの振幅値のうちの少なくと
   も一方を選択的に出力する選択手段とを具備し、 上記各振幅検出手段、上記加減算手段および上記選択手
   段が１チップの集積回路で構成されていることを特徴と
   するリード再生用集積回路。