JP5120287B2 - レーザ駆動装置、光学ユニット、光装置 - Google Patents

Description

本発明は、レーザ駆動装置（レーザ駆動回路）、光学ユニット、光装置に関する。

レーザを光源に用いた記録再生装置が、種々の分野で利用されている。たとえば、レーザ駆動装置や光学ユニットを利用し、光ディスクを記録や再生の媒体として用いる光ディスク記録再生装置（以下、単に光ディスク装置ともいう）が注目されている。

光源として用いるレーザとしては、半導体材料を利用した半導体レーザが、極めて小型で駆動電流に高速に応答するため、近年各種装置に広く使用されるようになっている。

また、記録や再生の媒体として用いる書込可能な光ディスクとしては、相変化光ディスクや光磁気ディスクなどが広く知られている。これらの光ディスクでは、照射されるレーザビームの強度を変えることにより、記録、再生、消去を行なう。通常光ディスクに情報を記録する際は、レーザビームの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式が用いられる。このとき、光ディスクには、たとえばピーク３０ｍＷ以上といった高い強度のレーザビームが照射される。再生時は記録マークを破壊することなく情報の読み出しを行なうことができるように、記録時よりも弱い強度（たとえば１ｍＷ）のレーザビームを光ディスクに照射するようにしている。

近年の書込可能な光ディスクでは、その高密度化における優位性より記録マークの両端の位置に情報を持たせるマークエッジ記録が主流となっている。マークエッジ記録では、マークの形状歪によりデータ誤りが発生する。そこで、エラーの少ない記録を行なうために、記録パワーをパルス分割し、多値レベル化し制御するライトストラテジ技術が知られている（たとえば特許文献１、非特許文献１参照）。

特開２００７−１４１４０６号公報

"業界最高水準の低ノイズと高速応答 Blu-ray 8 倍速記録再生の技術の壁を越えて"、CX-PAL74号、［online］、ソニー（株）、［平成２０年８月１８日検索］、インターネット＜ＵＲＬ：http://www.sony.co.jp/Products/SC-HP/cx_pal/vol74/pdf/featuring2_bd.pdf＞

光ディスク装置においては、可動部分であるピックアップと固定部分である信号制御系で構成される。一般的に、レーザ駆動部はピックアップ上に搭載された半導体レーザの近傍に配置され、信号制御系統からレーザ駆動系統までは可撓性のプリント基板（フレキシブル基板）により接続される。通常、ライトストラテジ回路は、固定部分である信号制御系に搭載され、各パワーレベルの発光タイミング信号は、フレキシブル基板を通じてピックアップに伝送される。

この構成では、記録速度の向上に従い、フレキシブル基板を通じて伝送される発光タイミング信号の周波数が高くなる。このとき、フレキシブル基板により伝送帯域が制限されてしまい、発光タイミング信号の間隔が正確に伝送できなくなり、記録速度向上の障害になる。さらに、高密度・高倍速記録の実現に向けてライトストラテジは複雑化する傾向にある。転送レートの増加だけでなく、パルス分割幅の細分化、あるいはパワーレベル数の増大が求められる。

従来の構成では、パワーレベル数が増加するほど、レーザ駆動制御用のライン数が増加し、フレキシブル基板（の幅）も大きくなり、配置スペースの確保や引回しのため長さに起因する伝送帯域低下の問題が発生する。レーザの発光パワー制御を行なう場合、発光パワー制御用の帰還信号やサンプリングパルスの伝送を如何様に行なうかの問題も生じる。

本発明は、上記事情に鑑みてなされたものであり、ライトストラテジ技術を採用する場合において、信号の伝送本数や伝送帯域低下の問題点を解決することのできる仕組みを提供することを目的とする。また、好ましくは、ライトストラテジ技術の適用にも考慮しつつ、発光パワー制御用の信号（帰還信号やサンプルパルス）の生成・伝送手法の新たな仕組みを提供することを目的とする。

本発明に係る仕組みにおいては、先ず、レーザ素子の発光波形についてのレベル情報を示す記録波形制御信号パターンを発光レベルパターン記憶部に記憶しておく。ここで、記録波形制御信号パターンは、スペースおよびマークに対して複数に分割された駆動信号に基づきレーザ素子を駆動するために分割された駆動信号のそれぞれについてのレベル情報を示すものである。換言すると、発光波形のパターンは、少なくとも情報記録領域では、スペースおよびマークの何れも複数に分割された駆動信号の組合せのものとする。つまり、記録パワーをパルス分割し、多値レベル化し制御する仕組みを採る。

パルス生成部では、スペースとマークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号と、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号に基づいて、各伝送信号のエッジを検出することで基準パルスと切替えパルスを生成する。

そして、発光レベルパターン記憶部に記憶されている発光波形の各パワーレベル情報の内、基準パルス位置のレベル情報である基準レベル情報を基準パルスごとに読み出し、基準レベル情報に続く他のレベル情報を切替えパルスごとに順に読み出す。

ライトストラテジ技術を適用する際の記録波形制御信号パターンを予め発光レベルパターン記憶部に記憶しておき、２種の伝送信号を使って基準パルスと切替えパルスを生成し、基準パルスのタイミングで基準レベル情報を読み出し、切替えパルスごとに残りのレベル情報を順に読み出す方式である。２種の伝送信号と、発光レベルパターン記憶部内の記録波形制御信号パターンに順番に記憶したパワーレベル情報からなるシンプルな方式になる。基準パルスごとに基準レベル情報が読み出され、その後に再度、基準パルスが取得されるまで、切替えパルスごとに他のレベル情報が読み出される。

ここで、本発明では第２の記憶部を備える。第２の記憶部の構成としては、それぞれ異なる複数の設定情報を記憶する複数の副記憶部、複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、複数の副記憶部に記憶されている何れかの設定情報を選択して主記憶部に記憶させる記憶情報制御部を具備するものとする。

第２の記憶部の扱い方としては、複数の記録波形制御信号パターンを各副記憶部に記憶する第１の手法（第２の記憶部が発光レベルパターン記憶部と兼用される構成）、記録波形制御信号パターンは１つで発光波形に基づいてサンプリングパルスを生成する際の複数の設定情報を各副記憶部に記憶する第２の手法（第２の記憶部がサンプリングパルスパターン記憶部と兼用される構成）、それらを組み合わせる手法の何れかを採り得る。

また、複数の副記憶部の選択を制御する信号としては、複数の第１の伝送信号に基づく複数の基準パルスを選択パルスに利用する第１の手法がある。複数の第２の伝送信号を利用し基準パルスの直前・直後の切替えパルスが同じ第２の伝送信号のエッジに基づくときに基準パルスの直後の切替えパルスに基づいて選択パルスを生成し、基準パルスと選択パルスを使用して選択を切り替える第２の手法もある。

本発明の一態様によれば、伝送する信号の種類が少ないので、伝送本数や伝送帯域低下の問題点が解決される。信号線の配置スペースの確保や引回しのための長さに起因する障害が緩和されるからである。加えて、複数の副記憶部に記憶する情報を利用することで発光波形のパワーレベルやサンプリングパルスの設定を切り替えることができる。

光装置の一例である記録再生装置の一構成例を示す図である。 光ピックアップの構成例を説明する図である。 ライトストラテジを説明する図である。 ライトストラテジを適用した信号インタフェース手法の第１比較例を説明する図である。 ライトストラテジを適用した信号インタフェース手法の第２比較例を説明する図である。 ライトストラテジを適用した信号インタフェース手法の第３比較例を説明する図である。 本実施形態のシステム構成（第１例）を示す図である。 本実施形態のシステム構成（第２例）を示す図である。 ライトストラテジを適用した本実施形態の基本原理を説明する図である。 基本構成のレーザ駆動方式を実現するレーザ駆動回路を示す図である。 基本構成のレーザ駆動回路に使用されるメモリ回路の記憶情報と電流スイッチとの関係を説明する図である。 基本構成のレーザ駆動回路の動作を説明する図（第１例）である。 基本構成のレーザ駆動回路の動作を説明する図（第２例）である。 図４Ｂおよび図４Ｃに示す記録波形制御信号パターンに対応したレジスタ設定情報を説明する図である。 第１実施形態の伝送信号生成部の構成例を説明する図である。 第１実施形態の伝送信号生成部の動作を説明する図である。 第１実施形態のレーザ駆動回路を示す図である。 第１実施形態のレーザ駆動回路の動作を説明する図（第１例）である。 第１実施形態のレーザ駆動回路の動作を説明する図（第２例）である。 図５Ｃおよび図５Ｄに示す記録波形制御信号パターンに対応したレジスタ設定情報を説明する図である。 本実施形態のエッジ連続検出機能に対する比較例のエッジ遷移方向検出機能を説明する図である。 第２実施形態の伝送信号生成部の構成例を説明する図である。 第２実施形態のレーザ駆動回路の動作を説明する図である。 図６Ａに示す記録波形制御信号パターンに対応したレジスタ設定情報を説明する図である。 第３実施形態の伝送信号生成部の構成例を説明する図である。 第３実施形態のレーザ駆動回路の動作を説明する図である。 図７Ａに示す記録波形制御信号パターンに対応したレジスタ設定情報を説明する図である。 第４実施形態の伝送信号生成部の構成例を説明する図である。 第４実施形態のレーザ駆動回路の動作を説明する図である。 図８Ａに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。 第５実施形態の伝送信号生成部の構成例を説明する図である。 ＡＰＣ用のパワーレベルパターンを説明する図である。 第５実施形態の伝送信号生成部の動作を説明する図である。 第５実施形態のレーザ駆動回路を示す図である。 第５実施形態のレーザ駆動回路の動作を説明する図（第１例）である。 第５実施形態のレーザ駆動回路の動作を説明する図（第２例）である。 図９Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。 サンプリングパルスの第１の設定例を説明する図である。 サンプリングパルスの第２の設定例を説明する図である。 第６実施形態のレジスタ設定情報を説明する図（第１例）である。 第６実施形態のレジスタ設定情報を説明する図（第２例）である。 第６実施形態のレジスタ設定情報を説明する図（第３例）である。

以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，Ｃ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。なお、説明は以下の順序で行なう。

１．記録再生装置の構成概要
２．信号インタフェースの問題点と対策手法の原理
３．信号インタフェースのシステム構成
４．シーケンシャル方式の基本（１つのリセット信号RSと１つのエッジ信号ES）
５．第１実施形態（１つのリセット信号RSと２つのエッジ信号ES）
６．第２実施形態（ランドグルーブ記録方式）
７．第３実施形態（ＣＡＶ・ＺＣＬＶ記録のパワーレベルパターン切替え）
８．第４実施形態（ＯＰＣ記録パワー調整）
９．第５実施形態（ＡＰＣ発光パワー調整）
10．第６実施形態（サンプリングパルスの設定切替え）

＜記録再生装置＞
図１は、光装置の一例である記録再生装置（光ディスク装置）の一構成例を示す図である。図１Ａは、光ピックアップの構成例を説明する図である。

光ディスクOD（Optical Disk）としては、ＣＤ（コンパクトディスク）やＣＤ−ＲＯＭ（Read Only Memory）などのいわゆる再生専用の光ディスクのほか、たとえばＣＤ−Ｒ（Recordable）のような追記型光ディスクや、ＣＤ−ＲＷ（Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、ＣＤ系の光ディスクに限らず、ＭＯ（光磁気ディスク）であってもよいし、通常のＤＶＤ（Digital Video またはVersatile Disk）や、たとえば波長４０５ｎｍ程度の青色レーザを利用する次世代ＤＶＤといったＤＶＤ系の光ディスクであってもよい。ＤＶＤ系統には、ＤＶＤ−ＲＡＭ／−Ｒ／＋Ｒ／−ＲＷ／＋ＲＷなどもある。また、現行のＣＤフォーマットを踏襲しながら、記録密度を現行フォーマットの約２倍とした、いわゆる２倍密度のＣＤ（ＤＤＣＤ；ＤＤ＝Double Density）やＣＤ−ＲあるいはＣＤ−ＲＷであってもよい。

本実施形態の記録再生装置１は、光ピックアップ１４とピックアップ制御部３２を備える。光ピックアップ１４は、光ディスクODへの情報の記録あるいは情報の再生を行なう。光ピックアップ１４は、ピックアップ制御部３２によって制御され、光ピックアップ１４から出射されるレーザビームの光ディスクODに対する半径方向位置（トラッキングサーボ）および焦点方向位置（フォーカスサーボ）を制御する。

記録再生装置１は、回転制御部（回転サーボ系）として、スピンドルモータ１０と、モータドライバ１２と、スピンドルモータ制御部３０を備える。スピンドルモータ１０は、光ディスクODを回転させるものであり、その回転数はスピンドルモータ制御部３０によって制御される。記録再生装置１は、記録・再生系として、光ピックアップ１４を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部５０を備える。記録・再生信号処理部５０と光ピックアップ１４の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板５１にパターン形成された信号配線を介して接続される。

記録再生装置１は、コントローラ系として、コントローラ６２や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ６２は、マイクロプロセッサ（ＭＰＵ：Micro Processing Unit ）で構成されており、スピンドルモータ制御部３０およびピックアップ制御部３２を有するサーボ系や記録・再生信号処理部５０の動作を制御する。インタフェース部は、当該記録再生装置１を利用した各種の情報処理を行なう情報処理装置（ホスト装置）の一例であるパーソナルコンピュータ（以下パソコンと称する）との間のインタフェース（接続）機能をなす。インタフェース部には、ホストＩＦコントローラが設けられる。記録再生装置１とパソコンにより情報記録再生システム（光ディスクシステム）が構成される。

［光ピックアップ］
図１Ａに示すように、光ピックアップ１４は、半導体レーザ４１、ビームスプリッタ４２、レンズ４３、ミラー４４、光検出部４５、およびレーザ駆動装置の一例である駆動電流制御部４７を備える。駆動電流制御部４７は一例としてレーザ駆動ＩＣ（LDD ）で構成される。半導体レーザ４１と駆動電流制御部４７の間は、一例として、フレキシブル基板４６にパターン形成された信号配線を介して接続される。

駆動電流制御部４７には、記録・再生信号処理部５０のデジタル信号処理部５７からライトストラテジに応じた記録パルスが、またＡＰＣ制御部５８からレーザパワー指示電圧PWが、フレキシブル基板５１を介して伝送される。駆動電流制御部４７は、ライトストラテジに応じた記録パルスとＡＰＣ制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ４１を駆動する。

半導体レーザ４１は、光ディスクODに付加情報を記録するあるいは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。ビームスプリッタ４２は、半導体レーザ４１からのレーザ光や光ディスクODからの反射光を通過あるいは反射させる。ミラー４４は、レーザ光や反射光を約９０度の方向へ反射させる。

光検出部４５は第１光検出部４５ａと第２光検出部４５ｂを有する。第１光検出部４５ａは、フォトディテクタＩＣ（PDIC）で構成され、第２光検出部４５ｂは一例としてフロントモニタフォトディテクタＩＣ（FMPDIC）で構成される。第１光検出部４５ａは再生信号処理（サーボ処理を含む）用のＲＦ信号を取得し、第２光検出部４５ｂはＡＰＣ制御用のパワーモニタ信号PMを取得する。第１光検出部４５ａおよび第２光検出部４５ｂは、図示しないが、何れも、受光素子と、電流電圧変換部と、増幅部を有する。さらに、詳細は後述するが、本実施形態の第２光検出部４５ｂは、増幅部から出力されるパワーモニタ信号PMをサンプルホールドしパワーモニタ電圧PDを取得するサンプルホールド回路を有する。

半導体レーザ４１から発せられたレーザ光はレンズ４３ａとビームスプリッタ４２を通過し、ミラー４４ａで光ディスクOD側に反射され、レンズ４３ｂにより集光されて光ディスクODを照射する。光ディスクODで反射された反射光は、レンズ４３ｂを通過し、ミラー４４ａでビームスプリッタ４２側に反射され、ビームスプリッタ４２によりミラー４４ｂ側に反射され、さらにミラー４４ｂにより反射されて第１光検出部４５ａに入射する。第１光検出部４５ａは、この入射光を電気信号に変換し、増幅して、ＲＦ信号を取得する。ＲＦ信号はフレキシブル基板５１を介して記録・再生信号処理部５０に伝送される。

半導体レーザ４１から発せられたレーザ光の一部はビームスプリッタ４２で第２光検出部４５ｂ側に反射され第２光検出部４５ｂに入射する。第２光検出部４５ｂは、この入射光を電気信号に変換し、増幅して、パワーモニタ信号PMを取得し、さらにパワーモニタ信号PMをサンプルホールドしてパワーモニタ電圧PDを取得する。パワーモニタ電圧PDはフレキシブル基板５１を介して記録・再生信号処理部５０のＡＰＣ制御部５８に伝送される。

［記録・信号処理部］
記録・再生信号処理部５０は、ＲＦ増幅部５２と、波形整形部５３（波形等化器；Equalizer ）と、ＡＤ変換部５４（ＡＤＣ；Analog to Digital Converter ）を備える。また、記録・再生信号処理部５０は、クロック再生部５５と、書込みクロック生成部５６と、ＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部５７と、ＡＰＣ制御部５８（Automatic Power Control）を備える。

ＲＦ増幅部５２は、光ピックアップ１４により読み取られた微小なＲＦ（高周波）信号（再生ＲＦ信号）を予め定められたレベルに増幅する。波形整形部５３は、ＲＦ増幅部５２から出力された再生ＲＦ信号を整形する。ＡＤ変換部５４は、波形整形部５３から出力されたアナログの再生ＲＦ信号をデジタルの再生ＲＦデータDinに変換する。

クロック再生部５５は、ＡＤ変換部５４から出力された再生ＲＦデータＤinに同期したクロック信号を生成するデータリカバリ型の位相同期回路（ＰＬＬ回路）を有する。また、クロック再生部５５は、再生したクロック信号をＡＤ変換部５４へＡＤクロックCKad（サンプリングクロック）として供給するほか、その他の機能部に供給したりする。

デジタル信号処理部５７は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、ＰＲＭＬ（Partial Response Maximum Likelihood ）などの処理を行ない、再生ＲＦデータＤinからデジタルデータを検出する。

復調処理部は、デジタルデータ列を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号（ＥＣＣ）訂正部、アドレスデコード部などを有し、復調・ＥＣＣ訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。

書込みクロック生成部５６は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部５７は、記録用の機能部として、ＥＣＣエンコード部や変調処理部を有する。このデジタル信号処理部５７は、記録データを生成し、さらに、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。

記録・再生信号処理部５０のＡＰＣ制御部５８は、パワーモニタ電圧PDに基づき半導体レーザ４１の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ１４の駆動電流制御部４７に供給する。光ディスクODの記録再生動作中に、一般的にはＡＰＣを行ないレーザの発光パワーを調整する。ＡＰＣとは、たとえば半導体レーザ４１の発光特性に温度依存性があり、同一駆動電流でも発光パワーが変化し得ることから、電流と発光量との関係を算出し、予め定められている発光量が得られる駆動電流を調整することである。

記録動作中のＡＰＣは、発光波形を受光素子で監視し、監視波形のマーク部分とスペース部分のレベルが静定したタイミングでサンプルホールドし、パワーモニタ電圧PDを得る。パワーモニタ電圧PDをＡＰＣ制御部５８に伝送し、予め決められている発光量が得られるようにレーザパワー指示電圧PWを駆動電流制御部４７に送って駆動電流を調整する。

記録再生装置１は、半導体レーザ４１から照射されるレーザ光で光ディスクODに情報源より出力されるデジタルデータを記録し、光ディスクODの記録情報を再生する。駆動電流制御部４７は、ライトストラテジに応じた記録パルスとＡＰＣ制御用のレーザパワー指示電圧PWを合成し記録波形を生成し、記録波形を増幅し、半導体レーザ４１を駆動する。

＜信号インタフェースの問題点と対策手法の原理＞
図２〜図２Ｃは、信号インタフェースの問題点とその対策手法の基本原理を説明する図である。図２は、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。図２Ａ〜図２Ｃは、ライトストラテジ技術を適用して半導体レーザ４１を駆動する際の信号インタフェース手法の第１比較例〜第３比較例を説明する図である。

光ディスクの記録方式としては、光ディスク媒体に情報を記録する際、光パワーの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式によって記録を行なう。エラーの少ない記録を行なうためには、光パワーの強弱変化は、記録データそのものではなく、たとえば、図２に示したような波形を用いる。

マルチパルス方式は、記録クロックを分割してパルス発光させるものである。この例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）の３つのパワーレベルを持つ。キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの先頭と最後でレーザパワーを上げる。この例ではパワーレベルが、クール、イレーズ、ピーク，オーバードライブ（Over Drive）の４つであり、マルチパルス方式に比べて増えている。また、各エッジのタイミングはチャネルクロック間隔（Ｔｗ）よりも小さい単位で調整する。たとえば、Ｔｗ／４０、Ｔｗ／３２、Ｔｗ／１６などとする。この発光パターンの工夫を記録補償（ライトストラテジ技術）と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路（ライトストラテジ回路）である。

以下の各実施形態では、特に断りのない限り、レーザ発光波形として、キャッスル方式を適用する場合で説明する。これは、高倍速の記録では、キャッスル方式が一般的であるためである。ただし、後述する各実施形態の仕組みは、マルチパルス方式にも適用可能である。キャッスル方式とマルチパルス方式は、各パルスタイミングでのパワーレベルの設定値が異なるに過ぎず、「記録パワーをパルス分割し、多値レベル化し制御する」と言う点において共通するからである。

一方、光ディスク装置のレーザ駆動系３としては、たとえば図２Ａ〜図２Ｃに示すように、半導体レーザ４１や光学部品を搭載した光ピックアップ１４（光ヘッド）と、制御回路を搭載したドライブ基板に分かれている。光ピックアップ１４は光ディスクODの半径に応じて可動するため、両者はフレキシブル基板５１で接続される。

図２Ａに示す第１比較例では、ライトストラテジ回路２９０Ｘ（発光波形パルス生成部）は、ドライブ基板に搭載されている。この場合、ドライブ基板から光ピックアップ１４に搭載したレーザ駆動回路２００Ｘに、各パワーレベルに対応した発光タイミングを指示するライトストラテジ信号（記録パルス信号やレーザ駆動タイミング信号とも称する）とレーザパワー指示電圧PWが送られる。レーザ駆動回路２００Ｘは、ライトストラテジ信号とレーザパワー指示電圧PWを合成して発光波形を生成する発光波形生成部２０３を有する。発光波形生成部２０３は、レーザパワー指示電圧PWに応じたパワーの増減を行ない駆動電流を生成することにより半導体レーザ４１を発光させる。

ＡＰＣ制御系に着目すると、各部の詳細説明は割愛するが、光ピックアップ１４側のパワーモニタ回路３００Ａ（図１Ａの第２光検出部４５ｂに対応）は、受光素子３１０で光電変換された電流信号を電圧信号に変換しパワーモニタ信号PMを生成する。パワーモニタ信号PMをＡＰＣ用の帰還信号として差動信号（PM_P，PM_N）でＡＰＣ制御部５８側に送る。ドライブ基板側では、ＡＰＣ制御部５８Ａはパワーモニタ信号PMの書込み期間（マーク位置）やバイアス期間（スペース位置）の値をサンプルホールドしてパワーモニタ電圧PD_1，PD_2を取得する。ＡＰＣ制御部５８Ａは、このパワーモニタ電圧PD_1，PD_2に基づき、半導体レーザ４１の最適記録出力レベルを求め、半導体レーザ４１の出射パワーを一定に維持させるレーザパワー指示電圧PWを生成して発光波形生成部２０３に供給する。

第１比較例では、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第１には、パワーレベルの増加により、記録系統の信号線の伝送本数が増える点である。たとえば、図では、ＬＶＤＳ （Low Voltage Differential Signal）対応の４〜５ｃｈで示している。第２には、フレキシブル基板５１に起因する周波数特性低下（伝送帯域低下）のため、ライトストラテジ信号を正確に伝送することが困難になる点である。ライトストラテジ信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。また、図２Ａ（２）に示すように、最短パルス（たとえば１Ｔ程度）において、符号間干渉によるエッジずれが発生する。

パワーモニタ信号PMは、ライトストラテジ回路２９０Ｘから送られるライトストラテジ信号に応じたレーザ光を検出したものである。よって、パワーモニタ信号PMも、ライトストラテジ信号と同様に、フレキシブル基板５１に起因する問題がある。図２Ａ（３）に示すように、フレキシブル基板５１の周波数特性のため、パワーモニタ信号PMが劣化し、正確に伝送することが困難になる。また、遅延バラツキが発生するし、高倍速化による短パルス化のためサンプリング・ゲートが開けられないと言った問題も生じる。

図２Ｂに示す第２比較例では、ライトストラテジ回路２９０Ｙ（発光波形パルス生成部）は、ドライブ基板ではなく、第１比較例のレーザ駆動回路２００Ｘと同様の回路を含むレーザ駆動回路２００Ｙに搭載されている。ライトストラテジ回路２９０Ｙでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔（Ｔｗ）よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。これを実現するためのライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。位相同期回路は、チャネルクロック間隔（Ｔｗ）よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。

ＡＰＣ制御系に着目すると、各部の詳細説明は割愛するが、第２比較例は、パワーモニタ信号PMの書込み期間やバイアス期間の値のサンプルホールドをドライブ基板側ではなく光ピックアップ１４側で行なう。そして、サンプルホールドしたパワーモニタ電圧PD_1，PD_2をＡＰＣ制御部５８Ｂに供給する。ＡＰＣ用の帰還信号として、パワーモニタ電圧PD_1，PD_2を、フレキシブル基板５１を介してＡＰＣ制御部５８に送る構成である。

第２比較例では、フレキシブル基板５１で伝送される記録系の信号は記録クロックと記録データとなり、第１比較例でのストラテジ伝送の問題点が解消される。たとえば、ライトストラテジ伝送用のＬＶＤＳのチャンネル数は削減されるし、記録クロックと記録データは何れも、チャネルクロック単位の信号であることから、フレキシブル基板５１での伝送特性の影響を受け難くい。また、ＡＰＣ制御系では、サンプルホールド部３３０を光ピックアップ１４側のパワーモニタ回路３００Ｂに搭載することでパワーモニタ電圧PDでの伝送が可能となり、パワーモニタ信号PMをフレキシブル基板５１で伝送することによる第１例の課題は解消される。しかし、ライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含むので、レーザ駆動回路２００Ｙが大規模で、消費電力が増え発熱の問題が発生する難点がある。

図２Ｃに示す第３比較例は、ライトストラテジ回路２９０Ｘを第１比較例と同様に記録・再生信号処理部５０に配置し、サンプルホールド部３３０を第２比較例と同様にパワーモニタ回路３００Ｂに配置している。この場合、記録系に関しては第１比較例と同様の問題を持つ。加えて、サンプルホールド用のサンプリングパルスSPはライトストラテジ回路２９０Ｘに付随のサンプリングパルス生成部４００Ｘで生成し、そのサンプリングパルスSPをフレキシブル基板５１を介してサンプルホールド部３３０に伝送することになる。そのため、フレキ配線数の増加、フレキ伝送によるサンプリングパルスSPの信号劣化が新たな問題となる。さらに、サンプリングパルスSPの高速伝送のために、ＬＶＤＳ対応にすることを考慮すると、サンプルホールド部３３０は、サンプリングパルスSPの入力回路をＬＶＤＳ対応とする必要があり、端子数が増加する難点がある。

このように、第１〜第３比較例では、記録系の信号伝送とＡＰＣ制御系の信号伝送において、信号の伝送本数や伝送帯域低下、あるいは、ライトストラテジ回路２９０をレーザ駆動回路２００に配置する場合の回路規模の点で難点がある。

＜信号インタフェース：システム構成＞
図３〜図３Ｂは、本実施形態の信号インタフェース方式を説明する図である。図３は、本実施形態の信号インタフェース方式を実現するシステム構成（第１例）を示す図である。図３Ａは、本実施形態の信号インタフェース方式を実現するシステム構成（第２例）を示す図である。図３Ｂはライトストラテジ技術を適用した、本実施形態のレーザ駆動方式の基本原理を説明する図である。

本実施形態のレーザ駆動系３では、伝送本数や伝送帯域の問題点を解決する手法として、レーザ駆動回路の回路規模を第２比較例ほどは増大させることなく、解決することのできる仕組みにする。また、好ましくは、ライトストラテジ技術の適用にも考慮しつつ、ＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法において、第１〜第３比較例の問題を解決することのできる仕組みにする。

ライトストラテジ技術の適用において、その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第１の伝送信号と、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を使用する。第１の伝送信号と第２の伝送信号を、図１および図１Ａのライトストラテジ信号（記録パルス）として扱う。

２種類のパルス信号を使って基準パルスと複数の切替えパルスを生成し、基準パルスにより記録波形制御信号パターンの初期レベルにし、以後は、切替えパルスごとに記録波形制御信号パターンに従ってライトストラテジ技術を適用する各発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル（sequential）方式と称する。

本実施形態は、記録系に関して、ライトストラテジ回路２９０をドライブ基板側に配置する第１比較例と同様の信号インタフェース方式を採ることをベースに、信号線の種類を低減して伝送する。図３に示す第１例は、ライトストラテジ技術の適用における信号インタフェースのみに着目した構成例である。図３Ａに示す第２例は、ＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成例である。

図３に示す第１例では、ドライブ基板は、ライトストラテジ回路２９０の後段に、シーケンシャル対応の伝送信号生成部５００を有する。伝送信号生成部５００は、ライトストラテジ回路２９０からのライトストラテジ信号（たとえば４〜５ｃｈ）に基づき、第１の伝送信号と第２の伝送信号を生成する。第１の伝送信号は、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含むものである。第２の伝送信号は、分割された駆動信号の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含むものである。伝送信号生成部５００は、第１および第２の伝送信号をフレキシブル基板５１を介してレーザ駆動回路２００に供給する。

光ピックアップ１４側のレーザ駆動回路２００は、デジタル信号処理部５７の伝送信号生成部５００と整合するパルス生成部２０２と、発光波形生成部２０３と、パワーモニタ回路３００を有する。パルス生成部２０２は、フレキシブル基板５１を介して伝送された第１および第２の伝送信号に基づき基準パルスと切替えパルスを生成する。発光波形生成部２０３は、基準パルスと切替えパルスを使用して記録波形制御信号パターンに従った電流信号を生成する。パワーモニタ回路３００は、半導体レーザ４１から発せられたレーザ光の一部を光電変換し、サンプルホールドしてＡＰＣ制御用の帰還信号としてパワーモニタ電圧PDを取得し、ＡＰＣ制御部５８に送る。

図３Ａに示す第２例では、ライトストラテジ回路を固定回路基板側に配置し、光ピックアップ１４側で、ライトストラテジ用の発光パワーパターン（波形制御信号パターン）を規定する信号に基づきサンプリングパルスSPを生成する。つまりライトストラテジ回路２９０（発光波形パルス生成部）を備えないレーザ駆動回路２００が受け取るレーザ駆動タイミング信号に基づき、光ピックアップ１４側でサンプリングパルスSPを生成する。

サンプリングパルス生成部４００は、ライトストラテジ信号に基づきサンプリングパルスSPを生成する際の設定情報（パルスパターン）を記憶するサンプリングパルスパターン記憶部４３０を有する。サンプリングパルス生成部４００は、レーザ駆動回路２００内とパワーモニタ回路３００内の何れに配置してもよいし、レーザ駆動回路２００やパワーモニタ回路３００とは別に配置してもよい。サンプリングパルス生成部４００は、記録・再生信号処理部５０からフレキシブル基板５１を介して伝送されるＬＶＤＳ対応のライトストラテジ信号（２〜３ｃｈ）に基づき、サンプリングパルスSP_1，SP_2を生成する。

図３Ｂ（２）に示すように、シーケンシャル方式では、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESの２種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。

第１の伝送信号（リセット信号RS）は、ライトストラテジ回路内蔵の構成の第２比較例のレーザ駆動回路２００Ｙにおける記録波形制御信号パターンの開始エッジ（図３Ｂ（１）のエッジパルスEP１）と同じエッジを示す信号である。第２の伝送信号（エッジ信号ES）は、それ以外のエッジタイミング（図３Ｂ（１）のエッジパルスEP２，EP３，EP４，EP５）を合成したものと同じエッジを示す信号である。

図３Ｂ（３）に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。

つまり、レーザ駆動回路２００内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持しておく。そして、切替えパルス（エッジパルスEP）が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。さらに、どの発光パワーレベルが選択されていても、基準パルス（リセットパルスRP）のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報（基準パワーレベルの情報）を読み出す。

図３Ｂで示したように、ライトストラテジ回路２９０で生成される記録波形制御信号パターンを規定する各エッジパルスEP１〜EP５の内、エッジパルスEP１がリセットパルスRPに対応する。そこで、伝送信号生成部５００は、エッジパルスEP１に基づき、リセット信号RSを生成する。また、エッジパルスEP２〜EP５がエッジパルスEPに対応するので、伝送信号生成部５００は、エッジパルスEP２〜EP５に基づきエッジ信号ESを生成する。

このとき、リセット信号RSの片エッジでリセットパルスRPを規定する考え方と両エッジでリセットパルスRPを規定する考え方の何れをも採り得る。同様に、エッジ信号ESの片エッジでエッジパルスEPを規定する考え方と両エッジでエッジパルスEPを規定する考え方の何れをも採り得る。リセットパルスRPに比べるとエッジパルスEPの出力頻度は多くなる。そこで、本実施形態では、少なくともエッジパルスEPに関してはエッジ信号ESの両エッジで規定する構成を採用することにする。リセットパルスRPに関しては、リセット信号RSの片エッジで規定する場合と、両エッジで規定する場合の何れかを採ることとする。

以下、本実施形態の仕組みの理解の容易化のため、最初に、シーケンシャル方式の基本的な仕組みについて説明し、その後に本実施形態の具体的な仕組みについて説明する。

＜レーザ駆動方式：シーケンシャル方式の基本＞
図４〜図４Ｄは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図４は、基本構成のレーザ駆動方式を実現するレーザ駆動回路（特に、図１Ａの駆動電流制御部４７に対応）を示す図である。図４Ａは、基本構成のレーザ駆動回路に使用されるメモリ回路（発光レベルパターン記憶部）の記憶情報と電流スイッチとの関係を説明する図である。図４Ｂおよび図４Ｃは、基本構成のレーザ駆動回路の動作を説明する図である。図４Ｄは、図４Ｂおよび図４Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。

基本構成は、記録モード時に、１つの第１の伝送信号および１つの第２の伝送信号をレーザ駆動回路２００に供給して、ライトストラテジ技術で半導体レーザ４１を駆動するものである。第１の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第２の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。

［回路構成：基本構成］
図４のように、基本構成のレーザ駆動回路２００Ｖは、リセットパルス生成部２１０とエッジパルス生成部２２０を有するパルス生成部２０２、発光レベルパターン記憶部２３０、電流源部２４０、電流スイッチ部２５０、レーザ駆動部２７０を備える。リセットパルス生成部２１０は第１パルス生成部の一例、エッジパルス生成部２２０は第２パルス生成部の一例である。発光レベルパターン記憶部２３０は、第２の記憶部の一例であり、第２の記憶部が発光レベルパターン記憶部と兼用される構成である。

レーザ駆動回路２００Ｖの内、パルス生成部２０２とレーザ駆動部２７０を除く部分が記録波形生成部に対応する。レーザ駆動回路２００Ｖには、ドライブ基板側のデジタル信号処理部５７に備えられる伝送信号生成部５００から、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESが供給される。

パルス生成部２０２は、リセット信号RSとエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成する。たとえば、リセットパルス生成部２１０は、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部２２０は、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブＨのパルス信号であるものとする。

リセットパルス生成部２１０は第１エッジ検出部の一例であるエッジ検出回路２１２を有している。エッジパルス生成部２２０は第２エッジ検出部の一例であるエッジ検出回路２２２を有している。エッジ検出回路２１２，２２２としては、たとえば、ＮＡＮＤ（あるいはＡＮＤ）ゲートやＮＯＲ（あるいはＯＲ）ゲート回路やインバータやＥＸ−ＯＲゲートなどのゲート回路を利用するなど公知のものを適用すればよい。たとえば、非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をＥＸ−ＯＲゲートに入力すると両エッジをアクティブＨで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ＡＮＤゲートに入力すると立上りエッジをアクティブＨで検出でき、ＮＯＲゲートに入力すると立下りエッジをアクティブＨで検出できる。

リセットパルス生成部２１０は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ（ここでは立上りエッジ）をエッジ検出回路２１２により検出してリセットパルスRPを生成し、発光レベルパターン記憶部２３０に供給する（図４Ｂ参照）。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい（図４Ｃ参照）。

エッジパルス生成部２２０は、入力されるエッジ信号ESの立上りおよび立下りの双方のエッジをエッジ検出回路２２２により検出してエッジパルスEPを生成し、発光レベルパターン記憶部２３０に供給する。スペースとマークの繰返しの１サイクル当たりに、リセットパルスRPは１つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑えるようにしている。

発光レベルパターン記憶部２３０は、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶する。たとえば発光レベルパターン記憶部２３０は、複数のレジスタ２３２_1〜２３２_k（纏めてレジスタセット２３１と称する）と各レジスタ２３２_1〜２３２_kの出力に設けられた読出しスイッチ２３４_1〜２３４_kを備える。

レジスタセット２３１は、主記憶部として機能する。各レジスタ２３２_1〜２３２_kの出力線や対応する読出しスイッチ２３４_1〜２３４_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ２３２_1〜２３２_kの出力線や読出しスイッチ２３４_1〜２３４_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。基本構成では、多値レベルの数とレジスタ２３２_1〜２３２_kの出力線および読出しスイッチ２３４_1〜２３４_kの数は同一であるものとする。

発光レベルパターン記憶部２３０は、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部２５０の切替え態様を規定する情報が順にレジスタ２３２_1〜２３２_kに記憶される。記録波形制御信号パターン例については後で説明する。初期レベルの情報を保持する１段目のレジスタ２３２_1に接続される１段目の読出しスイッチ２３４_1の制御入力端には、リセットパルス生成部２１０からリセットパルスRPが供給される。２段目以降のレジスタ２３２_2，…，２３２_kに接続される読出しスイッチ２３４_2，…，２３４_kの制御入力端には、エッジパルス生成部２２０からエッジパルスEPが共通に供給される。読出しスイッチ２３４_2，…，２３４_kは、レジスタ２３２_2，…，２３２_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。

発光レベルパターン記憶部２３０は、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ２３２に保存しておいたパワーレベル情報に基づき、電流スイッチ部２５０の各電流スイッチをオン／オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部２３０は、レジスタ２３２_2，…，２３２_kに保存してあるパワーレベル情報（特に本例では電流スイッチ部２５０を制御する電流切替パルスSW）をエッジパルスEPのタイミングで順番に読み出して行く。そしてリセットパルスRPのタイミングで初期レベル（基準レベル）情報を記憶するレジスタ２３２_1の読出しに戻す。

電流源部２４０は、基準電流生成部２４２と電流出力型のＤＡ変換部２４４（ＩＤＡＣ）を備えている。基準電流生成部２４２は、半導体レーザ４１の発光パルス波形における記録モード時の多値並びに再生（読取り）モード時のリード（Read）の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部２３０の情報に基づき生成する。たとえば、発光レベルパターン記憶部２３０に、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部２４２はその電流情報を取り込む。

ＤＡ変換部２４４は、基準電流生成部２４２で生成された電流情報（デジタルデータ）をアナログに変換して出力する。各ＤＡ変換部２４４には、ＡＰＣ制御部５８からフレキシブル基板５１を介してレーザパワー指示電圧PWが供給されている。各ＤＡ変換部２４４は、レーザパワー指示電圧PWに基づきＤＡ変換のゲインを調整する。半導体レーザ４１の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。

電流スイッチ部２５０は、記録モード時に、ＤＡ変換部２４４にてアナログ信号に変換された各パワー基準電流の何れか１つもしくは任意の組合せ（重畳）にするべく、電流スイッチ２５２（Current SW）を備えている。電流スイッチ部２５０は、発光レベルパターン記憶部２３０から読み出された複数のレベル情報（具体的には電流切替パルスSW）に基づき電流スイッチ２５２をオン／オフすることにより発光パワーを制御する。

記録モード時の多値レベルとしては、本例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）、オーバードライブ（Over Drive）の４値を採用している（図４Ａ、図４Ｂを参照）。これに対応して、基準電流生成部２４２は、４つのレベルの基準電流を生成する各別の基準電流生成部２４２Ｃ，２４２Ｅ，２４２Ｐ，２４２OD、並びにリード用の基準電流生成部２４２Ｒを備えている。ＤＡ変換部２４４としては、基準電流生成部２４２にて生成された各基準電流をアナログ信号に変換するべく、それぞれＤＡ変換部２４４Ｃ，２４４Ｅ，２４４Ｐ，２４４OD，２４４Ｒを備えている。電流スイッチ２５２も、各別に２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２OD，２５２Ｒを備える。

基準電流生成部２４２が生成する各基準電流としては、たとえば図４Ａに示すように、クール、イレーズ、ピーク、オーバードライブの４値のそれぞれに対応する各別のＩｃ，Ｉｅ，Ｉｐ，Ｉodにする。この採用構成に応じて、電流スイッチ２５２を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部２３０に記憶される。記録モード時には、４値レベルを制御するために、発光レベルパターン記憶部２３０の各レジスタ２３２からは４種の電流切替パルスSW_1〜SW_4が出力される。この例では、クール、イレーズ、ピーク、オーバードライブの別に基準電流Ｉｃ，Ｉｅ，Ｉｐ，Ｉodが対応する電流スイッチ２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２ODに供給される。したがって、４種の電流切替パルスSW_1〜SW_4の何れか１つをアクティブにすることで１つの電流スイッチ２５２をオンすればよい。

レーザ駆動部２７０は、レーザ切替回路２７２とドライバ回路２７４を有する。レーザ切替回路２７２としては、一例として、ＣＤ系統用の第１半導体レーザ４１_1、ＤＶＤ系統用の第２半導体レーザ４１_2、次世代ＤＶＤ系統用の第３半導体レーザ４１_3の３系統を切り替える３入力−１出力型のスイッチを有している。ドライバ回路２７４は、第１半導体レーザ４１_1を駆動する第１ドライバ回路２７４_1、第２半導体レーザ４１_2を駆動する第２ドライバ回路２７４_2、第３半導体レーザ４１_3を駆動する第３ドライバ回路２７４_3を有する。レーザ駆動部２７０は、ＣＤ，ＤＶＤ，次世代ＤＶＤの３種類の記録媒体用の半導体レーザ４１_1，４１_2，４１_3に対応しており、記録媒体によって半導体レーザ４１を切り替える。

このような構成により、レーザ駆動回路２００Ｖは、半導体レーザ４１の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系（ＡＰＣ制御系）では、半導体レーザ４１のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。

［動作：基本構成］
図４Ｂおよび図４Ｃに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は２Ｔで、マーク長は２Ｔ以上（図では２Ｔ，３Ｔ，４Ｔ，５Ｔを例示）であるとする。最高速信号は２Ｔ繰返しとなる。

ライトストラテジ技術を適用するとき、この例では、各スペース長２Ｔにおいて、前半の１Ｔ時にはクールレベル（Cool）、後半の１Ｔ時にはイレーズレベル（Erase ）にする。マーク長２Ｔ時において、前半の１Ｔ時にはイレーズレベル、後半の１Ｔ時にはオーバードライブレベルにする。マーク長３Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル（O.D.）、３番目の１Ｔ時にはピークレベル（Peak）にする。

マーク長４Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはオーバードライブレベルにする。マーク長５Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはピークレベル、５番目の１Ｔ時にはオーバードライブレベルにする。つまり、マーク長５Ｔ時には、３〜４番目の２Ｔ時にはピークレベルを維持し、その後の５番目の１Ｔ時にオーバードライブレベルに遷移する。

また、マーク長に関わらず、スペースの後半からマークの１番目にかけての２Ｔ時にはイレーズレベルを維持し、その後の１Ｔ時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.＞Peak＞Erase ＞Coolの関係がある。

このような記録波形制御信号パターンに対応して、図４Ｄに示すように、１段目のレジスタ２３２_1には初期レベルとしてクールレベルの情報を記憶する。２段目のレジスタ２３２_2にはイレーズレベル、３段目のレジスタ２３２_2にはオーバードライブレベル、４段目のレジスタ２３２_2にはピークレベル、５段目のレジスタ２３２_5にはオーバードライブ、の各情報を記憶する。

１つのリセット信号RSと１つのエッジ信号ESを入力パルス信号として使用する。１つのリセット信号RSの立上りエッジあるいは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。１つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部２３０の各レジスタ２３２_1〜２３２_5に記憶した各パワーレベル情報を先頭エリア（本例ではクール）から順番に読み出していく。たとえば、リセットパルスRPがアクティブＨのときに読出しスイッチ２３４_1をオンさせて１段目のレジスタ２３２_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブＨとなる都度、シーケンシャルスイッチ構成の読出しスイッチ２３４_2〜２３４_5を順番にオンさせてレジスタ２３２_2〜２３２_5のパワーレベル情報を順番に読み出す。

たとえば、マーク長４Ｔやマーク長５Ｔの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。

ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長２Ｔの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給することにより、オーバードライブの次にクールの情報が読み出される。同様に、マーク長３Ｔの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給すればよい。

＜レーザ駆動方式：第１実施形態＞
図５〜図５Ｆは、シーケンシャル方式の第１実施形態を説明する図である。図５は、第１実施形態の伝送信号生成部５００Ａの構成例を説明する図である。図５Ａは、第１実施形態の伝送信号生成部５００Ａの動作を説明する図である。図５Ｂは、第１実施形態のレーザ駆動回路２００Ａを示す図である。図５Ｃ・図５Ｄは、第１実施形態のレーザ駆動回路２００Ａの動作を説明する図である。図５Ｅは、図５Ｃ・図５Ｄに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。図５Ｆは本実施形態のエッジ連続検出に対する比較例のエッジ遷移方向検出を説明する図である。

第１実施形態は、記録モード時に、１つの第１の伝送信号およびＮ本（Ｎは２以上の正の整数）の第２の伝送信号をレーザ駆動回路２００Ａに供給して、ライトストラテジ技術で半導体レーザ４１を駆動するものである。信号線の本数は増えてしまうが、高速伝送を可能にするため、第２の伝送信号をＮ本にし、それぞれの立上りエッジと立下りエッジの２Ｎエッジでタイミングを伝送することで、伝送帯域を低減する機能を実現するものである。切替えパルスの取得タイミングを規定する情報を含んだ第２の伝送信号を複数本で伝送することで、より容易に伝送帯域の問題点を解決して高倍速記録に対応しようとする。

加えて、第１の伝送信号の遷移タイミングの直前・直後の第２の伝送信号の遷移タイミングは「Ｎ本の第２の伝送信号」の中の同じものによるか否かに情報を持たせることで、第２の伝送信号の遷移タイミングそのものの情報以外の情報伝送を可能とするものである。第１の伝送信号の遷移タイミングの直前・直後の第２の伝送信号の遷移タイミングは「Ｎ本の第２の伝送信号」の中の同じものによるか否かを、以下では、「第１の伝送信号前後の第２の伝送信号のエッジが連続か非連続であるか」とも称する。リセット前後のエッジが連続か非連続であるかにメモリ切替え用の情報を付加することで、タイミング情報以外の情報伝送を行なう。「第２の伝送信号の遷移タイミングそのものの情報以外の情報」としては、具体的には、複数種類のパワーレベルパターンを切り替えるための情報として利用することが考えられる。つまり、記録データ長（スペース長やマーク長）に応じてピークレベルやオーバードライブレベルなどのパワーレベルを変更する場合に適用される。

回路構成としては、光ピックアップ１４側のレーザ駆動回路２００Ａには、パワーレベルパターン（レベル情報パターン）を記憶する記憶部を設ける。その記憶部は、それぞれ異なるパターンを記憶する複数の副記憶部（それぞれを副記憶部と称する）と、複数の各副記憶部に記憶されているどちらかのパワーレベルパターンを選択的に記憶する主記憶部を備えたものとする。たとえば、主記憶部に一方の副記憶部のパワーレベルパターンを記憶させ、同時に繰返しパターンの基準レベルを読み出すためのリセット信号RSを１本使用し、それ以降のレベルを順番に読み出すためのエッジ信号ESをＮ本使用する。

Ｎ本のエッジ信号ESには、それらのエッジタイミングの組合せに複数種類のパワーレベルパターンを切り替えるための情報を持たせる。その情報をレーザ駆動回路２００Ａで解読してパワーレベル切替えを行なう。具体的には、Ｎ本のエッジ信号ESの内、同一のエッジ信号ESのエッジが、リセット信号RSのエッジを挟んで連続した場合には他方の副記憶部に記憶されているパワーレベルパターンを主記憶部に記憶するようにする。このため、本実施形態では、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものであるのかを判定する（エッジ信号ESのエッジ連続検出と称する）。

以下、Ｎ＝２で、基本構成との相違点を中心に説明する。

［回路構成：第１実施形態］
図５に示すように、ドライブ基板側の伝送信号生成部５００Ａは、リセット信号RSを生成するため、ＲＳ型フリップフロップ５１０とＤ型フリップフロップ５１２を有する。ＲＳ型フリップフロップ５１０のＲ入力端にはノンリターンゼロデータNRZIDATAを入力し、Ｓ入力端にはエッジパルスEP１を入力する。ＲＳ型フリップフロップ５１０の非反転出力端 Qは、Ｄ型フリップフロップ５１２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５１２の反転出力端xQはＤ入力端と接続され１／２分周回路が構成される。

こうすることで、ＲＳ型フリップフロップ５１０の非反転出力端 Qは、エッジパルスEP１の立上りエッジに同期してアクティブＨとなりノンリターンゼロデータNRZIDATAの立上りエッジに同期してインアクティブＬとなる。ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスは、Ｄ型フリップフロップ５１２のクロック入力端CKに供給され、１／２に分周される。

ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスをリセット信号RSとすれば、その立上りエッジでリセットパルスRPを規定することになる。ＲＳ型フリップフロップ５１０の反転出力端xQの出力パルスをリセット信号RSとすれば、その立下りエッジでリセットパルスRPを規定することになる。Ｄ型フリップフロップ５１２の非反転出力端 Qや反転出力端xQの出力パルスをリセット信号RSとすれば、その両エッジでリセットパルスRPを規定することになる。よって、リセット信号RSの片エッジでリセットパルスRPを規定するシステム構成にする場合にはＤ型フリップフロップ５１２は不要である。

伝送信号生成部５００Ａは、エッジ信号ES_1，ES_2を生成するため、４入力型のＯＲゲート５２０とＮＯＲゲート５２１、Ｄ型フリップフロップ５２２、ＡＮＤゲート５２３Ｐ，５２３Ｎを有する。さらに、伝送信号生成部５００Ａは、発光レベルパターン選択信号生成回路５２４、ＡＮＤゲート５２５、Ｄ型フリップフロップ５２６，５２７を有する。

ＯＲゲート５２０の各入力端には、エッジパルスEP２〜EP５が供給される。ＯＲゲート５２０の出力端は、ＮＯＲゲート５２１の一方の入力端およびＡＮＤゲート５２３Ｐ，５２３Ｎの一方の入力端と接続されている。ＮＯＲゲート５２１の出力端はＤ型フリップフロップ５２２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２２は、反転出力端xQがＤ入力端と接続され、１／２分周回路が構成されるようになっている。Ｄ型フリップフロップ５２２はまた、反転出力端xQがＡＮＤゲート５２３Ｎの他方の入力端と接続され、非反転出力端 QがＡＮＤゲート５２３Ｐの他方の入力端と接続されている。

ＡＮＤゲート５２３Ｐの出力端は、Ｄ型フリップフロップ５２６のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２６は、反転出力端xQがＤ入力端と接続され１／２分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_1が出力される。ＡＮＤゲート５２３Ｎの出力端は、Ｄ型フリップフロップ５２７のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２７は、反転出力端xQがＤ入力端と接続され１／２分周回路が構成されるようになっており、後述のように非反転出力端xQからエッジ信号ES_2が出力される。

発光レベルパターン選択信号生成回路５２４は、入力端に記録データ長判別結果が入力され、出力端は、ＡＮＤゲート５２５の一方の入力端と接続されている。ＡＮＤゲート５２５の他方の入力端には、エッジパルスEP１を入力する。ＡＮＤゲート５２５の出力端は、ＮＯＲゲート５２１の他方の入力端と接続されている。

発光レベルパターン選択信号生成回路５２４は、アドレスエンコーダによって判別された記録データ長判別結果に応じて、発光レベルパターン選択信号PSを出力端に出力する。記録データ長判別結果と発光レベルパターンの対応は任意に設定可能である。エッジパルスEP１は、発光レベルパターン選択信号PSに応じて、ＡＮＤゲート５２５の出力端に出力される。発光レベルパターン選択信号PSがＬレベルのときには、エッジパルスEP２〜EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。発光レベルパターン選択信号PSがＨレベルのときには、エッジパルスEP１〜EP５の何れかの立下りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。

ＡＮＤゲート５２３Ｐは、Ｄ型フリップフロップ５２２の非反転出力端 Qの出力がＨレベルのときＯＲゲート５２０の出力であるエッジパルスEP２〜EP５を選択的にＤ型フリップフロップ５２６に出力する。ＡＮＤゲート５２３Ｎは、Ｄ型フリップフロップ５２２の反転出力端xQの出力がＨのときＯＲゲート５２０の出力であるエッジパルスEP２〜EP５を選択的にＤ型フリップフロップ５２７に出力する。ＡＮＤゲート５２３Ｐで選択されたエッジパルスの立上りエッジに同期し、Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQはＬ，Ｈが順番に変化する。ＡＮＤゲート５２３Ｎで選択されたエッジパルスの立上りエッジに同期し、Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQはＬ，Ｈが順番に変化する。Ｄ型フリップフロップ５２６の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_1とすれば、その両エッジでエッジパルスEP_1を規定することになる。Ｄ型フリップフロップ５２７の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ES_2とすれば、その両エッジでエッジパルスEP_2を規定することになる。

エッジ信号ES_1，ES_2はエッジパルスEP２〜EP５に基づき交互に論理反転することを原則とする。しかし、発光レベルパターン選択信号PSがＨレベルのときはＤ型フリップフロップ５２２がエッジパルスEP１でも出力を反転させるため、エッジパルスEP１後の遷移タイミングでは、交互ではなく直前に論理反転していた方が先に論理反転する。発光レベルパターン選択信号PSがＨレベルのときは、エッジパルスEP１に対応するリセット信号RSのエッジを挟んで同一のエッジ信号ES_1，ES_2のエッジが連続した状態になり、パワーレベルパターンを切り替えるための情報をエッジ信号ES_1，ES_2が持つ。

図５Ｂに示すように、第１実施形態のレーザ駆動回路２００Ａ（パルス生成部２０２Ａ）は、リセットパルス生成部２１０Ａ，エッジパルス生成部２２０Ａの他に選択パルスMCを生成する選択パルス生成部２８０Ａ（第３パルス生成部）を備える。リセットパルス生成部２１０Ａは基本構成と同様に、リセット信号RSのエッジを検出してリセットパルスRPを生成する。たとえば、エッジ検出回路２１２は、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ（ここでは立上りエッジとする）を検出してリセットパルスRPを生成する（対応するタイミングチャートは図５Ｃ）。変形例としては、エッジ検出回路２１２は、リセット信号RSの立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい（対応するタイミングチャートは図５Ｄ）。リセットパルスRPは、基本構成と同様、読出しスイッチ２３４_1の制御入力端に供給される他、複数種類のパワーレベルパターンを切り替えるための選択パルスの機能も持つのが特徴点である。

エッジパルス生成部２２０Ａは、第２の伝送信号としての２つのエッジ信号ES_1，ES_2に基づきエッジパルスEPを生成する。このため、エッジパルス生成部２２０Ａは、２つのエッジ検出回路２２２_1，２２２_2とパルス合成部の一例である論理ゲート２２４を有する。エッジ検出回路２２２_1は、エッジ信号ES_1の両エッジを検出してエッジパルスEP_1を生成する。エッジ検出回路２２２_2は、エッジ信号ES_2の両エッジを検出してエッジパルスEP_2を生成する。論理ゲート２２４は、各エッジ検出回路２２２_1，２２２_2から出力される各エッジパルスEP_1，EP_2を論理合成してエッジパルスEPを生成する。エッジパルスEP_1，EP_2はアクティブＨのパルス信号であるものとする。これに対応して、論理ゲート２２４としては、エッジパルスEP_1，EP_2の論理和をとるＯＲゲートを使用する。

選択パルス生成部２８０Ａは、リセット信号RSのエッジの直前・直後のエッジ信号ESのエッジが同一のエッジ信号ESのものか否かを判定するエッジ連続検出機能を備える。選択パルス生成部２８０Ａは、リセット信号RSのエッジを挟んで、エッジ信号ES_1のエッジが連続したときやエッジ信号ES_2のエッジが連続したときに、連続後のエッジ信号ES_1，ES_2に基づき選択パルスMCを生成する。選択パルスMCも、リセットパルスRPと同様に、複数種類のパワーレベルパターンを切り替えるために利用される。

具体的な構成として、選択パルス生成部２８０Ａは、２つの判別信号生成部２８６_E，２８６_Rと、３つの論理ゲート２８７_1，２８７_2，２８７_3を有する。判別信号生成部２８６_Eは、エッジ検出回路２２２_1で生成されたエッジパルスEP_1の立下りからエッジ検出回路２２２_2で生成されたエッジパルスEP_2の立下りまでをアクティブＨとする判別パルス DEPとその反転信号xDEPを生成する。判別信号生成部２８６_Rは、エッジ検出回路２１２で生成されたリセットパルスRPの立ち上がりから論理ゲート２１４で生成されたエッジパルスEPの立下りまでをアクティブＨとする判別パルス DRPを生成する。

論理ゲート２８７_1はエッジパルスEP_1と判別パルス DEPと判別パルス DRPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_2はエッジパルスEP_2と判別パルスxDEPと判別パルス DRPの論理積をとる３入力型のＡＮＤゲートが使用される。論理ゲート２８７_3は論理ゲート２８７_1，２８７_2の論理和をとる２入力型のＯＲゲートが使用され、その出力を選択パルスMCとする。この選択パルスMCは、リセットパルスRPとは異なり、スペースおよびマークの繰返しの切替りタイミングを示す基準パルスとしての機能を持たず、専らレジスタセット２３１の選択機能のみを有する。

［メモリ回路：第１実施形態］
図５Ｃおよび図５Ｄに示すように、記録波形制御信号パターンは基本構成と異なり、マーク長に応じてオーバードライブレベルが異なる。たとえば、マーク長２Ｔ，３Ｔ時は第１のパワーレベルパターンとして、オーバードライブレベル１（O.D.1 ）およびピークレベル（Peak1 ）、マーク長４Ｔ以上時は第２のパワーレベルパターンとして、オーバードライブレベル２（O.D.2 ）およびピークレベル（Peak2 ）である。各発光パワーレベルは、O.D.1 ＞Peak1＞O.D.2 ＞Peak2＞Erase ＞Coolの関係がある。なお、この例では第１・第２のパワーレベルパターンでイレーズレベルを同じにしているが、Erase1，Erase2（Erase1＞Erase2）のように異なるものとしてもよい。

マーク長に応じてオーバードライブレベルを異ならせるため、第１実施形態の発光レベルパターン記憶部２３０は、主記憶部として機能するレジスタセット２３１_0、副記憶部として機能するレジスタセット２３１_1，２３１_2、記憶情報制御部２３６を有する。レジスタセット２３１_1，２３１_2は、図示しない主制御部からのレベル情報レジスタ入力の指示により２種の各記録波形制御信号パターンを各別に記憶する。レジスタセット２３１_0は、基本構成のレジスタセット２３１に対応するものである。記憶情報制御部２３６は、リセットパルスRPおよび選択パルスMCに基づき、レジスタセット２３１_1，２３１_2の何れかの記憶情報を読み出してレジスタセット２３１_0に保持させる。

［動作：第１実施形態］
図５Ｃおよび図５Ｄに示すように、１つのリセット信号RSと２つのエッジ信号ES_1，ES_2を入力パルス信号として使用するので、入力パルス信号としては計３つとなる。リセット信号RSに基づきリセットパルスRPを生成し、リセットパルスRPを挟んで同一のエッジ信号ES_1，ES_2のエッジが遷移しているときに選択パルスMCを生成する。因みに、図５Ｃに示す第１例は、リセット信号RSの立上りエッジのみを使用してリセットパルスRPを生成する態様であり、図５Ｄに示す第２例は、リセット信号RSの両エッジを使用してリセットパルスRPを生成する態様である。

図５Ｅに示すように、記憶情報制御部２３６は、リセットパルスRPがアクティブＨのときはレジスタセット２３１_1の記憶情報を読み出してレジスタセット２３１_0にセットする。記憶情報制御部２３６は、選択パルスMCがアクティブＨのときはレジスタセット２３１_2の記憶情報を読み出してレジスタセット２３１_0にセットする。つまり、記憶情報制御部２３６は、メモリ情報を、リセットパルスRPおよび選択パルスMCがアクティブＨとなるタイミングで、レジスタセット２３１_0の情報を対応するパワーレベルパターンに書き換える。さらに、基本構成と同様に、リセットパルスRPを発光レベルパターン記憶部２３０の読出しスイッチ２３４_1に供給する。以下、基本構成と同様である。たとえばリセットパルスRPでクールレベルに戻され、その後エッジパルスEPでクールレベル以外の各レベルが順に読み出される。

第１実施形態のように、２つの第２の伝送信号（エッジ信号ES_1，ES_2）を使用することで、２種類のパワーレベルパターンを切り替えることができる。これにより、マーク長に応じてレーザ発光パワーレベルを変更できる。エッジ２本で１本当たりの伝送帯域を下げ、高倍速記録に対応する。さらにエッジを２本にしたことにより、エッジ連続の検出が可能となる。このエッジ連続の情報により、リセットの本数を増やすことなく別のパワーレベルパターンの選択が可能となる。また、連続するエッジ間にリセットエッジを挟むことにより、エッジ連続部でのエッジ間隔が出力の最短エッジ間隔にはならない。伝送信号１本当たりの伝送帯域が悪化することはなく、高倍速記録が可能である。ただし、選択パルスMCはリセットパルスRPの次のエッジパルスEPと同期するため、リセットパルスRPよりも後（クールレベルを出力した後）に生成され、クールレベルを２パターン持てない。

［別構成との対比］
図示しないが、複数種類のパワーレベルパターンを切り替える仕組みを採らずに高倍速記録対応のみを採るのであれば、第１の伝送信号前後の第２の伝送信号のエッジが連続か非連続であるかをＮ本の第２の伝送信号で表わす必要はない。この方式を高倍速記録対応方式と称することにする。また、高倍速記録対応を採らずに、複数種類のパワーレベルパターンを切り替える仕組みのみを採るのであれば、第２の伝送信号は１本とし、Ｎ本の第１の伝送信号を使って複数種類のパワーレベルパターンを切り替える仕組みにすることも考えられる。この方式を複数パワーレベル対応方式と称することにする。たとえば２つのリセット信号RS_1，RS_2を使用する場合は、リセット信号RS_1からリセットパルスRP_1を生成し、リセット信号RS_2からリセットパルスRP_1を生成し、リセットパルスRPおよびリセットパルスRP_2の双方がアクティブＨのときにリセットパルスRP_3を生成することが考えられる。２つのリセット信号RS_1，RS_2を使用して３つのリセットパルスRPを生成することで、３つのパワーレベルパターンを切り替える仕組みにすることができる。

また、第２の伝送信号（エッジ信号ES）を複数とする高倍速記録対応方式と、第１の伝送信号（リセット信号RS）を複数とする複数パワーレベル対応方式を組み合わせた構成にすることもできる。この方式を単純併用方式と称することにする。たとえば、１本のリセット信号RSと２本のエッジ信号ESを使った高倍速伝送をベースに、さらに、複数本のリセット信号RSを使って複数パワーレベル対応方式にする。高倍速記録対応方式と複数パワーレベル対応方式の各効果を享受できるので、第１実施形態と効果が得られる。

しかし、高倍速記録対応方式と複数パワーレベル対応方式を単に組み合わせた単純併用方式では、Ｎ本のエッジ信号ESで高倍速伝送を実現し、さらに、パワーレベルパターンを複数持たせるためには、少なくとも、リセット信号RSを１本増やさなければならず、Ｎ本のエッジ信号ESと複数本のリセット信号RSを必要とする。一方、第１実施形態では、Ｎ本のエッジ信号ESの遷移タイミングに複数種類のパワーレベルパターンを切り替えるための情報をもたせるのでリセット信号RSは１本でよい。第１実施形態の方が単純併用方式よりも少ない入力信号数で高倍速記録対応と複数パワーレベル対応の双方を実現できる。

さらに、第１のパワーレベルパターンと第２のパワーレベルパターンを区別し、第２のパワーレベルパターンを読み出す場合、必ずエッジ連続の検出を行うため、突発的なエラーにより誤ったエッジ連続が生じても、エラーが生じるのはそのパターンのみに留まり、それ以降に伝播することはない。エラーはエッジの欠損や誤ったエッジ生成となる。エッジの欠損・誤生成が生じたパターンはエラーとなるが、リセットパルスRPにより先頭レベルに戻るので、それ以降に伝播することはない。これは、本実施形態のエッジ連続検出機能では、エッジの順番は問わないと言うことに起因している。

図５Ｆには、エッジの順番を考慮するエッジ遷移方向検出機能が示されている。この例では、エッジ信号ES_1の立上り→エッジ信号ES_2の立上り→エッジ信号ES_1の立下り→エッジ信号ES_2の立下りのタイミングを持つ場合を順方向伝送と称し、エッジ信号ES_1の立上り→エッジ信号ES_2の立下り→エッジ信号ES_1の立下り→エッジ信号ES_2の立上りのタイミングを持つ場合を逆方向伝送と称する。順方向・逆方向を検出して、順方向で第１のパワーレベルパターン、逆方向で第２のパワーレベルパターンを選択する。突発的なエラーで誤ってエッジが連続してしまった場合に、順方向・逆方向が反転してしまうため、以後は第１・第２のパワーレベルパターンが逆になりエラーが伝播されてしまう。

これに対し、本実施形態のエッジ連続検出の場合、エッジ不連続で第１のパワーレベルパターンを選択しエッジ連続で第２のパワーレベルパターンを選択するのでエラー伝播はない。ただし、高倍速記録対応方式と比べた場合、シーケンシャル伝送を行なう出力側と受け側の回路が複雑になる。また、複数パワーレベル対応方式と比べた場合、たとえば２つのエッジ信号ESを使用する場合は３つではなく２つのパワーレベルパターンを切り替える仕組みになってしまう。また、複数パワーレベル対応方式では、クールレベルも各別に持てるのに対して、第１実施形態ではクールレベルを１つしか持てない。

＜レーザ駆動方式：第２実施形態＞
図６〜図６Ｂは、シーケンシャル方式の第２実施形態を説明する図である。図６は、第２実施形態の伝送信号生成部５００Ｂの構成例を説明する図である。図６Ａは、第２実施形態のレーザ駆動回路２００Ｂの動作を説明する図である。図６Ｂは、図６Ａに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。レーザ駆動回路２００Ｂは第１実施形態のレーザ駆動回路２００Ａと同様の構成でよい。この点は、特段の断りのない限り他の実施形態でも同様である。

第２実施形態は、ランドグルーブ記録方式への適用例である。ランドグルーブ記録方式と呼ばれる方式をとる記録媒体の記録面上には、グルーブ領域と呼ばれる案内溝部と、隣接するグルーブ領域の間に位置するランド領域（溝間）と呼ばれる部分からなる情報記録部が形成されている。ランド領域とグルーブ領域は、光ピックアップによるトラッキング動作に追従して一周ごとに交互に切り替えられ、あたかも１本の連続トラックのように扱われる。しかし、記録動作においては、ランド領域とグルーブ領域の構造の違いにより、ライトストラテジを切り替える、つまりパワーレベルパターンを切り替えるようにする。

記録の高倍速化のために、ライトストラテジの切り替えは瞬時に行なわれる必要がある。ライトストラテジ回路を内蔵した比較例のレーザ駆動回路２００Ｂなどでは、その内部の記憶部にランド領域用のライトストラテジ情報とグルーブ領域用のストラテジ情報を記憶して、どちらの情報を使うかを専用の端子を設けて切り替えを行なう。

専用端子を用いる方式では、レーザ駆動回路２００Ｂなどの端子数が増加し、パッケージが大きくなる。また、タイミング伝送とランド／グルーブの切替信号が別の伝送経路であること、さらにタイミング伝送は差動のＬＶＤＳ伝送であり、ランド／グルーブの切替信号は、信号線の増加を回避するために、シングルのＣＭＯＳ伝送が一般的であり、異なる方式での伝送である。これらのことから、専用端子を用いる方式では、信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。

この対処のため、第２実施形態の伝送信号生成部５００Ｂでは、第１実施形態の伝送信号生成部５００Ａをベースにして、発光レベルパターン選択信号生成回路５２４を取り外し、ＡＮＤゲート５２５の一方の入力端にランド／グルーブ切替信号LGを入力する。ランド／グルーブ切替信号LGは、そのときに伝送している書き込む情報が、ランド領域に書き込まれる情報か、グルーブ領域に書き込まれる情報かを示す信号である。

たとえば、グルーブ領域用の第１のパワーレベルパターンとランド領域用の第２のパワーレベルパターンは図６Ａに示すように１周ごとに切り替えられる。図６Ｂに示すように、レジスタセット２３１_1にはグルーブ領域用の第１のパワーレベルパターンを設定し、レジスタセット２３１_2にはランド領域用の第２のパワーレベルパターンを設定する。そして、ランド／グルーブ切替信号LGがＬレベルのときにはリセットパルスRPのみによりレジスタセット２３１_1に設定されているグルーブ領域用の第１のパワーレベルパターンを読み出す。ランド／グルーブ切替信号LGがＨレベルのときには選択パルスMCも利用してレジスタセット２３１_2に設定されているランド領域用の第２のパワーレベルパターンに切り替える。ここで「選択パルスMCも利用して」と称したのは、リセットパルスRPにより先ずレジスタセット２３１_1に設定されている情報（本例ではクールレベル）が必ず読み出されることを考慮したものである。

このように、第２実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してグルーブ領域とランド領域のそれぞれに応じたパワーレベルパターンを設定することができる。このレベル切替え用の制御線を用意しなくてもグルーブ領域用とランド領域用の２種のパワーレベルパターンの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、ランド領域のパワーレベルパターンとグルーブ領域のパワーレベルパターンを切り替えることができる。また、タイミング情報を伝送する３つの伝送線路にランド領域とグルーブ領域の切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。

＜レーザ駆動方式：第３実施形態＞
図７〜図７Ｂは、シーケンシャル方式の第３実施形態を説明する図である。図７は、第３実施形態の伝送信号生成部５００Ｃの構成例を説明する図である。図７Ａは、第３実施形態のレーザ駆動回路２００Ｃの動作を説明する図である。図７Ｂは、図７Ａに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。

第３実施形態は、ＣＡＶ記録とＺＣＬＶ記録におけるパワーレベルパターンの切替えへの適用例である。高倍速記録では、内周部分での光ディスクODの回転数が上がらないように、一定の回転速度で光ディスクODを回転させながら、データを記録するＣＡＶ（Constant Angular Velocity ）記録や、適当な半径位置でゾーンを区切って、そのゾーン内はＣＬＶ（Constant Linear Velocity）とし外周ゾーンほど高い線速にするＺＣＬＶ（Zone CLV）記録を行なっている。これらの記録方式では、内周から外周に向かって記録線速度が速くなっていき、記録線速度が異なれば最適な記録パワーや発光パターンが異なってくるので、これらを順次切替えるようにしている。

ライトストラテジ回路を内蔵した比較例のレーザ駆動回路２００Ｂなどでは、内部の記憶部にＣＡＶ記録やＺＣＬＶ記録に対応したパワーレベルパターンを記憶し、各パワーレベルパターンの何れを使うかを専用の端子を設けて切り替えを行なうことになる。第２実施形態で説明したランド／グルーブの切替えの場合と同様に、専用端子を用いる方式では、パッケージが大きくなるし。信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。

この対処のため、第３実施形態の伝送信号生成部５００Ｃは、第１実施形態の伝送信号生成部５００Ａに対し、発光レベルパターン選択信号生成回路５２４を取り外し、ＡＮＤゲート５２５の一方の入力端に円周位置パワーレベルパターン切替信号LPを入力する。第２実施形態のランド／グルーブ切替信号LGを円周位置パワーレベルパターン切替信号LPに置き換えたものと考えればよい。円周位置パワーレベルパターン切替信号LPの論理レベルの遷移は、ＣＡＶ記録やＺＣＬＶ記録における光ディスクODの円周方向の記録位置に応じた記録パワーや発光パターンの切替タイミングを示す信号である。

第２実施形態と同様に、２つのレジスタセット２３１_1，２３１_2に異なるパワーレベルパターンを記憶し、何れを選択し使用するかをエッジ信号ESのエッジの連続／非連続の情報を使って決定する。これにより、ＣＡＶ記録やＺＣＬＶ記録で記録位置によって変化する記録線速度に追従して、記録パワーや発光パターンの切替えができる。

ここで、ＣＡＶ記録やＺＣＬＶ記録の場合、記録速度が順次変化していくので、第１・第２実施形態とは異なり、２つのパワーレベルパターンを交互に使用するのではない。円周位置パワーレベルパターン切替信号LPの論理レベルの遷移に基づき、一方のパワーレベルパターンを使用して記録しているときに、他方のパワーレベルパターンを書き換えておき、記録パワーや発光パターンを切り替えるタイミングに備えておく仕組みを採る。他方のパワーレベルパターンでの記録パワーに瞬時に切り替えることができる。

ただし、エッジ連続検出で取得される選択パルスMCでパターン切替えを行なう本実施形態の仕組みとの関係では次のような制約がある。先ず、レジスタセット２３１_1のみのパワーレベルパターンを使用して記録しているときには、レジスタセット２３１_2のパワーレベルパターンを書き換えておくことができる。レジスタセット２３１_2が使用されるときは、クールレベル設定のためレジスタセット２３１_1のレジスタ２３２_1も使用されるので、レジスタセット２３１_2のパワーレベルパターンを使用しているときはレジスタセット２３１_1のクールの設定情報の切替えができない。

よって、レジスタセット２３１_1に関しては、クール以外のパワーレベルパターンを書き換えるようにする。具体的には、レジスタセット２３１_1はクール以外を書き換え、レジスタセット２３１_2は全て書き換えとなる。選択パルスMCがＨレベルとなり、クール以外がレジスタセット２３１_2となる場合、レジスタセット２３１_1のクールは出力されるが、レジスタセット２３１_1のクール以外は出力されない（＝メモリにアクセスされていない）のでレジスタセット２３１_1のクール以外のパワーレベルパターンを書き換えることが可能である。

また、発光レベルパターン記憶部２３０内に記憶した多ビットデジタルデータとなるパワー情報をレジスタ入力で書き換えることにより、レベルパターンだけでなくパワーを変更することが可能となる。レベルパターンと同様に使われていないレジスタセットに対応するパワー情報を書き換えておき、レジスタセットの切り替えに備えておく。具体的には、レジスタセット２３１_1を使用しているタイミングでオーバードライブレベルO.D._2，ピークレベルPeak_2のパワー情報を書き換え、レジスタセット２３１_2の使用時にオーバードライブレベルO.D._1，ピークレベルPeak_1のパワー情報を書き換える。

なお、レジスタセット２３１_1の構成に当たり、物理的に１つのメモリを考えた場合に、ライトとリードの同時使用ができない形態のときには、クール用とそれ以外用に物理的に異なるメモリを使用することで対処すればよい。

このように、第３実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してＣＡＶ記録やＺＣＬＶ記録に応じたパワーレベルパターンを設定することができる。このレベル切替え用の制御線を用意しなくてもＣＡＶ記録やＺＣＬＶ記録のためのディスク記録位置に応じた各パワーレベルパターンの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、ディスク記録位置に応じた各パワーレベルパターンを切り替えることができる。また、タイミング情報を伝送する３つの伝送線路にＣＡＶ・ＺＣＬＶ記録のためのパワーレベルパターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。

＜レーザ駆動方式：第４実施形態＞
図８〜図８Ｂは、シーケンシャル方式の第４実施形態を説明する図である。図８は、第４実施形態の伝送信号生成部５００Ｄの構成例を説明する図である。図８Ａは、第４実施形態のレーザ駆動回路２００Ｄの動作を説明する図である。図８Ｂは、図８Ａに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。

第４実施形態は、ＯＰＣ（Optimum Power Calibration ）と呼ばれる記録パワー調整を行なう場合への適用例である。記録可能な光ディスクは、メーカごとの特性差や個々の特性ばらつきなどの影響により、最適記録パワーが異なっている。また、最適記録パワーは、光ビームの発光タイミング（記録ストラテジ）や光ビームスポットの形状など、光ディスク装置にも依存する。そこで、書込み可能な光ディスクに情報を記録再生する際、記録パワーの最適化を行なうために、実際の信号を記録する前に光ディスクの試書き領域で試書きを行ない、この後、試書き領域を再生し、再生された信号を調べて記録するのに適した最適記録条件を決定する。この試書きによる最適記録パワーを決定する一連の処理をＯＰＣ（記録パワー調整）と称し、試書き領域をＯＰＣ領域と称している。ＯＰＣ領域は、各光ディスクの規格で定められている。

ＯＰＣでは、ＯＰＣ領域に記録パワーを段階的に変化させながらテストデータの試書きを行ない、ＯＰＣ領域に記録されたテストデータを再生し、予め決められている評価指標を満足する最適記録パワー値を決定する。テストデータとしては、変調則の基本クロック周期Ｔに対して、変調則に従う最短マークから最長マークをランダムに繰り返すランダムパターンが一般的に使用される。

ライトストラテジ回路を内蔵した比較例のレーザ駆動回路２００Ｂなどでは、内部の記憶部にＯＰＣに対応したパワーレベルパターンを記憶し、各パワーレベルパターンの何れを使うかを専用の端子を設けて切り替えを行なうことになる。第２実施形態で説明したランド／グルーブの切替えや第３実施形態で説明したＣＡＶ・ＺＣＬＶ記録対応の場合と同様に、専用端子を用いる方式では、パッケージが大きくなるし、信号間のスキューが生じ易く、切替タイミングを正確に制御することが困難となる。また、記録パワーを切り替える度に書込みを止めて設定を書き換えるようにすれば専用の切替端子を用いないで済む。しかしながら、この手法では、ＯＰＣの効率が悪化する。

この対処のため、第４実施形態の伝送信号生成部５００Ｄは、第１実施形態の伝送信号生成部５００Ａに対し、発光レベルパターン選択信号生成回路５２４を取り外し、ＡＮＤゲート５２５の一方の入力端にＯＰＣパワーレベルパターン切替信号OPC を入力する。第３実施形態のパワーレベルパターン切替信号LPをＯＰＣパワーレベルパターン切替信号OPC に置き換えたものと考えればよい。ＯＰＣパワーレベルパターン切替信号OPC の論理レベルの遷移は、ＯＰＣ処理過程におけるＯＰＣ領域にテストデータを記録する際の記録パワーの切替タイミングを示す信号である。

ＯＰＣで記録パワーの切替えを効率的に行なうために、第２実施形態と同様に、２つのレジスタセット２３１_1，２３１_2に異なるパワーレベルパターンを記憶し、何れを選択し使用するかをエッジ信号ESのエッジの連続／非連続の情報を使って決定する。これにより、ＯＰＣ用テストデータの記録パワーを段階的に変更できる。

ＯＰＣでは、テストデータの記録パワーを段階的に変化させる（記録パワーが順次変化していく）ので、２つのパワーレベルパターンを交互に使用するのではない。この点は、第３実施形態のＣＡＶ・ＺＣＬＶ記録の場合と似通っている。一方のパワーレベルパターンを使用して記録しているときに他方のパワーレベルパターンを書き換えておき、記録パワーを切り替えるタイミングに備えておく仕組みを採る。他方のパワーレベルパターンでの記録パワーに瞬時に切り替えることができるのでＯＰＣの効率が悪化することもない。

ただし、エッジ連続検出で取得される選択パルスMCでパターン切替えを行なう本実施形態の仕組みとの関係では次のような制約がある。先ず、レジスタセット２３１_1のみのパワーレベルパターンを使用して記録しているときには、レジスタセット２３１_2のパワーレベルパターンを書き換えておくことができる。レジスタセット２３１_2が使用されるときは、クールレベル設定のためレジスタセット２３１_1のレジスタ２３２_1も使用されるので、レジスタセット２３１_2のパワーレベルパターンを使用しているときはレジスタセット２３１_1のクールの設定情報の切替えができない。この点は、第３実施形態と同様である。

このように、第４実施形態では、高倍速記録が可能であるだけでなく、エッジ信号ESのエッジ連続検出機能を利用してＯＰＣにおいて記録パワーを段階的に変化させるためのパワーレベルパターンを設定することができる。レベル切替え用の制御線を用意しなくてもＯＰＣのための記録パワーの選択が可能となる。レベル切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく記録パワー（パワーレベルパターン）を切り替えることができる。また、タイミング情報を伝送する３つの伝送線路にＯＰＣ用のパワーレベルパターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので切替タイミングを正確に制御することができる。

＜レーザ駆動方式：第５実施形態＞
図９〜図９Ｆは、シーケンシャル方式の第５実施形態を説明する図である。図９は、第５実施形態の伝送信号生成部５００Ｅの構成例を説明する図である。図９Ａは、ＡＰＣ用のパワーレベルパターンを説明する図である。図９Ｂは、第５実施形態の伝送信号生成部５００Ｅの動作を説明する図である。図９Ｃは、第５実施形態のレーザ駆動回路２００Ｅを示す図である。図９Ｄおよび図９Ｅは、第５実施形態のレーザ駆動回路２００Ｅの動作を説明する図である。図９Ｆは、図９Ｄや図９Ｅに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。

第５実施形態は、ＡＰＣと呼ばれる発光パワー調整を行なう場合への適用例である。
ＡＰＣによるレーザ発光パワーの調整精度は、監視波形をサンプリングしパワーモニタ電圧PDを得る頻度が多いほど向上する。しかし、記録動作の高倍速化に伴い、マーク部およびスペース部の発光時間が短くなり、短いマークや短いスペースでは、監視波形が規定レベルに静定せず、サンプルホールドを行なうことができない。さらには、規格の最長Ｔでもサンプリングが困難になってきている。

そこで、ＡＰＣ領域でサンプリングが可能な発光パターンでＡＰＣを行なうことで、ＡＰＣの調整精度を上げる手法が考えられている。高密度大容量の記録可能な光ディスクで規定の情報記録単位（ＲＵＢ：記録ユニットブロック）によって多数の領域に分割し構成され、その情報記録単位の一部にＡＰＣ領域が設けられている。ＡＰＣ領域は、情報記録に関係しない記録が可能な領域とし規格された領域である。

高速記録対応時の情報記録領域ではキャッスルストラテジを使用するが、ＡＰＣエリアでの発光パターンとしては同じ発光レベルでの発光時間を長くするために、ＡＰＣ領域ではブロックストラテジとする方法がある。ブロックストラテジでの発光パターンを図９Ａに示す。ＡＰＣ領域でのブロックストラテジでの発光は、ＡＰＣのためのサンプリングを容易にすることを目的としており、記録媒体への記録が正しく行われる必要はなく、また良好な記録は期待できない。

ＡＰＣ領域での発光パターンを切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。この点は第２〜第４実施形態と共通する問題である。

第５実施形態の伝送信号生成部５００Ｅは、図９に示すように、第１実施形態の伝送信号生成部５００Ａに対し、発光レベルパターン選択信号生成回路５２４を取り外し、ＡＮＤゲート５２５の一方の入力端に情報記録領域／ＡＰＣ領域切替信号JAを入力する。第３・第４実施形態のパワーレベルパターン切替信号LP・ＯＰＣパワーレベルパターン切替信号OPC を情報記録領域／ＡＰＣ領域切替信号JAに置き換えたものである。情報記録領域／ＡＰＣ領域切替信号JAの論理レベルは、そのとき伝送している発光パターンが情報記録領域の発光パターンとＡＰＣ領域の発光パターンの何れであるかを示す信号である。

第５実施形態のレーザ駆動回路２００Ｅは、図９Ｃに示すように、構成としては第１実施形態のレーザ駆動回路２００Ａと相違がない。相違点は、第１実施形態と取り扱うパワーレベルが異なるものがあるので、それらについて、電流源部２４０の基準電流生成部２４２やＤＡ変換部２４４や基準電流Ｉの参照子を変更している点にある。

情報記録領域とＡＰＣ領域の各発光パターンの切替えを効率的に行なうために、第２実施形態と同様に、２つのレジスタセット２３１_1，２３１_2に情報記録領域とＡＰＣ領域の各発光パターン（パワーレベルパターン）を記憶する。そして、何れを選択し使用するかを、エッジ信号ESのエッジの連続／非連続の情報を使って決定する。これにより、情報記録領域とＡＰＣ領域のそれぞれにおいて発光パターンを適正に選択することができる。他方の発光パターンに瞬時に切り替えることができるので、情報記録領域からＡＰＣ領域への切替えやＡＰＣ領域から情報記録領域への切替え時に不都合が生じることもない。

ここで、情報記録領域でのキャッスル方式のパワーレベルパターンと、ＡＰＣ領域でのブロックストラテジ方式のパワーレベルパターン（Ｌ／Ｈの２値）との切替えを如何様に行なうかが問題となる。これは、リセットパルスRPによりレジスタセット２３１_1に設定されているキャッスル方式のクールレベルが読み出され、その後に選択パルスMCがあることでレジスタセット２３１_2に設定されているブロックストラテジ用のパターンが読み出されることに関係する。

先ず、ブロックストラテジ方式のＬレベルをキャッスル方式のクールレベルと同じにすることが考えられる。この場合、選択パルスMCを必要とするのは、ブロックストラテジ方式のＨレベルを設定するときになる。しかしながらこの場合、当然の如く、ブロックストラテジ方式のＬレベルの設定の自由度がない。

そこで、本実施形態では、図９Ａの最下部に示すように、ブロックストラテジ方式のパターンに切り替えるとき、一瞬だけキャッスル方式のクールレベルにし、直ぐに選択パルスMCを出してブロックストラテジ方式のＬレベルを設定することにする。基本のブロックストラテジ方式のパワーレベルパターンと異なり、一度クールレベルに落ちた後にＬレベルになる特殊なブロックストラテジ方式のパワーレベルパターンになるが、ＡＰＣ領域でのマークスペース領域は十分長くスペース静定の影響は殆どない。

図９Ｂ、図９Ｄ、および図９Ｅには、情報記録領域でのキャッスル方式のパワーレベルパターンから、ＡＰＣ領域でのブロックストラテジ方式のパワーレベルパターンに切り替るときのタイミングチャートが示されている。

たとえば、伝送信号生成部５００Ｅ側についての動作が図９Ｂに示されている。図９Ｂにおいて、エッジパルスEP１〜EP５は、キャッスル方式の期間であるのかブロックストラテジ方式の期間であるのかを問わず、EP１→EP２→EP３→EP４→EP５などのように順番に出る。

レーザ駆動回路２００Ｅ側についての動作が図９Ｄおよび図９Ｅに示されている。因みに、図９Ｄに示す第１例は、リセット信号RSの立上りエッジのみを使用してリセットパルスRPを生成する態様であり、図９Ｅに示す第２例は、リセット信号RSの両エッジを使用してリセットパルスRPを生成する態様である。図９Ｄおよび図９Ｅにおいて、キャッスルストラテジの最後のオーバードライブがエッジパルスEP_2であったとする。

ブロックストラテジでは、Ｌレベルの前にリセットパルスRPを出しレジスタセット２３１_1から読み出されるクールレベルにする。その直後（１Ｔ以下程度）にエッジパルスEP_2を出すことによりリセットパルスRPを挟んで同一エッジを連続させる。これにより、エッジパルスEP_2のタイミングで選択パルスMCが出力され、レジスタセット２３１_2に切り替るので、ブロックストラテジのＬレベルが設定される。次にエッジパルスEP_1でＨレベルを設定する。

以降は、その繰り返しでリセットパルスRPでレジスタセット２３１_1から読み出されるクールレベルに戻し、直後にエッジ連続のためにエッジパルスEP_1を出すことによりリセットパルスRPを挟んで同一エッジを連続させる。これにより、エッジパルスEP_1のタイミングで選択パルスMCが出力され、レジスタセット２３１_2に切り替るので、ブロックストラテジのＬレベルが設定される。さらにエッジパルスEP_2でＨレベルを設定する。

つまり、基本のブロックストラテジのパターンにクールレベルを追加することで、キャッスルストラテジの１つ目のオーバードライブが出力されているときにリセットしたようなストラテジになり、図３Ｂに示した２Ｔスペース２Ｔマークと同様の発光波形となる。図９Ｂに示すように、ブロックストラテジ方式の期間では、伝送信号生成部５００Ｅは、エッジパルスEP１（図示しないリセット信号RSと対応）とエッジパルスEP２，EP３（エッジ信号ES_1，ES_2と対応）を繰り返す。

このように、第５実施形態では、エッジ信号ESのエッジ連続検出機能を利用して、情報記録領域においてキャッスル方式を適用して高倍速記録が可能であるだけでなく、ＡＰＣ領域においてブロックストラテジの発光パターンを設定することができる。情報記録領域からＡＰＣ領域へ切り替るときの発光パターンの切替え用の制御線を用意しなくても発光パターンの選択が可能となる。発光パターン切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、発光パターン（パワーレベルパターン）を切り替えることができる。また、タイミング情報を伝送する３つの伝送線路に発光パターンの切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので、切替タイミングを正確に制御することができる。

＜レーザ駆動方式：第６実施形態＞
図１０〜図１０Ｄは、シーケンシャル方式の第６実施形態を説明する図である。図１０は、サンプリングパルスSPの第１の設定例を説明する図である。図１０Ａは、サンプリングパルスSPの第２の設定例を説明する図である。図１０Ｂ〜図１０Ｄは、第６実施形態でのサンプリングパルスパターン記憶部４３０のレジスタ設定情報を説明する図である。

第６実施形態は、図３Ａに示した第２例のシステム構成（つまりＡＰＣ制御用の信号やサンプリングパルスSPの生成・伝送手法にも着目した構成）での適用例である。

先ず、第６実施形態の仕組みの理解の容易化のためのに、最初に、シーケンシャル方式を併用したときのサンプリングパルスSPの生成・伝送手法の基本的な仕組みの一例について説明し、その後に第６実施形態の仕組みについて説明する。

［サンプリングパルス設定：第１例］
図１０に示す第１の設定例は、マーク用のサンプリングパルスSP_1を設定するものである。レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの４つのパワーレベルをもつ。このうち、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えることができる。

たとえば、サンプルホールド回路３３２に供給するマーク用のサンプリングパルスSP_1は、マークを形成するためのあるエッジを起点とし、そこからの遅延時間、パルス幅、サンプルホールド回路３３２までの遅延補償のための全体遅延時間を設定して生成する。

ここでは、サンプリングパルスSP_1は、マークを形成するピークとオーバードライブのうち比較的幅が広いピークレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_1は、パワーモニタ信号PMのピークレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがオーバードライブレベルからピークレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、ピークレベルの開始位置を基準に生成するのが、スペース幅の影響を受けないので好ましいことになる。ピークレベルをサンプルするタイミングの設定に当たっては、パルス生成部２０２からサンプルホールド回路３３２に至る信号経路の信号帯域および遅延に対する補償を考慮する。

たとえば、キャッスル方式を適用する場合、図１０のように、ピークレベルの開始タイミングＴ12を、ピークレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ12を起点として、サンプリングパルスSP_1の立上りタイミングＴ13を規定する立上り遅延時間TD１_1（Ｔ12〜Ｔ13）を設定する。立上り遅延時間TD１_1は、サンプルホールド回路３３２に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定する。

さらに、立上りタイミングＴ13を起点に、サンプリングパルスSP_1のアクティブＨの期間を規定するパルス幅PW１（Ｔ13〜Ｔ14）と、実際にアクティブＨとなるまでのパルス遅延時間TD１_2（Ｔ13〜Ｔ15）を設定する。パルス遅延時間TD１_2は、パルス生成部２０２からサンプルホールド回路３３２への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。サンプリングパルスの遅延時間とは、パルス生成部２０２からサンプリングパルス生成部４００を経てサンプルホールド回路３３２に入力されるまでに要する時間である。また、パワーモニタ信号PMの遅延時間とは、パルス生成部２０２から発光波形生成部２０３を経て半導体レーザ４１が発光し、その光が受光素子３１０に入射して電流電圧変換部３１３と可変ゲイン型増幅器３１５を経てサンプルホールド回路３３２に入力されるまでに要する時間である。こうすることで、サンプリングパルスSP_1は、タイミングＴ12から「TD１_1＋TD１_2」経過後に立上り、パルス幅PW１経過後に立ち下がる。

なお、マーク長が短い短マークの場合には、マーク用のサンプリングパルスSP_1を生成しない設定にする。たとえば、基準エッジＴ12からピークレベルの最後となるオーバードライブの開始タイミングＴ14までを、サンプリングパルス出力判定設定期間DET1に設定する。そして、このサンプリングパルス出力判定設定期間DET1が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD１_1を１０ｎｓ以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET1を１０ｎｓと設定することにより、ピークレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_1を生成しないようにする。

［サンプリングパルス設定：第２例］
図１０Ａに示す第２の設定例は、スペース用のサンプリングパルスSP_2を設定するものである。レーザ発光波形は、図１０と同じパワーレベルをもつ。

スペース用のサンプリングパルスSP_2の生成も、以下の通り、マーク用の場合と同様である。すなわち、スペース用のサンプリングパルスSP_2は、スペースを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、サンプルホールド回路３３４までの遅延補償のための全体遅延時間を設定して生成する。

ここでは、サンプリングパルスSP_2は、スペースを形成するクールとイレーズのうち比較的幅が広いイレーズレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_2は、パワーモニタ信号PMのイレーズレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがクールレベルからイレーズレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、イレーズレベルの開始位置を基準に生成するのが、マーク幅の影響を受けないので好ましいことになる。イレーズレベルをサンプルするタイミングの設定に当たっては、パルス生成部２０２からサンプルホールド回路３３４に至る信号経路の信号帯域および遅延に対する補償を考慮する。

たとえば、キャッスル方式を適用する場合、図１０Ａのように、イレーズレベルの開始タイミングＴ32を、イレーズレベルをサンプルするための起点のエッジ（基準エッジ）に設定する。基準エッジＴ32を起点として、サンプリングパルスSP_2の立上りタイミングＴ33を規定する立上り遅延時間TD３_1（Ｔ32〜Ｔ33）を設定する。立上り遅延時間TD３_1は、サンプルホールド回路３３４に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定する。さらに、立上りタイミングＴ33を起点に、サンプリングパルスSP_2のアクティブＨの期間を規定するパルス幅PW３（Ｔ33〜Ｔ34）と、実際にアクティブＨとなるまでのパルス遅延時間TD３_2（Ｔ33〜Ｔ37）を設定する。パルス遅延時間TD３_2は、パルス生成部２０２からサンプルホールド回路３３４への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定する。こうすることで、サンプリングパルスSP_2は、タイミングＴ32から「TD３_1＋TD３_2」経過後に立上り、パルス幅PW３経過後に立ち下がる。

なお、スペース長が短い短スペースの場合には、スペース用のサンプリングパルスSP_2を生成しない設定にする。たとえば、基準エッジＴ32からイレーズレベルの最後となるオーバードライブの開始タイミングＴ35までを、サンプリングパルス出力判定設定期間DET3に設定する。そして、このサンプリングパルス出力判定設定期間DET3が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に１０ｎｓを要する波形においては、立上り遅延時間TD3_1を１０ｎｓ以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET3を１０ｎｓと設定することにより、イレーズレベルの幅が１０ｎｓ以下のパルスにおいては、サンプリングパルスSP_2を生成しないようにする。

［サンプリングパルスの切替え］
第５実施形態で説明したように、高倍速化によって、短いマークや短いスペースでは、ＡＰＣのためのサンプリングが困難になってくる。一方、前述のサンプリングパルス設定例では、規定長以下の短マークや短スペースでは、サンプリングパルスを生成しない設定が可能であり、この仕組みにより、規定長を超える長マークや長スペースに対してのみ選択的なサンプリングが可能となっている。

サンプリングパルス設定の第１例や第２例では、サンプリングパルス出力判定設定期間DET1，DET3の値によりサンプリングパルスSP_1，SP_2を生成するかしないかが特定される。したがって、基本的には、２つの設定情報を用意する必然性は基本的にはない。しかしながら、サンプリングパルスの設定を切り替える意義として、たとえば、以下の２点が考えられる。

１）入力信号にサンプリングパルスSPを出す出さないの信号を乗せられれば、サンプリングパルス生成部４００で、出力を判断するサンプリングパルス出力判定設定期間DET1を計測する必要がなくなり、サンプリングパルス生成部４００が簡略化する。

２）エッジ連続で短マークのレベルパターンを切替えた場合、オーバードライブOD１→ピークPeak、オーバードライブOD２→ピークPeak（Peakは同パワー）へのパワーの変化量が変わり静定時間も異なってくる。そこで、サンプリングパルスSPの立上り位置（立上り遅延時間TD１_1）や立下り位置（パルス遅延時間TD１_2）を可変する必要がでてくる。

ここで、１）はサンプリングパルス設定のみの切替えとなり、２）はパワーレベルパターン切替えとサンプリングパルス設定切替えの併用が前提となる。

また、短マークのときは立上り遅延時間TD_1を短く設定して監視波形信号が静定した直後をサンプリングし、長マークのときは立上り遅延時間TD_1を長く設定して監視波形信号が十分静定したタイミングでサンプリングすることが考えられる。こうすることで、高倍速化してもサンプリングの頻度を下げずにＡＰＣを行なうことができる。この場合、短マークと長マークで立上り遅延時間TD_1を変更するには、サンプリングパルスSPの設定情報の切替えが必要になる。

これらのケースでサンプリングパルスSPの設定情報を切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。この点は第２〜第５実施形態と共通する問題である。

この対処のため、第６実施形態では、エッジ信号ESのエッジの連続／非連続の情報を使ってサンプリングパルスSPの設定情報の切替えを行なうことにする。伝送信号生成部５００側の構成は第１実施形態の伝送信号生成部５００Ａと同様である。

サンプリングパルス生成部４００側については、サンプリングパルス出力判定設定期間DET1，DET3がそれぞれ異なる２種の設定情報を記憶する仕組みを講じる。一方は、マーク長やスペース長に拘わらずサンプリングパルスSPを生成する設定（DET1，DET3が長い設定）、他方は規定長以下の短マークや短スペースではサンプリングパルスSPを生成しない設定（DET1，DET3が短い設定）である。または、一方は、短マークのときに立上り遅延時間TD_1を短く設定して監視波形信号が静定した直後をサンプリングする設定、他方は、長マークのときに立上り遅延時間TD_1を長く設定して監視波形信号が十分静定したタイミングでサンプリングする設定である。

基本的な考え方は、パワーレベルパターンを切替えるために複数のレジスタセット２３１を用意する考え方を採用する。このとき、パワーレベルパターンも２つ持ち、マーク長とスペース長に応じて発光パターンを変えてもよいし、サンプリングパルス生成の設定のみを変えてもよい。

本実施形態では、スペースのタイミングに発生するリセットパルスRPおよび選択パルスMCをトリガにしてレジスタセット４３１の切替えを行なうので、マークサンプリングとスペースサンプリングの各設定を連動して切り替えることになる。つまり、マーク長とスペース長の対でマークサンプリングとスペースサンプリングの設定を切り替えるため、マークサンプリングとスペースサンプリングの各設定を連動して切り替える。

たとえば、図１０Ｂは、サンプリングパルスSPの設定情報の切替えとパワーレベルパターンの切替えの双方を行なう第１例である。図１０Ｃは、サンプリングパルスSPの設定情報の切替えのみを行ないパワーレベルパターンの切替えを行なわない第２例である。

何れの構成においても、サンプリングパルス生成部４００のサンプリングパルスパターン記憶部４３０は、ライトストラテジ信号に基づきサンプリングパルスSP_1，SP_2を生成する際の設定情報（DET@，TD@_1 ，PW@ ，TD@_2 など）を記憶する。サンプリングパルスパターン記憶部４３０は、第２の記憶部の一例であり、発光レベルパターン記憶部２３０とは別のものである。

サンプリングパルスパターン記憶部４３０は、主記憶部として機能するレジスタセット４３１_0と、副記憶部として機能するレジスタセット４３１_1，４３１_2と、記憶情報制御部４３６を有する。レジスタセット４３１_0は、複数のレジスタ４３２_1〜４３２_kを備える。この点は、図示しないが、レジスタセット４３１_1，４３１_2でも同様である。

レジスタセット４３１_1，４３１_2は、図示しない主制御部からのサンプリングパルス設定情報レジスタ入力の指示により、サンプリングパルスSP_1，SP_2を生成する際の設定情報（DET@，TD@_1 ，PW@ ，TD@_2 ）を各別に記憶する。レジスタセット４３１_0は、レジスタセット２３１_0に対応するものである。記憶情報制御部４３６は、記憶情報制御部２３６に対応するもので、リセットパルスRPおよび選択パルスMCに基づき、レジスタセット４３１_1，４３１_2の何れかの記憶情報を読み出してレジスタセット４３１_0に保持させる。サンプリングパルス生成部４００は、このレジスタセット４３１_0の各レジスタ４３２の情報を読み出して、その値に従ってサンプリングパルスSP_1，SP_2を生成する。

このように、第６実施形態では、エッジ信号ESのエッジ連続検出機能を利用して、サンプリングパルスSPの設定情報を切り替えることができる。設定情報の切替え用の制御線を用意しなくてもサンプリングパルスSPの設定情報の選択が可能となる。設定情報切替え用の専用の端子を設ける必要がないので、パッケージ面積の増加がなく、サンプリングパルスSPの設定情報を切り替えることができる。また、タイミング情報を伝送する３つの伝送線路にサンプリングパルスSPの設定情報の切替信号を多重することになり、伝送線路と伝送方式が異なることによるタイミングスキューは生じないので、切替タイミングを正確に制御することができる。

この例では、エッジ信号ESのエッジ連続検出機能を利用して生成した選択パルスMCをサンプリングパルスパターン記憶部４３０のメモリ切替えに使用したがこのことは必須ではない。たとえば２つのリセット信号RS_1，RS_2を使用する場合は、リセット信号RS_1からリセットパルスRP_1を生成し、リセット信号RS_2からリセットパルスRP_1を生成する。そして、発光レベルパターン記憶部２３０側の構成に関わらず、図１０Ｄに示す第３例のように、それらを選択パルスとしてメモリ切替えに使用してもよい。

以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、前記実施形態では、２本のエッジ信号ES_1，ES_2を使うとともに、リセット前後のエッジ信号ESのエッジが連続か非連続であるか（エッジ連続検出）により２種類のパワーレベルパターンを切り替える例を示したが、これは一例に過ぎない。エッジ信号ESの本数は３本以上でもよい。この場合、１つのエッジ信号ESのエッジ（つまりエッジパルスEP）が連続すれば別パターンに切り替え、エッジが非連続であれば通常動作にする。たとえば、エッジ信号ES_1，ES_2，ES_3の３本の場合に、通常動作がEP_1→EP_2→RP→EP_3→EP_1であるとき、EP_1→EP_2→RP→EP_2→EP_3→EP_1の場合は、RP→EP_2のときに別パターンの読込みを行なう。

１…記録再生装置、３…レーザ駆動系、１４…光ピックアップ、４１…半導体レーザ、４７…駆動電流制御部、４８…記録波形生成部、４９…レーザ駆動部、５０…記録・再生信号処理部、５８…ＡＰＣ制御部、２００…レーザ駆動回路、２０２…パルス生成部、２０３…発光波形生成部、２１０…リセットパルス生成部（第１パルス生成部）、２２０…エッジパルス生成部（第２パルス生成部）、２３０…発光レベルパターン記憶部、２８０…選択パルス生成部（第３パルス生成部）、２９０…ライトストラテジ回路、３００…パワーモニタ回路、４００…サンプリングパルス生成部、４３０…サンプリングパルスパターン記憶部、５００…伝送信号生成部、５２４…発光レベルパターン選択信号生成回路

Claims (15)

1. スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号の前記エッジを検出することで前記基準パルスを生成する第１パルス生成部と、
   前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号の前記エッジを検出することで前記切替えパルスを生成する第２パルス生成部と、
   前記発光波形の各パワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
   前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶する発光レベルパターン記憶部と、
   それぞれ異なる複数の設定情報を記憶する複数の副記憶部、前記複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる記憶情報制御部を具備する第２の記憶部と、
   を備えたレーザ駆動装置。
2. 前記第１パルス生成部は、前記スペースおよびマークでなる組を１単位として、１つの前記第１の伝送信号のエッジを検出することで、前記基準パルスを生成するものであり、
   前記第２パルス生成部は、複数の前記第２の伝送信号のエッジをそれぞれ検出することで前記切替えパルスを生成するものであり、
   前記基準パルスの直前と直後の前記切替えパルスのそれぞれが同じ前記第２の伝送信号のエッジに基づくものであるときに前記基準パルスの直後の前記切替えパルスに基づいて選択パルスを生成する第３パルス生成部を、さらに備え、
   前記記憶情報制御部は、前記第１パルス生成部で取得された前記基準パルスと前記第３パルス生成部で取得された前記選択パルスとに基づいて、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる
   請求項１に記載のレーザ駆動装置。
3. 前記第２の記憶部は、前記発光レベルパターン記憶部と兼用されるものであり、
   前記複数の副記憶部の少なくとも一方は、前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものであり、
   前記発光波形生成部は、前記主記憶部に記憶された前記発光波形のそれぞれについてのパワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出す
   請求項１または２に記載のレーザ駆動装置。
4. 前記複数の副記憶部のそれぞれは、前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものである
   請求項３に記載のレーザ駆動装置。
5. ２つの前記副記憶部の一方は記録媒体のランド領域に対応する前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものであり、
   前記２つの副記憶部の他方は記録媒体のグルーブ領域に対応する前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものである
   請求項３に記載のレーザ駆動装置。
6. ２つの前記副記憶部のそれぞれは、記録媒体の円周位置に応じて前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものである
   請求項３に記載のレーザ駆動装置。
7. ２つの前記副記憶部のそれぞれは、ＯＰＣ記録パワー調整の設定値に応じて前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものである
   請求項３に記載のレーザ駆動装置。
8. 前記２つの副記憶部の内の一方が使用されていない期間に、前記２つの副記憶部の内の他方の設定情報を書き換える
   請求項６または７に記載のレーザ駆動装置。
9. ２つの前記副記憶部の一方は記録媒体における情報記録領域にて情報記録を行なうための前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶するものであり、
   前記２つの副記憶部の他方は記録媒体のＡＰＣ発光パワー調整用の領域にてＡＰＣ発光パワー調整を行なうためのレベル情報を示す記録波形制御信号パターンを記憶するものである
   請求項３に記載のレーザ駆動装置。
10. 前記２つの副記憶部の他方は、前記ＡＰＣ発光パワー調整を行なうためのレベル情報としてブロックストラテジ方式に従った記録波形制御信号パターンを記憶する
    請求項９に記載のレーザ駆動装置。
11. レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするサンプルホールド部と、
    前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記基準パルスと前記切替えパルスに基づく発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
    を備え、
    前記発光波形生成部は、前記発光レベルパターン記憶部に記憶された前記発光波形のそれぞれについてのパワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に読み出し、
    前記第２の記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を記憶するサンプリングパルスパターン記憶部と兼用されるものであり、
    前記複数の副記憶部は、前記サンプリングパルスのパルスパターンを規定するそれぞれ異なる複数の設定情報を記憶し、
    前記サンプリングパルス生成部は、前記主記憶部に記憶された前記設定情報に基づいて前記サンプリングパルスを生成する
    請求項１〜１０の内の何れか一項に記載のレーザ駆動装置。
12. レーザ素子と、
    前記レーザ素子を駆動する駆動部と、
    前記レーザ素子から発せられたレーザ光を導光する光学部材と、
    記録クロックおよび記録データに基づいて、スペースおよびマークに対してレベルの異なる駆動信号の組合せでなる発光波形を規定する複数のパルス信号を生成する発光波形パルス生成部と、
    前記発光波形パルス生成部で生成された複数のパルス信号に基づいて、前記スペースおよび前記マークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号と、前記発光波形の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号を生成する伝送信号生成部と、
    前記第１の伝送信号のエッジに基づいて前記基準パルスを生成する第１パルス生成部および前記第２の伝送信号のエッジに基づいて前記切替えパルスを生成する第２パルス生成部を具備するパルス生成部と、
    前記発光波形の各パワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
    前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶する発光レベルパターン記憶部と、
    それぞれ異なる複数の設定情報を記憶する複数の副記憶部、前記複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる記憶情報制御部を具備する第２の記憶部と、
    前記レーザ素子、前記駆動部、前記光学部材、前記パルス生成部、前記発光波形生成部、前記発光レベルパターン記憶部、前記第２の記憶部を搭載した第１の搭載部と、前記発光波形パルス生成部および前記伝送信号生成部を搭載した第２の搭載部と、の間に介在して信号を伝送する伝送部材と、
    を備えた光装置。
13. 前記第２の記憶部は、前記発光レベルパターン記憶部と兼用されるもので、前記複数の副記憶部の少なくとも一方に、前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶し、
    前記発光波形生成部は、前記主記憶部に記憶された前記発光波形のそれぞれについてのパワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し、前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力することで発光波形を生成する
    請求項１２に記載の光装置。
14. 前記第１の搭載部は、前記レーザ素子から発せられるレーザ光を電気信号に変換する光電変換部と、前記光電変換部により得られた電気信号をサンプリングしてホールドするサンプルホールド部と、前記電気信号をサンプリングしてホールドするためのサンプリングパルスを前記発光波形のエッジを基準に生成し前記サンプルホールド部に供給するサンプリングパルス生成部、がさらに搭載され、
    前記第２の搭載部は、前記サンプルホールド部で得られたサンプルホールド信号に基づいて前記レーザ光のパワーレベルを適正なレベルにするためのレーザパワー指示信号を生成して前記発光波形生成部に供給するＡＰＣ制御部が、さらに搭載され、
    前記第２の記憶部は、前記サンプリングパルスのパルスパターンを規定する設定情報を記憶するサンプリングパルスパターン記憶部と兼用されるもので、
    前記複数の副記憶部は、前記サンプリングパルスのパルスパターンを規定するそれぞれ異なる複数の設定情報を記憶し、
    前記サンプリングパルス生成部は、前記主記憶部に記憶された前記設定情報に基づいて前記サンプリングパルスを生成する
    請求項１２または１３に記載の光装置。
15. レーザ素子と、
    前記レーザ素子を駆動する駆動部と、
    前記レーザ素子から発せられたレーザ光を導光する光学部材と、
    スペースおよびマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第１の伝送信号に基づいて前記基準パルスを生成する第１パルス生成部および前記発光波形の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第２の伝送信号に基づいて前記切替えパルスを生成する第２パルス生成部を具備するパルス生成部と、
    前記発光波形の各レベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
    前記発光波形についてのレベル情報を示す記録波形制御信号パターンを記憶する発光レベルパターン記憶部と、
    それぞれ異なる複数の設定情報を記憶する複数の副記憶部、前記複数の副記憶部に記憶されている何れかの設定情報が選択的に記憶される主記憶部、および、前記複数の副記憶部に記憶されている何れかの設定情報を選択して前記主記憶部に記憶させる記憶情報制御部を具備する第２の記憶部と
    を備えた光学ユニット。

Images