JP5381283B2 - レーザ駆動回路 - Google Patents

Description

本発明は、レーザ駆動装置、レーザ駆動方法、光装置、光学ユニット、パルス電流生成回路に関する。より詳細には、レーザ発光波形などの負荷応答波形の補正技術に関する。

たとえば、光ディスク装置や光ケーブル（光ファイバ）を用いた発光装置などの光装置では、レーザ素子をパルス駆動する方式を採ることがある。しかしながら、この方式では、レーザ素子の点灯／消灯を高速に切り替えるため、オーバーシュートやアンダーシュートやリンギングや応答遅れなどが発生し、発光波形が矩形波にならない難点がある。

そこで、レーザ素子をパルス駆動する場合に、その駆動電流ができるだけ矩形波状になるように発光波形形状を補正する仕組みが考えられている（特許文献１，２を参照）。

特開２００５−３４０７７４号公報 特許第４００８７４８号公報

特許文献１では、駆動電流供給回路から供給される駆動電流の立上り時に発生するオーバーシュートの後の駆動電流の下降を軽減する抑制電流をレーザ素子に供給する抑制電流供給回路を設けている。発光波形形状を補正するような電流を付加するものであり、補正電流のタイミング・電流値を調整することにより、適切な発光波形形状を実現しようとする。特許文献２では、特許文献１と同様の仕組みを採るに当たり、補正電流を与えるタイミングを規定するタイミング信号を駆動パルスに基づき生成する仕組みを採っている。

しかしながら、特許文献１，２の仕組みは、レーザ駆動電流に発光波形形状を補正するような電流を付加するものであり、レーザ素子をパルス駆動する既存の出力段の他に、補正電流をレーザ素子に供給する補正用の出力段が必要で、出力段が増える難点がある。

本発明は、レーザ素子などの負荷を駆動する素子の数を増やすことなく、発光波形を矩形波状に補正することのできる仕組みを提供することを目的とする。

本発明の一態様は、パルス電流の負荷（レーザ素子など）を駆動する出力回路の前段に、予め駆動信号に対して補正を加える駆動信号補正部を備える。予め駆動信号に対して補正を加えてから出力回路に駆動電流を供給する構成を採るのである。

発光波形の補正機能は、出力回路の前段で完結されるため、出力回路は既存のままで良く、レーザ素子などの負荷を駆動する素子（駆動トランジスタや電流出力型のＤＡ変換器）は既存のものよりも増えることはない。

本発明の一態様によれば、レーザ素子などの負荷を駆動する素子の数を増加させずに、発光波形を補正できる。駆動素子数を増やすことなく、波形補正用に出力段を付加する方法と同等の広範囲な波形補正を実現できる。

光装置の一例である記録再生装置の一構成例を示す図である。 光ピックアップの構成例を説明する図である。 ライトストラテジ技術の基本を説明する図である。 レーザ駆動電流生成の第１例を説明する図である。 レーザ駆動電流生成の第２例を説明する図である。 レーザ素子と駆動回路の接続インタフェース例を説明する図である。 発光波形異常を説明する図である。 発光波形異常を改善する本実施形態の基本構成を説明する図である。 発光波形異常を改善する本実施形態の基本構成を説明する図である。 第１実施形態のシステム構成図である。 発光波形補正の第１実施形態（第１例）の構成図である。 発光波形補正の第１実施形態（第１例）の動作説明図である。 発光波形補正の第１実施形態（第２例）の構成図である。 発光波形補正の第１実施形態（第２例）の動作説明図である。 発光波形補正の第１実施形態（第３例）の構成図である。 発光波形補正の第１実施形態（第３例）の動作説明図である。 発光波形補正の第１実施形態（第４例）の構成図である。 発光波形補正の第１実施形態（第４例）の動作説明図である。 発光波形補正の第１実施形態（第５例）の構成図である。 発光波形補正の第１実施形態（第５例）の動作説明図である。 発光波形補正の第２実施形態（第１例）の構成図である。 発光波形補正の第２実施形態（第１例）の動作説明図である。 発光波形補正の第２実施形態（第２例）の構成図である。 発光波形補正の第２実施形態（第２例）の動作説明図である。 発光波形補正の第２実施形態（第３例）の構成図である。 発光波形補正の第２実施形態（第３例）の動作説明図である。 発光波形補正の第３実施形態の構成図である。 発光波形補正の第３実施形態の動作説明図である。 第２実施形態のシステム構成図である。 第２実施形態のレーザ駆動方式の基本原理図である。 シーケンシャル方式の伝送信号生成部を示す図である。 シーケンシャル方式の伝送信号生成部の動作説明図である。 シーケンシャル方式のレーザ駆動回路を示す図である。 シーケンシャル方式のメモリ記憶情報と電流スイッチの説明図である。 シーケンシャル方式のレーザ駆動回路の動作説明図（第１例）である。 シーケンシャル方式のレーザ駆動回路の動作説明図（第２例）である。 シーケンシャル方式のパワーレベル設定情報を説明する図である。 発光波形補正の第４実施形態の構成図である。 発光波形補正の第４実施形態の動作説明図である。 発光波形補正の第５実施形態の構成図である。 発光波形補正の第５実施形態の動作説明図である。 第３実施形態のシステム構成図である。

以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，Ｃ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。なお、説明は以下の順序で行なう。

１．記録再生装置の構成概要
２．光ディスク記録方式：ライトストラテジ技術
３．レーザ駆動の問題点と対策手法の原理
４．システム構成：第１実施形態（チャネルタイミング伝送方式）
５．波形補正：第１実施形態（ＤＡ方式＋補正レベル）
６．波形補正：第２実施形態（ＤＡ方式＋補正量）
７．波形補正：第３実施形態（ＣＯＮＶ方式＋補正量）
８．システム構成：第２実施形態（シーケンシャル伝送方式）
９．波形補正：第４実施形態
10．波形補正：第５実施形態
11．システム構成：第３実施形態（光通信への適用）

＜記録再生装置の構成概要＞
図１は、光装置の一例である記録再生装置（光ディスク装置）の一構成例を示す図である。図１Ａは、光ピックアップの構成例を説明する図である。

光ディスクOD（Optical Disk）としては、ＣＤ（コンパクトディスク）系の光ディスク（ＣＤ−ＲＯＭ／−Ｒ／−ＲＷを含む）、ＭＯ（光磁気ディスク）、ＤＶＤ（Digital Video またはVersatile Disk）系の光ディスクなどが該当する。ＤＶＤ系は、通常のＤＶＤ（ＤＶＤ−ＲＡＭ／−Ｒ／＋Ｒ／−ＲＷ／＋ＲＷを含む）や、たとえば波長４０５ｎｍ程度の青色レーザを利用する次世代ＤＶＤが該当する。

本実施形態の記録再生装置１は、光ピックアップ１４とピックアップ制御部３２を備える。光ピックアップ１４は、光ディスクODへの情報の記録または情報の再生を行なう。光ピックアップ１４は、ピックアップ制御部３２によって制御され、光ピックアップ１４から出射されるレーザビームの光ディスクODに対する半径方向位置（トラッキングサーボ）および焦点方向位置（フォーカスサーボ）を制御する。

記録再生装置１は、回転制御部（回転サーボ系）として、スピンドルモータ１０と、モータドライバ１２と、スピンドルモータ制御部３０を備える。スピンドルモータ１０は、光ディスクODを回転させる。回転数はスピンドルモータ制御部３０によって制御される。

記録再生装置１は、記録・再生系として、光ピックアップ１４を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部５０を備える。記録・再生信号処理部５０と光ピックアップ１４の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板５１にパターン形成された信号配線を介して接続される。

記録再生装置１は、コントローラ系として、コントローラ６２や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ６２は、マイクロプロセッサ（ＭＰＵ：Micro Processing Unit ）で構成されており、スピンドルモータ制御部３０およびピックアップ制御部３２を有するサーボ系や記録・再生信号処理部５０の動作を制御する。インタフェース部は、当該記録再生装置１を利用した各種の情報処理を行なう情報処理装置（ホスト装置）の一例であるパーソナルコンピュータ（以下パソコンと称する）との間のインタフェース（接続）機能をなす。インタフェース部には、ホストＩＦコントローラが設けられる。記録再生装置１とパソコンにより情報記録再生システム（光ディスクシステム）が構成される。

［光ピックアップ］
図１Ａに示すように、光ピックアップ１４は、半導体レーザ４１、プリズム４２、レンズ４３、光検出器４４、および駆動電流制御部４７を備える。駆動電流制御部４７は、レーザ駆動装置（レーザ駆動回路）の一例であり、たとえばレーザ駆動ＩＣとして提供される。半導体レーザ４１と駆動電流制御部４７の間は、一例として、フレキシブル基板４６にパターン形成された信号配線を介して接続される。半導体レーザ４１は、光ディスクODに付加情報を記録するあるいは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。プリズム４２は、半導体レーザ４１からのレーザ光をレンズ４３側に反射させ、レンズ４３からの読取光（反射光）を光検出器４４に導く。レンズ４３はプリズム４２で反射されたレーザ光を光ディスクODに集光させ、また光ディスクODからの読取光をプリズム４２に導く。光検出器４４は、読取光を電気信号に変換する。駆動電流制御部４７は、一例としてレーザ駆動ＩＣで構成される。

［記録・信号処理部］
記録・再生信号処理部５０は、ＲＦ増幅部５２と、波形整形部５３（波形等化器；Equalizer ）と、ＡＤ変換部５４（ＡＤＣ；Analog to Digital Converter ）を備える。また、記録・再生信号処理部５０は、クロック再生部５５と、書込みクロック生成部５６と、ＤＳＰ（Digital Signal Processor）で構成されたデジタル信号処理部５７と、ＡＰＣ制御部５８（Automatic Power Control）を備える。

ＲＦ増幅部５２は、光ピックアップ１４により読み取られた微小なＲＦ（高周波）信号（再生ＲＦ信号）を予め定められたレベルに増幅する。波形整形部５３は、ＲＦ増幅部５２から出力された再生ＲＦ信号を整形する。ＡＤ変換部５４は、波形整形部５３から出力されたアナログの再生ＲＦ信号をデジタルの再生ＲＦデータDinに変換する。

クロック再生部５５は、ＡＤ変換部５４から出力された再生ＲＦデータＤinに同期したクロック信号を生成するデータリカバリ型の位相同期回路（ＰＬＬ回路）を有する。また、クロック再生部５５は、再生したクロック信号をＡＤ変換部５４へＡＤクロックCKad（サンプリングクロック）として供給するほか、その他の機能部に供給したりする。

デジタル信号処理部５７は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、ＰＲＭＬ（Partial Response Maximum Likelihood ）などの処理を行ない、再生ＲＦデータＤinからデジタルデータを検出する。

復調処理部は、デジタルデータ列を復調し、オーディオデータや画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号（ＥＣＣ）訂正部、アドレスデコード部などを有し、復調・ＥＣＣ訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。

書込みクロック生成部５６は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部５７は、記録用の機能部として、ＥＣＣエンコード部や変調処理部を有する。このデジタル信号処理部５７は、記録データを生成し、また、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。

本実施形態の記録再生装置１は、半導体レーザ４１から照射されるレーザ光により光ディスクODに情報源より出力されるデジタルデータを記録しまた光ディスクODの記録情報を再生する。駆動電流制御部４７は、ライトストラテジに応じた駆動電流を半導体レーザ４１に供給する。ＡＰＣ制御部５８は、パワーモニタ電圧PDに基づいて半導体レーザ４１の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ１４の駆動電流制御部４７に供給する。

＜光ディスク記録方式：ライトストラテジ技術＞
図２はライトストラテジ技術の基本を説明する図である。図２Ａはレーザ駆動電流生成の第１例の説明図である。図２Ｂはレーザ駆動電流生成の第２例の説明図である。

［基本］
書込可能な光ディスクとして、相変化ディスクや光磁気ディスクなどが広く知られている。一部の光磁気ディスクを除き、これらの光ディスクに情報を記録する際には、レーザビームの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式が用いられる。光強度変調方式において、記録マークを形成する部分には、たとえばピーク３０ｍＷ以上といった高い強度のレーザビームが光ディスクに照射される。一方、情報の読出しを行なう再生時には、記録マークを破壊しないよう記録時よりも弱い強度（たとえば１ｍＷ）のレーザビームが光ディスクに照射される。

光ディスクに記録するデータ形式としては、高密度化において優位性をもつマークエッジ記録が近年では主流となっている。マークエッジ記録は、記録マークの両端の位置に情報を持たせるものであり、マークの形状歪によりデータ誤り（エラー）が発生する。そこで、マークの形状歪みを抑えエラーの少ない記録を行なうため、光パワーの強弱変化は、記録データそのものではなく、たとえば、図２に示したような波形を用いる。

マルチパルス方式は、記録クロックを分割してパルス発光させるものである。パルス発光させることにより熱の蓄積を抑えマークの形状歪みを低減する。図の例は、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）の３つのパワーレベル（チャネル）を持つ。

キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの中央部分でレーザパワーを下げたり、マーク後端部分のパワーを特に低くすることにより、熱の蓄積を抑えマークの形状歪みを低減する。図の例は、パワーレベル（チャネル）が、クール，イレーズ，ピーク，オーバードライブ（OD：Over Drive) の４つであり、マルチパルス方式に比べて増えている。

また、何れの方式も、レーザパワーを多値に変化させる。また、各エッジのタイミングはチャネルクロック間隔（Ｔｗ）よりも小さい単位で調整する。たとえば、Ｔｗ／４０、Ｔｗ／３２、Ｔｗ／１６などの単位で調整する。レーザパワーや各エッジのタイミングは、光ディスクの記録材料や記録速度に応じて適切に設定される。

発光パターンの工夫を記録補償（ライトストラテジ技術）と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路（ライトストラテジ回路）である。ライトストラテジ技術に基づく多値のレーザ駆動電流を生成する方法としては、コンベンショナル（Conventional）方式とＤＡ変換器方式が代表的である。

［コンベンショナル方式］
図２Ａ（１）に示す第１例は、ドライバ回路６０４に、各パワーレベルに対応する出力回路（チャンネル）を備えるもので、いわゆるコンベンショナル方式として広く用いられている。つまり、必要なレベルに応じたチャネル数の出力トランジスタ６０５を設けている。ドライバ回路６０４の入力側には、電流指示信号の供給をオン／オフするスイッチ回路６０２が設けられる。スイッチ回路６０２はチャネルごとにスイッチ６０３を有する。ライトストラテジ信号の対応するチャネルごとに、スイッチ６０３は、制御入力端にはタイミング信号が供給され、入力端には電流指示信号が供給され、出力端は出力トランジスタ６０５の制御入力端（ゲート）に接続される。

各チャンネルのオン／オフおよび半導体レーザ４１を駆動する出力電流は各スイッチSWによって独立に制御される。クール，イレーズ，ピーク，オーバードライブの４つのチャンネルを持ち、各チャンネルのオン／オフはタイミング信号（Ｔcool，Ｔerase ，Ｔpeak，Ｔod）で制御され、各チャンネルの出力電流は電流指示信号（Ｖcool，Ｖerase ，Ｖpeak，Ｖod）で制御される。

たとえば、図２Ａ（２）に示すように、各チャンネルの組合せにより多値のレーザ駆動電流を生成できる。コンベンショナル方式は、電流指示信号をアナログ量で与えることにより、出力電流を連続的に制御できる利点がある。なお、この回路の最大駆動電流は各チャンネルの最大駆動電流の総和となるが、チャンネルごとに最大駆動電流の制限があるため、実現できる多値波形には制限がある。

［ＤＡ変換器方式］
図２Ｂ（１）に示す第２例は、基準レベル情報記憶部６０６とＤＡ変換器６０８を用いる方式である。基準レベル情報記憶部６０６は、フルスケールに対する電流レベルを指示するデジタルデータ（電流レベルデータＤｉ）が記憶される。基準レベル情報記憶部６０６の出力側には、電流レベルデータＤｉの選択をオン／オフするスイッチ回路６０２が設けられる。スイッチ回路６０２はチャネルごとにスイッチ６０３を有する。ライトストラテジ信号の対応するチャネルごとに、スイッチ６０３は、制御入力端にはタイミング信号が供給され、入力端には基準レベル情報記憶部６０６からの電流レベルデータＤｉが供給される。各スイッチ６０３の出力端は共通にＤＡ変換器６０８の入力端に接続される。

ＤＡ変換器６０８には、レーザ駆動電流のフルスケールを指示する信号と、基準レベル情報記憶部６０６からの電流レベルデータＤｉが入力される。ＤＡ変換器６０８としては電流出力型のもの（ＩＤＡＣ）が使用され、その出力電流で半導体レーザ４１を駆動する。電流レベルデータＤｉをライトストラテジに応じて変化させることにより、多値のレーザ駆動電流を生成できる。基準レベル情報記憶部６０６にレベル情報（Ｄcool，Ｄerase ，Ｄpeak，Ｄod）の４つの値を持っている。これをタイミング信号（Ｔcool，Ｔerase ，Ｔod，Ｔpeak）によって順次切替えていくことにより、図２Ｂ（２）に示すように、多値のレーザ駆動電流を生成する。

ＤＡ変換器方式は、出力電流の制御単位はＤＡ変換器６０８のビット数で制限されるが、ＤＡ変換器６０８の最大駆動電流の範囲であればどのような多値波形でも実現できる。

＜レーザ駆動の問題点と対策手法の原理＞
図３〜図３Ｃは、レーザ駆動の問題点とその対策手法の基本原理を説明する図である。ここで、図３は、レーザ素子と駆動回路の接続インタフェース例を説明する図である。図３Ａは、発光波形異常を説明する図である。図３Ｂ〜図３Ｃは、発光波形異常を改善するための本実施形態の基本構成を説明する図である。

光ディスクへの記録は図２に示したようなライトストラテジ技術を駆使して実現されており、発光波形形状に対する要求も厳しい。たとえば、立上り・立下り時間≦１ｎｓ、オーバーシュート≦１０％といった値が要求される。このような高速な変調を行なう際には、駆動電流制御部４７（半導体レーザ駆動回路）の負荷条件の影響を受け易い。

半導体レーザ４１の等価回路は、図３（２）に示すように、簡易的には抵抗と容量の並列接続で表現できる。抵抗・容量の値はレーザチップ設計によって異なる。さらに、特に青紫色半導体レーザにおいては、抵抗の値は個体差が大きく、かつ駆動電流依存性・温度依存性を持っている。

光ディスク装置のレーザ駆動系３としては、たとえば、図１Ａや図３（１）に示すように、半導体レーザ４１や光学部品を搭載した光ピックアップ１４（光ヘッド）と、制御回路を搭載したドライブ基板に分かれている。さらに、光ピックアップ１４は光ディスクODの半径に応じて可動し、装置および光ピックアップ１４の形状による制約から、駆動電流制御部４７と半導体レーザ４１は直近に配置することが難しくなる。そのため、たとえば長さ２０〜５０ｍｍ程度のフレキシブル基板４６を介して接続されることが多い。

その結果、駆動電流制御部４７の負荷は、半導体レーザ４１自身の等価回路だけで決まらない。図３（２）ではインピーダンス成分をコイルで示している。たとえばフレキシブル基板４６の特性インピーダンスやフレキシブル基板４６と半導体レーザ４１またはフレキシブル基板４６と駆動電流制御部４７間の寄生インピーダンスを組み合わせたものとなる。半導体レーザ４１の種類や個体、基板設計や動作状態によって変化するものとなる。

このような負荷条件の違いによって、発光波形はたとえば図３Ａのように変化する。図３Ａ（１）は、大きなオーバーシュート・アンダーシュートを生じている場合である。アンダーシュートが大きく、半導体レーザ４１の閾値電流を一旦下回ってしまうと、そこから復帰した場合に半導体レーザ４１の緩和振動に伴うオーバーシュートが生じる場合もある。図３Ａ（２）は、立上り時や立下り時の応答速度が遅くなってしまった場合である。

このような発光波形の変化は、実効的にライトストラテジの変化と等価であり、記録特性に悪影響を及ぼすものである。通常、オーバーシュト・アンダーシュートが少なく、立上り・立下り時間が短い矩形に近い波形が求められる。

レーザ発光波形を矩形波に近付けるため、半導体レーザ駆動回路（つまり駆動電流制御部４７）には、発光波形形状を補正する機能が求められる。

対策手法としては、たとえば、図３Ｂ（１）に示すように、スナバ回路を外付けする方式が考えられる。スナバ回路を外付けする方式は、抵抗と容量の合成回路を駆動トランジスタの出力（つまりレーザ素子のい入力）と電源または接地の間に接続するものである。スナバ回路は、モーター駆動回路などにも用いられる一般的な手法であり、オーバーシュートやアンダーシュートが大きい場合にそれを抑圧できる場合がある。このスナバ回路は、半導体レーザ駆動ＩＣに外付けされる場合もあるし、半導体レーザ駆動ＩＣに内蔵され、その定数を調整できるようにする場合もある。何れの場合も、実装基板・光ヘッドに実装された状態で、発光波形形状が最適になるように定数を調整する。

しかし、スナバ回路による補正は、オーバーシュートやアンダーシュートに対しては効果がある場合が多いが、元々、応答速度が遅い波形に対する改善はできない。また、抵抗や容量をレーザ駆動ＩＣに外付けした場合には、部品コストや実装面積の増大を招く。一方、レーザ駆動ＩＣに内蔵し調整可能にした場合には、選択できる定数には制限があり、十分な補正ができるとは限らない。

図３Ｂ（２）に示すような特許文献１の仕組みでは、半導体レーザ４１をパルス駆動する出力段（４系統の駆動トランジスタ）の他に、補正電流を半導体レーザ４１に供給する補正出力段（補正用の２系統の駆動トランジスタ）が必要である。出力段により多くのトランジスタを設けることになるため、レーザ駆動ＩＣのチップ面積の増大や寄生容量の増加に伴い応答速度が低下する。

図３Ｃ（１）に示すような特許文献２の仕組みでも、半導体レーザ４１をパルス駆動する出力段の他に、補正電流を半導体レーザ４１に供給する補正出力段が必要である。特許文献１と同様に、出力段の数が増えてしまう。

これらも踏まえて、本実施形態では、予め駆動信号に対して補正を加えてから出力段（駆動トランジスタ）に電流を供給する構成を採ることで、出力段（駆動トランジスタ）は増加させずに、発光波形ができるだけ矩形波となるように補正する。つまり、図３Ｃ（２）に示すように、駆動信号補正部６９０（発光波形補正部）を出力段の前に設ける。駆動信号補正部６９０の構成としては、通常レベルデータと補正レベルデータを切り替える方式と、通常レベルデータに補正量データを注入（加算または減算）する方式が考えられる。半導体レーザ４１を駆動する出力段には、好ましくは電流出力型のＤＡ変換器（ＩＤＡＣ）を設ける。そのＤＡ変換器の入力端に波形補正後の設定データを与えるようにする。

ＤＡ変換器に入力される発光パタンに応じたデジタルデータに補正レベルを挿入することにより、半導体レーザ４１の等価回路の変化や実装に伴う寄生インピーダンスの違いに伴う発光波形形状の変化に対して補正を行なう。発光波形の異常形状に応じて、適切な補正レベルや補正量（基準レベルに対する差分）を設定し、また、異常を発生するタイミングに合わせた適切な補正タイミングを設定することにより、最適な波形（できるだけ矩形波に近いもの）を得るようにする。チップ面積の増大に伴うコスト上昇や寄生容量の増加に伴う応答速度低下といった問題がなく、若干の補正回路の追加だけで、波形補正用に出力段を付加する方法と同等の広範囲な波形補正を実現する。

＜信号インタフェースのシステム構成：第１実施形態＞
図４は、第１実施形態の信号インタフェース方式を実現するシステム構成を示す図である。第１実施形態のシステム構成は、ライトストラテジ技術で適用する駆動電流レベル（チャンネル）ごとに駆動電流レベルのタイミング情報を伝送する方式である。本明細書では、この方式をチャネルタイミング伝送方式と称する。

図４（１）に示す第１実施形態（第１例）のシステム構成はドライブ基板にライトストラテジ回路２９０Ｘを搭載している。パワーモニタ回路３００は、半導体レーザ４１から発せられたレーザ光の一部を光電変換し、サンプルホールドしてＡＰＣ制御用の帰還信号としてパワーモニタ電圧PDを取得し、ＡＰＣ制御部５８に送る。ドライブ基板から光ピックアップ１４側のレーザ駆動回路２００Ｘに各パワーレベルに対応した発光タイミングを指示する記録パルス信号とレーザパワー指示電圧PWを送り、パルス電流生成回路の一例である発光波形生成部２０３が駆動電流を生成することで半導体レーザ４１を発光させる。

図４（２）に示す第１実施形態（第２例）のシステム構成は、ライトストラテジ回路２９０Ｙは、ドライブ基板ではなく、レーザ駆動回路２００Ｙに搭載している。ライトストラテジ回路２９０Ｙでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔（Ｔｗ）よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。

これを実現するためのライトストラテジ回路２９０Ｙは、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。位相同期回路は、チャネルクロック間隔（Ｔｗ）よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。

＜波形補正：第１実施形態＞
図５〜図９Ａは、第１実施形態の発光波形補正部を説明する図である。第１実施形態の発光波形補正部は、第１実施形態（チャネルタイミング伝送方式）のシステム構成に本実施形態のレーザ発光波形の補正の仕組みを適用するものである。特に、第１実施形態は、ＤＡ変換方式の回路構成で出力される通常の駆動レベル（通常レベル）とは別に補正レベルを設け、補正が必要となるタイミングに合わせて通常レベルから補正レベルに切り替える点に特徴がある。

この対処のため、ＤＡ変換方式の回路構成をベースに、補正レベルの情報を記憶する補正レベル情報記憶部、通常レベルと補正レベルを切り替える駆動レベル切替部を設ける。補正レベル情報記憶部は補正情報記憶部の第１例である。なお、補正が必要となるタイミング情報がライトストラテジ信号とは独立にドライブ基板側から送信されてこないシステム構成の場合には、さらに、受信したライトストラテジ信号に基づいて、補正が必要となるタイミング情報を生成する補正タイミング生成部（補正期間設定部）を設ける。

また、補正対象期間は一箇所に限らず複数箇所であってもよく、その場合、補正レベル情報記憶部、補正タイミング生成部、駆動レベル切替部は、それぞれに応じた系統のものを設けることで、発光波形の様々な箇所に対して補正を行なうことができる。また、補正対象の波形異常としては、立上り直後のオーバーシュートや、立下り直後のアンダーシュートや、そのアンダーシュート後のオーバーシュートや、立上り・立下りの応答が遅い場合が該当する。以下、具体的に説明する。

［第１例］
図５は波形補正の第１実施形態（第１例）の構成図、図５Ａはその動作説明図である。図５に示すように、第１実施形態（第１例）のレーザ駆動回路２００Ａ_1は、発光波形補正部６００Ａ_1を備える。発光波形補正部６００Ａ_1は、補正情報記憶部６１０Ａ_1、補正タイミング生成部６３０Ａ_1、駆動レベル切替部６５０_1を備える。

補正情報記憶部６１０Ａ_1は、補正レベルの駆動電流量Ｉcomp_1に対応する補正レベルデータＤcomp_1を記憶する補正電流レベルレジスタ６１２_1を具備した補正レベル情報記憶部の一例である。補正タイミング生成部６３０Ａ_1は、基準タイミング選択部６３２_1と、遅延設定部６３４_1と、パルス幅設定部６３６_1を有する。駆動レベル切替部６５０_1は、補正スイッチ６５２_1とマスク部６５４_1を有する。

基準タイミング選択部６３２_1は、受信したライトストラテジ信号（タイミング信号：クール，イレーズ，ピーク，オーバードライブの４つのチャネル）の中から、補正期間の基準となるチャネル（基準チャネルCH_1）のものを選択して遅延設定部６３４_1に渡す。遅延設定部６３４_1は、その選択された基準チャネルCH_1の開始エッジを起点とし、そこからの遅延時間CD_1を設定しパルス幅設定部６３６_1に渡す。パルス幅設定部６３６_1は、補正期間の幅を規定するパルス幅CT_1を設定する。補正タイミング生成部６３０Ａ_1は、これらによって、補正期間を示す補正タイミングパルスＴcomp_1とその相補パルス（反転パルス：マスクパルスＭcomp_1）を生成する。補正タイミング生成部６３０Ａ_1は、補正タイミングパルスＴcomp_1を補正スイッチ６５２_1に供給し、マスクパルスＭcomp_1をマスク部６５４_1に供給する。

補正スイッチ６５２_1は、入力端に補正情報記憶部６１０Ａ_1からの補正レベルデータＤcomp_1が供給され、出力端はＤＡ変換器６０８の入力端に接続される。補正スイッチ６５２_1は、補正タイミングパルスＴcomp_1がアクティブＨの期間にオンする。

マスク部６５４_1は、チャネルごとのタイミング信号の選択をオン／オフするスイッチ回路であり、補正対象のチャネルのタイミング信号線上にマスクスイッチ６５５_1を備える。マスクスイッチ６５５_1は、補正チャネルに対応するマスクパルスＭcomp_1が補正タイミング生成部６３０Ａ_1から制御入力端に供給され、対応するチャネルのタイミング信号が入力端に供給され、出力端がスイッチ６０３の制御入力端に接続される。つまり、マスクスイッチ６５５_1に入力されたタイミング信号がマスクスイッチ６５５_1（補正タイミングパルスＴcomp_1）でゲートされた後にスイッチ６０３の制御入力端に供給される。

マスクスイッチ６５５_1は、マスクパルスＭcomp_1がＨの期間にチャネルごとのタイミング信号の選択をオンする。補正タイミングパルスＴcomp_1とマスクパルスＭcomp_1は相補関係にある。よって、補正スイッチ６５２_1がオンのときにはマスクスイッチ６５５_1はチャネルごとのタイミング信号の選択をオフし、補正スイッチ６５２_1がオフのときにはマスクスイッチ６５５_1はチャネルごとのタイミング信号の選択をオンする。

発光波形補正部６００Ａ_1の動作について、図５Ａを参照して説明する。因みに、図５に示した構成では、ライトストラテジに応じたレベル情報・タイミング信号として、クール，イレーズ，ピーク，オーバードライブの４つを備えているが、図５Ａでは、説明を簡単にするために、クールとピークの２値の変調を行なう場合で示す。後述する他の例での動作説明でも同様である。

図５Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示している。レベル情報Ｄcool，Ｄpeakは、タイミング信号Ｔcool，Ｔpeakによって、順次ＤＡ変換器６０８に入力され、Ｉcool，Ｉpeakの２値のレーザ駆動電流が出力されている。レーザ発光波形としては、立上り直後に大きなオーバーシュートを伴った場合である。

図５Ａ（２）は、発光波形補正部６００Ａ_1により、このオーバーシュートを軽減するような補正を行なった場合を示す。マスクパルスＭcomp_1は図示していないが、補正タイミングパルスＴcomp_1を論理反転したものである。Ｔpeak_1は、Ｔpeakが補正タイミングパルスＴcomp_1でゲートされた後のものである。

本例では、Ｔcool期間からＴpeak期間に入るときの立上り直後に発生するオーバーシュートを抑制するために、先ず、ピークの基準レベルＩpeakよりも低い補正レベルＩcomp_1に対応する補正レベルデータＤcomp_1が補正情報記憶部６１０Ａ_1に設定される。

また、補正スイッチ６５２_1をオンする補正期間は、Ｔpeakを基準とし、遅延設定はなし、パルス幅はオーバーシュートの形状・期間に応じて適切な値が設定される。すなわち、基準タイミング選択部６３２_1はタイミング信号Ｔpeakを基準チャネルCH_1として選択する。遅延設定部６３４_1は遅延時間CD_1をゼロに設定する。パルス幅設定部６３６_1は、オーバーシュートの形状・期間に応じて適切なパルス幅CT_1を設定する。これによって、補正タイミング生成部６３０Ａ_1は、オーバーシュートの発生期間・形状に応じた補正タイミングパルスＴcomp_1とマスクパルスＭcomp_1を生成する。

Ｔpeak期間に入ると直ちに補正タイミングパルスＴcomp_1がアクティブＨとなり補正スイッチ６５２_1がオンし、補正情報記憶部６１０Ａ_1に設定されている補正電流レベルＩcomp_1に相当する補正レベルデータＤcomp_1がＤＡ変換器６０８に入力される。この間は、マスクパルスＭcomp_1はＬとなり、Ｔpeakはマスク部６５４_1のマスクスイッチ６５５_1で選択されなくなるので、ＤpeakはＤＡ変換器６０８に入力されない

設定されたパルス幅CT_1が終わり補正タイミングパルスＴcomp_1がインアクティブＬになると補正スイッチ６５２_1がオフし、補正レベルデータＤcomp_1のＤＡ変換器６０８への供給が停止される。これと同時に、マスクパルスＭcomp_1がＨとなることでＴpeakのマスキングが解除され、ＤpeakがＤＡ変換器６０８に入力されるので、レーザ駆動電流はＩpeakに切り替わる。

これにより、Ｔcool期間からＴpeak期間に入るときの立上り直後の駆動電流を、ピークの基準レベルＩpeakよりも低い補正レベルＩcomp_1に下げることができる。この一連の動作により、Ｔcool期間からＴpeak期間に入るときの立上り直後に発生するレーザ発光波形のオーバーシュートを小さく抑えることことができる。

［第２例］
図６は波形補正の第１実施形態（第２例）の構成図、図６Ａはその動作説明図である。図６に示すように、第１実施形態（第２例）のレーザ駆動回路２００Ａ_2は、発光波形補正部６００Ａ_2を備える。発光波形補正部６００Ａ_2は、補正情報記憶部６１０Ａ_2と、補正タイミング生成部６３０Ａ_2と、駆動レベル切替部６５０_2を備える。参照子“_2”を付している各機能部は、第１実施形態（第１例）の参照子“_1”を付している各機能部と同様の機能をなすものであり、発光波形補正部６００Ａ_2の構成自体は第１実施形態（第１例）と相違ない。

たとえば、補正情報記憶部６１０Ａ_2は、補正レベルの駆動電流量Ｉcomp_2に対応する補正レベルデータＤcomp_2を記憶する。基準タイミング選択部６３２_2は、４つのタイミング信号Ｔcool，Ｔerase ，Ｔod，Ｔpeakの中から、補正期間の基準となる基準チャネルCH_2を選択して遅延設定部６３４_2に渡す。遅延設定部６３４_2は、その選択された基準チャネルCH_2の開始エッジを起点とし、そこからの遅延時間CD_2を設定しパルス幅設定部６３６_2に渡す。パルス幅設定部６３６_2は、補正期間の幅を規定するパルス幅CT_2を設定する。補正タイミング生成部６３０Ａ_2は、これらによって、補正期間を示す補正タイミングパルスＴcomp_2とマスクパルスＭcomp_2を生成する。補正タイミング生成部６３０Ａ_2は、補正タイミングパルスＴcomp_2を補正スイッチ６５２_2に供給し、マスクパルスＭcomp_2をマスク部６５４_2に供給する。

補正スイッチ６５２_2は、入力端に補正情報記憶部６１０Ａ_2からの補正レベルデータＤcomp_2が供給され、出力端はＤＡ変換器６０８の入力端に接続される。補正スイッチ６５２_2は補正タイミングパルスＴcomp_2がアクティブＨでオンする。マスク部６５４_2のマスクスイッチ６５５_2はマスクパルスＭcomp_2がＨの期間にチャネルごとのタイミング信号の選択をオンする。

発光波形補正部６００Ａ_2の動作について、図６Ａを参照して説明する。図６Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示しており、図５Ａ（１）と同様のものである。図６Ａ（２）は、発光波形補正部６００Ａ_2により、レーザ発光波形における立下り直後の大きなアンダーシュートの後に発生するオーバーシュートを軽減する補正を行なった場合を示す。マスクパルスＭcomp_2は図示していないが、補正タイミングパルスＴcomp_2を論理反転したものである。Ｔcool_2は、Ｔcoolが補正タイミングパルスＴcomp_2でゲートされた後のものである。

Ｔcool期間に入るときの立下り直後のアンダーシュートの後に発生するオーバーシュートを抑制するために、先ず、クールの基準レベルＩcoolよりも低い補正レベルＩcomp_2に対応する補正レベルデータＤcomp_2が補正情報記憶部６１０Ａ_2に設定される。

また、補正スイッチ６５２_2をオンする補正期間は、Ｔcoolを基準とし、遅延設定がアンダーシュートの後に発生するオーバーシュートの開始時点に応じて適切な値が設定され、パルス幅はオーバーシュートの形状・期間に応じて適切な値が設定される。すなわち、基準タイミング選択部６３２_2はタイミング信号Ｔcoolを基準チャネルCH_2として選択する。遅延設定部６３４_2は、アンダーシュートの後に発生するオーバーシュートの開始時点に応じた適切な値の遅延時間CD_2を設定する。パルス幅設定部６３６_2は、オーバーシュートの形状・期間に応じて適切なパルス幅CT_2を設定する。これによって、補正タイミング生成部６３０Ａ_2は、アンダーシュートの後に発生するオーバーシュートの発生期間・形状に応じた補正タイミングパルスＴcomp_2とマスクパルスＭcomp_2を生成する。

Ｔcool期間に入ると、最初は補正タイミングパルスＴcomp_2がインアクティブＬで補正スイッチ６５２_2がオフし、補正レベルデータＤcomp_2のＤＡ変換器６０８への供給は停止されている。このとき、マスクパルスＭcomp_2がＨとなることでＴcoolのマスキングが解除され、ＤcoolがＤＡ変換器６０８に入力され、レーザ駆動電流はＩcoolになる。

その後、アンダーシュートの後にオーバーシュートが発生するタイミングで補正タイミングパルスＴcomp_2がアクティブＨとなり補正スイッチ６５２_2がオンする。補正電流レベルＩcomp_2に相当する補正レベルデータＤcomp_2は補正情報記憶部６１０Ａ_2に設定されており、補正タイミングパルスＴcomp_2により補正スイッチ６５２_2をオンすることにより、補正レベルデータＤcomp_2がＤＡ変換器６０８に入力される。この間は、マスクパルスＭcomp_2はＬとなり、Ｔcoolはマスク部６５４_2のマスクスイッチ６５５_2で選択されなくなるので、ＤcoolはＤＡ変換器６０８に入力されない。つまり、補正タイミングパルスＴcomp_2がアクティブＨとなることでレーザ駆動電流は補正レベルＩcomp_2に切り替る。

設定されたパルス幅CT_2が終わり補正タイミングパルスＴcomp_2がインアクティブＬになると補正スイッチ６５２_2がオフし、補正レベルデータＤcomp_2のＤＡ変換器６０８への供給が停止される。これと同時に、マスクパルスＭcomp_2がＨとなることでＴcoolのマスキングが解除され、ＤcoolがＤＡ変換器６０８に入力されるので、レーザ駆動電流は補正レベルＩcomp_2からＩcoolに戻る。

これにより、Ｔpeak期間からＴcool期間に入った後の一定期間の駆動電流を、クールの基準レベルＩcoolよりも低い補正レベルＩcomp_2に下げることができる。この一連の動作により、Ｔpeak期間からＴcool期間に入るときの立下り直後のアンダーシュートによってレーザの閾値電流を下回った後に発生するレーザ発光波形のオーバーシュートを小さく抑えることができる。

［第３例］
図７は波形補正の第１実施形態（第３例）の構成図、図７Ａはその動作説明図である。図７に示すように、第１実施形態（第３例）のレーザ駆動回路２００Ａ_3は、発光波形補正部６００Ａ_3を備える。発光波形補正部６００Ａ_3は、補正情報記憶部６１０Ａ_3と、補正タイミング生成部６３０Ａ_3と、駆動レベル切替部６５０_3を備える。参照子“_3”を付している各機能部は、第１実施形態（第１例）の参照子“_1”を付している各機能部と同様の機能をなすものであり、発光波形補正部６００Ａ_3の構成自体は第１実施形態（第１例）と相違ない。

たとえば、補正情報記憶部６１０Ａ_3は、補正レベルの駆動電流量Ｉcomp_3に対応する補正レベルデータＤcomp_3を記憶する。基準タイミング選択部６３２_3は、４つのタイミング信号Ｔcool，Ｔerase ，Ｔod，Ｔpeakの中から、補正期間の基準となる基準チャネルCH_3を選択して遅延設定部６３４_3に渡す。遅延設定部６３４_3は、その選択された基準チャネルCH_3の開始エッジを起点とし、そこからの遅延時間CD_3を設定しパルス幅設定部６３６_3に渡す。パルス幅設定部６３６_3は、補正期間の幅を規定するパルス幅CT_3を設定する。補正タイミング生成部６３０Ａ_3は、これらによって、補正期間を示す補正タイミングパルスＴcomp_3とマスクパルスＭcomp_3を生成する。補正タイミング生成部６３０Ａ_3は、補正タイミングパルスＴcomp_3を補正スイッチ６５２_3に供給し、マスクパルスＭcomp_3をマスク部６５４_3に供給する。

補正スイッチ６５２_3は、入力端に補正情報記憶部６１０Ａ_3からの補正レベルデータＤcomp_3が供給され、出力端はＤＡ変換器６０８の入力端に接続される。補正スイッチ６５２_3は補正タイミングパルスＴcomp_3がアクティブＨでオンする。マスク部６５４_3のマスクスイッチ６５５_3はマスクパルスＭcomp_3がＨの期間にチャネルごとのタイミング信号の選択をオンする。

発光波形補正部６００Ａ_3の動作について、図７Ａを参照して説明する。図７Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示しており、図５Ａ（１），図６Ａ（１）と同様のものである。図７Ａ（２）は、発光波形補正部６００Ａ_3により、レーザ発光波形における立下り直後の大きなアンダーシュートを軽減するような補正を行なった場合を示す。マスクパルスＭcomp_3は図示していないが、補正タイミングパルスＴcomp_3を論理反転したものである。Ｔcool_3は、Ｔcoolが補正タイミングパルスＴcomp_3でゲートされた後のものである。

Ｔcool期間に入るときの立下り直後のアンダーシュートを抑制するために、先ず、クールの基準レベルＩcoolよりも高い補正レベルＩcomp_3に対応する補正レベルデータＤcomp_3が補正情報記憶部６１０Ａ_3に設定される。また、補正スイッチ６５２_3をオンする補正期間は、Ｔcoolを基準とし、遅延設定はなし、パルス幅はアンダーシュートの形状・期間に応じて適切な値が設定される。すなわち、基準タイミング選択部６３２_3はタイミング信号Ｔcoolを基準チャネルCH_3として選択する。遅延設定部６３４_3は、遅延時間CD_3をゼロに設定する。パルス幅設定部６３６_3は、アンダーシュートの形状・期間に応じて適切なパルス幅CT_3を設定する。これによって、補正タイミング生成部６３０Ａ_3は、アンダーシュートの発生期間・形状に応じた補正タイミングパルスＴcomp_3とマスクパルスＭcomp_3を生成する。

Ｔcool期間に入ると直ちに補正タイミングパルスＴcomp_3がアクティブＨとなり補正スイッチ６５２_3がオンし、補正情報記憶部６１０Ａ_3に設定されている補正電流レベルＩcomp_3に相当する補正レベルデータＤcomp_3がＤＡ変換器６０８に入力される。この間は、マスクパルスＭcomp_3はＬとなり、Ｔcoolはマスク部６５４_3のマスクスイッチ６５５_3で選択されなくなるので、ＤcoolはＤＡ変換器６０８に入力されない。

設定されたパルス幅CT_3が終わり補正タイミングパルスＴcomp_3がインアクティブＬになると補正スイッチ６５２_3がオフし、補正レベルデータＤcomp_3のＤＡ変換器６０８への供給が停止される。これと同時に、マスクパルスＭcomp_3がＨとなることでＴcoolのマスキングが解除され、ＤcoolがＤＡ変換器６０８に入力されるので、レーザ駆動電流はＩcoolに切り替わる。

これにより、Ｔpeak期間からＴcool期間に入るときの立下り直後の駆動電流を、クールの基準レベルＩcoolよりも高い補正レベルＩcomp_3に上げることができる。この一連の動作により、Ｔpeak期間からＴcool期間に入るときの立下り直後に発生するレーザ発光波形のアンダーシュートを補正できる。

［第４例］
図８は波形補正の第１実施形態（第４例）の構成図、図８Ａはその動作説明図である。図８に示すように、第１実施形態（第４例）のレーザ駆動回路２００Ａ_4は、発光波形補正部６００Ａ_4を備える。発光波形補正部６００Ａ_4は、補正情報記憶部６１０Ａ、補正タイミング生成部６３０Ａ、駆動レベル切替部６５０を、３系統備える。１系統目には参照子“_1”、２系統目には参照子“_2”、３系統目には参照子“_3”を付す。３系統分を纏めたものには参照子“_4”を付す。参照子“_1”の系統は前述の第１例、参照子“_2”の系統は前述の第２例、参照子“_3”の系統は前述の第３例であるとする。なお、補正タイミング生成部６３０に関しては、３系統に共通の基準タイミング選択部６３２を使用し、それが各系統の基準チャネルCH_1，CH_2，CH_3を各別に選択して出力する構成にしている。基準タイミング選択部６３２_1，６３２_2，６３２_3の機能部を共通化することで回路構成を簡易にするのである。

このように、第１実施形態（第４例）は、補正回路を複数系統（この例では３系統）備えることにより、レーザ発光波形の複数個所（この例では３箇所）に対して補正を行なうものである。各系統については、前述の第１例〜第３例の通りであるので、ここでは構成・動作の詳細説明を割愛する。

実際には、立下り直後のアンダーシュートを抑える第３例の系統により、立下り直後のアンダーシュートによってレーザの閾値電流を下回った後に発生するレーザ発光波形のオーバーシュートを抑える第２例の系統を設けなくてもよい場合がある。立下り直後のアンダーシュートを抑えることでその後のオーバーシュートも抑制され得るからである。

［第５例］
図９は波形補正の第１実施形態（第５例）の構成図、図９Ａはその動作説明図である。第１実施形態（第５例）は、立上り・立下りの応答が遅い場合（つまり波形鈍り）について補正するものである。

図９に示すように、第１実施形態（第５例）のレーザ駆動回路２００Ａ_5は、発光波形補正部６００Ａ_5を備える。図中では参照子“5a”，“5b”の２系統分を纏めたものには参照子“5 ”を付す。発光波形補正部６００Ａ_5は、補正情報記憶部６１０Ａ_5と、補正タイミング生成部６３０Ａ_5と、駆動レベル切替部６５０_5を備える。各機能部は、第１実施形態（第１例）の参照子“1 ”を付している各機能部と同様の機能をなすものであり、発光波形補正部６００Ａ_5の各系統の構成自体は第１実施形態（第１例）と相違ない。特に、補正対象を複数箇所とする第４例と同等の回路構成である。以下、構成について“5a”，“5b”の系統を“，”で括って纏めて説明する。

補正電流レベルレジスタ６１２_5a ，６１２_5b は、補正レベルの駆動電流量Ｉcomp_5a ，Ｉcomp_5b に対応する補正レベルデータＤcomp_5a ，Ｄcomp_5b を記憶する。

基準タイミング選択部６３２_5は、４つのタイミング信号Ｔcool，Ｔerase ，Ｔod，Ｔpeakの中から、補正期間の基準となる基準チャネルCH_5a ，CH_5b を選択して遅延設定部６３４_5a ，６３４_5b に渡す。

遅延設定部６３４_5a ，６３４_5b は、選択された基準チャネルCH_5a ，CH_5b の開始エッジを起点とし、そこからの遅延時間CD_5a ，CD_5b を設定しパルス幅設定部６３６_5a ，６３６_5b に渡す。パルス幅設定部６３６_5a ，６３６_5b は、補正期間の幅を規定するパルス幅CT_5a ，CT_5b を設定する。補正タイミング生成部６３０Ａ_5は、これらによって、補正期間を示す補正タイミングパルスＴcomp_5a ，Ｔcomp_5b とマスクパルスＭcomp_5a ，Ｍcomp_5b を生成する。補正タイミング生成部６３０Ａ_5は、補正タイミングパルスＴcomp_5a ，Ｔcomp_5b を補正スイッチ６５２_5a ，６５２_5b に供給し、マスクパルスＭcomp_5a ，Ｍcomp_5b をマスク部６５４_5に供給する。

補正スイッチ６５２_5a ，６５２_5b は、入力端に補正電流レベルレジスタ６１２_5a ，６１２Ａ_5b からの補正レベルデータＤcomp_5a ，Ｄcomp_5b が供給され、出力端はＤＡ変換器６０８の入力端に接続される。補正スイッチ６５２_5a ，６５２_5b は補正タイミングパルスＴcomp_5a ，Ｔcomp_5b がアクティブＨでオンする。マスク部６５４_5のマスクスイッチ６５５_5a ，６５５_5b はマスクパルスＭcomp_5a ，Ｍcomp_5b がＨの期間にチャネルごとのタイミング信号の選択をオンする。

発光波形補正部６００Ａ_5の動作について、図９Ａを参照して説明する。図９Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示している。図示のように、レーザ発光波形は、その立上りと立下りの応答速度が遅くなってしまっている。つまりレーザ発光波形における立上りと立下りに波形鈍りが発生している。

図９Ａ（２）は、発光波形補正部６００Ａ_5により、立上りと立下りの波形鈍りを軽減し、立上りと立下りの応答を高速化するような補正を行なった場合を示す。図示しないが、マスクパルスＭcomp_5a は補正タイミングパルスＴcomp_5a を、マスクパルスＭcomp_5b は補正タイミングパルスＴcomp_5b を、それぞれ論理反転したものである。Ｔpeak_5は、Ｔpeakが補正タイミングパルスＴcomp_5a でゲートされた後のものである。Ｔcool_5は、Ｔcoolが補正タイミングパルスＴcomp_5b でゲートされた後のものである。

Ｔpeak期間に入るときの立上りの応答遅れを改善（応答を高速化）するために、先ず、ピークの基準レベルＩpeakよりも高い補正レベルＩcomp_5a に対応する補正レベルデータＤcomp_5a が補正電流レベルレジスタ６１２_5a に設定される。

また、補正スイッチ６５２_5a をオンする補正期間は、Ｔpeakを基準とし、遅延設定はなし、パルス幅は立上り応答遅れの形状・期間に応じて適切な値が設定される。すなわち、基準タイミング選択部６３２_5はタイミング信号Ｔpeakを基準チャネルCH_5a として選択する。遅延設定部６３４_5a は、遅延時間CD_5a をゼロに設定する。パルス幅設定部６３６_5a は、立上り応答遅れの形状・期間に応じて適切なパルス幅CT_5a を設定する。これによって、補正タイミング生成部６３０Ａ_5a は、立上り応答遅れの発生期間・形状に応じた補正タイミングパルスＴcomp_5a とマスクパルスＭcomp_5a を生成する。

Ｔpeak期間に入ると直ちに補正タイミングパルスＴcomp_5a がアクティブＨとなり補正スイッチ６５２_5a がオンする。補正電流レベルＩcomp_5a に相当する補正レベルデータＤcomp_5a は補正電流レベルレジスタ６１２_5a に設定されており、補正前のＴpeak期間の立上り直後にまず補正タイミングパルスＴcomp_5a により補正スイッチ６５２_5a をオンすることで、補正レベルデータＤcomp_5a がＤＡ変換器６０８に入力される。この間は、マスクパルスＭcomp_5a はＬとなり、Ｔpeakはマスク部６５４_5のマスクスイッチ６５５_5a で選択されなくなるので、ＤpeakはＤＡ変換器６０８に入力されない。

設定されたパルス幅CT_5a が終わり補正タイミングパルスＴcomp_5a がインアクティブＬになると補正スイッチ６５２_5a がオフし、補正レベルデータＤcomp_5a のＤＡ変換器６０８への供給が停止される。これと同時に、マスクパルスＭcomp_5a がＨとなることでＴpeakのマスキングが解除され、ＤpeakがＤＡ変換器６０８に入力されるので、レーザ駆動電流はＩpeakに切り替わる。

これにより、Ｔcool期間からＴpeak期間に入るときの立上り後の駆動電流を、ピークの基準レベルＩpeakよりも高い補正レベルＩcomp_5a に上げることができる。その結果、Ｔcool期間からＴpeak期間に入った後の立上り時に、オーバーシュートのような補正電流を加えた駆動波形を生成でき、レーザ発光波形の立上り応答遅れを補正できる。

また、Ｔcool期間に入るときの立下りの応答遅れを改善（応答を高速化）するために、先ず、クールの基準レベルＩcoolよりも低い補正レベルＩcomp_5b に対応する補正レベルデータＤcomp_5b が補正電流レベルレジスタ６１２_5b に設定される。

また、補正スイッチ６５２_5b をオンする補正期間は、Ｔcoolを基準とし、遅延設定はなし、パルス幅は立下り応答遅れの形状・期間に応じて適切な値が設定される。すなわち、基準タイミング選択部６３２_5はタイミング信号Ｔcoolを基準チャネルCH_5b として選択する。遅延設定部６３４_5b は、遅延時間CD_5b をゼロに設定する。パルス幅設定部６３６_5b は、立下り応答遅れの形状・期間に応じて適切なパルス幅CT_5b を設定する。これによって、補正タイミング生成部６３０Ａ_5b は、立下り応答遅れの発生期間・形状に応じた補正タイミングパルスＴcomp_5b とマスクパルスＭcomp_5b を生成する。

Ｔcool期間に入ると直ちに補正タイミングパルスＴcomp_5b がアクティブＨとなり補正スイッチ６５２_5b がオンする。補正電流レベルＩcomp_5b に相当する補正レベルデータＤcomp_5b は補正電流レベルレジスタ６１２_5b に設定されており、補正前のＴcool期間の立下り直後にまず補正タイミングパルスＴcomp_5b により補正スイッチ６５２_5b をオンすることで、補正レベルデータＤcomp_5b がＤＡ変換器６０８に入力される。この間は、マスクパルスＭcomp_5b はＬとなり、Ｔcoolはマスク部６５４_5のマスクスイッチ６５５_5b で選択されなくなるので、ＤcoolはＤＡ変換器６０８に入力されない。

設定されたパルス幅CT_5b が終わり補正タイミングパルスＴcomp_5b がインアクティブＬになると補正スイッチ６５２_5b がオフし、補正レベルデータＤcomp_5b のＤＡ変換器６０８への供給が停止される。これと同時に、マスクパルスＭcomp_5b がＨとなることでＴcoolのマスキングが解除され、ＤcoolがＤＡ変換器６０８に入力されるので、レーザ駆動電流はＩcoolに切り替わる。

これにより、Ｔpeak期間からＴcool期間に入るときの立下り後の駆動電流を、クールの基準レベルＩcoolよりも低い補正レベルＩcomp_5b に下げることができる。その結果、Ｔpeak期間からＴcool期間に入った後の立下り時に、アンダーシュートのような補正電流を加えた駆動波形を生成でき、レーザ発光波形の立下り応答遅れを補正できる。駆動電流にオーバーシュート・アンダーシュートを積極的に付加することにより、立上り・立下りの応答を高速化できる。

＜波形補正：第２実施形態＞
図１０〜図１２Ａは、第２実施形態の発光波形補正部を説明する図である。第２実施形態は、ＤＡ変換方式の回路構成で出力される通常の駆動レベル（通常レベル）とは別に補正量を設定し、補正が必要となるタイミングに合わせて通常レベルに対して補正量を注入する（加算または減算する）点に特徴がある。つまり、第１実施形態との違いは、補正レベルとして絶対値を持つのではなく、補正量ΔＩの情報を持つことである。

この対処のため、ＤＡ変換方式の回路構成をベースに、補正量の情報を記憶する補正量情報記憶部、通常レベルに対して補正量を注入するか否かを切り替える注入切替部を設ける。補正量情報記憶部は補正情報記憶部の第２例である。なお、補正が必要となるタイミング情報がライトストラテジ信号とは独立にドライブ基板側から送信されてこないシステム構成の場合には、さらに、受信したライトストラテジ信号に基づいて、補正が必要となるタイミング情報を生成する補正タイミング生成部（補正期間設定部）を設ける。

また、補正対象期間は一箇所に限らず複数箇所であってもよく、その場合、補正量情報記憶部、補正タイミング生成部、注入切替部は、それぞれに応じた系統のものを設けることで、発光波形の様々な箇所に対して補正を行なうことができる。また、補正対象の波形異常としては、立上り直後のオーバーシュートや、立下り直後のアンダーシュートや、そのアンダーシュート後のオーバーシュートや、立上り・立下りの応答が遅い場合が該当する。これらの点は第１実施形態と同様である。以下、具体的に説明する。

［第１例］
図１０は波形補正の第２実施形態（第１例）の構成図、図１０Ａはその動作説明図である。図１０に示すように、第２実施形態（第１例）のレーザ駆動回路２００Ｂ_1は、発光波形補正部６００Ｂ_1を備える。発光波形補正部６００Ｂ_1は、補正情報記憶部６１０Ｂ_1、補正タイミング生成部６３０Ｂ_1、注入切替部６７０Ｂ_1を備える。

補正情報記憶部６１０Ｂ_1は、補正電流量ΔＩ_1に対応する補正量データΔＤ_1を記憶する補正電流量レジスタ６１３_1を具備した補正量情報記憶部の一例である。補正タイミング生成部６３０Ｂ_1は、補正タイミング生成部６３０Ａ_1と同様に、基準タイミング選択部６３２_1と、遅延設定部６３４_1と、パルス幅設定部６３６_1を有する。注入切替部６７０Ｂ_1は、補正スイッチ６７２_1と加減算部６７４_1を有する。なお、補正タイミング生成部６３０Ｂ_1は、補正タイミング生成部６３０Ａ_1とは異なり、補正期間を示す補正タイミングパルスＴdelta_1 を生成するが、マスクパルスは生成しなくてよい。補正タイミング生成部６３０Ｂ_1は、補正タイミングパルスＴdelta_1 を補正スイッチ６７２_1に供給する。

スイッチ回路６０２のスイッチ６０３の出力端は共通に加減算部６７４_1の一方の入力端に接続される。つまり、基準レベル情報記憶部６０６からの電流レベルデータＤｉが加減算部６７４_1の一方の入力端に供給される。補正スイッチ６７２_1は、入力端に補正情報記憶部６１０Ｂ_1からの補正量データΔＤ_1が供給され、出力端は加減算部６７４_1の他方の入力端に接続される。補正スイッチ６７２_1は、補正タイミングパルスＴdelta_1 がアクティブＨの期間にオンする。これにより、補正タイミングパルスＴdelta_1 がアクティブＨのときのみ補正量データΔＤ_1が加減算部６７４_1の他方の入力端に供給される。

注入切替部６７０Ｂ_1は、補正量の注入する方向を変更可能に構成する。このため、加減算部６７４_1は、加算モードと減算モードを切り替える制御信号Mode_1がモード制御入力端に供給される。加算モードと減算モードの切替えは、駆動電流に対する補正方向に対応して設定される。因みに、補正量を正・負の何れにするかと、駆動電流量の補正方向（増加させるのか減少させるのか）に応じて、モードが設定される。ここでは、補正量を正の値として設定するものとして説明する。加減算部６７４_1は、加算器または減算器の何れか一方に変更し、補正方向は補正量の符号で調整する構成にしてもよい。

加減算部６７４_1は、加算モード時には双方の入力端のデータの加算結果（＝Ｄｉ＋ΔＤ_1）をＤＡ変換器６０８に入力し、減算モード時には双方の入力端のデータの減算結果（＝Ｄｉ−ΔＤ_1）をＤＡ変換器６０８に入力する。補正タイミングパルスＴdelta_1 がアクティブＨのときのみ補正量データΔＤ_1が加減算部６７４_1の他方の入力端に供給されるので、電流レベルデータＤｉに対して“±ΔＤ_1”が有効に機能し補正電流Ｉcomp_1となるのは、補正タイミングパルスＴdelta_1 がアクティブＨのときのみである。

発光波形補正部６００Ｂ_1の動作について、図１０Ａを参照して説明する。図１０Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示している。レベル情報Ｄcool，Ｄpeakは、タイミング信号Ｔcool，Ｔpeakによって、順次ＤＡ変換器６０８に入力され、Ｉcool，Ｉpeakの２値のレーザ駆動電流が出力されている。補正対象のレーザ発光波形としては、立上り直後に大きなオーバーシュートを伴った場合である。

図１０Ａ（２）は、発光波形補正部６００Ｂ_1により、オーバーシュートを軽減するような補正を行なった場合を示す。Ｔcool期間からＴpeak期間に入るときの立上り直後に発生するオーバーシュートを抑制するために、立上り直後の駆動電流をピークの電流レベルＩpeakから補正電流量ΔＩ_1だけ低いレベル（＝第１実施形態のＩcomp_1に相当）にする。このため、補正電流量ΔＩ_1に対応する補正量データΔＤ_1が補正情報記憶部６１０Ｂ_1に設定される。また、加減算部６７４_1に対しては減算モードが設定される。

補正スイッチ６７２_1をオンする補正期間は、Ｔpeakを基準とし、遅延設定はなし、パルス幅はオーバーシュートの形状・期間に応じて適切な値が設定される。この点は第１実施形態（第１例）と同様である。これによって、補正タイミング生成部６３０Ｂ_1は、オーバーシュートの発生期間・形状に応じた補正タイミングパルスＴdelta_1 を生成する。

Ｔpeak期間に入ると、その立上り直後には、基準レベル情報記憶部６０６からＤｉ＝Ｄpeakが加減算部６７４_1に入力される。つまり、Ｔpeakによりレベル情報としてＤpeakが有効になる。同時に補正タイミングパルスＴdelta_1 もアクティブＨとなり補正スイッチ６７２_1がオンすることにより、補正情報記憶部６１０Ｂ_1に設定されている補正電流量ΔＩ_1に相当する補正量データΔＤ_1が加減算部６７４_1に入力される。その結果、加減算部６７４_1は、ピークの電流レベルデータＤpeakから補正量データΔＤ_1を減算した値をＤＡ変換器６０８に入力する。よって、ＤＡ変換器６０８から出力されるレーザ駆動電流Ｉcomp_1は“Ｉpeak−ΔＩ_1”となる。

設定されたパルス幅CT_1が終わり補正タイミングパルスＴdelta_1 がインアクティブＬになると補正スイッチ６７２_1がオフし、補正量データΔＤ_1の加減算部６７４_1への供給が停止（解除）される。その結果、加減算部６７４_1は、ピークの電流レベルデータＤpeakをＤＡ変換器６０８に入力する。よって、ＤＡ変換器６０８の入力データはピークの電流レベルデータＤpeakだけとなりレーザ駆動電流はＩpeakに切り替わる。

これにより、Ｔcool期間からＴpeak期間に入るときの立上り直後の駆動電流を、ピークの基準レベルＩpeakよりも低い補正レベルＩcomp_1に下げることができる。この一連の動作により、Ｔcool期間からＴpeak期間に入るときの立上り直後に発生するレーザ発光波形のオーバーシュートを小さく抑えることことができる。

ここでは、Ｔcool期間からＴpeak期間に入るときのオーバーシュートの補正について説明したが、補正対象の波形異常はこれに限らない。図示しないが、第１実施形態（第２例）のように、Ｔpeak期間からＴcool期間に入るときの立下り直後のアンダーシュートによってレーザの閾値電流を下回った後に発生するレーザ発光波形のオーバーシュートを小さく抑えるようにしてもよい。この場合、図６Ａ（２）に示した補正レベルＩcomp_2に対応する補正量データΔＤ_2を扱うようにすればよく、加減算部６７４_2は減算モードで動作すればよい。補正タイミングパルスＴdelta_2 がアクティブＨの間は、補正スイッチ６７２_2がオンとなり、補正電流量ΔＩ_2が本来のクール電流Ｉcoolから減算される。その結果、アンダーシュート後のオーバーシュートを軽減することができる。

また、図示しないが、第１実施形態（第３例）のように、Ｔpeak期間からＴcool期間に入るときの立下り直後のアンダーシュートを小さく抑えるようにしてもよい。この場合、図７Ａ（２）に示した補正レベルＩcomp_3に対応する補正量データΔＤ_3を扱うようにすればよく、加減算部６７４_3（図示せず）は、加算モードで動作すればよい。補正タイミングパルスＴdelta_3 がアクティブＨの間は、補正スイッチ６７２_3がオンとなり、補正電流量ΔＩ_3が本来のクール電流Ｉcoolに印加される。その結果、駆動電流の立下り速度は等価的に抑えられ、アンダーシュートを軽減することができる。

［第２例］
図１１は波形補正の第２実施形態（第２例）の構成図、図１１Ａはその動作説明図である。第２実施形態（第２例）は、第１実施形態（第４例）と同様に、補正回路を複数系統（この例では３系統）備えることにより、レーザ発光波形の複数個所（この例では３箇所）に対して補正を行なうものである。

第２実施形態（第２例）のレーザ駆動回路２００Ｂ_4は、３系統の発光波形補正部６００を持つ発光波形補正部６００Ｂ_4を備える。各系統については、前述の第１実施形態の第１例〜第３例と同様の考え方を適用するもので、ここでは構成・動作の詳細説明を割愛する。なお、加減算部６７４_4は、各系統の補正量データΔＤ_1，ΔＤ_2，ΔＤ_3についての入力端と、各制御信号Mode_1，Mode_2，Mode_3に対応するモード制御入力端が設けられる。前述の例に適用すると、加減算部６７４_4は、Ｄｉ−ΔＤ_1−ΔＤ_2＋ΔＤ_3なる加減算結果をＤＡ変換器６０８に入力する。

［第３例］
図１２は波形補正の第２実施形態（第３例）の構成図、図１２Ａはその動作説明図である。第２実施形態（第３例）は、レーザ発光波形の複数個所（この例では３箇所）に対して補正を行なうものである点で第２実施形態（第２例）と目的が同一であるが、各箇所の補正電流量ΔＩが同じでよい場合への適用例である。補正電流量が同じである点に着目して、その部分の機能部を共通化することで回路構成を簡易にするのである。

第２実施形態（第３例）のレーザ駆動回路２００Ｂ_6は、３系統の発光波形補正部６００を持つ発光波形補正部６００Ｂ_6を備える。ただし、３系統とは言っても、補正電流量ΔＩ_6が同じであるので、補正情報記憶部６１０_6と補正スイッチ６７２_6は、補正電流量ΔＩ_6に対応する補正量データΔＤ_6用の１系統のみでよい。１つの補正スイッチ６７２_6で３系統について制御するため、補正タイミング生成部６３０Ｂ_6は３入力型のＯＲゲート６３８を有する。ＯＲゲート６３８には各系統の補正タイミングパルスＴdelta_1 ，Ｔdelta_2 ，Ｔdelta_3 が供給され、その出力が補正スイッチ６７２_6の制御入力端に供給される。これにより、補正スイッチ６７２_6の制御は、各系統の補正タイミングパルスＴdelta_1 ，Ｔdelta_2 ，Ｔdelta_3 の論理和結果（Ｔdelta_6 ）で制御される。全てを系統別に設ける場合に対して補正の自由度はないが、補正電流量が同じでよい場合は、補正タイミングだけ複数系統に対応すればよく、回路構成を大幅に削減できる。

［第１・第２実施形態の対比］
補正レベルを持つ第１実施形態は、マスク部６５４が必要となり、本線のタイミング信号にマスクをかける必要がある点が難点である。一方、補正量を持つ第２実施形態は、マスク部は必要ないものの、加減算部６７４が必要となる点が難点である。タイミング系は、チャネルクロックのたとえばＴｗ／３２（波長４０５ｎｍ程度の青色レーザを利用する次世代ＤＶＤの１２倍速では約４０psec）といった非常に細かい分解能をもった信号を扱う。マスク部にせよ加減算部にせよ、タイミング設計に影響がある。したがって、第１・第２実施形態の何れの構成が好ましいかは、設計によって異なると考えられる。

＜波形補正：第３実施形態＞
図１３〜図１３Ａは、第３実施形態の発光波形補正部を説明する図である。ここで図１３は波形補正の第３実施形態の構成図、図１３Ａはその動作説明図である。

第３実施形態は、コンベンショナル方式の回路構成への適用例である。ここでは、特に、第２実施形態と同様に、コンベンショナル方式の回路構成で出力される各チャネルの通常の駆動レベル（通常レベル）とは別に補正量を設定し、補正が必要となるタイミングに合わせて通常レベルに対して補正量を注入する（加算または減算する）構成を採る。

図１３に示すように、コンベンショナル方式への適用のため、第３実施形態のレーザ駆動回路２００Ｃは、発光波形補正部６００Ｃを備える。発光波形補正部６００Ｃは、各チャネルの出力トランジスタ６０５をＤＡ変換器６０８に変更し、各チャネルに波形補正機能を付加する。ＤＡ変換器６０８のフルスケール電流を電流指示信号（Ｖcool，Ｖerase ，Ｖpeak，Ｖod）で与える。基準レベル情報Ｄref を基準レベル情報記憶部６０６に記憶しておく。実際に各チャネルから出力されるレーザ駆動電流は、フルスケール電流そのものではなく、フルスケール電流と基準レベル情報Ｄref に応じた値となる。

各チャネルのオン／オフは、図２Ａ（２）と同様に、タイミング信号（Ｔcool，Ｔerase ，Ｔpeak，Ｔod）で制御される。基準レベル情報Ｄref のＤＡ変換器６０８への入力をオン／オフすることによって、各チャネルのオン／オフを実現する。

発光波形補正部６００Ｃは、発光波形補正を行なうために、第２実施形態と同様に、補正電流量ΔＩを保持する補正情報記憶部６１０と、補正タイミング生成部６３０と、注入切替部６７０を、チャネルごとに備える。チャネルごとであるので、補正タイミング生成部６３０Ｃには基準タイミング選択部６３２は不要である。図中、クール、イレーズ、ピーク、オーバードライブの各参照子は“cl”，“es”，“pk”，“od”で示す。

各加減算部６７４は加算モードで動作し、減算は補正情報記憶部６１０に設定する補正量データΔＤを負の値にすることで対処するものとする。この関係を逆にしてもよいし、補正量データΔＤの符号を正・負で統一しモード設定で加減算に対処してもよい。

発光波形補正部６００Ｃの動作について、図１３Ａを参照して説明する。コンベンショナル方式では、たとえば図１３Ａ（１）に示すように、クールチャネルを常にオンとし、ピークチャネルをＴpeakにしたがってオン／オフすることにより、ピークとクールの２値の変調を行なうことができる。図示のように、レーザ発光波形は、その立上りと立下りの応答速度が遅くなってしまっている。つまりレーザ発光波形における立上りと立下りに波形鈍りが発生している。

図１３Ａ（２）は、発光波形補正部６００Ｃにより、立上りと立下りの波形鈍りを軽減し、立上りと立下りの応答を高速化するような補正を行なった場合を示す。一例として、ピークチャネルとクールチャネルの各ＤＡ変換器６０８が８ビットの場合で説明する。

立上りの補正電流の追加は、ピークチャネルで行なう。ピークチャネルは、基準ピークレベルＤref_pkは２００dec 、補正量データΔＤ_pkは５５dec とする。ＴpeakのみがアクティブＨの場合、ピークチャネルには、「Ｉpeak＝Ｖpeakで与えられるフルスケール電流×（Ｄref_pk／２５５dec ）」の駆動電流が流れる。

ここで、立上りに補正電流を追加することから、補正タイミングパルスＴdelta_pkとしては、第１実施形態（第５例）と同様に、Ｔpeakの立上りと同期して始まり、適切な幅をもったパルスとする。つまり、Ｔpeakを基準とし、遅延設定はなし、パルス幅は立上り応答遅れの形状・期間に応じて適切な値が設定される。

Ｔpeak期間に入ると、その立上り直後には、基準レベル情報記憶部６０６_pk からＤref_pkが加減算部６７４_pk に入力される。つまり、Ｔpeakによりレベル情報としてＤref_pkが有効になる。このとき、同時に（直ちに）補正タイミングパルスＴdelta_pkもアクティブＨとなり補正スイッチ６７２_pk がオンすることにより、補正情報記憶部６１０_pk に設定されている補正電流量ΔＩ_pk に相当する補正量データΔＤ_pk が加減算部６７４_pk に入力される。その結果、加減算部６７４_pk は、ピークの電流レベルデータＤref_pkに補正量データΔＤ_pk を加算した値をＤＡ変換器６０８_pk に入力する。よって、ＤＡ変換器６０８_pk から出力されるレーザ駆動電流は“Ｉpeak＋ΔＩ_pk ”となる。ここでは、ΔＤ_pk を５５dec としているので、“Ｉpeak＋ΔＩ_3”は、Ｄref_pk＝２００dec から５５dec 分大きい値となる。

これにより、Ｔcool期間からＴpeak期間に入るときの立上り後の駆動電流を、ピークの基準レベルＩpeakよりも高い補正レベルＩcomp_5a に上げることができる。その結果、Ｔcool期間からＴpeak期間に入った後の立上り時に、オーバーシュートのような補正電流を加えた駆動波形を生成でき、レーザ発光波形の立上り応答遅れを補正できる。

立下りの補正電流の追加は、クールチャネルで行なう。クールチャネルは、基準クールレベルＤref_clは２５５dec 、補正量データΔＤ_cl は−５５dec とする。ＴcoolのみがアクティブＨの場合、クールチャネルには、「Ｉcool＝Ｖcoolで与えられるフルスケール電流×（Ｄref_cl／２５５dec ）」の駆動電流が流れる。Ｄref_clはフルスケール（２５５dec ）と同じ値としているので、Ｖcoolで与えられるフルスケール電流そのものが流れる。

ここで、立下りに補正電流を追加することから、補正タイミングパルスＴdelta_clとしては、第１実施形態（第５例）と同様に、Ｔcoolの立下りと同期して始まり、適切な幅をもったパルスとする。つまり、Ｔcoolを基準とし、遅延設定はなし、パルス幅は立上り応答遅れの形状・期間に応じて適切な値が設定される。

Ｔcool期間に入ると、その立下り直後には、基準レベル情報記憶部６０６_cl からＤref_clが加減算部６７４_cl に入力される。つまり、Ｔcoolによりレベル情報としてＤref_clが有効になる。このとき、同時に（直ちに）補正タイミングパルスＴdelta_clもアクティブＨとなり補正スイッチ６７２_cl がオンすることにより、補正情報記憶部６１０_cl に設定されている補正電流量ΔＩ_cl に相当する補正量データΔＤ_cl が加減算部６７４_cl に入力される。その結果、加減算部６７４_cl は、クールの電流レベルデータＤref_clに補正量データΔＤ_cl を加算した値をＤＡ変換器６０８_cl に入力する。よって、ＤＡ変換器６０８_cl から出力されるレーザ駆動電流は“Ｉcool＋ΔＩ_cl ”となる。ここでは、ΔＤ_cl を−５５dec としているので、“Ｉcool＋ΔＩ_cl ”は、Ｄref_cl＝２５５dec から５５dec 分小さい値となる。

これにより、Ｔpeak期間からＴcool期間に入るときの立下り後の駆動電流を、クールの基準レベルＩcoolよりも低い補正レベルＩcomp_5b に下げることができる。その結果、Ｔpeak期間からＴcool期間に入った後の立下り時に、アンダーシュートのような補正電流を加えた駆動波形を生成でき、レーザ発光波形の立下り応答遅れを補正できる。

ここでは、立上り・立下りの応答遅れの補正について説明したが、補正対象の波形異常はこれに限らない。図示しないが、第１実施形態（第１例）のように、Ｔcool期間からＴpeak期間に入るときに発生するレーザ発光波形のオーバーシュートを小さく抑えるようにしてもよい。この場合、ピークチャネルを対象に、図６Ａ（１）に示した補正レベルＩcomp_1に対応する補正量データΔＤ_1を負の値としてピークチャネルの補正情報記憶部６１０_pk に設定すればよい。対応する補正タイミングパルスＴdelta_pkがアクティブＨの間は、補正スイッチ６７２_pk がオンとなり、補正量データΔＤ_1で規定される補正電流量ΔＩ_1が基準レベルＩpeakから減算され、オーバーシュートを軽減できる。

また、図示しないが、第１実施形態（第２例）のように、Ｔpeak期間からＴcool期間に入るときの立下り直後のアンダーシュートによってレーザの閾値電流を下回った後に発生するレーザ発光波形のオーバーシュートを小さく抑えるようにしてもよい。この場合、図６Ａ（２）に示した補正レベルＩcomp_2に対応する補正量データΔＤ_2を負の値としてクールチャネルの補正情報記憶部６１０_cl に設定すればよい。対応する補正タイミングパルスＴdelta_clがアクティブＨの間は、補正スイッチ６７２_cl がオンとなり、補正量データΔＤ_2で規定される補正電流量ΔＩ_2が基準レベルＩcoolから減算され、オーバーシュートを軽減できる。

＜信号インタフェースのシステム構成：第２実施形態＞
図１４〜図１４Ａは、第２実施形態の信号インタフェース方式を説明する図である。ここで図１４は、第２実施形態の信号インタフェース方式を実現するシステム構成を示す図である。図１４Ａは第２実施形態のレーザ駆動方式の基本原理を説明する図である。

前述の第１実施形態（第１例）のシステム構成では、ライトストラテジ回路２９０Ｘから送られる記録パルス信号は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第１には、パワーレベルの増加により伝送本数が増える点である。第２には、フレキシブル基板５１に起因する周波数特性（伝送帯域）のため記録パルス信号を正確に伝送することが困難になる点である。記録パルス信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。

一方、第１実施形態（第２例）のシステム構成では、フレキシブル基板５１で伝送される信号は、記録クロックと記録データとなり、何れもチャネルクロック単位の信号である。このため、フレキシブル基板５１での伝送特性の影響を受け難く、第１例での問題点が解消される。しかしながら、ライトストラテジ回路２９０Ｙには、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含むので、レーザ駆動回路２００Ｙが大規模になる、消費電力が増え、発熱の問題が発生するなどの難点がある。

そこで、第２実施形態のシステム構成では、レーザ駆動回路の回路規模を第１実施形態（第２例）のシステム構成ほどは増大させることなく、伝送本数や伝送帯域の問題点を解決することのできる仕組みにする。その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報（記録波形制御信号パターン）を光ピックアップ１４（たとえばレーザ駆動回路２００）側で記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだリセット信号RS（第１の伝送信号）と、分割された駆動信号（つまりレーザ発光レベル）の切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだエッジ信号ES（第２の伝送信号）を使用する。リセット信号RSとエッジ信号ESを、図１および図１Ａのライトストラテジ信号として扱う。記録系に関して、ライトストラテジ回路２９０をドライブ基板側に配置する第１実施形態（第１例）のシステム構成と同様の信号インタフェース方式を採ることをベースに、信号線の種類を低減して伝送するのである。

ドライブ基板からの２種のパルス信号から基準パルスと切替えパルスを生成し、基準パルスで記録波形制御信号パターンの初期レベルにし、以後切替えパルスごとに記録波形制御信号パターンに従いライトストラテジ技術を適用する発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル（sequential）方式と称する。シーケンシャル方式は、ライトストラテジ回路２９０をドライブ基板側に搭載するという点では従前の通常方式と共通するが、フレキシブル基板５１を介する信号伝送線の種類が少なくて済む。

図１４に示すように、ドライブ基板は、ライトストラテジ回路２９０の後段に、シーケンシャル対応の伝送信号生成部５００を有する。伝送信号生成部５００は、ライトストラテジ回路２９０からのライトストラテジ信号（たとえば４〜５ｃｈ）に基づき第１の伝送信号と第２の伝送信号を生成する。伝送信号生成部５００は、第１および第２の伝送信号をフレキシブル基板５１を介してレーザ駆動回路２００に供給する。

光ピックアップ１４側のレーザ駆動回路２００は、デジタル信号処理部５７の伝送信号生成部５００と整合するパルス生成部２０２と、発光波形生成部２０３と、パワーモニタ回路３００を有する。パルス生成部２０２は、第１および第２の伝送信号に基づいて基準パルスと切替えパルスを生成する。発光波形生成部２０３は、基準パルスと切替えパルスを使用して記録波形制御信号パターンに従った電流信号を生成する。

図１４Ａ（２）に示すように、シーケンシャル方式では、リセット信号RSとエッジ信号ESの２種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。リセット信号RSは、ライトストラテジ回路内蔵の構成のレーザ駆動回路における記録波形制御信号パターンの開始エッジ（図１４Ａ（１）のエッジパルスEP１）と同じエッジを示す信号である。エッジ信号ESは、それ以外のエッジタイミング（図１４Ａ（１）のエッジパルスEP２，EP３，EP４，EP５）を合成したものと同じエッジを示す信号である。

図１４Ａ（３）に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。

つまり、レーザ駆動回路２００内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持しておく。そして、切替えパルス（エッジパルスEP）が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。また、どの発光パワーレベルが選択されていても、基準パルス（リセットパルスRP）のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報（基準パワーレベルの情報）を読み出す。

図１４Ａで示したように、ライトストラテジ回路２９０で生成される記録波形制御信号パターンを規定する各エッジパルスEP１〜EP５の内、エッジパルスEP１がリセットパルスRPに対応する。そこで、伝送信号生成部５００は、エッジパルスEP１に基づき、リセット信号RSを生成する。また、エッジパルスEP２〜EP５がエッジパルスEPに対応するので、伝送信号生成部５００は、エッジパルスEP２〜EP５に基づきエッジ信号ESを生成する。

以下、第２実施形態のシステム構成の理解の容易化のため、最初に、シーケンシャル方式の基本的な仕組みについて説明し、その後に、当該システム構成における本実施形態のレーザ発光波形の補正の仕組みについて説明する。

［シーケンシャル方式の基本］
図１５〜図１６Ｄは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図１５は、シーケンシャル方式を実現するドライブ基板側のデジタル信号処理部５７に備えられる伝送信号生成部５００Ｖの基本構成例を説明する図である。図１５Ａは、基本構成の伝送信号生成部５００Ｖの動作を説明する図である。図１６は、レーザ駆動回路２００Ｖ（特に、図１Ａの駆動電流制御部４７に対応）の基本構成例を説明する図である。図１６Ａは、基本構成のレーザ駆動回路に使用されるメモリ回路（発光レベルパターン記憶部）の記憶情報と電流スイッチとの関係を説明する図である。図１６Ｂおよび図１６Ｃは、基本構成のレーザ駆動回路２００Ｖの動作を説明する図である。図１６Ｄは、図１６Ｂおよび図１６Ｃに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。

基本構成は、記録モード時に、１つの第１の伝送信号および１つの第２の伝送信号をレーザ駆動回路２００Ｖに供給して、ライトストラテジ技術で半導体レーザ４１を駆動するものである。第１の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第２の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。

［回路構成：伝送信号生成部］
図１５に示すように、ドライブ基板側の伝送信号生成部５００Ｖは、リセット信号RSを生成するために、ＲＳ型フリップフロップ５１０とＤ型フリップフロップ５１２を有する。ＲＳ型フリップフロップ５１０のＲ入力端にはノンリターンゼロデータNRZIDATAを入力し、Ｓ入力端にはエッジパルスEP１を入力する。ＲＳ型フリップフロップ５１０の非反転出力端 Qは、Ｄ型フリップフロップ５１２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５１２の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。この伝送信号生成部５００の動作例が図１５Ａに示されている。

ＲＳ型フリップフロップ５１０の非反転出力端 Qは、エッジパルスEP１の立上りエッジに同期してアクティブＨとなりノンリターンゼロデータNRZIDATAの立上りエッジに同期してインアクティブＬとなる。ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスは、Ｄ型フリップフロップ５１２のクロック入力端CKに供給され１／２に分周される。

ＲＳ型フリップフロップ５１０の非反転出力端 Qの出力パルスをリセット信号RSとすれば、その立上りエッジでリセットパルスRPを規定することになる。ＲＳ型フリップフロップ５１０の反転出力端xQの出力パルスをリセット信号RSとすれば、その立下りエッジでリセットパルスRPを規定することになる。Ｄ型フリップフロップ５１２の非反転出力端 Qや反転出力端xQの出力パルスをリセット信号RSとすれば、その両エッジでリセットパルスRPを規定することになる。よって、リセット信号RSの片エッジでリセットパルスRPを規定するシステム構成にする場合にはＤ型フリップフロップ５１２は不要である。

また、伝送信号生成部５００Ｖは、エッジ信号ESを生成するために、４入力型のＯＲゲート５２０とＤ型フリップフロップ５２２を有する。ＯＲゲート５２０の各入力端には、エッジパルスEP２〜EP５が供給される。ＯＲゲート５２０の出力端は、Ｄ型フリップフロップ５２２のクロック入力端CKと接続されている。Ｄ型フリップフロップ５２２の反転出力端xQはＤ入力端と接続され、１／２分周回路が構成されるようになっている。

こうすることで、エッジパルスEP２〜EP５の何れかの立上りエッジに同期して、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQは、Ｌ，Ｈが順番に変化する。

よって、Ｄ型フリップフロップ５２２の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ESとすれば、その両エッジでエッジパルスEPを規定することになる。

［回路構成：レーザ駆動回路］
図１６のように、基本構成のレーザ駆動回路２００Ｖは、リセットパルス生成部２１０Ｖとエッジパルス生成部２２０Ｖを有するパルス生成部２０２Ｖ、発光レベルパターン記憶部２３０Ｖ、電流源部２４０、電流スイッチ部２５０、レーザ駆動部２７０を備える。リセットパルス生成部２１０Ｖは第１パルス生成部の一例で、エッジパルス生成部２２０Ｖは第２パルス生成部の一例である。

レーザ駆動回路２００Ｖの内、パルス生成部２０２Ｖとレーザ駆動部２７０を除く部分が記録波形生成部に対応する。レーザ駆動回路２００Ｖには、ドライブ基板側のデジタル信号処理部５７に備えられる伝送信号生成部５００から、第１の伝送信号としてのリセット信号RSと第２の伝送信号としてのエッジ信号ESが供給される。

パルス生成部２０２Ｖは、リセット信号RSとエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成する。たとえば、リセットパルス生成部２１０Ｖは、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部２２０Ｖは、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブＨのパルス信号であるものとする。

リセットパルス生成部２１０Ｖは第１エッジ検出部の一例であるエッジ検出回路２１２を有している。エッジパルス生成部２２０Ｖは第２エッジ検出部の一例であるエッジ検出回路２２２を有している。エッジ検出回路２１２，２２２としては、たとえば、ＮＡＮＤ（またはＡＮＤ）ゲートやＮＯＲ（またはＯＲ）ゲートやインバータやＥＸ−ＯＲゲートなどのゲート回路を利用するなど公知のものを適用すればよい。非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をＥＸ−ＯＲゲートに入力すると両エッジをアクティブＨで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ＡＮＤゲートに入力すると立上りエッジをアクティブＨで検出でき、ＮＯＲゲートに入力すると立下りエッジをアクティブＨで検出できる。

リセットパルス生成部２１０Ｖは、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ（ここでは立上りエッジ）をエッジ検出回路２１２により検出してリセットパルスRPを生成し、発光レベルパターン記憶部２３０Ｖに供給する（図１６Ｂ参照）。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい（図１６Ｃ参照）。

エッジパルス生成部２２０Ｖは、エッジ信号ESの立上りと立下りの双方のエッジをエッジ検出回路２２２により検出してエッジパルスEPを生成し、発光レベルパターン記憶部２３０Ｖに供給する。スペースとマークの繰返しの１サイクル当たりに、リセットパルスRPは１つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑える。

発光レベルパターン記憶部２３０Ｖは、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報（記録波形制御信号パターン）を記憶する。たとえば発光レベルパターン記憶部２３０Ｖは、複数のレジスタ２３２_1〜２３２_k（纏めてレジスタセット２３１と称する）と各レジスタ２３２_1〜２３２_kの出力に設けられた読出しスイッチ２３４_1〜２３４_kを備える。

レジスタセット２３１は、主記憶部として機能する。各レジスタ２３２_1〜２３２_kの出力線や対応する読出しスイッチ２３４_1〜２３４_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ２３２_1〜２３２_kの出力線や読出しスイッチ２３４_1〜２３４_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。ここでは同数とする。

発光レベルパターン記憶部２３０Ｖは、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部２５０の切替え態様を規定する情報が順にレジスタ２３２_1〜２３２_kに記憶される。初期レベルの情報を保持するレジスタ２３２_1に接続される読出しスイッチ２３４_1の制御入力端には、リセットパルス生成部２１０ＶからリセットパルスRPが供給される。２段目以降のレジスタ２３２_2，…，２３２_kに接続される読出しスイッチ２３４_2，…，２３４_kの制御入力端には、エッジパルス生成部２２０ＶからエッジパルスEPが共通に供給される。読出しスイッチ２３４_2，…，２３４_kは、レジスタ２３２_2，…，２３２_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。

発光レベルパターン記憶部２３０Ｖは、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ２３２に保存しておいたパワーレベル情報に基づき、電流スイッチ部２５０の各電流スイッチをオン／オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部２３０Ｖは、レジスタ２３２_2，…，２３２_kに保存してあるパワーレベル情報（本例では電流スイッチ部２５０を制御する電流切替パルスSW）をエッジパルスEPのタイミングで順番に読み出して行く。そしてリセットパルスRPのタイミングで初期レベル（基準レベル）情報を記憶するレジスタ２３２_1の読出しに戻す。

電流源部２４０は、基準電流生成部２４２（基準電流設定レジスタ）と電流出力型のＤＡ変換部２４４（ＩＤＡＣ）を備えている。基準電流生成部２４２は、半導体レーザ４１の発光パルス波形における記録モード時の多値並びに再生（読取り）モード時のリード（Read）の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部２３０Ｖの情報に基づき生成する。たとえば、発光レベルパターン記憶部２３０Ｖに、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部２４２はその電流情報を取り込む。

ＤＡ変換部２４４は、基準電流生成部２４２で生成された電流情報（デジタルデータ）をアナログに変換して出力する。各ＤＡ変換部２４４には、ＡＰＣ制御部５８からフレキシブル基板５１を介してレーザパワー指示電圧PWが供給されている。各ＤＡ変換部２４４は、レーザパワー指示電圧PWに基づきＤＡ変換のゲインを調整する。半導体レーザ４１の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。

電流スイッチ部２５０は、記録モード時に、ＤＡ変換部２４４にてアナログ信号に変換された各パワー基準電流の何れか１つもしくは任意の組合せ（重畳）にするべく、電流スイッチ２５２（Current SW）を備えている。電流スイッチ部２５０は、発光レベルパターン記憶部２３０Ｖから読み出された複数のレベル情報（具体的には電流切替パルスSW）に基づき電流スイッチ２５２をオン／オフすることで発光パワーを制御する。

記録モード時の多値レベルとしては、本例では、クール（Cool）、イレーズ（Erase ）、ピーク（Peak）、オーバードライブ（Over Drive）の４値を採用している（図１６Ａ、図１６Ｂを参照）。これに対応して、基準電流生成部２４２は、４つのレベルの基準電流を生成する各別の基準電流生成部２４２Ｃ，２４２Ｅ，２４２Ｐ，２４２OD、並びにリード用の基準電流生成部２４２Ｒを備えている。ＤＡ変換部２４４としては、基準電流生成部２４２にて生成された各基準電流をアナログ信号に変換するべく、それぞれＤＡ変換部２４４Ｃ，２４４Ｅ，２４４Ｐ，２４４OD，２４４Ｒを備えている。電流スイッチ２５２も、各別に２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２OD，２５２Ｒを備える。

基準電流生成部２４２が生成する各基準電流としては、たとえば図１６Ａに示すように、クール、イレーズ、ピーク、オーバードライブの４値のそれぞれに対応する各別のＩｃ，Ｉｅ，Ｉｐ，Ｉodにする。これに応じて、電流スイッチ２５２を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部２３０Ｖに記憶される。記録モード時には、４値レベルを制御するために、発光レベルパターン記憶部２３０Ｖの各レジスタ２３２からは４種の電流切替パルスSW_1〜SW_4が出力される。クール、イレーズ、ピーク、オーバードライブの別に基準電流Ｉｃ，Ｉｅ，Ｉｐ，Ｉodが対応する電流スイッチ２５２Ｃ，２５２Ｅ，２５２Ｐ，２５２ODに供給される。よって、４種の電流切替パルスSW_1〜SW_4の何れか１つをアクティブにして１つの電流スイッチ２５２をオンすればよい。

レーザ駆動部２７０は、レーザ切替回路２７２とドライバ回路２７４を有する。レーザ切替回路２７２としては、一例として、ＣＤ系統用の第１半導体レーザ４１_1、ＤＶＤ系統用の第２半導体レーザ４１_2、次世代ＤＶＤ系統用の第３半導体レーザ４１_3の３系統を切り替える３入力−１出力型のスイッチを有している。ドライバ回路２７４は、第１半導体レーザ４１_1を駆動する第１ドライバ回路２７４_1、第２半導体レーザ４１_2を駆動する第２ドライバ回路２７４_2、第３半導体レーザ４１_3を駆動する第３ドライバ回路２７４_3を有する。レーザ駆動部２７０は、ＣＤ，ＤＶＤ，次世代ＤＶＤの３種類の記録媒体用の半導体レーザ４１_1，４１_2，４１_3に対応しており、記録媒体によって半導体レーザ４１を切り替える。

このような構成により、レーザ駆動回路２００Ｖは、半導体レーザ４１の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系（ＡＰＣ制御系）では、半導体レーザ４１のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。

［動作：基本構成］
図１６Ｂと図１６Ｃに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は２Ｔで、マーク長は２Ｔ以上（図では２Ｔ，３Ｔ，４Ｔ，５Ｔを例示）であるとする。最高速信号は２Ｔ繰返しとなる。

ライトストラテジ技術を適用するとき、各スペース長２Ｔにおいて、前半の１Ｔ時にはクールレベル、後半の１Ｔ時にはイレーズレベルにする。マーク長２Ｔ時において、前半の１Ｔ時にはイレーズレベル、後半の１Ｔ時にはオーバードライブレベルにする。マーク長３Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベルにする。

マーク長４Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはオーバードライブレベルにする。マーク長５Ｔ時において、１番目の１Ｔ時にはイレーズレベル、２番目の１Ｔ時にはオーバードライブレベル、３番目の１Ｔ時にはピークレベル、４番目の１Ｔ時にはピークレベル、５番目の１Ｔ時にはオーバードライブレベルにする。つまり、マーク長５Ｔ時には、３〜４番目の２Ｔ時にはピークレベルを維持し、その後の５番目の１Ｔ時にオーバードライブレベルに遷移する。

また、マーク長に関わらず、スペースの後半からマークの１番目にかけての２Ｔ時にはイレーズレベルを維持し、その後の１Ｔ時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.＞Peak＞Erase ＞Coolの関係がある。

このような記録波形制御信号パターンに対応して、図１６Ｄに示すように、１段目のレジスタ２３２_1には初期レベルとしてクールレベルの情報を記憶する。２段目のレジスタ２３２_2にはイレーズレベル、３段目のレジスタ２３２_2にはオーバードライブレベル、４段目のレジスタ２３２_2にはピークレベル、５段目のレジスタ２３２_5にはオーバードライブ、の各情報を記憶する。

１つのリセット信号RSと１つのエッジ信号ESを入力パルス信号として使用する。１つのリセット信号RSの立上りエッジまたは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。１つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部２３０Ｖの各レジスタ２３２_1〜２３２_5に記憶した各パワーレベル情報を先頭エリア（本例ではクール）から順番に読み出していく。たとえば、リセットパルスRPがアクティブＨのときに読出しスイッチ２３４_1をオンさせて１段目のレジスタ２３２_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブＨとなる都度、シーケンシャルスイッチ構成の読出しスイッチ２３４_2〜２３４_5を順番にオンさせてレジスタ２３２_2〜２３２_5のパワーレベル情報を順番に読み出す。

たとえば、マーク長４Ｔやマーク長５Ｔの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。

ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長２Ｔの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給することで、オーバードライブの次にクールの情報が読み出される。同様に、マーク長３Ｔの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブＨとなるようにリセット信号RSを供給すればよい。

次に、この第２実施形態（シーケンシャル方式）のシステム構成における本実施形態のレーザ発光波形の補正の仕組みについて説明する。なお、通常レベルデータに補正量データを注入（加算または減算）する方式で説明するが、通常レベルデータと補正レベルデータを切り替える方式にすることも可能である。

＜波形補正：第４実施形態＞
図１７は波形補正の第４実施形態の構成図、図１７Ａはその動作説明図である。図１７に示すように、第４実施形態のレーザ駆動回路２００Ｄ_3は、発光波形補正部６００Ｄ_3を備える。発光波形補正部６００Ｄ_3は、補正情報記憶部６１０Ｄ_3（補正量情報記憶部の一例）と、補正タイミング生成部６３０Ｄ_3と、注入切替部６７０Ｄ_3を備える。

電流源部２４０Ｄ_3は、記録系統の各基準電流生成部２４２とＤＡ変換部２４４の間に加減算器６７５を具備した加減算部６７４を備える。加減算器６７５は、補正対象の電流チャネルのルート上に設けられる。たとえばクール電流Ｉcoolに補正を加える場合であれば、基準電流生成部２４２ＣとＤＡ変換部２４４Ｃの間に加減算器６７５が設けられ、その他は直接に接続される。なお、電流量を増加させる補正を行なう加算モードでの動作とするには加減算器６７５には加算モードを設定し、電流量を減少させる補正を行なう減算モードでの動作とするには加減算器６７５には減算モードを設定する。

補正情報記憶部６１０Ｄ_3は、電流源部２４０の基準電流生成部２４２と同様の構成をしており、補正電流生成部６１３_3を備える。補正電流生成部６１３_3は補正電流量ΔＩ_3に対応する補正量データΔDD_3を生成する。

補正タイミング生成部６３０Ｄ_3は、補正タイミング生成部６３０Ａ_3と同様に、基準タイミング選択部６３２_3と、遅延設定部６３４_3と、パルス幅設定部６３６_3を有する。注入切替部６７０Ｄ_3は、補正スイッチ６７２_3を有する。補正タイミング生成部６３０Ｄ_3は、補正タイミングパルスＴdelta_3 を補正スイッチ６７２_3に供給する。

基準タイミング選択部６３２_3は、パルス生成部２０２Ｄで生成（再生）されたエッジパルスEPとリセットパルスRPから、基準とするタイミングパルスを選択する。補正タイミング生成部６３０Ｄ_3は、その基準タイミングパルスからの遅延時間CD_3とパルス幅CT_3を設定して補正タイミングパルスＴdelta_3 を生成し、補正スイッチ６７２_3のオン／オフを制御する。

補正スイッチ６７２_3は、入力端に補正電流生成部６１３_3からの補正量データΔDD_3が供給され、出力端が加減算部６７４（の加減算器６７５）に接続される。第２実施形態と同様に、通常レベルデータに補正量データを注入（加算または減算）する方式である。補正スイッチ６７２_3がオンの間、元来の電流量のデータに補正量データΔDD_3が加減算されることにより、発光波形の補正機能を実現できる。

発光波形補正部６００Ｄ_3の動作について、図１７Ａを参照して説明する。図１７Ａ（１）は、補正を行なう前のレーザ駆動波形とレーザ発光波形を示している。ここでは、レーザ発光波形における、立下り直後の大きなアンダーシュートを補正対象とする。図１７Ａ（２）は、発光波形補正部６００Ｄ_3により、Ｔpeak期間からＴcool期間に入るときの立下り直後のアンダーシュートを小さく抑える補正を行なった場合を示す。ここでは、電流量を増加させる補正を行なう加算モードでの動作とするために、加減算器６７５には加算モードを設定する。

図１７Ａ（２）の下段に示すように、シーケンシャル方式の原理に基づき、エッジ信号ESとリセット信号RSの各遷移は交互に入力される。それに従い、クール電流Ｉcoolとピーク電流Ｉpeakは交互にオン／オフを繰り返し、クールとピークの２値の変調を実現する。

Ｔcool期間に遷移する立下り直後のアンダーシュートの補正を行なうので、補正タイミング生成部６３０Ｄ_3は、リセット信号RSの遷移を基準とし、遅延なしで適切な幅を持たせた補正タイミングパルスＴdelta_3 を生成する。

補正タイミングパルスＴdelta_3 がアクティブＨの間は、補正スイッチ６７２_3がオンとなり、クール電流Ｉcoolを与える基準電流生成部２４２Ｃによる元来の電流量のデータＩ_1に補正量データΔDD_3が加算されてからＤＡ変換部２４４Ｃに供給される。その結果、駆動電流はクール電流Ｉcoolよりも補正電流量ΔＩ_3だけ増加し、駆動電流の立下り速度は等価的に抑えられ、アンダーシュートを軽減できる。

なお、ここで示した構成は、第２実施形態と同様に、通常レベルデータに補正量データを注入（加算または減算）する方式であるが、第１実施形態と同様に、通常レベルデータと補正レベルデータを切り替える方式の構成にすることもできる。

＜波形補正：第５実施形態＞
図１８は波形補正の第５実施形態の構成図、図１８Ａはその動作説明図である。先ず、ベースとなるレーザ駆動回路の変形部分について説明する。第５実施形態のレーザ駆動回路２００Ｅは、発光レベルパターン記憶部２３０Ｅを具備する発光波形生成部２０３Ｅを備える。発光レベルパターン記憶部２３０Ｅは、レジスタ２３２の発光パワー情報を電流レベル情報そのものとしている。レジスタ２３２の発光パワー情報を電流レベル情報そのものとし、これを順次切り替えて電流源部２４０Ｅに供給するものである。これにより、電流源部２４０Ｅの構成は、基準電流生成部２４２とＤＡ変換部２４４がそれぞれ１つの簡易なものとなり、電流スイッチ部２５０は不要となる。

このような構成に適用される第５実施形態の発光波形補正部６００Ｅは、補正情報記憶部６１０Ｅと、補正タイミング生成部６３０Ｅと、注入切替部６７０を備える。各機能部の構成自体は、第２実施形態（第１例）のものと相違ない。

ベースの発光波形生成部２０３Ｅでは、リセット信号RSとエッジ信号ESの遷移によって発光レベルパターン記憶部２３０に格納された電流レベル情報が順番に読み出されるので、実態としては、ＤＡ変換方式と同様の動作となる。したがって、発光波形補正部６００Ｅとして第２実施形態の各例と同様の構成をとることで、同様の作用効果が得られる。

＜信号インタフェースのシステム構成：第３実施形態＞
図１９は、第３実施形態の信号インタフェース方式を実現するシステム構成を示す図である。前記実施形態では、光装置の一例として光ディスクODを記録媒体（メディア）に使用する記録再生装置（光ディスク装置）を例に説明したが、光装置は記録再生装置に限らない。高周波のパルス電流で負荷を駆動する各種のパルス電流生成回路に前記実施形態の技術思想を適用可能である。

光ファイバを用いた光通信装置における発光装置であってもよく、これについても前記実施形態と同様の仕組みを適用できる。要するに、レーザ光の発光制御に当たり、発光波形に異常を発生するものであれば、どのようなものにも、その波形異常を補正する前記実施形態の仕組みを適用可能である。光変調により光ディスクへの情報記録を行なう光ディスク装置に搭載される半導体レーザ駆動回路や、光変調により情報を送信する光通信装置など、半導体レーザの変調を利用する分野全般に適用できる。第３実施形態は、このような観点から、第１〜第２実施形態の発光波形補正機能を光通信システムに適用する。

光通信システム７００Ｖでは、図１９（１）に示すように、たとえばデータ送信装置７１０とデータ受信装置７３０との間が有線方式であれば光ケーブル７０８で接続される。データ送信装置７１０には、送信対象データを生成するデータ生成部７１２と、レーザ素子７１８を駆動する出力回路７１４（出力段）が設けられる。このような構成において、たとえば高速シリアル伝送を行なう場合、レーザ素子７１８を駆動する駆動電流に、オーバーシュートやアンダーシュートやリンギングや応答遅れなどの波形異常が発生し得る。

第３実施形態の光通信システム７００Ｆは、図１９（２）に示すように、第１〜第２実施形態と同様の作用（図１９（３））をなす第６実施形態の発光波形補正部６００Ｆを設ける。発光波形補正部６００Ｆは、補正タイミング生成部６３０Ｆと駆動信号補正部６９０Ｆを有する。補正情報記憶部６１０Ｆは、補正対象の波形異常に応じてた適切な遅延量とパルス幅の補正パルスを生成し駆動信号補正部６９０Ｆに供給する。駆動信号補正部６９０Ｆは、通常レベルデータと補正レベルデータを切り替える第１実施形態の方式、通常レベルデータに補正量データを注入する第２〜第５実施形態の方式の何れでもよい。

１…記録再生装置、３…レーザ駆動系、１４…光ピックアップ、３２…ピックアップ制御部、４１…半導体レーザ、４７…駆動電流制御部、４８…記録波形生成部、４９，２７０…レーザ駆動部、５０…記録・再生信号処理部、２００…レーザ駆動回路、２０２…パルス生成部、２０３…発光波形生成部（パルス電流生成回路）、２３０…発光レベルパターン記憶部、２４０…電流源部、２５０…電流スイッチ部、５００…伝送信号生成部、６００…発光波形補正部、６１０…補正レベル情報記憶部、６２０…補正電流源部、６３０…補正タイミング生成部、６５０…駆動レベル切替部、６７０…注入切替部、６９０…駆動信号補正部、７００…光通信システム、７１０…データ送信装置

Claims (2)

1. レーザ素子の発光波形形状が矩形波に近づくようにする発光波形補正部を有するレーザ駆動回路であって、
   前記発光波形補正部は、
   複数のチャネルの信号から成るライトストラテジ信号のそれぞれに対応したレベル情報を有する基準レベル情報記憶部、
   補正レベルの情報を記憶する補正レベル情報記憶部、
   前記ライトストラテジ信号の中の１つのチャネルを選択しこのチャネルの信号の立上りおよび／または立下りと連動した補正タイミングパルスを生成する補正タイミング生成部、及び、
   前記補正タイミングパルスに応じて基準レベル情報記憶部と補正レベル情報記憶部とを切り換えてレベル情報を読み出す駆動レベル切替部、
   を含んでおり、
   前記レーザ素子は、駆動レベル切替部からのレベル情報に基づいた電流によって駆動される、
   レーザ駆動回路。
2. レーザ駆動回路は、更に、電流出力型のＤＡ変換器を含んでおり、
   前記レーザ素子は、駆動レベル切替部からのレベル情報に基づいて前記ＤＡ変換器が生成した電流によって駆動される、
   請求項１に記載のレーザ駆動回路。

Images